JP2855237B2 - セルトラヒック監視装置 - Google Patents
セルトラヒック監視装置Info
- Publication number
- JP2855237B2 JP2855237B2 JP27301590A JP27301590A JP2855237B2 JP 2855237 B2 JP2855237 B2 JP 2855237B2 JP 27301590 A JP27301590 A JP 27301590A JP 27301590 A JP27301590 A JP 27301590A JP 2855237 B2 JP2855237 B2 JP 2855237B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- circuit
- output
- input
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パケット通信に利用する。本発明はパケッ
ト通信網の中で転送されるセル（この明細書では固定長
のパケットを「セル」という）のトラヒックを監視する
技術に関する。
ト通信網の中で転送されるセル（この明細書では固定長
のパケットを「セル」という）のトラヒックを監視する
技術に関する。
本発明は、あらかじめ契約されたトラヒックを越えて
セルが送信されたときに、契約違反としてそのセルを廃
棄するポリシング（Policing,警察行為）に利用する。
セルが送信されたときに、契約違反としてそのセルを廃
棄するポリシング（Policing,警察行為）に利用する。
パケット通信網では、一つの中継点に一時に多数のセ
ルが集中的に到来すると円滑な運用ができなくなる。こ
のためパケット通信網を運用する通信業者は利用者との
契約の中で、 利用者は連続するｍセル時間内にｎ個のセルを越え
てセルの送信をしないこと、 通信業者はこれに違反して送信されたセルを廃棄す
ること を利用契約の条件とすることが行われる。たとえばｍ＝
５、ｎ＝３とすると、連続する５セル時間内に３セルま
で送信できるが、これを越えてセルを送信するとそのセ
ルは廃棄されることになる。このための監視および廃棄
はポリシングといわれ、パケット通信網の入口で自動的
にかつ継続的に実行される。
ルが集中的に到来すると円滑な運用ができなくなる。こ
のためパケット通信網を運用する通信業者は利用者との
契約の中で、 利用者は連続するｍセル時間内にｎ個のセルを越え
てセルの送信をしないこと、 通信業者はこれに違反して送信されたセルを廃棄す
ること を利用契約の条件とすることが行われる。たとえばｍ＝
５、ｎ＝３とすると、連続する５セル時間内に３セルま
で送信できるが、これを越えてセルを送信するとそのセ
ルは廃棄されることになる。このための監視および廃棄
はポリシングといわれ、パケット通信網の入口で自動的
にかつ継続的に実行される。
第10図は従来例装置のブロック構成図である。この回
路は本願出願人から特許出願（特願平２−130464号、本
願出願時において未公開）されている。この第10図に示
す回路は、連続する５セル時間に３セルまで送信できる
が４セル以上は許されないように監視する回路である。
路は本願出願人から特許出願（特願平２−130464号、本
願出願時において未公開）されている。この第10図に示
す回路は、連続する５セル時間に３セルまで送信できる
が４セル以上は許されないように監視する回路である。
第10図では端子１に被監視信号が入力する。セル検出
回路２はこの被監視信号に同期しその信号中に有効セル
があると検出出力を送出する。遅延回路３はこの検出出
力を入力とし、この遅延回路３はシフトレジスタにより
構成され、図外のクロック信号により１セル時間毎に１
段づつ図の右方向にシフトされる。すなわちこの遅延回
路３はその入力がｍセル時間後に遅延出力に送出され
る。アップダウン・カウンタ４の加算入力にはセル検出
回路の検出出力が入力し、その減算入力には前記遅延回
路３の遅延出力が入力する。閾値保持回路５は契約によ
り設定された閾値ｎを保持する。この閾値ｎと上記アッ
プダウン・カウンタ４の内容Ｓとを比較し、 Ｓ＞ｎ ならば禁止出力が判定出力としての端子７に送出され
る。
回路２はこの被監視信号に同期しその信号中に有効セル
があると検出出力を送出する。遅延回路３はこの検出出
力を入力とし、この遅延回路３はシフトレジスタにより
構成され、図外のクロック信号により１セル時間毎に１
段づつ図の右方向にシフトされる。すなわちこの遅延回
路３はその入力がｍセル時間後に遅延出力に送出され
る。アップダウン・カウンタ４の加算入力にはセル検出
回路の検出出力が入力し、その減算入力には前記遅延回
路３の遅延出力が入力する。閾値保持回路５は契約によ
り設定された閾値ｎを保持する。この閾値ｎと上記アッ
プダウン・カウンタ４の内容Ｓとを比較し、 Ｓ＞ｎ ならば禁止出力が判定出力としての端子７に送出され
る。
このように構成された回路ではアップダウン・カウン
タ４には、過去のｍセル時間に検出されたセルの数が記
憶されることになり、これが設定された閾値ｎを越える
と禁止出力が端子７に送出される。判定出力が送出され
る端子７に禁止出力が送出されると、図外の回路で伝送
路のセルは廃棄される。
タ４には、過去のｍセル時間に検出されたセルの数が記
憶されることになり、これが設定された閾値ｎを越える
と禁止出力が端子７に送出される。判定出力が送出され
る端子７に禁止出力が送出されると、図外の回路で伝送
路のセルは廃棄される。
この従来例装置は、連続する任意の位相についてセル
時間ｍにわたるセル数が閾値ｎを越えたことを正しく監
視できる優れた回路である。しかし発明者らは、ｍおよ
びｎの値を等しい値に設定していても、送信される有効
セルの偏りによりトラヒック制御の上での評価が異なる
ことに気付いた。すなわちこの従来例装置のみではトラ
ヒック制御を十分に行うことができない問題がある。
時間ｍにわたるセル数が閾値ｎを越えたことを正しく監
視できる優れた回路である。しかし発明者らは、ｍおよ
びｎの値を等しい値に設定していても、送信される有効
セルの偏りによりトラヒック制御の上での評価が異なる
ことに気付いた。すなわちこの従来例装置のみではトラ
ヒック制御を十分に行うことができない問題がある。
第９図はｍ＝6,n＝２とするときを例に二つの異なる
パターンを示す。いずれのパターンも６セル時間内に２
セルが送信された場合であって、６セル時間内に２セル
を越えて送信しないという条件は満足する。したがって
従来方式ではこの二つのパターンについては等しいトラ
ヒックとして転送されていた。この二つのパターンはセ
ル時間間隔の平均値も等しい。しかし、パケット通信網
の中での影響としては異なる評価をしなければならな
い。例えばある容量の伝送路に対して等しいトラヒック
の信号をどれだけ多重することができるかを考えると、
この二つのパターンには大きい相違がある。パターン１
の方が送信されるセルが偏っているから多重できる数は
少なくなる。すなわち、一つの中継ノードでの最大待ち
合わせ時間を一定時間に制限すると、偏りがあるパター
ンについては多重度の大きい伝送路が必要になる。
パターンを示す。いずれのパターンも６セル時間内に２
セルが送信された場合であって、６セル時間内に２セル
を越えて送信しないという条件は満足する。したがって
従来方式ではこの二つのパターンについては等しいトラ
ヒックとして転送されていた。この二つのパターンはセ
ル時間間隔の平均値も等しい。しかし、パケット通信網
の中での影響としては異なる評価をしなければならな
い。例えばある容量の伝送路に対して等しいトラヒック
の信号をどれだけ多重することができるかを考えると、
この二つのパターンには大きい相違がある。パターン１
の方が送信されるセルが偏っているから多重できる数は
少なくなる。すなわち、一つの中継ノードでの最大待ち
合わせ時間を一定時間に制限すると、偏りがあるパター
ンについては多重度の大きい伝送路が必要になる。
これはセル時間間隔の平均値だけでなく、その送信セ
ルの偏りを評価しなければならないことを意味する。偏
りを示すパラメタとして、原点のまわりの２次のモーメ
ント、分散、変動係数などが考えられ、これらを第１表
に示す。この表から従来同等として扱われていたトラヒ
ックパターンについて、偏りを評価するパラメタには大
きい相違があることがわかる。
ルの偏りを評価しなければならないことを意味する。偏
りを示すパラメタとして、原点のまわりの２次のモーメ
ント、分散、変動係数などが考えられ、これらを第１表
に示す。この表から従来同等として扱われていたトラヒ
ックパターンについて、偏りを評価するパラメタには大
きい相違があることがわかる。
本発明は、検出された有効セルのトラヒックについて
その偏りを含む評価を行うことができる監視装置を提供
することを目的とする。
その偏りを含む評価を行うことができる監視装置を提供
することを目的とする。
本発明は、パケット通信網の一つの中継ノードで、中
継される有効セルの時間間隔を計測し、ｍセル時間にわ
たりその時間間隔の偏りについて統計処理を演算し、そ
の統計処理の演算結果をあらかじめ設定された閾値と比
較し、そのノードを通過するセルを廃棄するための判定
出力を送出することを特徴とする。
継される有効セルの時間間隔を計測し、ｍセル時間にわ
たりその時間間隔の偏りについて統計処理を演算し、そ
の統計処理の演算結果をあらかじめ設定された閾値と比
較し、そのノードを通過するセルを廃棄するための判定
出力を送出することを特徴とする。
本発明の装置は、被監視信号に同期しその信号中の有
効セルを検出するセル検出回路と、この検出回路により
検出された有効セルの時間間隔xiを計数する入力カウン
タと、前記入力カウンタの出力および前記出力カウンタ
の出力を入力としてｍセル時間にわたる前記有効セルの
時間間隔の偏りについて統計処理を実行する演算回路
と、閾値を保持する閾値保持回路と、前記演算回路の演
算結果と前記閾値とを比較し判定出力を送出する比較判
定回路とを備えたことを特徴とする。
効セルを検出するセル検出回路と、この検出回路により
検出された有効セルの時間間隔xiを計数する入力カウン
タと、前記入力カウンタの出力および前記出力カウンタ
の出力を入力としてｍセル時間にわたる前記有効セルの
時間間隔の偏りについて統計処理を実行する演算回路
と、閾値を保持する閾値保持回路と、前記演算回路の演
算結果と前記閾値とを比較し判定出力を送出する比較判
定回路とを備えたことを特徴とする。
有効セルの時間間隔の偏りについてはそのパラメタと
して、ｍセル時間にわたるセル時間間隔の平均値、セル
時間間隔の２乗の平均値、分散、変動係数などである。
して、ｍセル時間にわたるセル時間間隔の平均値、セル
時間間隔の２乗の平均値、分散、変動係数などである。
本発明によれば、従来用いられていたｍセル時間内に
ｎセルという制限だけでなく、パケット通信網の合理的
な運用に適する送信セルの偏りについて評価できる。こ
の評価基準を利用者と通信業者との新しい契約条件とす
ることができる。またこれを契約条件としてこれに合致
しない送信セルを廃棄するように制御することができ
る。
ｎセルという制限だけでなく、パケット通信網の合理的
な運用に適する送信セルの偏りについて評価できる。こ
の評価基準を利用者と通信業者との新しい契約条件とす
ることができる。またこれを契約条件としてこれに合致
しない送信セルを廃棄するように制御することができ
る。
〔実施例〕 第１図は本発明第一実施例装置のブロック構成図であ
る。被監視信号は端子１に入力する。この装置は、被監
視信号に同期しその信号中の有効セルを検出するセル検
出回路２と、セル検出回路２の検出出力を入力とし、１
セル時間毎に１段づつシフトされるｍ段の遅延回路３
と、セル検出回路２の検出出力を加算入力とし、遅延回
路３のシフトアウト出力を減算入力とするアップダウン
・カウンタ４と、セル検出回路２により検出された有効
セルの時間間隔xiを計数する入力カウンタ８と、この遅
延回路３のシフトアウト出力を入力としこのシフトアウ
ト出力に現れる有効セルの時間間隔を計数する出力カウ
ンタ９とを備え、本発明の重要な特徴として、入力カウ
ンタ８の出力および出力カウンタ９の出力を入力として
ｍセル時間にわたる有効セルの時間間隔の偏りについて
統計処理を実行する演算回路10を備える。さらに、閾値
を保持する閾値保持回路５と、演算回路10の演算結果と
閾値とを比較し判定出力を送出する比較判定回路６を備
える。
る。被監視信号は端子１に入力する。この装置は、被監
視信号に同期しその信号中の有効セルを検出するセル検
出回路２と、セル検出回路２の検出出力を入力とし、１
セル時間毎に１段づつシフトされるｍ段の遅延回路３
と、セル検出回路２の検出出力を加算入力とし、遅延回
路３のシフトアウト出力を減算入力とするアップダウン
・カウンタ４と、セル検出回路２により検出された有効
セルの時間間隔xiを計数する入力カウンタ８と、この遅
延回路３のシフトアウト出力を入力としこのシフトアウ
ト出力に現れる有効セルの時間間隔を計数する出力カウ
ンタ９とを備え、本発明の重要な特徴として、入力カウ
ンタ８の出力および出力カウンタ９の出力を入力として
ｍセル時間にわたる有効セルの時間間隔の偏りについて
統計処理を実行する演算回路10を備える。さらに、閾値
を保持する閾値保持回路５と、演算回路10の演算結果と
閾値とを比較し判定出力を送出する比較判定回路６を備
える。
演算回路10には、ｍセル時間にわたる有効セルの時間
間隔の総和Σxiを演算する加算回路11と、入力カウンタ
８および出力カウンタ９の各出力に現れる時間間隔をそ
れぞれ二乗する二乗回路13および14と、この時間間隔の
二乗をｍセル時間にわたり加算する二乗和回路12とを含
む。
間隔の総和Σxiを演算する加算回路11と、入力カウンタ
８および出力カウンタ９の各出力に現れる時間間隔をそ
れぞれ二乗する二乗回路13および14と、この時間間隔の
二乗をｍセル時間にわたり加算する二乗和回路12とを含
む。
この構成は、演算回路10をプログラム制御回路および
記憶回路により構成することができる。また、演算回路
10のみでなく、比較判定回路６および閾値保持回路５を
含めて、あるいは遅延回路３、アップダウン・カウンタ
４、二つのカウンタ８および９を含めて、プログラム制
御回路および記憶回路により構成することができる。
記憶回路により構成することができる。また、演算回路
10のみでなく、比較判定回路６および閾値保持回路５を
含めて、あるいは遅延回路３、アップダウン・カウンタ
４、二つのカウンタ８および９を含めて、プログラム制
御回路および記憶回路により構成することができる。
このように構成された装置では、遅延回路３は１セル
時間毎に１段づつ図の右方にシフトされているから、こ
の遅延回路３には過去ｍセル時間にわたり検出された有
効セルの検出内容が保持される。この遅延回路３のシフ
トアウト出力はアップダウン・カウンタ４の減算入力に
与えられるから、アップダウン・カウンタ４にはこの過
去ｍセル時間にわたり検出された有効セルの数が保持さ
れることになる。さらに、入力カウンタ８の出力には有
効セルが検出されるたびに、その検出された有効セルと
その直前に検出された有効セルとの間の時間間隔がセル
時間を単位として送出される。一方、出力カウンタ９に
は遅延回路３のシフトアウト出力からｍセル時間前に検
出されたセル時間間隔が送出される。この二つのカウン
タ８および９の出力から、演算回路10では過去ｍセル時
間にわたるセル時間間隔の総和Σxiが演算される。この
総和をｍで割算すると検出された有効セルのセル時間間
隔平均値となる。またこの演算回路10ではΣxi2が演算
される。これはセル時間間隔の偏りを表すパラメタとな
る。
時間毎に１段づつ図の右方にシフトされているから、こ
の遅延回路３には過去ｍセル時間にわたり検出された有
効セルの検出内容が保持される。この遅延回路３のシフ
トアウト出力はアップダウン・カウンタ４の減算入力に
与えられるから、アップダウン・カウンタ４にはこの過
去ｍセル時間にわたり検出された有効セルの数が保持さ
れることになる。さらに、入力カウンタ８の出力には有
効セルが検出されるたびに、その検出された有効セルと
その直前に検出された有効セルとの間の時間間隔がセル
時間を単位として送出される。一方、出力カウンタ９に
は遅延回路３のシフトアウト出力からｍセル時間前に検
出されたセル時間間隔が送出される。この二つのカウン
タ８および９の出力から、演算回路10では過去ｍセル時
間にわたるセル時間間隔の総和Σxiが演算される。この
総和をｍで割算すると検出された有効セルのセル時間間
隔平均値となる。またこの演算回路10ではΣxi2が演算
される。これはセル時間間隔の偏りを表すパラメタとな
る。
これらの演算結果について、あらかじめその閾値が閾
値保持回路５に保持されていて、その閾値を越えたか否
かを比較判定回路６により判定し、判定出力を端子７に
送出する。この判定出力は図外の装置で利用され、あら
かじめ設定された条件にしたがって中継ノードを通過す
るセルを廃棄する、あるいは有効に転送するなどの指示
に利用される。
値保持回路５に保持されていて、その閾値を越えたか否
かを比較判定回路６により判定し、判定出力を端子７に
送出する。この判定出力は図外の装置で利用され、あら
かじめ設定された条件にしたがって中継ノードを通過す
るセルを廃棄する、あるいは有効に転送するなどの指示
に利用される。
第２図および第３図はこの動作を示すフローチャート
である。第２図はセル検出時の処理、第３図はシフトア
ウト時の処理をそれぞれ示す。演算回路10は１セル時間
内にこれらの動作のすべてを行うことになる。加算結果
（この図ではSumを用いて表示する）と閾値（この図で
はThを用いて表示する）との比較判定、およびセル廃棄
の判定出力が送出された後の各パラメタのリセット動作
などについて詳しい一例をこのフローチャートに記載す
る。
である。第２図はセル検出時の処理、第３図はシフトア
ウト時の処理をそれぞれ示す。演算回路10は１セル時間
内にこれらの動作のすべてを行うことになる。加算結果
（この図ではSumを用いて表示する）と閾値（この図で
はThを用いて表示する）との比較判定、およびセル廃棄
の判定出力が送出された後の各パラメタのリセット動作
などについて詳しい一例をこのフローチャートに記載す
る。
この第１図には特に図示していないが、演算回路10で
は、必要であれば第１表に示すような各種のパラメタを
演算することができる。また、この演算回路10がプログ
ラム制御回路および記憶回路の組み合わせにより実現さ
れる場合には、遅延回路３、アップダウン・カウンタ
４、あるいは出力カウンタ９は特に外部回路として設け
ることをしなくとも、内部で同等の係数あるいは加算を
行うことにより第１表に示す各種のパラメタを演算する
ことができる。
は、必要であれば第１表に示すような各種のパラメタを
演算することができる。また、この演算回路10がプログ
ラム制御回路および記憶回路の組み合わせにより実現さ
れる場合には、遅延回路３、アップダウン・カウンタ
４、あるいは出力カウンタ９は特に外部回路として設け
ることをしなくとも、内部で同等の係数あるいは加算を
行うことにより第１表に示す各種のパラメタを演算する
ことができる。
また第１表のパラメタに限ることなく、３乗和、４乗
和、３次あるいは４次のモーメントなども偏りを表すパ
ラメタとして演算し利用することができる。
和、３次あるいは４次のモーメントなども偏りを表すパ
ラメタとして演算し利用することができる。
第４図は本発明第二実施例装置のブロック構成図であ
る。この例は遅延回路３に検出された有効セルの時間間
隔xiの値を保持し、これを１セル時間毎にシフトするよ
うに構成したものである。すなわちセル検出回路２の出
力に入力カウンタ８を接続し、この入力カウンタ８によ
り検出された有効セルについてその直前に検出された有
効セルとの間の時間間隔を計数する。その値を遅延回路
３の入力に供給する。遅延回路３のシフトアウト出力に
は同じく時間間隔が出力される。アップダウン・カウン
タ４は入力カウンタ８から時間間隔の送出があったとき
には１、ないときには０を加算し、同様に遅延回路３の
シフトアウト出力に時間間隔の送出があったときには
１、ないときには０を減算する。
る。この例は遅延回路３に検出された有効セルの時間間
隔xiの値を保持し、これを１セル時間毎にシフトするよ
うに構成したものである。すなわちセル検出回路２の出
力に入力カウンタ８を接続し、この入力カウンタ８によ
り検出された有効セルについてその直前に検出された有
効セルとの間の時間間隔を計数する。その値を遅延回路
３の入力に供給する。遅延回路３のシフトアウト出力に
は同じく時間間隔が出力される。アップダウン・カウン
タ４は入力カウンタ８から時間間隔の送出があったとき
には１、ないときには０を加算し、同様に遅延回路３の
シフトアウト出力に時間間隔の送出があったときには
１、ないときには０を減算する。
この構成により演算回路10はその構成が単純になる。
その他の構成および動作は第一実施例装置で説明した
ものと同様であるので詳しい説明を省略する。
ものと同様であるので詳しい説明を省略する。
第５図は本発明第三実施例装置のブロック構成図であ
る。この例はセル検出回路２の出力にVPI識別回路21を
設け、検出された有効セルのVPIをそのヘッダを読取る
ことにより識別して、遅延回路３にはそのVPIを保持す
ることにする。さらに、演算回路10はプログラム制御回
路により構成し、このプログラム制御回路に記憶回路15
を接続し、この記憶回路15を連想メモリにより構成する
ところに特徴がある。記憶回路15にはVPIに対応して各
パラメタを記憶保持する対応表を設ける。演算回路10に
はタイマ18が接続されて絶対時刻が演算回路10に供給さ
れる。
る。この例はセル検出回路２の出力にVPI識別回路21を
設け、検出された有効セルのVPIをそのヘッダを読取る
ことにより識別して、遅延回路３にはそのVPIを保持す
ることにする。さらに、演算回路10はプログラム制御回
路により構成し、このプログラム制御回路に記憶回路15
を接続し、この記憶回路15を連想メモリにより構成する
ところに特徴がある。記憶回路15にはVPIに対応して各
パラメタを記憶保持する対応表を設ける。演算回路10に
はタイマ18が接続されて絶対時刻が演算回路10に供給さ
れる。
演算回路10は演算の実行に必要なパラメタをこの記憶
回路15の対応表から読出し、演算結果をこの対応表に書
込む。対応表のパラメタは、前セルの検出時刻、前セル
のシフトアウト時刻、セル個数、セル時間間隔の合計
値、セル時間間隔の二乗の合計値（偏りを示すパラメ
タ）、および閾値である。比較判定回路６もこの対応表
を参照して判定を実行する。
回路15の対応表から読出し、演算結果をこの対応表に書
込む。対応表のパラメタは、前セルの検出時刻、前セル
のシフトアウト時刻、セル個数、セル時間間隔の合計
値、セル時間間隔の二乗の合計値（偏りを示すパラメ
タ）、および閾値である。比較判定回路６もこの対応表
を参照して判定を実行する。
第６図および第７図はこの第三実施例装置の動作フロ
ーチャートである。第６図はセル検出時の動作、第７図
はシフトアウト時に動作をそれぞれ示す。演算回路10あ
るいは比較判定回路６はこの動作を１セル時間の内にす
べてを実行する。
ーチャートである。第６図はセル検出時の動作、第７図
はシフトアウト時に動作をそれぞれ示す。演算回路10あ
るいは比較判定回路６はこの動作を１セル時間の内にす
べてを実行する。
この第三実施例装置では、遅延回路３にVPIを保持
し、このVPIを入力キーとして連想メモリにより構成さ
れた記憶回路15を参照する。
し、このVPIを入力キーとして連想メモリにより構成さ
れた記憶回路15を参照する。
連想メモリについて説明すると、一般の記憶回路では
データが記憶されている物理的場所をアドレスとしてい
て、アドレスを与えるとアドレスに格納されているデー
タが読出される。ここでいう連想メモリでは、物理的場
所としてのアドレスではなく、そこに格納されているデ
ータの一部が入力キーとしてアクセスに利用される。こ
こではVPIをキーとするとそのVPIが格納されている欄が
アクセスされて、そのVPIに対応する各種のパラメタを
その欄からすべて読出すことができる。
データが記憶されている物理的場所をアドレスとしてい
て、アドレスを与えるとアドレスに格納されているデー
タが読出される。ここでいう連想メモリでは、物理的場
所としてのアドレスではなく、そこに格納されているデ
ータの一部が入力キーとしてアクセスに利用される。こ
こではVPIをキーとするとそのVPIが格納されている欄が
アクセスされて、そのVPIに対応する各種のパラメタを
その欄からすべて読出すことができる。
第８図は連想メモリの論理を説明する図である。いま
「10 11 0011」というデータを入力キーとして与え
たものとする。これは記憶回路の各アドレスに記憶され
ているデータの一部の桁に対応する。この入力キーが与
えられると、各アドレス毎にこの入力キーとそのアドレ
スに記憶されているデータの対応する桁とを比較する。
データｙでは入力キーとその対応桁の内容は一部で一致
しても全体が一致しない。つまり不一致である。これを
順にすすめデータｘで一致があった。入力キーのすべて
の桁が一致すると、アンド回路に一致出力が得られる。
一致出力があったアドレスについてそのアドレスに記憶
されているデータが全桁にわたり読出される。
「10 11 0011」というデータを入力キーとして与え
たものとする。これは記憶回路の各アドレスに記憶され
ているデータの一部の桁に対応する。この入力キーが与
えられると、各アドレス毎にこの入力キーとそのアドレ
スに記憶されているデータの対応する桁とを比較する。
データｙでは入力キーとその対応桁の内容は一部で一致
しても全体が一致しない。つまり不一致である。これを
順にすすめデータｘで一致があった。入力キーのすべて
の桁が一致すると、アンド回路に一致出力が得られる。
一致出力があったアドレスについてそのアドレスに記憶
されているデータが全桁にわたり読出される。
第５図に戻ってここでは各アドレスに記憶回路15に図
示のようなデータが記憶されていて、VPI識別回路で識
別されたVPIを入力キーとしてこの記憶回路をアクセス
すると、その該当桁が識別されたVPIと一致するときそ
の行のすべてのデータ、すなわち前セル検出時刻から閾
値までの一行分すべてが読出される。このようにする
と、VPIを記憶回路のアドレスに変換する操作が不要に
なり、きわめて短時間に記憶回路の該当するアドレスの
内容を読出すことができる。
示のようなデータが記憶されていて、VPI識別回路で識
別されたVPIを入力キーとしてこの記憶回路をアクセス
すると、その該当桁が識別されたVPIと一致するときそ
の行のすべてのデータ、すなわち前セル検出時刻から閾
値までの一行分すべてが読出される。このようにする
と、VPIを記憶回路のアドレスに変換する操作が不要に
なり、きわめて短時間に記憶回路の該当するアドレスの
内容を読出すことができる。
このように記憶回路15に対するアクセス時間を短縮す
ることができるとともに、記憶回路15はLSIを利用して
大型に構成することができるから、ｍがきわめて大きい
値（例えば１万を越える値）などの場合にこの監視装置
全体を小型に構成できる利点がある。
ることができるとともに、記憶回路15はLSIを利用して
大型に構成することができるから、ｍがきわめて大きい
値（例えば１万を越える値）などの場合にこの監視装置
全体を小型に構成できる利点がある。
以上説明したように、本発明では検出された有効セル
について、単に時間間隔あるいは時間間隔の平均を求め
る他に、その検出時間の偏りを表すパラメタを演算する
ことができるから、そのパラメタを用いてさらにパケッ
ト伝送路の制御に有効な監視を行うことができる。本発
明で利用するパラメタを基に利用者と新たなより合理的
な条件の利用契約をすることができる。
について、単に時間間隔あるいは時間間隔の平均を求め
る他に、その検出時間の偏りを表すパラメタを演算する
ことができるから、そのパラメタを用いてさらにパケッ
ト伝送路の制御に有効な監視を行うことができる。本発
明で利用するパラメタを基に利用者と新たなより合理的
な条件の利用契約をすることができる。
第１図は本発明第一実施例装置のブロック構成図。 第２図はその第一実施例装置の動作フローチャート。 第３図は同じく第一実施例装置の動作フローチャート。 第４図は本発明第二実施例装置のブロック構成図。 第５図は本発明第三実施例装置のブロック構成図。 第６図はその第三実施例装置の動作フローチャート。 第７図はその第三実施例装置の動作フローチャート。 第８図は連想メモリの論理を説明する図。 第９図は検出された有効セルの二つのパターンを例示す
る図。 第10図は従来例装置のブロック構成図。 １……被監視信号が到来する端子、２……セル検出回
路、３……遅延回路、４……アップダウン・カウンタ、
５……閾値保持回路、６……比較判定回路、７……判定
出力が送出される端子、８……入力カウンタ、９……出
力カウンタ、10……演算回路、15……記憶回路、18……
タイマ、21……VPI識別回路。
る図。 第10図は従来例装置のブロック構成図。 １……被監視信号が到来する端子、２……セル検出回
路、３……遅延回路、４……アップダウン・カウンタ、
５……閾値保持回路、６……比較判定回路、７……判定
出力が送出される端子、８……入力カウンタ、９……出
力カウンタ、10……演算回路、15……記憶回路、18……
タイマ、21……VPI識別回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−183939（ＪＰ，Ａ) 特開 平１−183938（ＪＰ，Ａ) 特開 平４−25255（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/28,12/56
Claims (7)
- 【請求項１】パケット通信網の一つの中継ノードで、中
継される有効セルの時間間隔を計測し、ｍセル時間にわ
たりその時間間隔の偏りについて統計処理を演算し、そ
の統計処理の演算結果をあらかじめ設定された閾値と比
較し、そのノードを通過するセルを廃棄するための判定
出力を送出することを特徴とするセルトラヒック監視装
置。 - 【請求項２】被監視信号に同期しその信号中の有効セル
を検出するセル検出回路と、 この検出回路により検出された有効セルの時間間隔xiを
計数する入力カウンタと、 前記入力カウンタの出力を入力としてｍセル時間にわた
る前記有効セルの時間間隔の偏りについて統計処理を実
行する演算回路と、 閾値を保持する閾値保持回路と、 前記演算回路の演算結果と前記閾値とを比較し判定出力
を送出する比較判定回路と を備えたセルトラヒック監視装置。 - 【請求項３】前記セル検出回路の検出出力を入力とし、
１セル時間毎に１段づつシフトされるｍ段の遅延回路
と、 前記セル検出回路の検出出力を加算入力とし、この遅延
回路のシフトアウト出力を減算入力とするアップダウン
・カウンタと、 前記シフトアウト出力を入力としこのシフトアウト出力
に現れる有効セルの時間間隔を計数し、その計数結果を
前記演算回路に与える出力カウンタと を備えた請求項２記載のセルトラヒック監視装置。 - 【請求項４】前記入力カウンタの出力を入力とし、１セ
ル時間毎に１段づつシフトされ、シフトアウト出力を前
記演算回路に与えるｍ段の遅延回路を備えた請求項２記
載のセルトラヒック監視装置。 - 【請求項５】前記セル検出回路により検出された有効セ
ルのバーチャルパス番号（Virtual Path Identifier,以
下「VPI」という）を識別するVPI識別回路と、 この識別回路により識別されたVPIを入力とし、１セル
時間毎に１段づつシフトされ、その出力を前記演算回路
に与えるｍ段の遅延回路と を備え、 前記演算回路および前記比較判定回路はプログラム制御
回路により構成され、 前記閾値保持回路はこのプログラム制御回路に接続され
た記憶回路の中に実装され、 この記憶回路には、前記閾値のほかVPI毎に前記統計処
理された値を保持する表が記憶された ことを特徴とする請求項２記載のセルトラヒック監視装
置。 - 【請求項６】前記演算回路は、 （ただしｋは監視を開始する任意のセル時刻を表す番
号、このｋはセル時間毎に１づつインクリメントされ
る） を演算する手段を含む請求項２記載のセルトラヒック監
視装置。 - 【請求項７】前記演算回路は、 （ただしｋは監視を開始する任意のセル時刻を表す番
号、このｋはセル時間毎に１づつインクリメントされ
る） を演算する手段を含む請求項２記載のセルトラヒック監
視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27301590A JP2855237B2 (ja) | 1990-10-11 | 1990-10-11 | セルトラヒック監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27301590A JP2855237B2 (ja) | 1990-10-11 | 1990-10-11 | セルトラヒック監視装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04150348A JPH04150348A (ja) | 1992-05-22 |
| JP2855237B2 true JP2855237B2 (ja) | 1999-02-10 |
Family
ID=17521973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27301590A Expired - Fee Related JP2855237B2 (ja) | 1990-10-11 | 1990-10-11 | セルトラヒック監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2855237B2 (ja) |
-
1990
- 1990-10-11 JP JP27301590A patent/JP2855237B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04150348A (ja) | 1992-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6519226B1 (en) | Packet network interface | |
| US5734641A (en) | Device and method for discriminating timeout | |
| US5369634A (en) | Transmission quality assessment arrangement | |
| JP2855237B2 (ja) | セルトラヒック監視装置 | |
| CA1102422A (en) | Arrangement for supervision of the seizure condition quality for a device belonging to a group of devices | |
| JP2568458B2 (ja) | データ長さ検出装置 | |
| JP2916604B2 (ja) | セルトラヒック監視装置 | |
| US6072776A (en) | Fault self-supervising system of cell processor | |
| JP2873325B2 (ja) | セルトラヒック監視装置 | |
| JP2873324B2 (ja) | セルトラヒック監視装置 | |
| JP2852473B2 (ja) | セルトラヒック監視装置 | |
| JP2852474B2 (ja) | セルトラヒック監視装置 | |
| JP2905884B2 (ja) | セルトラヒック監視装置 | |
| JP2860348B2 (ja) | セルトラヒック監視装置 | |
| JPH04162844A (ja) | セルトラヒック監視装置 | |
| JP2855238B2 (ja) | セルトラヒック監視方法および装置 | |
| JP2586711B2 (ja) | パケット蓄積量測定器 | |
| JP2855235B2 (ja) | セルトラヒック監視装置 | |
| KR0153643B1 (ko) | 우선 순위 엔코더를 이용한 고속의 가상 스케쥴링 장치 | |
| JPH05110585A (ja) | ポリシング機能モニタ方式 | |
| JP2580395B2 (ja) | セル監視装置及びそれを用いたセル流量制御装置 | |
| JP2855236B2 (ja) | セルトラヒック監視装置 | |
| JP3106276B2 (ja) | 情報流量制限装置 | |
| JPH06291778A (ja) | セル流量監視装置 | |
| JP2852472B2 (ja) | セルトラヒック監視装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071127 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081127 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091127 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |