JP2939010B2 - Ａｔｍセルの方路振り分け用スイッチ - Google Patents
Ａｔｍセルの方路振り分け用スイッチInfo
- Publication number
- JP2939010B2 JP2939010B2 JP18294691A JP18294691A JP2939010B2 JP 2939010 B2 JP2939010 B2 JP 2939010B2 JP 18294691 A JP18294691 A JP 18294691A JP 18294691 A JP18294691 A JP 18294691A JP 2939010 B2 JP2939010 B2 JP 2939010B2
- Authority
- JP
- Japan
- Prior art keywords
- cells
- cell
- buffer
- control unit
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＡＴＭセルの方路振り分
け用スイッチに関し、特にＡＴＭクロスコネクト装置に
おけるＡＴＭセルの方路振り分け用スイッチに関するも
のである。
け用スイッチに関し、特にＡＴＭクロスコネクト装置に
おけるＡＴＭセルの方路振り分け用スイッチに関するも
のである。
【０００２】広範囲なマルチメディアサービスを目指す
高速・広帯域統合網（Ｂ−ＩＳＤＮ）の実現技術として
最近、ＡＴＭ(Asynchronous Transfer Mode:非同期転送
技術) ネットワークの研究が活発に行われており、この
ＡＴＭネットワークは、ヘッダ部（５バイト）とペイロ
ード部（４８バイト）とで構成されたセル形式で全ての
情報を統一して多くのノード、即ちＡＴＭクロスコネク
ト装置間のパスを非同期伝送するもので、ＳＴＭ(Synch
ronous Transfer Mode: 同期転送技術) ネットワークと
比較してタイムスロット割り当て処理の手間が無くなる
ため、分散処理制御に適合しており、柔軟性に富んだ多
重化伝送が可能となる。
高速・広帯域統合網（Ｂ−ＩＳＤＮ）の実現技術として
最近、ＡＴＭ(Asynchronous Transfer Mode:非同期転送
技術) ネットワークの研究が活発に行われており、この
ＡＴＭネットワークは、ヘッダ部（５バイト）とペイロ
ード部（４８バイト）とで構成されたセル形式で全ての
情報を統一して多くのノード、即ちＡＴＭクロスコネク
ト装置間のパスを非同期伝送するもので、ＳＴＭ(Synch
ronous Transfer Mode: 同期転送技術) ネットワークと
比較してタイムスロット割り当て処理の手間が無くなる
ため、分散処理制御に適合しており、柔軟性に富んだ多
重化伝送が可能となる。
【０００３】そして、かかるＡＴＭネットワークにおい
ては、各クロスコネクト装置間にリンク（高速伝送路）
が張られ、更に同じ番号で示された任意の一組の端末装
置（ＣＰＥ）間にＶＰ(Virtual Path)と呼ばれる割り当
て経路（パス）が設定されることとなる。
ては、各クロスコネクト装置間にリンク（高速伝送路）
が張られ、更に同じ番号で示された任意の一組の端末装
置（ＣＰＥ）間にＶＰ(Virtual Path)と呼ばれる割り当
て経路（パス）が設定されることとなる。
【０００４】そして、このようなネットワークにおいて
セルが所望のＶＰを経由して流れるためには、セルのヘ
ッダ部にＶＰを識別するための１２ビットのＶＰＩ(Vir
tualPath Identifier) なる識別番号領域を設け、各リ
ンク毎に異なるＶＰＩ値をとるように、各クロスコネク
ト装置内にＶＰを設定するためのクロスコネクト情報と
ＶＰＩとの対応関係を表したマップが用意され、各クロ
スコネクト装置ではこのＶＰＩを見てセルの振り分けが
行われる。
セルが所望のＶＰを経由して流れるためには、セルのヘ
ッダ部にＶＰを識別するための１２ビットのＶＰＩ(Vir
tualPath Identifier) なる識別番号領域を設け、各リ
ンク毎に異なるＶＰＩ値をとるように、各クロスコネク
ト装置内にＶＰを設定するためのクロスコネクト情報と
ＶＰＩとの対応関係を表したマップが用意され、各クロ
スコネクト装置ではこのＶＰＩを見てセルの振り分けが
行われる。
【０００５】従って、このようなセルの振り分けは、Ａ
ＴＭクロスコネクト装置の動作速度に関係して来るの
で、できるだけ効率的に行う必要がある。
ＴＭクロスコネクト装置の動作速度に関係して来るの
で、できるだけ効率的に行う必要がある。
【０００６】
【従来の技術】図９には、従来から知られているＡＴＭ
クロスコネクト装置が示されており、端末装置又はＡＴ
Ｍクロスコネクト装置からの入力セルを多重化部（ＭＵ
Ｘ）３でＮ個のセルに多重化し、それぞれＶＰＩ変換部
１1 〜１N で各セルのＶＰＩを次のリンクに対するＶＰ
Ｉに書き替え、該書き替えられたＶＰＩに対応したスイ
ッチ２の入力線に送られる。スイッチ２では、各セルの
ヘッダ情報に基づいて対応する出力線からセルを振り分
けて出力させ、この出力線からのセルは分離部（ＤＭＵ
Ｘ）４で分離されて隣接したＡＴＭクロスコネクト装置
へのリンク又は通信装置へ送られることとなる。
クロスコネクト装置が示されており、端末装置又はＡＴ
Ｍクロスコネクト装置からの入力セルを多重化部（ＭＵ
Ｘ）３でＮ個のセルに多重化し、それぞれＶＰＩ変換部
１1 〜１N で各セルのＶＰＩを次のリンクに対するＶＰ
Ｉに書き替え、該書き替えられたＶＰＩに対応したスイ
ッチ２の入力線に送られる。スイッチ２では、各セルの
ヘッダ情報に基づいて対応する出力線からセルを振り分
けて出力させ、この出力線からのセルは分離部（ＤＭＵ
Ｘ）４で分離されて隣接したＡＴＭクロスコネクト装置
へのリンク又は通信装置へ送られることとなる。
【０００７】図１０には、上記の各ＶＰＩ変換部１1 〜
１N の構成例が示されており、入力セルのヘッダ情報
（１２ビット）はＶＰＩテーブル１１に送られると、こ
のテーブル１１は新たなＶＰＩに変換し、遅延部１２を
通ったその他のデータと共にセレクタ（ＳＥＬ）１３で
合成されて出力される。
１N の構成例が示されており、入力セルのヘッダ情報
（１２ビット）はＶＰＩテーブル１１に送られると、こ
のテーブル１１は新たなＶＰＩに変換し、遅延部１２を
通ったその他のデータと共にセレクタ（ＳＥＬ）１３で
合成されて出力される。
【０００８】また、図１１には上記のスイッチ２の構成
例が示されており、Ｎ本の入力線とＮ本の出力線とをＮ
2 個のバッファメモリ（例えばＦＩＦＯメモリ）ＢＭ11
〜ＢＭNNを用いてマトリックス構成し、各クロスポイン
トにはセル中のＶＰＩの判定部ＪＤ11〜ＪＤNNが設けら
れている。そして、この判定部ＪＤ11〜ＪＤNNにおい
て、入力線からのセルのＶＰＩに基づいて対応する出力
線を検出して制御部（図示せず）からの書込制御により
該ＶＰＩに相当するクロスポイントのバッファメモリに
そのセルを一旦書き込み、更に該制御部からの読出制御
により、書き込んだセルを所定の順番で読み出して対応
する出力線から出力させるようになっている。
例が示されており、Ｎ本の入力線とＮ本の出力線とをＮ
2 個のバッファメモリ（例えばＦＩＦＯメモリ）ＢＭ11
〜ＢＭNNを用いてマトリックス構成し、各クロスポイン
トにはセル中のＶＰＩの判定部ＪＤ11〜ＪＤNNが設けら
れている。そして、この判定部ＪＤ11〜ＪＤNNにおい
て、入力線からのセルのＶＰＩに基づいて対応する出力
線を検出して制御部（図示せず）からの書込制御により
該ＶＰＩに相当するクロスポイントのバッファメモリに
そのセルを一旦書き込み、更に該制御部からの読出制御
により、書き込んだセルを所定の順番で読み出して対応
する出力線から出力させるようになっている。
【０００９】
【発明が解決しようとする課題】このようなＡＴＭセル
の方路振り分け用スイッチにおいて、バースト的なセル
が到来するトラヒックに対してもセル廃棄を生じないよ
うにするためには、各バッファのバッファ長を長くする
必要があり、バッファ長を長くすると、ハードウェア規
模の増大と消費電力の増大をきたすという問題点があっ
た。
の方路振り分け用スイッチにおいて、バースト的なセル
が到来するトラヒックに対してもセル廃棄を生じないよ
うにするためには、各バッファのバッファ長を長くする
必要があり、バッファ長を長くすると、ハードウェア規
模の増大と消費電力の増大をきたすという問題点があっ
た。
【００１０】また、バッファ長を短くする方式として
は、複数の入力線と出力線に対して、バッファを共有化
する手法が知られているが、この場合には、内部信号処
理の高速化又は多ポートメモリが必要になってしまい、
装置規模が大きくなってしまいコストが高くついてしま
う。
は、複数の入力線と出力線に対して、バッファを共有化
する手法が知られているが、この場合には、内部信号処
理の高速化又は多ポートメモリが必要になってしまい、
装置規模が大きくなってしまいコストが高くついてしま
う。
【００１１】従って、本発明は、ＡＴＭ伝送方式により
複数の入力線からのセルを、所望の一つの出力線に出力
させるＡＴＭセルの方路振り分け用スイッチにおいて、
バッファ長を長くせず、また内部処理速度を上昇させな
いようにすることを目的とする。
複数の入力線からのセルを、所望の一つの出力線に出力
させるＡＴＭセルの方路振り分け用スイッチにおいて、
バッファ長を長くせず、また内部処理速度を上昇させな
いようにすることを目的とする。
【００１２】
【課題を解決するための手段及び作用】図１は、本発明
に係るＡＴＭセルの方路振り分け用スイッチの構成を概
念的に示したもので、本発明では、各入力線に対応して
セルを滞留させるバッファを含むスイッチエレメントSW
-11 〜SW-NN と、該バッファに滞留したセル数を監視し
て該セル数に対する複数の閾値と比較し大きい方の閾値
を越えたバッファから順にセルを読み出す全体読出制御
部CNT と、を備えている。
に係るＡＴＭセルの方路振り分け用スイッチの構成を概
念的に示したもので、本発明では、各入力線に対応して
セルを滞留させるバッファを含むスイッチエレメントSW
-11 〜SW-NN と、該バッファに滞留したセル数を監視し
て該セル数に対する複数の閾値と比較し大きい方の閾値
を越えたバッファから順にセルを読み出す全体読出制御
部CNT と、を備えている。
【００１３】従って、スイッチエレメントSW-11 〜SW-N
Nにそれぞれ含まれたバッファに対応するＡＴＭセルが
蓄積されて行く間、全体読出制御部CNT は各バッファに
滞留されているセルの数を絶えず監視しており、その滞
留セル数をいくつかの閾値と比較する。
Nにそれぞれ含まれたバッファに対応するＡＴＭセルが
蓄積されて行く間、全体読出制御部CNT は各バッファに
滞留されているセルの数を絶えず監視しており、その滞
留セル数をいくつかの閾値と比較する。
【００１４】その結果、全体読出制御部CNT は、大きい
方の閾値を越えているバッファから順にＡＴＭセルを読
み出すことにより、各バッファのバッファ長を必要以上
に長いものを使用せずに済むことになる。
方の閾値を越えているバッファから順にＡＴＭセルを読
み出すことにより、各バッファのバッファ長を必要以上
に長いものを使用せずに済むことになる。
【００１５】そして本発明では、上記の場合にさらに、
全体読出制御部CNTが、各閾値を越えたバッファが複数
個有るとき、それらのバッファ間で順送りでセルを読み
出すと共に一つの閾値におけるセルの読出が所定数を越
えたときにはその閾値以下の閾値のバッファから少なく
とも１回は読出を行うようにしている。従って、監視し
た時点では滞留セル数が少なくても読出を行っている間
に滞留セル数が増大し得るバッファの滞留セル数を減少
させることができる。
全体読出制御部CNTが、各閾値を越えたバッファが複数
個有るとき、それらのバッファ間で順送りでセルを読み
出すと共に一つの閾値におけるセルの読出が所定数を越
えたときにはその閾値以下の閾値のバッファから少なく
とも１回は読出を行うようにしている。従って、監視し
た時点では滞留セル数が少なくても読出を行っている間
に滞留セル数が増大し得るバッファの滞留セル数を減少
させることができる。
【００１６】更に本発明では、上記の場合において、全
体読出制御部CNT が、空き状態のバッファを飛ばして読
出を行うことにより効率的な読出動作を実現することが
できる。
体読出制御部CNT が、空き状態のバッファを飛ばして読
出を行うことにより効率的な読出動作を実現することが
できる。
【００１７】更に本発明では、上記の場合において、全
体読出制御部CNT が、特定のバッファに対しては、セル
の読出頻度に重み付けを行えば、特定の出力線からのＡ
ＴＭセルが優先して方路振り分け用されることとなる。
体読出制御部CNT が、特定のバッファに対しては、セル
の読出頻度に重み付けを行えば、特定の出力線からのＡ
ＴＭセルが優先して方路振り分け用されることとなる。
【００１８】更に本発明では、上記の場合において、全
体読出制御部CNT が、特定のセル挿入要求がある場合に
は、この要求が維持されている期間中、各バッファから
の読出を禁止し、出力線に該特定のセルを送出すること
もできる。
体読出制御部CNT が、特定のセル挿入要求がある場合に
は、この要求が維持されている期間中、各バッファから
の読出を禁止し、出力線に該特定のセルを送出すること
もできる。
【００１９】更に本発明では、上記の場合において、全
体読出制御部CNT が、該出力線へのセル流量制御要求が
ある場合には、最大の連続有効セル数NMAX を定義し、
読み出す連続有効セル数がこの最大値を越えないように
読出を禁止することも可能であり、このようにすること
により、各バッファがオーバーフローするというような
状態を回避することができる。
体読出制御部CNT が、該出力線へのセル流量制御要求が
ある場合には、最大の連続有効セル数NMAX を定義し、
読み出す連続有効セル数がこの最大値を越えないように
読出を禁止することも可能であり、このようにすること
により、各バッファがオーバーフローするというような
状態を回避することができる。
【００２０】
【実施例】図２は、図１に示したスイッチエレメントSW
-11 〜SW-NN のそれぞれの実施例をＳＷで総称して示し
たもので、この実施例では、入力線INHW（ハイウェイ）
からのデータを蓄積するバッファ１と、入力線からのＡ
ＴＭセルが当該スイッチエレメントＳＷの出力線OUTHW
へ出力すべきセルであるか否かをセル内のヘッダ部から
判定するための判定部２と、判定部２からの判定結果に
よりバッファ１に対して書込アドレス信号WA及び書込イ
ネーブル信号WEを与えると共に書込終了時点で書込パル
スWPを出力する書込制御部３と、後述する読出制御信号
SWCONTにより当該バッファ１からの読出が要求されたと
き、読出アドレス信号RA及び読出イネーブル信号REをバ
ッファ１に与えると共に読出時に読出パルスRPを発生す
る読出制御部４と、この読出制御部４からの指示により
バッファ１から読み出したセルを通過させるか又は上方
の別のスイッチエレメントからの拡張入力からのセルを
通過させるセレクタ(SEL) ５と、書込制御部３からの書
込パルスWPによりカウントアップし読出制御部４からの
読出パルスRPによりカウントダウンすることによりバッ
ファ１の滞留セル数ａをカウント出力するカウンタ６
と、カウントしたセル数ａを受けてこのセル数ａが複数
の閾値と比べてどの範囲に属するかを判定するためのデ
コーダ７とで構成されている。尚、デコーダ７の閾値と
しては、一例として、空きを示すレベルＥＭＰと、ＥＭ
Ｐ以上のレベルＸ１と、Ｘ１より大きいレベルＸ２とを
用いている。また、デコーダ７の出力信号は、ａ＜１、
１≦ａ＜Ｘ１、Ｘ１≦ａ＜Ｘ２の３つに分けてそれぞれ
に対応した信号線により出力してもよいし、ａ＜１、１
≦ａ＜Ｘ１、Ｘ１≦ａ＜Ｘ２、Ｘ２≦ａの４つの判定結
果を２ビットで出力してもよい。
-11 〜SW-NN のそれぞれの実施例をＳＷで総称して示し
たもので、この実施例では、入力線INHW（ハイウェイ）
からのデータを蓄積するバッファ１と、入力線からのＡ
ＴＭセルが当該スイッチエレメントＳＷの出力線OUTHW
へ出力すべきセルであるか否かをセル内のヘッダ部から
判定するための判定部２と、判定部２からの判定結果に
よりバッファ１に対して書込アドレス信号WA及び書込イ
ネーブル信号WEを与えると共に書込終了時点で書込パル
スWPを出力する書込制御部３と、後述する読出制御信号
SWCONTにより当該バッファ１からの読出が要求されたと
き、読出アドレス信号RA及び読出イネーブル信号REをバ
ッファ１に与えると共に読出時に読出パルスRPを発生す
る読出制御部４と、この読出制御部４からの指示により
バッファ１から読み出したセルを通過させるか又は上方
の別のスイッチエレメントからの拡張入力からのセルを
通過させるセレクタ(SEL) ５と、書込制御部３からの書
込パルスWPによりカウントアップし読出制御部４からの
読出パルスRPによりカウントダウンすることによりバッ
ファ１の滞留セル数ａをカウント出力するカウンタ６
と、カウントしたセル数ａを受けてこのセル数ａが複数
の閾値と比べてどの範囲に属するかを判定するためのデ
コーダ７とで構成されている。尚、デコーダ７の閾値と
しては、一例として、空きを示すレベルＥＭＰと、ＥＭ
Ｐ以上のレベルＸ１と、Ｘ１より大きいレベルＸ２とを
用いている。また、デコーダ７の出力信号は、ａ＜１、
１≦ａ＜Ｘ１、Ｘ１≦ａ＜Ｘ２の３つに分けてそれぞれ
に対応した信号線により出力してもよいし、ａ＜１、１
≦ａ＜Ｘ１、Ｘ１≦ａ＜Ｘ２、Ｘ２≦ａの４つの判定結
果を２ビットで出力してもよい。
【００２１】図３は、図１に示した全体読出制御部CNT
の実施例を示したもので、この実施例では、スイッチエ
レメントSW-11 〜SW-NN が８個在るものとしてスイッチ
エレメントSW-1〜SW-8内の各デコーダ７からのバッファ
レベルＥＭＰ，Ｘ１，Ｘ２をラッチするラッチ回路11-1
〜11-8と、このラッチ回路11-1〜11-8でラッチされたバ
ッファレベルを今度はレベルＥＭＰ，Ｘ１，Ｘ２毎にス
イッチエレメントSW-1〜SW-8を集めてラッチするラッチ
回路１２０〜１２２と、これらのラッチ回路１２０〜１
２２の中からレベルの高い順に読出制御信号SWCONTを発
生するための読出制御信号発生部１３と、最も高いレベ
ルＸ２を読み出したときの読出パルスをカウントして発
生部１３に対して制御信号を与えるカウンタ１４とで構
成されている。
の実施例を示したもので、この実施例では、スイッチエ
レメントSW-11 〜SW-NN が８個在るものとしてスイッチ
エレメントSW-1〜SW-8内の各デコーダ７からのバッファ
レベルＥＭＰ，Ｘ１，Ｘ２をラッチするラッチ回路11-1
〜11-8と、このラッチ回路11-1〜11-8でラッチされたバ
ッファレベルを今度はレベルＥＭＰ，Ｘ１，Ｘ２毎にス
イッチエレメントSW-1〜SW-8を集めてラッチするラッチ
回路１２０〜１２２と、これらのラッチ回路１２０〜１
２２の中からレベルの高い順に読出制御信号SWCONTを発
生するための読出制御信号発生部１３と、最も高いレベ
ルＸ２を読み出したときの読出パルスをカウントして発
生部１３に対して制御信号を与えるカウンタ１４とで構
成されている。
【００２２】このように図２及び図３に示した実施例の
動作においては、ＡＴＭセルが入力線INHWからスイッチ
エレメントＳＷに入力されると、判定部２においてその
セルが当該スイッチエレメントＳＷを介して出力線OUTH
Wから出力されるべきものであるか否かが判定され、そ
うでなければ素通りして次のスイッチエレメントで別途
判定されることとなるが、出力線OUTHW から出力される
べきものであることが判定されたときには、書込制御部
３から書込アドレス信号WA及び書込イネーブル信号WEか
らバッファ１に送られ、バッファ１は入力セルを格納す
ると共にこのときに書込制御部３から出力される書込パ
ルスWPによりカウンタ６がカウントアップする。
動作においては、ＡＴＭセルが入力線INHWからスイッチ
エレメントＳＷに入力されると、判定部２においてその
セルが当該スイッチエレメントＳＷを介して出力線OUTH
Wから出力されるべきものであるか否かが判定され、そ
うでなければ素通りして次のスイッチエレメントで別途
判定されることとなるが、出力線OUTHW から出力される
べきものであることが判定されたときには、書込制御部
３から書込アドレス信号WA及び書込イネーブル信号WEか
らバッファ１に送られ、バッファ１は入力セルを格納す
ると共にこのときに書込制御部３から出力される書込パ
ルスWPによりカウンタ６がカウントアップする。
【００２３】また、バッファ１の読出は、読出制御信号
SWCONTを受けた読出制御部４が読出アドレス信号RA及び
読出イネーブル信号REをバッファ１に与えることにより
行われ、同じく読出制御部４からの制御を受けたセレク
タ５がバッファ１から読み出したセルを通過させること
により出力線OUTHW から出力させるが、このとき読出制
御部４からは読出パルスRPがカウンタ６に与えられるの
でカウンタ６はカウントダウンされることとなる。
SWCONTを受けた読出制御部４が読出アドレス信号RA及び
読出イネーブル信号REをバッファ１に与えることにより
行われ、同じく読出制御部４からの制御を受けたセレク
タ５がバッファ１から読み出したセルを通過させること
により出力線OUTHW から出力させるが、このとき読出制
御部４からは読出パルスRPがカウンタ６に与えられるの
でカウンタ６はカウントダウンされることとなる。
【００２４】従って、スイッチエレメントＳＷのカウン
タ６は常に自分のバッファ１の滞留セル数ａをカウント
出力することとなり、これをデコーダ７が判別してそれ
ぞれのバッファレベルＥＭＰ，Ｘ１，Ｘ２として図３の
全体読出制御部CNT に与えることとなる。
タ６は常に自分のバッファ１の滞留セル数ａをカウント
出力することとなり、これをデコーダ７が判別してそれ
ぞれのバッファレベルＥＭＰ，Ｘ１，Ｘ２として図３の
全体読出制御部CNT に与えることとなる。
【００２５】この全体読出制御部CNT では、各スイッチ
エレメントSW-1〜SW-8の滞留セル数ａをラッチ回路11-1
〜11-8でラッチし、更に各レベルＥＭＰ，Ｘ１，Ｘ２毎
にラッチ回路１２０，１２１，１２２で各スイッチエレ
メントSW-1〜SW-8のの滞留セル数ａをラッチした上で読
出制御信号発生部１３に与える。
エレメントSW-1〜SW-8の滞留セル数ａをラッチ回路11-1
〜11-8でラッチし、更に各レベルＥＭＰ，Ｘ１，Ｘ２毎
にラッチ回路１２０，１２１，１２２で各スイッチエレ
メントSW-1〜SW-8のの滞留セル数ａをラッチした上で読
出制御信号発生部１３に与える。
【００２６】従って、発生部１３では、例えば次のよう
な処理を行うことができる。まず、滞留セル数ａが閾
値Ｘ２を越えているスイッチエレメントが存在するとき
には、そのスイッチエレメントを指定するため、８本の
並列信号の内の対応する１本を“Ｈ”レベルにする。ま
た、かかるスイッチエレメントが複数個存在するときに
は、所定の順序でスイッチエレメントを指定する信号を
出力する。そして、閾値Ｘ２についてのスイッチエレメ
ントのバッファのセル読出を実行した後は、閾値Ｘ１に
ついても同様にして行う。但し、例えば閾値Ｘ２にお
けるセル読出が所定のＮ１回続いたときには、図３に示
すようにこれをカウントしているカウンタ１４からの制
御信号により、その下の閾値Ｘ１のいずれかのスイッチ
エレメントのバッファからセル読出を行うようにする。
空きレベルＥＭＰのバッファについては読出のための
制御信号SWCONTは送らないようにする。
な処理を行うことができる。まず、滞留セル数ａが閾
値Ｘ２を越えているスイッチエレメントが存在するとき
には、そのスイッチエレメントを指定するため、８本の
並列信号の内の対応する１本を“Ｈ”レベルにする。ま
た、かかるスイッチエレメントが複数個存在するときに
は、所定の順序でスイッチエレメントを指定する信号を
出力する。そして、閾値Ｘ２についてのスイッチエレメ
ントのバッファのセル読出を実行した後は、閾値Ｘ１に
ついても同様にして行う。但し、例えば閾値Ｘ２にお
けるセル読出が所定のＮ１回続いたときには、図３に示
すようにこれをカウントしているカウンタ１４からの制
御信号により、その下の閾値Ｘ１のいずれかのスイッチ
エレメントのバッファからセル読出を行うようにする。
空きレベルＥＭＰのバッファについては読出のための
制御信号SWCONTは送らないようにする。
【００２７】このようにして読出制御信号SWCONTが全体
読出制御部CNT から各スイッチエレメントＳＷに送られ
ることになる。
読出制御部CNT から各スイッチエレメントＳＷに送られ
ることになる。
【００２８】図４は、一定のスイッチエレメントに重み
を付けた場合の実施例を示しており、読出制御信号発生
部１３は図３に示したものと同じものを用い、従ってそ
の入力信号も閾値ＥＭＰ，Ｘ１，Ｘ２毎のスイッチエレ
メント群の滞留セル数ａとなっている。但し、この実施
例ではスイッチエレメントSW-1の読出を優先的に行うた
め、読出制御信号発生部１３にはスイッチエレメントSW
-2〜SW-8からの滞留セル数が与えられている。
を付けた場合の実施例を示しており、読出制御信号発生
部１３は図３に示したものと同じものを用い、従ってそ
の入力信号も閾値ＥＭＰ，Ｘ１，Ｘ２毎のスイッチエレ
メント群の滞留セル数ａとなっている。但し、この実施
例ではスイッチエレメントSW-1の読出を優先的に行うた
め、読出制御信号発生部１３にはスイッチエレメントSW
-2〜SW-8からの滞留セル数が与えられている。
【００２９】そして、スイッチエレメントSW-1の滞留セ
ル数ａはラッチ回路11-1でラッチされ、このラッチ出力
と読出制御信号発生部１３からのスイッチエレメントを
指定する読出制御信号SWCONTとがそれぞれＡＮＤゲート
15-1〜15-8で重み付け信号との論理積がとられる。但
し、この場合、ＡＮＤゲート15-1への重み付け信号は反
転して与えられている。
ル数ａはラッチ回路11-1でラッチされ、このラッチ出力
と読出制御信号発生部１３からのスイッチエレメントを
指定する読出制御信号SWCONTとがそれぞれＡＮＤゲート
15-1〜15-8で重み付け信号との論理積がとられる。但
し、この場合、ＡＮＤゲート15-1への重み付け信号は反
転して与えられている。
【００３０】従って、通常は“Ｈ”レベルと“Ｌ”レベ
ルとが交互になっている重み付け信号がＡＮＤゲート15
-1〜15-8に与えられると、図５に示すように“Ｌ”レベ
ル期間ＡにおいてはＡＮＤゲート15-1のみがイネーブル
状態となってスイッチエレメントSW-1の滞留セル数ａが
読出制御信号SWCONTとしてスイッチエレメントSW-1に優
先的に出力され、“Ｈ”レベル期間Ｂにおいてスイッチ
エレメントSW-2〜SW-8に対する読出制御信号SWCONTが発
生される。
ルとが交互になっている重み付け信号がＡＮＤゲート15
-1〜15-8に与えられると、図５に示すように“Ｌ”レベ
ル期間ＡにおいてはＡＮＤゲート15-1のみがイネーブル
状態となってスイッチエレメントSW-1の滞留セル数ａが
読出制御信号SWCONTとしてスイッチエレメントSW-1に優
先的に出力され、“Ｈ”レベル期間Ｂにおいてスイッチ
エレメントSW-2〜SW-8に対する読出制御信号SWCONTが発
生される。
【００３１】また、図５に示すようにスイッチエレメン
トSW-1の滞留セル数が空のＥＭＰであったときには、図
示の期間Ａを点線の“Ｌ”レベルから実線の“Ｈ”レベ
ルに変え、スイッチエレメントSW-2〜SW-8の滞留セル数
が空のＥＭＰであったときには、図示の期間Ｂを点線の
“Ｈ”レベルから実線の“Ｌ”レベルに変えることによ
り空のスイッチエレメントに対する無駄な読出アクセス
動作を省略することができる。
トSW-1の滞留セル数が空のＥＭＰであったときには、図
示の期間Ａを点線の“Ｌ”レベルから実線の“Ｈ”レベ
ルに変え、スイッチエレメントSW-2〜SW-8の滞留セル数
が空のＥＭＰであったときには、図示の期間Ｂを点線の
“Ｈ”レベルから実線の“Ｌ”レベルに変えることによ
り空のスイッチエレメントに対する無駄な読出アクセス
動作を省略することができる。
【００３２】図６は空セルを含む特別のセルを挿入する
実施例を示したもので、図示のように、或るスイッチエ
レメントＳＷに特別のセルが発生したとすると、この特
別セルを挿入する期間を規定した特別セル挿入要求信号
が全体読出制御部CNT に与えられ、これにより全体読出
制御部CNT は読出制御信号発生部１３の出力信号をＡＮ
Ｄゲートで禁止することができ、この禁止期間中に特別
セルがスイッチエレメントＳＷを通過して出力線へ出力
されることとなる。
実施例を示したもので、図示のように、或るスイッチエ
レメントＳＷに特別のセルが発生したとすると、この特
別セルを挿入する期間を規定した特別セル挿入要求信号
が全体読出制御部CNT に与えられ、これにより全体読出
制御部CNT は読出制御信号発生部１３の出力信号をＡＮ
Ｄゲートで禁止することができ、この禁止期間中に特別
セルがスイッチエレメントＳＷを通過して出力線へ出力
されることとなる。
【００３３】図７は、全体読出制御部CNT における出力
線へのセル流量制御要求がある場合の実施例を示したも
ので、この実施例では、図３に示した読出制御信号発生
部１３からの８ビット並列出力の読出制御信号SWCONTを
ＯＲゲート２１を介してアップカウンタ２２でカウント
し最大の連続有効セル数 NMAX でアップカウンタ２２の
キャリィ出力が発生するように設定しておき、このキャ
リィ出力がインバータ２３及びＡＮＤゲート２４を経る
ことにより最大の連続有効セル数 NMAX に達したときに
は読出制御信号SWCONTをオール“０”にして強制的に読
み出しを禁止させる。尚、カウンタ２２のリセットは、
読出制御信号SWCONTを受けるＮＯＲゲート２５と、この
ＮＯＲゲート２５の出力信号と図８のタイムチャートに
示すように１セルの読出期間を規定するセルパルスとを
入力するＡＮＤゲート２６とを介することにより読出制
御信号発生部１３からの８ビット並列信号がオール
“０”のときに行われることとなる。
線へのセル流量制御要求がある場合の実施例を示したも
ので、この実施例では、図３に示した読出制御信号発生
部１３からの８ビット並列出力の読出制御信号SWCONTを
ＯＲゲート２１を介してアップカウンタ２２でカウント
し最大の連続有効セル数 NMAX でアップカウンタ２２の
キャリィ出力が発生するように設定しておき、このキャ
リィ出力がインバータ２３及びＡＮＤゲート２４を経る
ことにより最大の連続有効セル数 NMAX に達したときに
は読出制御信号SWCONTをオール“０”にして強制的に読
み出しを禁止させる。尚、カウンタ２２のリセットは、
読出制御信号SWCONTを受けるＮＯＲゲート２５と、この
ＮＯＲゲート２５の出力信号と図８のタイムチャートに
示すように１セルの読出期間を規定するセルパルスとを
入力するＡＮＤゲート２６とを介することにより読出制
御信号発生部１３からの８ビット並列信号がオール
“０”のときに行われることとなる。
【００３４】
【発明の効果】以上のように本発明に係るＡＴＭセルの
方路振り分け用スイッチによれば、各スイッチエレメン
トにおける各入力線に対応してセルを滞留させるバッフ
ァに滞留したセル数を全体読出制御部で監視して該セル
数に対する複数の閾値と比較し大きい方の閾値を越えた
バッファから順にセルを読み出し、さらに該全体読出制
御部は、各閾値を越えたバッファが複数個在るとき、該
バッファ間で順送りで該セルを読み出すと共に一つの閾
値における該セルの読出が所定数を越えたときにはその
閾値以下の閾値のバッファから少なくとも１回は読出を
行うように構成したので、一つの出線に出力されるべき
セルが滞留している複数のバッファからの読出し制御を
効率良く行うことができ、特に、バッファ長が有限のた
めに起こるセルの廃棄を極力避けることができる。ま
た、バースト的に到来するＡＴＭセルに対して必要なバ
ッファ長の削減が可能でありハードウェアの削減・低消
費電力化を図ることができる。さらに、監視した時点で
は滞留セル数が少なくても読出を行っている間に滞留セ
ル数が増大し得るバッファの滞留セル数を減少させるこ
とができる。
方路振り分け用スイッチによれば、各スイッチエレメン
トにおける各入力線に対応してセルを滞留させるバッフ
ァに滞留したセル数を全体読出制御部で監視して該セル
数に対する複数の閾値と比較し大きい方の閾値を越えた
バッファから順にセルを読み出し、さらに該全体読出制
御部は、各閾値を越えたバッファが複数個在るとき、該
バッファ間で順送りで該セルを読み出すと共に一つの閾
値における該セルの読出が所定数を越えたときにはその
閾値以下の閾値のバッファから少なくとも１回は読出を
行うように構成したので、一つの出線に出力されるべき
セルが滞留している複数のバッファからの読出し制御を
効率良く行うことができ、特に、バッファ長が有限のた
めに起こるセルの廃棄を極力避けることができる。ま
た、バースト的に到来するＡＴＭセルに対して必要なバ
ッファ長の削減が可能でありハードウェアの削減・低消
費電力化を図ることができる。さらに、監視した時点で
は滞留セル数が少なくても読出を行っている間に滞留セ
ル数が増大し得るバッファの滞留セル数を減少させるこ
とができる。
【図１】本発明に係るＡＴＭセルの方路振り分け用スイ
ッチを原理的に示したブロック図である。
ッチを原理的に示したブロック図である。
【図２】本発明に係るＡＴＭセルの方路振り分け用スイ
ッチに用いる各スイッチエレメントの実施例を示したブ
ロック図である。
ッチに用いる各スイッチエレメントの実施例を示したブ
ロック図である。
【図３】本発明に係るＡＴＭセルの方路振り分け用スイ
ッチに用いる全体読出制御部の実施例を示した図であ
る。
ッチに用いる全体読出制御部の実施例を示した図であ
る。
【図４】本発明に用いる全体読出制御部の変形例を示し
たブロック図である。
たブロック図である。
【図５】図５の実施例に用いる重み付け用制御信号の波
形図である。
形図である。
【図６】本発明において特別セルを挿入するときの実施
例を示したブロック図である。
例を示したブロック図である。
【図７】本発明においてセル流量に制限を設けたときの
全体読出制御部の実施例を示した回路図である。
全体読出制御部の実施例を示した回路図である。
【図８】図７の実施例の動作を説明するためのタイムチ
ャート図である。
ャート図である。
【図９】本発明及び従来例のＡＴＭクロスコネクト装置
の一般的な構成を示したブロック図である。
の一般的な構成を示したブロック図である。
【図１０】ＡＴＭクロスコネクト装置に用いられる一般
的なＶＰＩ変換部の構成を示したブロック図である。
的なＶＰＩ変換部の構成を示したブロック図である。
【図１１】従来例のＡＴＭセルの方路振り分け用スイッ
チの構成を示したブロック図である。
チの構成を示したブロック図である。
SW-11 〜SW-NN スイッチエレメント CNT 全体読出制御部 INHW 入力線 OUTHW 出力線 図中、同一符号は同一又は相当部分を示す。
フロントページの続き (72)発明者 近藤 竜一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 脇坂 孝明 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 須藤 俊之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平２−206257（ＪＰ，Ａ) 特開 平２−228148（ＪＰ，Ａ) 特開 昭62−98941（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/28 H04L 12/56
Claims (5)
- 【請求項１】 ＡＴＭ伝送方式により複数の入力線から
のセルを、所望の一つの出力線に出力させるＡＴＭセル
の方路振り分けスイッチにおいて、 各入力線に対応してセルを滞留させるバッファを含むス
イッチエレメント(SW-11〜SW-NN)と、 該バッファに滞留したセル数を監視して該セル数に対す
る複数の閾値と比較し大きい方の閾値を越えたバッファ
から順にセルを読み出す全体読出力制御部(CNT)とを備
え、 該全体読出制御部は、各閾値を越えたバッファが複数個
在るとき、該バッファ間で順送りで該セルを読み出すと
共に一つの閾値における該セルの読出が所定数を越えた
ときにはその閾値以下の閾値のバッファから少なくとも
１回は読出を行うことを特徴とした ＡＴＭセル方路振り
分け用スイッチ。 - 【請求項２】 該全体読出制御部(CNT)が、空き状態の
バッファを飛ばして読出を行うことを特徴とした請求項
１に記載のＡＴＭセルの方路振り分け用スイッチ 。 - 【請求項３】 該全体読出制御部(CNT)が、特定のバッ
ファに対しては、セルの読出頻度に重み付けを有してい
ることを特徴とした請求項１又は２に記載のＡＴＭセル
の方路振り分け用スイッチ。 - 【請求項４】 該全体読出制御部(CNT)が、特定のセル
挿入要求がある場合には、この要求が維持されている期
間中、各バッファからの読出を禁止し、該出力線に該特
定のセルを送出することを特徴とした請求項１乃至３の
いずれかに記載のＡＴＭセルの方路振り分け用スイッ
チ。 - 【請求項５】 該全体読出制御部(CNT)が、該出力線へ
のセル流量制御要求がある場合には、最大の連続有効セ
ル数(N MAX )を定義し、読み出す連続有効セル数がこの最
大値を越えないように読出を禁止することを特徴とした
請求項１乃至４のいずれかに記載のＡＴＭセルの方路振
り分け用スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18294691A JP2939010B2 (ja) | 1991-06-27 | 1991-06-27 | Ａｔｍセルの方路振り分け用スイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18294691A JP2939010B2 (ja) | 1991-06-27 | 1991-06-27 | Ａｔｍセルの方路振り分け用スイッチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0514397A JPH0514397A (ja) | 1993-01-22 |
| JP2939010B2 true JP2939010B2 (ja) | 1999-08-25 |
Family
ID=16127128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18294691A Expired - Fee Related JP2939010B2 (ja) | 1991-06-27 | 1991-06-27 | Ａｔｍセルの方路振り分け用スイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2939010B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3368881B2 (ja) | 2000-01-07 | 2003-01-20 | 日本電気株式会社 | 入力バッファ型パケット交換機 |
-
1991
- 1991-06-27 JP JP18294691A patent/JP2939010B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0514397A (ja) | 1993-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100326789B1 (ko) | 패킷통신시스템,패킷통신모듈,메모리공간할당시스템및메모리공간할당방법 | |
| EP0471344B1 (en) | Traffic shaping method and circuit | |
| US5412648A (en) | Packet switching system for forwarding packets from input buffers using idle/busy status of output buffers | |
| US6611527B1 (en) | Packet switching apparatus with a common buffer | |
| US5446738A (en) | ATM multiplexing system | |
| US5390184A (en) | Flexible scheduling mechanism for ATM switches | |
| US4864560A (en) | System for changing priority of information | |
| JPH07240752A (ja) | Ａｔｍ交換機のスイッチングパス設定方法 | |
| JPH0879264A (ja) | 帯域規制装置及びパケット通信装置 | |
| US6005868A (en) | Traffic shaping device | |
| US6167041A (en) | Switch with flexible link list manager for handling ATM and STM traffic | |
| US5285444A (en) | Multi-stage link switch | |
| CA2235135A1 (en) | Improvements in or relating to an atm switch | |
| US6310875B1 (en) | Method and apparatus for port memory multicast common memory switches | |
| US5649119A (en) | Data queuing apparatus | |
| JP2628701B2 (ja) | 優先順位付き情報パケット用交換装置 | |
| EP0537743A1 (en) | Switching method for a common memory based switching field and the switching field | |
| US20030165147A1 (en) | Memory-write decision circuit capable of simultaneously processing multiple items of data, and ATM switch having said circuit | |
| JP2939010B2 (ja) | Ａｔｍセルの方路振り分け用スイッチ | |
| US5228032A (en) | Interconnection element for an asynschronous time-division multiplex transmission system | |
| US6914901B1 (en) | System and method for communicating using multiple memory banks | |
| US5910953A (en) | ATM interface apparatus for time-division multiplex highways | |
| JP2899609B2 (ja) | セル送出装置 | |
| JPH11122257A (ja) | 共通バッファ型スイッチ | |
| JP3069224B2 (ja) | トラヒックシェーピング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990525 |
|
| LAPS | Cancellation because of no payment of annual fees |