JPH07240752A - Ａｔｍ交換機のスイッチングパス設定方法 - Google Patents
Ａｔｍ交換機のスイッチングパス設定方法Info
- Publication number
- JPH07240752A JPH07240752A JP2933494A JP2933494A JPH07240752A JP H07240752 A JPH07240752 A JP H07240752A JP 2933494 A JP2933494 A JP 2933494A JP 2933494 A JP2933494 A JP 2933494A JP H07240752 A JPH07240752 A JP H07240752A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- quality class
- read
- buffer
- class
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/50—Overload detection or protection within a single switching element
- H04L49/505—Corrective measures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/52—Queue scheduling by attributing bandwidth to queues
- H04L47/522—Dynamic queue service slot or variable bandwidth allocation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/62—Queue scheduling characterised by scheduling criteria
- H04L47/6215—Individual queue per QOS, rate or priority
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/20—Support for services
- H04L49/205—Quality of Service based
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3009—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9036—Common buffer combined with individual queues
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9063—Intermediate storage in different physical parts of a node or terminal
- H04L49/9078—Intermediate storage in different physical parts of a node or terminal using an external memory or storage device
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5651—Priority, marking, classes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【目的】 ＡＴＭ交換機内において、各種サービスに対
するサービス種別毎の品質管理を容易に行えるようにす
る。 【構成】 回線インタフェース部１１は、入力回線から
セルを受信すると、そのセルのサービスが要求するの品
質クラス（クラス０〜３）を表示するＱＣＣタグを付加
する。ＱＣＣクラスバッファ３０は、ＱＣＣタグに従っ
て、セルを品質クラスに対応づけて格納する。各品質ク
ラスにはそれぞれ所定の読出し帯域が割り当てられてお
り、その読出し帯域でＱＣＣクラスバッファ３０から品
質クラスごとに独立にセルを読み出す。各品質クラスの
読出し帯域の加算値はスイッチのパスの帯域である。Ｑ
ＣＣクラスバッファ３０から読み出したセルをマルチプ
レクサ１３が多重化してスイッチ部２０へ出力する。
するサービス種別毎の品質管理を容易に行えるようにす
る。 【構成】 回線インタフェース部１１は、入力回線から
セルを受信すると、そのセルのサービスが要求するの品
質クラス（クラス０〜３）を表示するＱＣＣタグを付加
する。ＱＣＣクラスバッファ３０は、ＱＣＣタグに従っ
て、セルを品質クラスに対応づけて格納する。各品質ク
ラスにはそれぞれ所定の読出し帯域が割り当てられてお
り、その読出し帯域でＱＣＣクラスバッファ３０から品
質クラスごとに独立にセルを読み出す。各品質クラスの
読出し帯域の加算値はスイッチのパスの帯域である。Ｑ
ＣＣクラスバッファ３０から読み出したセルをマルチプ
レクサ１３が多重化してスイッチ部２０へ出力する。
Description
【０００１】
【産業上の利用分野】ＡＴＭ交換機のスイッチングパス
設定方法に係わり、特に、複数の品質クラスを設けたＡ
ＴＭ交換機におけるスイッチングパス設定方法に関す
る。
設定方法に係わり、特に、複数の品質クラスを設けたＡ
ＴＭ交換機におけるスイッチングパス設定方法に関す
る。
【０００２】
【従来の技術】ＡＴＭ（Asynchronous Transfer Mode：
非同期転送モード）方式は、情報を４８バイトごとの固
定長に区切り、その先頭部分に５バイトのヘッダと呼ば
れる制御情報（あて先など）を付加して転送する方式で
あり、この合計５３バイトの情報のブロックをセルと呼
ぶ。ＡＴＭでは、高速で情報を送りたいときには単位時
間当たりに送るセルの数を増加させ、低速の場合にはそ
のセルの数を減少させることにより、容易に情報の伝送
速度の調節を行える。したがって、ＡＴＭでは、電話音
声データなどの数ｋｂｐｓ程度の低速の情報から、動画
などの数１００Ｍｂｐｓ程度の高速の情報までの各種サ
ービスを統一的に扱うことができる。
非同期転送モード）方式は、情報を４８バイトごとの固
定長に区切り、その先頭部分に５バイトのヘッダと呼ば
れる制御情報（あて先など）を付加して転送する方式で
あり、この合計５３バイトの情報のブロックをセルと呼
ぶ。ＡＴＭでは、高速で情報を送りたいときには単位時
間当たりに送るセルの数を増加させ、低速の場合にはそ
のセルの数を減少させることにより、容易に情報の伝送
速度の調節を行える。したがって、ＡＴＭでは、電話音
声データなどの数ｋｂｐｓ程度の低速の情報から、動画
などの数１００Ｍｂｐｓ程度の高速の情報までの各種サ
ービスを統一的に扱うことができる。
【０００３】セルのルーティングは、セルのヘッダに格
納されているＶＰＩ（仮想パス識別子）およびＶＣＩ
（仮想チャネル識別子）によって制御される。すなわ
ち、セルがＡＴＭ交換機に入力されると、入力セルのＶ
ＰＩ／ＶＣＩと出力セルのＶＰＩ／ＶＣＩとの対応関
係、および入力セルのＶＰＩ／ＶＣＩとＡＴＭ交換機内
のルートとの対応関係が格納されている変換テーブルを
参照して、そのセルに付加されているＶＰＩ／ＶＣＩが
書き換えられると共に、そのセルの先頭にタグと呼ばれ
るルーティング用の情報が付加される。この結果、セル
は、タグによって決定されるルートを通って所定の出力
回線に出力される。尚、この変換テーブルは、呼の設定
時に書き込まれる。
納されているＶＰＩ（仮想パス識別子）およびＶＣＩ
（仮想チャネル識別子）によって制御される。すなわ
ち、セルがＡＴＭ交換機に入力されると、入力セルのＶ
ＰＩ／ＶＣＩと出力セルのＶＰＩ／ＶＣＩとの対応関
係、および入力セルのＶＰＩ／ＶＣＩとＡＴＭ交換機内
のルートとの対応関係が格納されている変換テーブルを
参照して、そのセルに付加されているＶＰＩ／ＶＣＩが
書き換えられると共に、そのセルの先頭にタグと呼ばれ
るルーティング用の情報が付加される。この結果、セル
は、タグによって決定されるルートを通って所定の出力
回線に出力される。尚、この変換テーブルは、呼の設定
時に書き込まれる。
【０００４】ＡＴＭでは、上述したように各種サービス
を統一的に扱うので、任意のパスにデータ伝送が集中
し、そのデータ伝送の帯域がパスの容量を越えてしまう
ことがありえる。このため一般に、ＡＴＭ交換機は、各
セルをいったんバッファメモリに蓄積し、セル伝送の瞬
間速度がパスの容量を越えないようにセルを読み出すシ
ェーピング機能を有している。バッファメモリの構成と
しては、クロスポイント型、入力バッファ型、出力バッ
ファ型、共通バッファ型等が知られている。クロスポイ
ント型は、各スイッチ素子の入力と出力のクロスポイン
ト（交差点）にそれぞれバッファを設ける。入力バッフ
ァ型、出力バッファ型は、それぞれスイッチの入力側、
出力側にバッファを設ける。共通バッファ型は、スイッ
チの各入力または各出力端子用のバッファを共通に設け
る。しかしながら、例えばＬＡＮのデータ伝送のような
ピーク性の高いトラヒックが入力されると、上記バッフ
ァメモリが瞬間的にオーバーフローしてしまう場合があ
る。この場合、オーバーフローしたセルは破棄される。
を統一的に扱うので、任意のパスにデータ伝送が集中
し、そのデータ伝送の帯域がパスの容量を越えてしまう
ことがありえる。このため一般に、ＡＴＭ交換機は、各
セルをいったんバッファメモリに蓄積し、セル伝送の瞬
間速度がパスの容量を越えないようにセルを読み出すシ
ェーピング機能を有している。バッファメモリの構成と
しては、クロスポイント型、入力バッファ型、出力バッ
ファ型、共通バッファ型等が知られている。クロスポイ
ント型は、各スイッチ素子の入力と出力のクロスポイン
ト（交差点）にそれぞれバッファを設ける。入力バッフ
ァ型、出力バッファ型は、それぞれスイッチの入力側、
出力側にバッファを設ける。共通バッファ型は、スイッ
チの各入力または各出力端子用のバッファを共通に設け
る。しかしながら、例えばＬＡＮのデータ伝送のような
ピーク性の高いトラヒックが入力されると、上記バッフ
ァメモリが瞬間的にオーバーフローしてしまう場合があ
る。この場合、オーバーフローしたセルは破棄される。
【０００５】
【発明が解決しようとする課題】ところで、ＡＴＭで扱
う各種サービスは、セル転送時間に関する品質（絶対遅
延時間、遅延ゆらぎ）やセル損失率（エラー率）に関す
る品質など、それぞれ異なる品質が要求され、また、そ
の要求される品質のレベルもそれぞれサービスによって
異なる。たとえば、ＬＡＮデータをＡＴＭで転送する場
合、端末間で伝送エラー発生時のデータ再送機能を有し
ていることが多く、セル破棄などが発生したとしても上
記再送機能によってデータは再送されるので、セル損失
に対する要求はさほど厳しくない。一方、たとえば上述
のようなデータ再送機能を有していない画像データ伝送
の場合、特に高画質が要求される場合には、わずかなセ
ル損失が画質に影響を及ぼす恐れがあるので、セル損失
に関して厳しい要求が発生する。
う各種サービスは、セル転送時間に関する品質（絶対遅
延時間、遅延ゆらぎ）やセル損失率（エラー率）に関す
る品質など、それぞれ異なる品質が要求され、また、そ
の要求される品質のレベルもそれぞれサービスによって
異なる。たとえば、ＬＡＮデータをＡＴＭで転送する場
合、端末間で伝送エラー発生時のデータ再送機能を有し
ていることが多く、セル破棄などが発生したとしても上
記再送機能によってデータは再送されるので、セル損失
に対する要求はさほど厳しくない。一方、たとえば上述
のようなデータ再送機能を有していない画像データ伝送
の場合、特に高画質が要求される場合には、わずかなセ
ル損失が画質に影響を及ぼす恐れがあるので、セル損失
に関して厳しい要求が発生する。
【０００６】ところが、現在までのところ、交換機内の
パスの特性に対する解析が十分に行われておらず、バー
スト的なデータ入力等によってセル破棄が発生した場
合、どのサービスのセルが破棄されるかは不明であっ
た。したがって、セル損失に関する要求がさほど厳しく
ないセルが破棄されずに、その要求が厳しいセルが破棄
されてしまうこともある。また、ＡＴＭでは、フレーム
リレー交換方式のパケット情報も処理することが可能で
あるが、フレームリレー交換方式では物理帯域よりも大
きな帯域のパスが設定されるので、フレームリレー交換
方式のパケットで輻輳が発生すると、他のＡＴＭセルに
対しても影響が及びやすく、ＡＴＭセルが破棄されるな
どして品質が低下してしまう。この場合も、どのサービ
スのＡＴＭセルが破棄されるかは不明である。
パスの特性に対する解析が十分に行われておらず、バー
スト的なデータ入力等によってセル破棄が発生した場
合、どのサービスのセルが破棄されるかは不明であっ
た。したがって、セル損失に関する要求がさほど厳しく
ないセルが破棄されずに、その要求が厳しいセルが破棄
されてしまうこともある。また、ＡＴＭでは、フレーム
リレー交換方式のパケット情報も処理することが可能で
あるが、フレームリレー交換方式では物理帯域よりも大
きな帯域のパスが設定されるので、フレームリレー交換
方式のパケットで輻輳が発生すると、他のＡＴＭセルに
対しても影響が及びやすく、ＡＴＭセルが破棄されるな
どして品質が低下してしまう。この場合も、どのサービ
スのＡＴＭセルが破棄されるかは不明である。
【０００７】従来は、セル破棄に関する優先・非優先の
制御は、セルのヘッダ内のＣＬＰビットに基づいて行っ
ていたが、ＣＬＰビットは１ビットの制御信号であり、
２レベルの優先順位しか設定することができない。この
ため、各種サービスのセルの品質管理を柔軟に行うこと
ができなかった。
制御は、セルのヘッダ内のＣＬＰビットに基づいて行っ
ていたが、ＣＬＰビットは１ビットの制御信号であり、
２レベルの優先順位しか設定することができない。この
ため、各種サービスのセルの品質管理を柔軟に行うこと
ができなかった。
【０００８】この問題を解決する方法の１つとして、各
呼の設定時に申告される使用帯域と品質クラスに基づい
て、その呼に交換機内での所定の帯域を割り当てる方法
が考えられる。この方法では、各呼のＶＰＩ／ＶＣＩご
とに交換機内での所定の帯域を割り当てる必要がある
が、通常、交換機内では非常に多くの種類のＶＰＩ／Ｖ
ＣＩが交換される。したがって、帯域割り当てのための
テーブルは非常に大きな構成となり、特に伝送速度が高
速になるとその制御がセルの伝送速度に追いつかなくな
ってしまう。具体的には、交換機内の適当なバッファに
おいて帯域管理を行う場合、ＶＰＩ／ＶＣＩとそれぞれ
の許容帯域との対応関係を格納したテーブルを各バッフ
ァ毎に設け、各セルのＶＰＩ／ＶＣＩとテーブル内のＶ
ＰＩ／ＶＣＩとを比較する必要がある。このため、ＶＰ
Ｉ／ＶＣＩを検出・比較する構成が大がかりになり、そ
の処理も複雑になってしまう。
呼の設定時に申告される使用帯域と品質クラスに基づい
て、その呼に交換機内での所定の帯域を割り当てる方法
が考えられる。この方法では、各呼のＶＰＩ／ＶＣＩご
とに交換機内での所定の帯域を割り当てる必要がある
が、通常、交換機内では非常に多くの種類のＶＰＩ／Ｖ
ＣＩが交換される。したがって、帯域割り当てのための
テーブルは非常に大きな構成となり、特に伝送速度が高
速になるとその制御がセルの伝送速度に追いつかなくな
ってしまう。具体的には、交換機内の適当なバッファに
おいて帯域管理を行う場合、ＶＰＩ／ＶＣＩとそれぞれ
の許容帯域との対応関係を格納したテーブルを各バッフ
ァ毎に設け、各セルのＶＰＩ／ＶＣＩとテーブル内のＶ
ＰＩ／ＶＣＩとを比較する必要がある。このため、ＶＰ
Ｉ／ＶＣＩを検出・比較する構成が大がかりになり、そ
の処理も複雑になってしまう。
【０００９】また、上記問題を解決する他の方法とし
て、交換機内にスイッチを複数個設けて各サービスをそ
れらスイッチに割り当て、あるサービスに割り当てられ
たパスの輻輳が他のサービスに影響を及ぼすことを避け
るという手法が考えられるが、この場合、スイッチのコ
ストが高くなりサイズも大きくなってしまう。このよう
な点を考慮すれば、既存のスイッチを用いながら、各サ
ービス間で影響を及ぼしあわず、かつ各サービスごとの
品質を容易に管理できるパスの設定方法が望まれる。
て、交換機内にスイッチを複数個設けて各サービスをそ
れらスイッチに割り当て、あるサービスに割り当てられ
たパスの輻輳が他のサービスに影響を及ぼすことを避け
るという手法が考えられるが、この場合、スイッチのコ
ストが高くなりサイズも大きくなってしまう。このよう
な点を考慮すれば、既存のスイッチを用いながら、各サ
ービス間で影響を及ぼしあわず、かつ各サービスごとの
品質を容易に管理できるパスの設定方法が望まれる。
【００１０】本発明は上記問題を解決するものであり、
ＡＴＭ交換機内において各種サービスに対するサービス
種別ごとの品質管理を容易に行うことができるスイッチ
ングパス設定方法を実現することを目的とする。
ＡＴＭ交換機内において各種サービスに対するサービス
種別ごとの品質管理を容易に行うことができるスイッチ
ングパス設定方法を実現することを目的とする。
【００１１】
【課題を解決するための手段】本発明の手段を、発明の
原理を示す図１を参照しながら説明する。本発明のＡＴ
Ｍ交換機のスイッチングパス設定方法は、入力インタフ
ェース手段１、第１のバッファ手段２、第１の読出し制
御手段３およびスイッチ手段４から成る。
原理を示す図１を参照しながら説明する。本発明のＡＴ
Ｍ交換機のスイッチングパス設定方法は、入力インタフ
ェース手段１、第１のバッファ手段２、第１の読出し制
御手段３およびスイッチ手段４から成る。
【００１２】入力インタフェース手段１は、入力回線か
ら受信した入力セルを交換機内セルの形式に変換する。
このとき、上記入力セルの制御情報（例えば、そのセル
のヘッダに格納されているＶＰＩ／ＶＣＩ）に基づいて
その交換機内セルに品質クラスを、例えばタグ情報とし
て設定する。入力セルとそのセルの品質クラスとの対応
関係は、例えば、呼の設定時に入力インタフェース手段
１が有する変換テーブルに書き込まれる。
ら受信した入力セルを交換機内セルの形式に変換する。
このとき、上記入力セルの制御情報（例えば、そのセル
のヘッダに格納されているＶＰＩ／ＶＣＩ）に基づいて
その交換機内セルに品質クラスを、例えばタグ情報とし
て設定する。入力セルとそのセルの品質クラスとの対応
関係は、例えば、呼の設定時に入力インタフェース手段
１が有する変換テーブルに書き込まれる。
【００１３】第１のバッファ手段２は、上記品質クラス
に対応づけて交換機内セルを格納する。このとき、交換
機内セルは、品質クラス毎にそれぞれＦＩＦＯ（First
InFirst Out ）形式で格納される。
に対応づけて交換機内セルを格納する。このとき、交換
機内セルは、品質クラス毎にそれぞれＦＩＦＯ（First
InFirst Out ）形式で格納される。
【００１４】第１の読出し制御手段３は、各品質クラス
に対して設定された所定のパラメータ、例えば帯域に従
って第１のバッファ手段２から各品質クラスごとに交換
機内セルを読み出す。また、第１の読出し制御手段３
は、各品質クラスに対して設定した帯域の加算値がスイ
ッチ手段４のパスの帯域またはその帯域よりも小さい帯
域となるように第１のバッファ手段２から交換機内セル
を読み出す。
に対して設定された所定のパラメータ、例えば帯域に従
って第１のバッファ手段２から各品質クラスごとに交換
機内セルを読み出す。また、第１の読出し制御手段３
は、各品質クラスに対して設定した帯域の加算値がスイ
ッチ手段４のパスの帯域またはその帯域よりも小さい帯
域となるように第１のバッファ手段２から交換機内セル
を読み出す。
【００１５】スイッチ手段４は、第１の読出し制御手段
３の制御に従って読み出された交換機内セルを交換す
る。本発明の他の態様は、第２のバッファ手段５、第２
の読出し制御手段６、出力インタフェース手段７から成
る。
３の制御に従って読み出された交換機内セルを交換す
る。本発明の他の態様は、第２のバッファ手段５、第２
の読出し制御手段６、出力インタフェース手段７から成
る。
【００１６】第２のバッファ手段５は、スイッチから出
力された品質クラスを有する交換機内セルをその品質ク
ラスに対応づけて格納する。第２の読出し制御手段６
は、各品質クラスに対して設定された所定のパラメー
タ、例えば帯域に従って第２のバッファ手段５から交換
機内セルを読み出す。また、第２の読出し制御手段５
は、出力回線に割り当てられている帯域で交換機内セル
を読み出す。
力された品質クラスを有する交換機内セルをその品質ク
ラスに対応づけて格納する。第２の読出し制御手段６
は、各品質クラスに対して設定された所定のパラメー
タ、例えば帯域に従って第２のバッファ手段５から交換
機内セルを読み出す。また、第２の読出し制御手段５
は、出力回線に割り当てられている帯域で交換機内セル
を読み出す。
【００１７】出力インタフェース７手段は、第２の読出
し制御手段６の制御に従って読み出された交換機内セル
を回線上でのセル形式に変換して出力回線に出力する。
なお、本発明は、上記手段１〜７から成る構成とするこ
とも可能であり、その場合、スイッチ手段４が出力する
交換機内セルを第２のバッファ手段５に品質クラスに対
応づけて格納する。
し制御手段６の制御に従って読み出された交換機内セル
を回線上でのセル形式に変換して出力回線に出力する。
なお、本発明は、上記手段１〜７から成る構成とするこ
とも可能であり、その場合、スイッチ手段４が出力する
交換機内セルを第２のバッファ手段５に品質クラスに対
応づけて格納する。
【００１８】
【作用】入力回線から受信した入力セルは、入力インタ
フェース手段１によって交換機内セルの形式に変換され
るとき、その入力セルの制御情報（ヘッダに格納されて
いるＶＰＩ／ＶＣＩ）に基づいた品質クラスが付加され
る。このため、交換機内セルに、そのセルのサービス種
別に対応する品質クラスを付加できる。このように、交
換機に複数の品質クラスをもたせ、その品質クラスにサ
ービスを割り当てる。
フェース手段１によって交換機内セルの形式に変換され
るとき、その入力セルの制御情報（ヘッダに格納されて
いるＶＰＩ／ＶＣＩ）に基づいた品質クラスが付加され
る。このため、交換機内セルに、そのセルのサービス種
別に対応する品質クラスを付加できる。このように、交
換機に複数の品質クラスをもたせ、その品質クラスにサ
ービスを割り当てる。
【００１９】そして、この交換機内セルを各品質クラス
に対応づけて格納し、第１の読出し制御手段３の制御に
従ってその交換機内セルを各品質クラスごとに設定した
パラメータに従って読み出すので、セル破棄は品質クラ
スごとに独立に行われる。このことは、交換機内に仮想
的な品質クラスパスを設定したことと同じであり、ある
品質クラスに割り当てられたサービスにおいて輻輳など
によるセル破棄が発生しても、他の品質クラスに割り当
てられたサービスに影響が及ばない。
に対応づけて格納し、第１の読出し制御手段３の制御に
従ってその交換機内セルを各品質クラスごとに設定した
パラメータに従って読み出すので、セル破棄は品質クラ
スごとに独立に行われる。このことは、交換機内に仮想
的な品質クラスパスを設定したことと同じであり、ある
品質クラスに割り当てられたサービスにおいて輻輳など
によるセル破棄が発生しても、他の品質クラスに割り当
てられたサービスに影響が及ばない。
【００２０】また、第１の読出し制御手段３は、各品質
クラスに対して割り当てた帯域の加算値をスイッチ手段
４のパスの帯域またはその帯域よりも小さい帯域とする
ので、スイッチ手段４へ入力されるセルがそのクロスポ
イントにおいて破棄されることはない。したがって、上
記各手段１〜３によってサービス毎の品質管理を行うこ
とができる。
クラスに対して割り当てた帯域の加算値をスイッチ手段
４のパスの帯域またはその帯域よりも小さい帯域とする
ので、スイッチ手段４へ入力されるセルがそのクロスポ
イントにおいて破棄されることはない。したがって、上
記各手段１〜３によってサービス毎の品質管理を行うこ
とができる。
【００２１】スイッチ手段４によって交換された交換機
内セルは、品質クラスに対応づけられて第２のバッファ
手段５に格納され、第２の読出し制御手段６の制御に従
って読み出される。このとき、スイッチ手段４が出力す
る任意の品質クラスの帯域が増加して第２のバッファ手
段５でセル破棄が発生したとしても、セル破棄は品質ク
ラスごとに独立に行われるので、あるクラスのサービス
の輻輳が他のサービスへ影響を及ぼすことはない。ま
た、第２の読出し制御手段６は、各出力回線の帯域に従
ってセルを読み出すので、任意の出力回線へ出力される
セルの帯域がその出力回線に割り当てられている帯域を
越えることはなく、回線に出力するときにセル破棄は起
こらない。
内セルは、品質クラスに対応づけられて第２のバッファ
手段５に格納され、第２の読出し制御手段６の制御に従
って読み出される。このとき、スイッチ手段４が出力す
る任意の品質クラスの帯域が増加して第２のバッファ手
段５でセル破棄が発生したとしても、セル破棄は品質ク
ラスごとに独立に行われるので、あるクラスのサービス
の輻輳が他のサービスへ影響を及ぼすことはない。ま
た、第２の読出し制御手段６は、各出力回線の帯域に従
ってセルを読み出すので、任意の出力回線へ出力される
セルの帯域がその出力回線に割り当てられている帯域を
越えることはなく、回線に出力するときにセル破棄は起
こらない。
【００２２】このように、各セルのサービス種別をＡＴ
Ｍ交換機内の品質クラスに割り当てて、仮想的な品質ク
ラスパスを設定することによって各品質クラスに割り当
てたサービスごとに品質管理を行う。
Ｍ交換機内の品質クラスに割り当てて、仮想的な品質ク
ラスパスを設定することによって各品質クラスに割り当
てたサービスごとに品質管理を行う。
【００２３】
【実施例】以下、本発明の実施例を図面を参照しながら
説明する。図２は本発明の一実施例のＡＴＭ交換機の全
体構成を説明する構成図である。同図に示すように、こ
の実施例のＡＴＭ交換機は、回線インタフェース装置１
０及びスイッチ部２０から構成される。そして、回線イ
ンタフェース装置１０は１６本の回線を収容している。
また、このＡＴＭ交換機は、大容量小型化を実現するた
めにスイッチングを高速（ここでは、２．４Ｇｂｐｓ）
で実行し、２段階の多重・分離を行う構成である。
説明する。図２は本発明の一実施例のＡＴＭ交換機の全
体構成を説明する構成図である。同図に示すように、こ
の実施例のＡＴＭ交換機は、回線インタフェース装置１
０及びスイッチ部２０から構成される。そして、回線イ
ンタフェース装置１０は１６本の回線を収容している。
また、このＡＴＭ交換機は、大容量小型化を実現するた
めにスイッチングを高速（ここでは、２．４Ｇｂｐｓ）
で実行し、２段階の多重・分離を行う構成である。
【００２４】回線インタフェース装置１０は、各回線を
それぞれ終端する回線インタフェース部１１を持ってい
る。この回線インタフェース部１１は、回線から入力さ
れるセルを受信し、ＶＣＩ変換テーブル１２に書き込ま
れている内容に従って、セルを回線上でのフォーマット
から交換機内でのフォーマットに変換する。このとき、
交換機内でのルート情報や交換機が有する品質クラスに
関する情報をセルの先頭にタグとして付加する。
それぞれ終端する回線インタフェース部１１を持ってい
る。この回線インタフェース部１１は、回線から入力さ
れるセルを受信し、ＶＣＩ変換テーブル１２に書き込ま
れている内容に従って、セルを回線上でのフォーマット
から交換機内でのフォーマットに変換する。このとき、
交換機内でのルート情報や交換機が有する品質クラスに
関する情報をセルの先頭にタグとして付加する。
【００２５】ＶＣＩ変換テーブル１２（ＶＣＣＴ）は、
ＲＡＭ等のメモリからなり、各入力セルのＶＰＩ／ＶＣ
Ｉに対応づけて、出力セルのＶＰＩ／ＶＣＩおよびタグ
情報を格納している。これらの対応関係は、呼の設定時
に呼ごとに書き込まれる。
ＲＡＭ等のメモリからなり、各入力セルのＶＰＩ／ＶＣ
Ｉに対応づけて、出力セルのＶＰＩ／ＶＣＩおよびタグ
情報を格納している。これらの対応関係は、呼の設定時
に呼ごとに書き込まれる。
【００２６】マルチプレクサ１３（ＭＵＸ１）は、各回
線インタフェース部１１から出力されるセルを多重化し
て出力する。ここでは、１６個の回線インタフェース部
１１から出力されるセルを多重してスイッチ部２０へ転
送する。
線インタフェース部１１から出力されるセルを多重化し
て出力する。ここでは、１６個の回線インタフェース部
１１から出力されるセルを多重してスイッチ部２０へ転
送する。
【００２７】マルチプレクサ２１（ＭＵＸ２）は、回線
インタフェース装置１０から転送されてきたセルを多重
化してスイッチ２２に対して出力する。スイッチ２２
は、セルフルーティングスイッチであり、セルの先頭に
付加されているタグ情報に基づいて、ハードウェアで入
力端から出力端までのルートを自動的に選択し、高速で
セルを交換して出力する。
インタフェース装置１０から転送されてきたセルを多重
化してスイッチ２２に対して出力する。スイッチ２２
は、セルフルーティングスイッチであり、セルの先頭に
付加されているタグ情報に基づいて、ハードウェアで入
力端から出力端までのルートを自動的に選択し、高速で
セルを交換して出力する。
【００２８】デマルチプレクサ２３（ＤＭＵＸ２）およ
びデマルチプレクサ１４（ＤＭＵＸ１）は、スイッチ２
２から出力されたセルを、そのセルの先頭に付加されて
いるタグ情報に基づいた放路に出力する。そして、デマ
ルチプレクサ１４から出力されたセルは、回線インタフ
ェース部１１において交換機内でのフォーマットから回
線上でのフォーマットに変換されて回線に出力される。
びデマルチプレクサ１４（ＤＭＵＸ１）は、スイッチ２
２から出力されたセルを、そのセルの先頭に付加されて
いるタグ情報に基づいた放路に出力する。そして、デマ
ルチプレクサ１４から出力されたセルは、回線インタフ
ェース部１１において交換機内でのフォーマットから回
線上でのフォーマットに変換されて回線に出力される。
【００２９】次に、回線上のセルおよび交換機内セルの
フォーマットを図３を参照しながら説明する。図３
（ａ）は、回線上でのセルのフォーマットである。同図
に示すように、回線上でのセルは、先頭の１２ビットが
ＶＰＩであり、このＶＰＩに続く１６ビットがＶＣＩで
ある。そして、ペイロードの種別（ユーザ情報であるの
か、あるいは制御情報であるのか等）を示す３ビットの
ＰＴＩ（ペイロード・タイプ）、１ビットのＣＬＰ（セ
ル損失優先表示）、ヘッダ部の誤り検出とセル同期に用
いられる８ビットのＨＥＣ（ヘッダ誤り制御）がＶＰＩ
／ＶＣＩに続く。そして、上記５バイトのヘッダに続い
て４８バイトのペイロードが格納されている。なお、回
線上では、セルはシリアル形式で伝送される。
フォーマットを図３を参照しながら説明する。図３
（ａ）は、回線上でのセルのフォーマットである。同図
に示すように、回線上でのセルは、先頭の１２ビットが
ＶＰＩであり、このＶＰＩに続く１６ビットがＶＣＩで
ある。そして、ペイロードの種別（ユーザ情報であるの
か、あるいは制御情報であるのか等）を示す３ビットの
ＰＴＩ（ペイロード・タイプ）、１ビットのＣＬＰ（セ
ル損失優先表示）、ヘッダ部の誤り検出とセル同期に用
いられる８ビットのＨＥＣ（ヘッダ誤り制御）がＶＰＩ
／ＶＣＩに続く。そして、上記５バイトのヘッダに続い
て４８バイトのペイロードが格納されている。なお、回
線上では、セルはシリアル形式で伝送される。
【００３０】ＶＰＩ／ＶＣＩの設定は、以下のようにし
て行う。先ず、呼の設定時に、加入者がシグナリング等
によって、相手先、申告帯域、サービス種別などに関す
る情報を交換機に通知する。交換機は、その通知された
情報を基にパスを設定できるか否かを調べ、設定できる
場合はＶＰＩ／ＶＣＩを決定し、発呼した加入者に対し
てそのＶＰＩ／ＶＣＩを返送する。そして、加入者は、
以後このＶＰＩ／ＶＣＩを用いて相手先とデータを授受
する。なお、このとき、ＶＣＩ変換テーブル１２が書き
込まれる。
て行う。先ず、呼の設定時に、加入者がシグナリング等
によって、相手先、申告帯域、サービス種別などに関す
る情報を交換機に通知する。交換機は、その通知された
情報を基にパスを設定できるか否かを調べ、設定できる
場合はＶＰＩ／ＶＣＩを決定し、発呼した加入者に対し
てそのＶＰＩ／ＶＣＩを返送する。そして、加入者は、
以後このＶＰＩ／ＶＣＩを用いて相手先とデータを授受
する。なお、このとき、ＶＣＩ変換テーブル１２が書き
込まれる。
【００３１】図４に、ＶＣＩ変換テーブル１２を模式的
に示す。ＶＣＩ変換テーブル１２には、出力セルのＶＰ
Ｉ／ＶＣＩおよび交換機内でそのセルに付加するタグ情
報とが格納される。これらの情報は、呼の設定時に、加
入者が交換機に対して通知する通信相手先、申告帯域、
サービス種別などに関する情報に基づいて、上述のよう
にして交換機が決定したＶＰＩ／ＶＣＩにユニークに対
応するアドレスに書き込まれる。したがって、入力セル
のＶＰＩ／ＶＣＩを検出すれば、そのセルに設定すべき
出力ＶＰＩ／ＶＣＩおよびタグ情報が得られる。
に示す。ＶＣＩ変換テーブル１２には、出力セルのＶＰ
Ｉ／ＶＣＩおよび交換機内でそのセルに付加するタグ情
報とが格納される。これらの情報は、呼の設定時に、加
入者が交換機に対して通知する通信相手先、申告帯域、
サービス種別などに関する情報に基づいて、上述のよう
にして交換機が決定したＶＰＩ／ＶＣＩにユニークに対
応するアドレスに書き込まれる。したがって、入力セル
のＶＰＩ／ＶＣＩを検出すれば、そのセルに設定すべき
出力ＶＰＩ／ＶＣＩおよびタグ情報が得られる。
【００３２】図３（ｂ）は、交換機内でのセルのフォー
マットである。同図に示すように、交換機内でのセル
は、その先頭に２バイトのタグが付加されており、その
タグに続いてＶＰＩ／ＶＣＩ、ＰＴＩ、ＣＬＰ、および
ペイロードが格納される。
マットである。同図に示すように、交換機内でのセル
は、その先頭に２バイトのタグが付加されており、その
タグに続いてＶＰＩ／ＶＣＩ、ＰＴＩ、ＣＬＰ、および
ペイロードが格納される。
【００３３】タグ情報はＶＣＩ変換テーブル１２から読
み出したものである。このタグの先頭の３ビットは属性
表示タグであり、ＣＬＰをコピーしたビット、テストセ
ルであるか否かを表示するビット、ポイント対ポイント
通信であるのかポイント対マルチポイント通信であるの
かを表示するビットからなる。スイッチタグは３ビット
の情報であり、このスイッチタグがスイッチ２２内での
セルの通過するルートを決定する。
み出したものである。このタグの先頭の３ビットは属性
表示タグであり、ＣＬＰをコピーしたビット、テストセ
ルであるか否かを表示するビット、ポイント対ポイント
通信であるのかポイント対マルチポイント通信であるの
かを表示するビットからなる。スイッチタグは３ビット
の情報であり、このスイッチタグがスイッチ２２内での
セルの通過するルートを決定する。
【００３４】ＱＣＣタグは２ビットの情報であり品質ク
ラスを表示する。この実施例では、２ビットのＱＣＣタ
グによって４クラス（クラス０〜３）を設定する。ま
た、この実施例においては、セル損失率（破棄率）の許
容値に従って品質クラスを設定しているが、この他にも
セル伝送遅延時間を基準としてクラス分けを行う構成と
してもよい。
ラスを表示する。この実施例では、２ビットのＱＣＣタ
グによって４クラス（クラス０〜３）を設定する。ま
た、この実施例においては、セル損失率（破棄率）の許
容値に従って品質クラスを設定しているが、この他にも
セル伝送遅延時間を基準としてクラス分けを行う構成と
してもよい。
【００３５】この品質クラスはサービス種別と対応関係
を持たせてある。すなわち、加入者が要求するサービス
は、例えばビデオデータ、音声データ、コンピュータデ
ータ等、そのサービス種別によって要求される品質（セ
ル損失率）が異なっており、この各サービスの要求品質
を上記品質クラスに対応させて、各サービスを上記品質
クラスに割り当てる。上記対応関係はＡＴＭネットワー
クにおいて予め決められており、呼の設定時に加入者が
要求するサービスを交換機に通知したときに、そのサー
ビスに対して割り当てられている品質クラスを表示する
ＱＣＣタグの内容をＶＣＩ変換テーブル１２内の所定ア
ドレスに書き込む。
を持たせてある。すなわち、加入者が要求するサービス
は、例えばビデオデータ、音声データ、コンピュータデ
ータ等、そのサービス種別によって要求される品質（セ
ル損失率）が異なっており、この各サービスの要求品質
を上記品質クラスに対応させて、各サービスを上記品質
クラスに割り当てる。上記対応関係はＡＴＭネットワー
クにおいて予め決められており、呼の設定時に加入者が
要求するサービスを交換機に通知したときに、そのサー
ビスに対して割り当てられている品質クラスを表示する
ＱＣＣタグの内容をＶＣＩ変換テーブル１２内の所定ア
ドレスに書き込む。
【００３６】ＱＣＣタグに続く８ビットの回線インタフ
ェース装置タグは、デマルチプレクサ２３またはデマル
チプレクサ１４の出力方路を指示する。上記タグの次に
はＶＰＩ／ＶＣＩが続くが、このＶＰＩ／ＶＣＩはＶＣ
Ｉ変換テーブル１２を参照して書き換えられた値であ
る。また、ＰＴＩ、ＣＬＰは、回線上のセルのものと同
じである。そして、上記ヘッダに続いてペイロードが格
納される。なお、セルは交換機内ではパラレル処理され
るため、例えば８ビットパラレル形式で伝送され、水平
パリティを用いてセルデータの正常性を確認する。
ェース装置タグは、デマルチプレクサ２３またはデマル
チプレクサ１４の出力方路を指示する。上記タグの次に
はＶＰＩ／ＶＣＩが続くが、このＶＰＩ／ＶＣＩはＶＣ
Ｉ変換テーブル１２を参照して書き換えられた値であ
る。また、ＰＴＩ、ＣＬＰは、回線上のセルのものと同
じである。そして、上記ヘッダに続いてペイロードが格
納される。なお、セルは交換機内ではパラレル処理され
るため、例えば８ビットパラレル形式で伝送され、水平
パリティを用いてセルデータの正常性を確認する。
【００３７】次に、図５，図６を参照しながら品質クラ
スパスの設定について説明する。図５は、入力回線とス
イッチとの間に設けられた品質クラスパスを設定するた
めに用いるＱＣＣクラスバッファとその周辺部を模式的
に示した図である。同図に示す例においては、ＱＣＣク
ラスバッファ３０をマルチプレクサ１３の前段に設けて
いるが、ＱＣＣクラスバッファ３０をマルチプレクサ１
３とマルチプレクサ２１との間に設ける構成とすること
も可能である。
スパスの設定について説明する。図５は、入力回線とス
イッチとの間に設けられた品質クラスパスを設定するた
めに用いるＱＣＣクラスバッファとその周辺部を模式的
に示した図である。同図に示す例においては、ＱＣＣク
ラスバッファ３０をマルチプレクサ１３の前段に設けて
いるが、ＱＣＣクラスバッファ３０をマルチプレクサ１
３とマルチプレクサ２１との間に設ける構成とすること
も可能である。
【００３８】回線インタフェース部１１は、回線からセ
ルを受信すると、ＶＣＩ変換テーブル１２を参照してそ
のセルを回線上のフォーマットから交換機内のフォーマ
ットに変換する。このとき、上述したように、各セルに
はそのセルの品質クラスを表示するＱＣＣタグが付加さ
れる。
ルを受信すると、ＶＣＩ変換テーブル１２を参照してそ
のセルを回線上のフォーマットから交換機内のフォーマ
ットに変換する。このとき、上述したように、各セルに
はそのセルの品質クラスを表示するＱＣＣタグが付加さ
れる。
【００３９】回線インタフェース部１１が出力したセル
は、ＱＣＣタグに従って品質クラス０〜３に分類され、
その品質クラスに対応づけられてＱＣＣクラスバッファ
３０に書き込まれる。このように、タグを用いてセルの
品質クラスの認識を行うので、その処理を高速で実行す
ることが出来る。このＱＣＣクラスバッファ３０は４個
の独立したバッファで構成することができる。この場
合、各バッファに１つの品質クラスを割り当てる。ま
た、ＱＣＣクラスバッファ３０を共通バッファで構成す
ることもできるが、共通バッファでの構成は後述詳しく
説明する。
は、ＱＣＣタグに従って品質クラス０〜３に分類され、
その品質クラスに対応づけられてＱＣＣクラスバッファ
３０に書き込まれる。このように、タグを用いてセルの
品質クラスの認識を行うので、その処理を高速で実行す
ることが出来る。このＱＣＣクラスバッファ３０は４個
の独立したバッファで構成することができる。この場
合、各バッファに１つの品質クラスを割り当てる。ま
た、ＱＣＣクラスバッファ３０を共通バッファで構成す
ることもできるが、共通バッファでの構成は後述詳しく
説明する。
【００４０】ＱＣＣクラスバッファ３０からのセルの読
み出しは、各品質クラス毎に行う。この読出し制御は、
各品質クラスに対して所定の読出し帯域を割り当て、そ
の読出し帯域に従って各品質クラスのセルを読み出すも
のである。
み出しは、各品質クラス毎に行う。この読出し制御は、
各品質クラスに対して所定の読出し帯域を割り当て、そ
の読出し帯域に従って各品質クラスのセルを読み出すも
のである。
【００４１】例えば、品質クラス０のセルが交換機に入
力すると、そのセルは品質クラス０と対応づけられてＱ
ＣＣクラスバッファ３０に書き込まれ（「品質クラス０
のバッファに書き込む」と表現する）、品質クラス０に
対して割り当てられた帯域で読み出される。したがっ
て、品質クラス０のバッファに書き込む帯域よりも、そ
こから読み出す帯域が大きい場合には、品質クラス０の
バッファはオーバーフローすることがないので、セルは
破棄されることはない。ところが、品質クラス０のバッ
ファに書き込む帯域が、そこから読み出す帯域よりも大
きくなると、品質クラス０のバッファがオーバーフロー
してセルが破棄される。このようなセル破棄は、申告帯
域を越えるバースト的なピーク性の高いデータが交換機
に入力されたときに起こりうる。
力すると、そのセルは品質クラス０と対応づけられてＱ
ＣＣクラスバッファ３０に書き込まれ（「品質クラス０
のバッファに書き込む」と表現する）、品質クラス０に
対して割り当てられた帯域で読み出される。したがっ
て、品質クラス０のバッファに書き込む帯域よりも、そ
こから読み出す帯域が大きい場合には、品質クラス０の
バッファはオーバーフローすることがないので、セルは
破棄されることはない。ところが、品質クラス０のバッ
ファに書き込む帯域が、そこから読み出す帯域よりも大
きくなると、品質クラス０のバッファがオーバーフロー
してセルが破棄される。このようなセル破棄は、申告帯
域を越えるバースト的なピーク性の高いデータが交換機
に入力されたときに起こりうる。
【００４２】このようなセル破棄を防ぐためには、全て
の品質クラスに対して十分大きな読出し帯域を割り当て
ればよいが、それら読出し帯域の設定には以下のような
制限がある。すなわち、上記各品質クラスに割り当てる
読出し帯域の加算値を、スイッチ２２内のパスの帯域
（または、スイッチ２２内のパスの帯域よりも小さな帯
域）に設定する必要がある。この制限を設けることによ
って、スイッチ２２内の各クロスポイントでのセル破棄
を防ぐことができる。
の品質クラスに対して十分大きな読出し帯域を割り当て
ればよいが、それら読出し帯域の設定には以下のような
制限がある。すなわち、上記各品質クラスに割り当てる
読出し帯域の加算値を、スイッチ２２内のパスの帯域
（または、スイッチ２２内のパスの帯域よりも小さな帯
域）に設定する必要がある。この制限を設けることによ
って、スイッチ２２内の各クロスポイントでのセル破棄
を防ぐことができる。
【００４３】このため、ＱＣＣクラスバッファ３０にお
いて、いずれかの品質クラスでセル破棄が起こりうる
が、品質クラス毎に独立してセルの書込み・読出しを行
っているので、各品質クラス間で相互に影響を及ぼし合
うことはない。すなわち、ある品質クラスにおいて輻輳
などのためにセル破棄が発生したとしても、その輻輳が
他の品質クラスにおいてセル破棄を引き起こすことはな
く、上記他の品質クラスの品質を低下させることはな
い。このことは、交換機内に品質クラス毎の仮想的なパ
スを設けたことと等価である。
いて、いずれかの品質クラスでセル破棄が起こりうる
が、品質クラス毎に独立してセルの書込み・読出しを行
っているので、各品質クラス間で相互に影響を及ぼし合
うことはない。すなわち、ある品質クラスにおいて輻輳
などのためにセル破棄が発生したとしても、その輻輳が
他の品質クラスにおいてセル破棄を引き起こすことはな
く、上記他の品質クラスの品質を低下させることはな
い。このことは、交換機内に品質クラス毎の仮想的なパ
スを設けたことと等価である。
【００４４】各品質クラス０〜３に対してそれぞれ読出
し帯域が割り当てられるが、この帯域が各品質クラスの
品質（セル破棄率）を決定する。たとえば、品質クラス
０に割り当てられているサービスの品質要求が厳しくセ
ル損失が殆ど許されないとすると、品質クラス０の読出
し帯域を品質クラス０のバッファへの書き込み帯域に比
べて十分大きくする。このように品質クラス０の読出し
帯域を設定すれば、品質クラス０のバッファは常にマー
ジンを持っており、品質クラス０のサービスのデータが
バースト的に入力されても品質クラス０のバッファがオ
ーバーフローすることはなくセル破棄は発生しない。
し帯域が割り当てられるが、この帯域が各品質クラスの
品質（セル破棄率）を決定する。たとえば、品質クラス
０に割り当てられているサービスの品質要求が厳しくセ
ル損失が殆ど許されないとすると、品質クラス０の読出
し帯域を品質クラス０のバッファへの書き込み帯域に比
べて十分大きくする。このように品質クラス０の読出し
帯域を設定すれば、品質クラス０のバッファは常にマー
ジンを持っており、品質クラス０のサービスのデータが
バースト的に入力されても品質クラス０のバッファがオ
ーバーフローすることはなくセル破棄は発生しない。
【００４５】このように、各品質クラスの品質はその品
質クラスのバッファへの書込み帯域と読出し帯域との関
係に依存するが、上記書込み帯域は呼の設定時の申告帯
域から求められる。この申告帯域は、コネクション受付
制御（ＣＡＣ）と呼ばれるソフトウェアによって、現在
接続されているパスに対して一元的に管理されている。
そして、各品質クラス毎に、この申告帯域の加算値と読
出し帯域とがそれぞれ所定の関係（例えば、所定の比
率）になるように制御する。したがって、各品質クラス
に割り当てる読出し帯域は呼の設定ごとに変化する。
尚、この実施例では、上述のようにして読出し帯域を求
めているが、例えば各サービスの利用状況の予測を基に
して上記読出し帯域を固定的に設定するようにしてもよ
い。
質クラスのバッファへの書込み帯域と読出し帯域との関
係に依存するが、上記書込み帯域は呼の設定時の申告帯
域から求められる。この申告帯域は、コネクション受付
制御（ＣＡＣ）と呼ばれるソフトウェアによって、現在
接続されているパスに対して一元的に管理されている。
そして、各品質クラス毎に、この申告帯域の加算値と読
出し帯域とがそれぞれ所定の関係（例えば、所定の比
率）になるように制御する。したがって、各品質クラス
に割り当てる読出し帯域は呼の設定ごとに変化する。
尚、この実施例では、上述のようにして読出し帯域を求
めているが、例えば各サービスの利用状況の予測を基に
して上記読出し帯域を固定的に設定するようにしてもよ
い。
【００４６】各品質クラス０〜３がそれぞれ持っている
要求品質は、例えばセル損失率で規定する。このセル損
失率は、上記申告帯域と読出し帯域との関係および各品
質クラスが使用するバッファの容量から、シミュレーシ
ョンによって算出できる。換言すれば、各品質クラスが
使用するバッファ容量を既知とすると、各品質クラス毎
の申告帯域はコネクション受付制御ソフトウェアによっ
て管理されているので、任意のセル損失率を満たすよう
な読出し帯域を品質クラス毎に決定できる。
要求品質は、例えばセル損失率で規定する。このセル損
失率は、上記申告帯域と読出し帯域との関係および各品
質クラスが使用するバッファの容量から、シミュレーシ
ョンによって算出できる。換言すれば、各品質クラスが
使用するバッファ容量を既知とすると、各品質クラス毎
の申告帯域はコネクション受付制御ソフトウェアによっ
て管理されているので、任意のセル損失率を満たすよう
な読出し帯域を品質クラス毎に決定できる。
【００４７】図６は、スイッチと出力回線との間に設け
られた品質クラスパスを設定するために用いるＱＣＣク
ラスバッファとその周辺部を模式的に示した図である。
同図に示す例においては、ＱＣＣクラスバッファ４０を
デマルチプレクサ１４の前段に設けているが、ＱＣＣク
ラスバッファ４０をデマルチプレクサ２３の前段に設け
る構成とすることも可能である。
られた品質クラスパスを設定するために用いるＱＣＣク
ラスバッファとその周辺部を模式的に示した図である。
同図に示す例においては、ＱＣＣクラスバッファ４０を
デマルチプレクサ１４の前段に設けているが、ＱＣＣク
ラスバッファ４０をデマルチプレクサ２３の前段に設け
る構成とすることも可能である。
【００４８】ＱＣＣクラスバッファ４０の構成および書
込み・読出し制御は、基本的には図５を用いて説明した
ＱＣＣクラスバッファ３０に対するものと同じである。
ＱＣＣクラスバッファ４０には、スイッチ２２から出力
されたセルをＱＣＣタグに従って品質クラスに対応づけ
て格納する。また、ＱＣＣクラスバッファ４０からセル
を読み出す動作は、各品質クラスに対して所定の読出し
帯域を割り当て、その読出し帯域で各品質クラス毎に独
立にセルを読み出し、デマルチプレクサ１４に出力す
る。そして、デマルチプレクサ１４は、各セルの回線イ
ンタフェース装置タグが指定する回線インタフェース部
１１に対してセルを出力し、回線インタフェース部１１
がそのセルを回線に出力する。
込み・読出し制御は、基本的には図５を用いて説明した
ＱＣＣクラスバッファ３０に対するものと同じである。
ＱＣＣクラスバッファ４０には、スイッチ２２から出力
されたセルをＱＣＣタグに従って品質クラスに対応づけ
て格納する。また、ＱＣＣクラスバッファ４０からセル
を読み出す動作は、各品質クラスに対して所定の読出し
帯域を割り当て、その読出し帯域で各品質クラス毎に独
立にセルを読み出し、デマルチプレクサ１４に出力す
る。そして、デマルチプレクサ１４は、各セルの回線イ
ンタフェース装置タグが指定する回線インタフェース部
１１に対してセルを出力し、回線インタフェース部１１
がそのセルを回線に出力する。
【００４９】ＱＣＣクラスバッファ４０からのセルの読
み出しは、各回線インタフェース部１１の帯域に従って
行う。換言すれば、各回線インタフェース部１１が現在
終端しているサービスに対応するクロックでセルの読み
出しを行う。各回線インタフェース部１１の帯域がそれ
ぞれ異なる場合には、その読出しクロックを順次変化さ
せる。この実施例では、このクロックの帯域を各品質ク
ラスに対して所定の割合で読出し帯域として振り分け、
その読出し帯域で各品質クラス毎に対応するセルを読み
出す。なお、各回線インタフェース部１１の帯域は、コ
ネクション受付制御ソフトウェアによって一元的に管理
されている。
み出しは、各回線インタフェース部１１の帯域に従って
行う。換言すれば、各回線インタフェース部１１が現在
終端しているサービスに対応するクロックでセルの読み
出しを行う。各回線インタフェース部１１の帯域がそれ
ぞれ異なる場合には、その読出しクロックを順次変化さ
せる。この実施例では、このクロックの帯域を各品質ク
ラスに対して所定の割合で読出し帯域として振り分け、
その読出し帯域で各品質クラス毎に対応するセルを読み
出す。なお、各回線インタフェース部１１の帯域は、コ
ネクション受付制御ソフトウェアによって一元的に管理
されている。
【００５０】このように読出し帯域を設定すると、スイ
ッチ２２で交換された後にある回線に出力されるセルの
帯域が、その回線に割り当てられている帯域よりも大く
なった場合、ＱＣＣクラスバッファ４０においてセル破
棄が行われるので、回線インタフェース部１１または回
線上でセル破棄が発生することはない。そして、このＱ
ＣＣクラスバッファ４０でのセル破棄は、品質クラス毎
に独立に行われるので、ある品質クラスに割り当てられ
たサービスが輻輳状態となってその品質クラスでセル破
棄が発生しても、その輻輳が他の品質クラスに影響を及
ぼすことはない。また、この場合、セル破棄はＱＣＣク
ラスバッファ４０においてのみ起こるので、ＱＣＣクラ
スバッファ４０から読み出されたセルは、破棄されるこ
となく回線を介して通信の相手先に転送される。
ッチ２２で交換された後にある回線に出力されるセルの
帯域が、その回線に割り当てられている帯域よりも大く
なった場合、ＱＣＣクラスバッファ４０においてセル破
棄が行われるので、回線インタフェース部１１または回
線上でセル破棄が発生することはない。そして、このＱ
ＣＣクラスバッファ４０でのセル破棄は、品質クラス毎
に独立に行われるので、ある品質クラスに割り当てられ
たサービスが輻輳状態となってその品質クラスでセル破
棄が発生しても、その輻輳が他の品質クラスに影響を及
ぼすことはない。また、この場合、セル破棄はＱＣＣク
ラスバッファ４０においてのみ起こるので、ＱＣＣクラ
スバッファ４０から読み出されたセルは、破棄されるこ
となく回線を介して通信の相手先に転送される。
【００５１】以上説明したように、この実施例の交換機
では、スイッチ２２の入力側のマルチプレクス部および
スイッチ２２の出力側のデマルチプレクス部に、それぞ
れ品質クラスバッファを設け、それら品質クラスバッフ
ァに対するセルの書込み・読出し制御を品質クラス毎に
独立して行う。そして、各品質クラスに対して割り当て
られている上記品質クラスバッファがオーバーフローし
た場合、または各品質クラスに対して設定してあるバッ
ファ使用量の閾値を越えた場合には、その品質クラスに
おいてのみセル破棄が起こり、他の品質クラスの品質を
低下させることはない。従って、各品質クラスに対して
所定の品質（許容セル破棄率）を設定しておけば、この
品質クラス単位でセルの品質を管理できる。この結果、
各サービスが要求するセル破棄に関する品質を満たすよ
うな管理を行うことができる。
では、スイッチ２２の入力側のマルチプレクス部および
スイッチ２２の出力側のデマルチプレクス部に、それぞ
れ品質クラスバッファを設け、それら品質クラスバッフ
ァに対するセルの書込み・読出し制御を品質クラス毎に
独立して行う。そして、各品質クラスに対して割り当て
られている上記品質クラスバッファがオーバーフローし
た場合、または各品質クラスに対して設定してあるバッ
ファ使用量の閾値を越えた場合には、その品質クラスに
おいてのみセル破棄が起こり、他の品質クラスの品質を
低下させることはない。従って、各品質クラスに対して
所定の品質（許容セル破棄率）を設定しておけば、この
品質クラス単位でセルの品質を管理できる。この結果、
各サービスが要求するセル破棄に関する品質を満たすよ
うな管理を行うことができる。
【００５２】また、交換機に入力するデータ量がバース
ト的に増加した場合には、上記品質クラスバッファにお
いてセル破棄を発生させることによってスイッチ部での
セル破棄を防ぐようにしたので、スイッチ部の構成には
何ら特別な手段を用いることなく、上述のような品質ク
ラス毎、すなわちサービスごとの品質管理を行うことが
できる。換言すれば、上記品質管理はスイッチの構成に
依存しないので、例えば大容量化のためにスイッチ部を
多段接続する等してスイッチ部の構成を変更する場合で
も、そのスイッチに対して特別な手段を行う必要はな
い。
ト的に増加した場合には、上記品質クラスバッファにお
いてセル破棄を発生させることによってスイッチ部での
セル破棄を防ぐようにしたので、スイッチ部の構成には
何ら特別な手段を用いることなく、上述のような品質ク
ラス毎、すなわちサービスごとの品質管理を行うことが
できる。換言すれば、上記品質管理はスイッチの構成に
依存しないので、例えば大容量化のためにスイッチ部を
多段接続する等してスイッチ部の構成を変更する場合で
も、そのスイッチに対して特別な手段を行う必要はな
い。
【００５３】さらに、この交換機では、各セルの品質ク
ラスの情報を予めタグ情報としてセルに含ませ、そのタ
グ情報を用いて品質管理を行っている。この場合、品質
クラスのクラス数は、交換機が処理するＶＰＩ／ＶＣＩ
の数に比べて非常に少ないため、バッファ部での品質ク
ラスの管理（制御）を容易かつ高速に実現できる。この
ことは、交換機内に仮想的な品質クラスパスを設けるこ
とによって実現されるものである。そして、この結果、
ＶＰＩ／ＶＣＩと許容帯域との対応関係を格納する非常
に大きなテーブルが不要になり、また、帯域管理におい
てＶＰＩ／ＶＣＩの比較等の処理も不要になる。
ラスの情報を予めタグ情報としてセルに含ませ、そのタ
グ情報を用いて品質管理を行っている。この場合、品質
クラスのクラス数は、交換機が処理するＶＰＩ／ＶＣＩ
の数に比べて非常に少ないため、バッファ部での品質ク
ラスの管理（制御）を容易かつ高速に実現できる。この
ことは、交換機内に仮想的な品質クラスパスを設けるこ
とによって実現されるものである。そして、この結果、
ＶＰＩ／ＶＣＩと許容帯域との対応関係を格納する非常
に大きなテーブルが不要になり、また、帯域管理におい
てＶＰＩ／ＶＣＩの比較等の処理も不要になる。
【００５４】次に、マルチプレクス部における品質クラ
スバッファとその周辺部の具体的な構成を、図７を参照
しながら説明する。この実施例では、回線インタフェー
ス装置１０が１６本の回線を収容し、それら回線をライ
ン０〜１５を呼ぶことにする。そして、各ラインに対し
て共通バッファ３１、品質クラス検出回路３２、アドレ
スＦＩＦＯ３３および読出し制御回路３４が設けられて
いる。
スバッファとその周辺部の具体的な構成を、図７を参照
しながら説明する。この実施例では、回線インタフェー
ス装置１０が１６本の回線を収容し、それら回線をライ
ン０〜１５を呼ぶことにする。そして、各ラインに対し
て共通バッファ３１、品質クラス検出回路３２、アドレ
スＦＩＦＯ３３および読出し制御回路３４が設けられて
いる。
【００５５】ライン０から入力したセルは、ライン０を
終端する不図示の入力インタフェース部（図５の回線イ
ンタフェース部１１に対応する）によってフォーマット
変換される。このフォーマット変換は、図３を用いて説
明した変換であり、セルにそのセルの品質クラス（サー
ビス種別）を表示するＱＣＣタグが付加される。この入
力インタフェース部が出力したセルは、共通バッファ３
１−０に書き込まれる。また、このとき、品質クラス検
出回路３２−０がＱＣＣタグによってそのセルの品質ク
ラスを認識する。
終端する不図示の入力インタフェース部（図５の回線イ
ンタフェース部１１に対応する）によってフォーマット
変換される。このフォーマット変換は、図３を用いて説
明した変換であり、セルにそのセルの品質クラス（サー
ビス種別）を表示するＱＣＣタグが付加される。この入
力インタフェース部が出力したセルは、共通バッファ３
１−０に書き込まれる。また、このとき、品質クラス検
出回路３２−０がＱＣＣタグによってそのセルの品質ク
ラスを認識する。
【００５６】アドレスＦＩＦＯ３３−０は品質クラス毎
に独立したＦＩＦＯ形式のメモリであり、クラス０〜ク
ラス３用のＦＩＦＯからなる。そして、アドレスＦＩＦ
Ｏ３３−０は共通バッファ３１−０に格納されるセルの
先頭アドレスを品質クラス毎に格納する。たとえば、品
質クラス検出回路３２−０によって認識された品質クラ
スがクラス０であった場合には、共通バッファ３１−０
に格納されるそのセルの先頭アドレスをアドレスＦＩＦ
Ｏ３３−０のクラス０用ＦＩＦＯに書き込む。また、こ
のとき、品質クラス検出回路３２−０は、順序制御回路
３５に対してそのクラス番号（たとえば「０」）を通知
する。
に独立したＦＩＦＯ形式のメモリであり、クラス０〜ク
ラス３用のＦＩＦＯからなる。そして、アドレスＦＩＦ
Ｏ３３−０は共通バッファ３１−０に格納されるセルの
先頭アドレスを品質クラス毎に格納する。たとえば、品
質クラス検出回路３２−０によって認識された品質クラ
スがクラス０であった場合には、共通バッファ３１−０
に格納されるそのセルの先頭アドレスをアドレスＦＩＦ
Ｏ３３−０のクラス０用ＦＩＦＯに書き込む。また、こ
のとき、品質クラス検出回路３２−０は、順序制御回路
３５に対してそのクラス番号（たとえば「０」）を通知
する。
【００５７】上記構成は、ライン０〜１５において同じ
であり、各ラインからセルが入力するごとにそのセルデ
ータがそれぞれ共通バッファ３１−０〜３１−１５に書
き込まれ、その書き込みアドレスがそれぞれアドレスＦ
ＩＦＯ３３−０〜３３−１５に品質クラス毎に格納され
る。さらに、品質クラス検出回路３２−０〜３２−１５
は順序制御回路３５に対してクラス番号（０〜３）を通
知する。
であり、各ラインからセルが入力するごとにそのセルデ
ータがそれぞれ共通バッファ３１−０〜３１−１５に書
き込まれ、その書き込みアドレスがそれぞれアドレスＦ
ＩＦＯ３３−０〜３３−１５に品質クラス毎に格納され
る。さらに、品質クラス検出回路３２−０〜３２−１５
は順序制御回路３５に対してクラス番号（０〜３）を通
知する。
【００５８】順序制御回路３５は、品質クラス検出回路
３２−０〜３２−１５からクラス番号を受信すると、そ
の到着順序に従ってライン指定ＦＩＦＯ３６内の上記ク
ラス番号に対応したＦＩＦＯに、そのクラス番号を送出
した品質クラス検出回路のライン番号を書き込む。例え
ば、品質クラス検出回路３２−０からクラス番号「０」
を受信した後に、品質クラス検出回路３２−１からクラ
ス番号「０」を受信した場合には、先ずライン指定ＦＩ
ＦＯ３６のクラス０用ＦＩＦＯにライン番号「０」を格
納し、続いて同じクラス０用ＦＩＦＯにライン番号
「１」を格納する。もし、順序制御回路３５が同時に同
一のクラス番号を受信した場合には、たとえばライン番
号が小さいほうを優先してライン指定ＦＩＦＯ３６に書
き込む。
３２−０〜３２−１５からクラス番号を受信すると、そ
の到着順序に従ってライン指定ＦＩＦＯ３６内の上記ク
ラス番号に対応したＦＩＦＯに、そのクラス番号を送出
した品質クラス検出回路のライン番号を書き込む。例え
ば、品質クラス検出回路３２−０からクラス番号「０」
を受信した後に、品質クラス検出回路３２−１からクラ
ス番号「０」を受信した場合には、先ずライン指定ＦＩ
ＦＯ３６のクラス０用ＦＩＦＯにライン番号「０」を格
納し、続いて同じクラス０用ＦＩＦＯにライン番号
「１」を格納する。もし、順序制御回路３５が同時に同
一のクラス番号を受信した場合には、たとえばライン番
号が小さいほうを優先してライン指定ＦＩＦＯ３６に書
き込む。
【００５９】ライン指定ＦＩＦＯ３６からのライン番号
の読み出しは、各品質クラス毎に割り当てた読出し帯域
に従って制御する。この読出し制御の一例を図８を参照
しながら説明する。ここでは、説明を簡単にするため
に、各品質クラス０〜３に対して割り当てる読出し帯域
として、それぞれ０．６Ｇｂｐｓ，０．４Ｇｂｐｓ，
１．２Ｇｂｐｓおよび０．２Ｇｂｐｓが割り当てられて
いるものとする。これら読出し帯域の加算値は２．４Ｇ
ｂｐｓであり、スイッチ２２のパスの帯域と同じであ
る。
の読み出しは、各品質クラス毎に割り当てた読出し帯域
に従って制御する。この読出し制御の一例を図８を参照
しながら説明する。ここでは、説明を簡単にするため
に、各品質クラス０〜３に対して割り当てる読出し帯域
として、それぞれ０．６Ｇｂｐｓ，０．４Ｇｂｐｓ，
１．２Ｇｂｐｓおよび０．２Ｇｂｐｓが割り当てられて
いるものとする。これら読出し帯域の加算値は２．４Ｇ
ｂｐｓであり、スイッチ２２のパスの帯域と同じであ
る。
【００６０】各品質クラスの読出し帯域は読出し帯域テ
ーブルに格納されており、その読出し帯域テーブルの内
容に従って、ライン指定ＦＩＦＯ３６からライン番号を
読み出す。所定時間内に読み出すライン番号の数は、こ
の読出し帯域の比率と同じであり、図８に示す例では、
クラス０〜３用ＦＩＦＯから所定時間内にそれぞれ３
個、２個、６個、１個の割合でライン番号を読み出す。
ーブルに格納されており、その読出し帯域テーブルの内
容に従って、ライン指定ＦＩＦＯ３６からライン番号を
読み出す。所定時間内に読み出すライン番号の数は、こ
の読出し帯域の比率と同じであり、図８に示す例では、
クラス０〜３用ＦＩＦＯから所定時間内にそれぞれ３
個、２個、６個、１個の割合でライン番号を読み出す。
【００６１】ライン指定ＦＩＦＯ３６からライン番号を
読み出すと、そのライン番号の読出し制御回路３４−０
〜３４−１５に対して、そのライン番号が格納されてい
た品質クラス用ＦＩＦＯのクラス番号を転送する。例え
ば、ライン指定ＦＩＦＯ３６のクラス０用ＦＩＦＯから
その先頭に格納されているライン番号「０」を読み出し
た場合、制御回路３４−０に対してクラス番号「０」を
転送する。
読み出すと、そのライン番号の読出し制御回路３４−０
〜３４−１５に対して、そのライン番号が格納されてい
た品質クラス用ＦＩＦＯのクラス番号を転送する。例え
ば、ライン指定ＦＩＦＯ３６のクラス０用ＦＩＦＯから
その先頭に格納されているライン番号「０」を読み出し
た場合、制御回路３４−０に対してクラス番号「０」を
転送する。
【００６２】制御回路３４−０は、クラス番号「０」を
受け取ると、アドレスＦＩＦＯ３３−０のクラス０用Ｆ
ＩＦＯから、その先頭に格納されているアドレスデータ
を読み出す。そして、共通バッファ３１−０から上記ア
ドレスに格納されているセルデータを読み出してマルチ
プレクサ１３−０に出力する。
受け取ると、アドレスＦＩＦＯ３３−０のクラス０用Ｆ
ＩＦＯから、その先頭に格納されているアドレスデータ
を読み出す。そして、共通バッファ３１−０から上記ア
ドレスに格納されているセルデータを読み出してマルチ
プレクサ１３−０に出力する。
【００６３】マルチプレクサ１３−０〜１３−１５は、
各ラインの共通バッファ３１−０〜３１−１５の出力を
それぞれ多重化して出力するが、任意のラインのマルチ
プレクサの出力データが、その任意のラインよりもライ
ン番号が１つ大きいラインのマルチプレクサへ入力され
る。このような構成とすることにより、例えば回線イン
タフェース装置１０に収容される回線を８本とするよう
なシステムとする場合には、マルチプレクサ１３−７の
出力データをスイッチ部２０へ転送するようにするだけ
で、他の構成を変えることなく柔軟に対応できる。ここ
では、マルチプレクサ１３−１５の出力データをスイッ
チ部２０へ転送する。
各ラインの共通バッファ３１−０〜３１−１５の出力を
それぞれ多重化して出力するが、任意のラインのマルチ
プレクサの出力データが、その任意のラインよりもライ
ン番号が１つ大きいラインのマルチプレクサへ入力され
る。このような構成とすることにより、例えば回線イン
タフェース装置１０に収容される回線を８本とするよう
なシステムとする場合には、マルチプレクサ１３−７の
出力データをスイッチ部２０へ転送するようにするだけ
で、他の構成を変えることなく柔軟に対応できる。ここ
では、マルチプレクサ１３−１５の出力データをスイッ
チ部２０へ転送する。
【００６４】この実施例では、各品質クラス０〜３から
セルを読み出す帯域の加算値は２．４Ｇｂｐｓであり、
各ラインから入力されたセルはマルチプレクサ１３−０
〜１３−１５によって多重化されて、この帯域でスイッ
チ２２に対して出力される。この帯域はスイッチ２２内
のパスの帯域と同じであるのでマルチプレクサ１３−１
５から出力されたセルがスイッチ２２において破棄され
ることはない。
セルを読み出す帯域の加算値は２．４Ｇｂｐｓであり、
各ラインから入力されたセルはマルチプレクサ１３−０
〜１３−１５によって多重化されて、この帯域でスイッ
チ２２に対して出力される。この帯域はスイッチ２２内
のパスの帯域と同じであるのでマルチプレクサ１３−１
５から出力されたセルがスイッチ２２において破棄され
ることはない。
【００６５】ライン０〜１５から入力されるセルがバー
スト的に増加して、例えばそれら入力セルの帯域の合計
が２．４Ｇｂｐｓを越えた場合には、ライン指定ＦＩＦ
Ｏ３６がオーバーフローすることによってセル破棄が発
生する。ライン指定ＦＩＦＯ３６の各クラス用ＦＩＦＯ
はそれぞれ所定の容量を持っているが、ある品質クラス
のセル転送が急激に増加すると、その品質クラスのクラ
ス用ＦＩＦＯがオーバーフローして、その品質クラスに
おいてのみセル破棄が起こる。
スト的に増加して、例えばそれら入力セルの帯域の合計
が２．４Ｇｂｐｓを越えた場合には、ライン指定ＦＩＦ
Ｏ３６がオーバーフローすることによってセル破棄が発
生する。ライン指定ＦＩＦＯ３６の各クラス用ＦＩＦＯ
はそれぞれ所定の容量を持っているが、ある品質クラス
のセル転送が急激に増加すると、その品質クラスのクラ
ス用ＦＩＦＯがオーバーフローして、その品質クラスに
おいてのみセル破棄が起こる。
【００６６】たとえば、コンピュータ間通信などのＬＡ
Ｎデータというサービスを品質クラス０に割り当ててい
るとし、その品質クラス０のセルを瞬間的に大量に転送
した場合、ライン指定ＦＩＦＯ３６のクラス０用ＦＩＦ
Ｏにおいてセル破棄が発生するが、他のクラス１〜３用
のＦＩＦＯではセル破棄は発生しない。したがって、こ
の場合、上記ＬＡＮデータの転送においてそのデータの
一部が破棄されてしまうが、品質クラス１〜３に割り当
てられている他のサービスには影響が及ばず、それら他
のサービスの品質低下を防ぐことができる。
Ｎデータというサービスを品質クラス０に割り当ててい
るとし、その品質クラス０のセルを瞬間的に大量に転送
した場合、ライン指定ＦＩＦＯ３６のクラス０用ＦＩＦ
Ｏにおいてセル破棄が発生するが、他のクラス１〜３用
のＦＩＦＯではセル破棄は発生しない。したがって、こ
の場合、上記ＬＡＮデータの転送においてそのデータの
一部が破棄されてしまうが、品質クラス１〜３に割り当
てられている他のサービスには影響が及ばず、それら他
のサービスの品質低下を防ぐことができる。
【００６７】上述のようなバースト的なセル入力がある
と、ライン指定ＦＩＦＯ３６だけでなく、アドレスＦＩ
ＦＯ３３−０〜３３−１５においてオーバーフローが発
生することもある。たとえば、ライン０から品質クラス
０のセルがバースト的に入力すると、アドレスＦＩＦＯ
３３−０のクラス０用バッファがオーバーフローしてし
まう。この場合、共通バッファ３１−０に対して品質ク
ラス０のセルの書き込みを禁止することによってセル破
棄を発生させる。この制御の一例としては、共通バッフ
ァ３１−０の入力側に１セル分のバッファを設け、その
バッファにセルを格納している期間に、アドレスＦＩＦ
Ｏ３３−０においてそのセルの品質クラス用のＦＩＦＯ
にマージンがあるか否か（または、所定の閾値を越えて
いるか否か）を判断し、マージンがあればそのセルデー
タを共通バッファ３１−０に書き込み、無ければそのセ
ルを破棄するという手法で実現できる。
と、ライン指定ＦＩＦＯ３６だけでなく、アドレスＦＩ
ＦＯ３３−０〜３３−１５においてオーバーフローが発
生することもある。たとえば、ライン０から品質クラス
０のセルがバースト的に入力すると、アドレスＦＩＦＯ
３３−０のクラス０用バッファがオーバーフローしてし
まう。この場合、共通バッファ３１−０に対して品質ク
ラス０のセルの書き込みを禁止することによってセル破
棄を発生させる。この制御の一例としては、共通バッフ
ァ３１−０の入力側に１セル分のバッファを設け、その
バッファにセルを格納している期間に、アドレスＦＩＦ
Ｏ３３−０においてそのセルの品質クラス用のＦＩＦＯ
にマージンがあるか否か（または、所定の閾値を越えて
いるか否か）を判断し、マージンがあればそのセルデー
タを共通バッファ３１−０に書き込み、無ければそのセ
ルを破棄するという手法で実現できる。
【００６８】この実施例では、図８の読出し帯域テーブ
ルに格納された各品質クラスに割り当てた帯域を可変と
することも可能である。この制御の一例としては、図５
を参照しながら説明したように、呼の設定ごとにその呼
の使用帯域申告値を基に読出し帯域を決定して上記読出
し帯域テーブルの内容を書き換えるものである。あるい
は、各品質クラス毎の申告帯域と読出し帯域との対応関
係を予めシミュレーション等で求めてテーブルに格納し
ておき、呼が設定されるごとにそのテーブルを検索する
ようにしてもよい。
ルに格納された各品質クラスに割り当てた帯域を可変と
することも可能である。この制御の一例としては、図５
を参照しながら説明したように、呼の設定ごとにその呼
の使用帯域申告値を基に読出し帯域を決定して上記読出
し帯域テーブルの内容を書き換えるものである。あるい
は、各品質クラス毎の申告帯域と読出し帯域との対応関
係を予めシミュレーション等で求めてテーブルに格納し
ておき、呼が設定されるごとにそのテーブルを検索する
ようにしてもよい。
【００６９】次に、デマルチプレクス部における品質ク
ラスバッファとその周辺部の具体的な構成を図９に示
す。この構成は、図７に示す構成の１ライン分の構成と
基本的には同じである。すなわち、スイッチ部２０から
到着したセルの品質クラスが、品質クラス検出回路４２
においてＱＣＣタグによって認識される。また、そのセ
ルのセルデータが共通バッファ４１に書き込まれ、その
書き込みアドレスがアドレスＦＩＦＯ４３の所定クラス
に格納される。そして、各品質クラスに対して割り当て
られた帯域に従って、読出し制御回路４４がセルデータ
を読み出してデマルチプレクサ１４へ転送する。
ラスバッファとその周辺部の具体的な構成を図９に示
す。この構成は、図７に示す構成の１ライン分の構成と
基本的には同じである。すなわち、スイッチ部２０から
到着したセルの品質クラスが、品質クラス検出回路４２
においてＱＣＣタグによって認識される。また、そのセ
ルのセルデータが共通バッファ４１に書き込まれ、その
書き込みアドレスがアドレスＦＩＦＯ４３の所定クラス
に格納される。そして、各品質クラスに対して割り当て
られた帯域に従って、読出し制御回路４４がセルデータ
を読み出してデマルチプレクサ１４へ転送する。
【００７０】次に、図７の１ライン分の回路または図９
の回路を他の形態によって構成した場合の実施例を図１
０に示す。ここでは、説明を簡単にするために、品質ク
ラスを２クラスとする。
の回路を他の形態によって構成した場合の実施例を図１
０に示す。ここでは、説明を簡単にするために、品質ク
ラスを２クラスとする。
【００７１】セルフィルタ５１は、入力セルを品質クラ
ス毎に分離する。すなわち、セルフィルタ５１はクラス
１用通過フィルタ５１−１およびクラス２用通過フィル
タ５１−２を備えており、入力セルの品質クラスに従っ
て、そのセルを通過または遮断する。そして、クラス１
用通過フィルタ５１−１を通過したセルはクラス１用バ
ッファメモリ５２−１に書き込まれ、クラス２用通過フ
ィルタ５１−２を通過したセルはクラス２用バッファメ
モリ５２−２に書き込まれる。これらバッファメモリ５
２−１および５２−２は、ＦＩＦＯメモリである。
ス毎に分離する。すなわち、セルフィルタ５１はクラス
１用通過フィルタ５１−１およびクラス２用通過フィル
タ５１−２を備えており、入力セルの品質クラスに従っ
て、そのセルを通過または遮断する。そして、クラス１
用通過フィルタ５１−１を通過したセルはクラス１用バ
ッファメモリ５２−１に書き込まれ、クラス２用通過フ
ィルタ５１−２を通過したセルはクラス２用バッファメ
モリ５２−２に書き込まれる。これらバッファメモリ５
２−１および５２−２は、ＦＩＦＯメモリである。
【００７２】上記各バッファメモリ５２−１および５２
−２は、それぞれカウンタ５３−１および５３−２を備
えている。カウンタ５３−１は、クラス１用バッファメ
モリ５２−１にセルデータが書き込まれるごとにカウン
トアップし、そこからセルデータが読み出されるごとに
カウントダウンする。カウンタ５３−２は、クラス２用
バッファメモリ５２−２に対して同様の動作を行う。従
って、これらカウンタ５３−１または５３−２のカウン
ト値から、クラス１用バッファメモリ５２−１またはク
ラス２用バッファメモリ５２−２内のセル蓄積量を知る
ことができる。上記各カウント値は、出力制御部５４に
通知される。
−２は、それぞれカウンタ５３−１および５３−２を備
えている。カウンタ５３−１は、クラス１用バッファメ
モリ５２−１にセルデータが書き込まれるごとにカウン
トアップし、そこからセルデータが読み出されるごとに
カウントダウンする。カウンタ５３−２は、クラス２用
バッファメモリ５２−２に対して同様の動作を行う。従
って、これらカウンタ５３−１または５３−２のカウン
ト値から、クラス１用バッファメモリ５２−１またはク
ラス２用バッファメモリ５２−２内のセル蓄積量を知る
ことができる。上記各カウント値は、出力制御部５４に
通知される。
【００７３】クラス１用バッファメモリ５２−１または
クラス２用バッファメモリ５２−２から読み出されたセ
ルはセレクタ５５に入力される。そして、セレクタ５５
が出力制御部５４の制御に従って、セルを多重化して出
力する。
クラス２用バッファメモリ５２−２から読み出されたセ
ルはセレクタ５５に入力される。そして、セレクタ５５
が出力制御部５４の制御に従って、セルを多重化して出
力する。
【００７４】出力制御部５４は、呼の設定時に通知され
る品質クラス（ここでは、サービス種別に対応する）お
よび申告帯域に基づいて、クラス１，２に対して所定の
割合で出力帯域を割り当てる。そして、セレクタ５５
が、その出力帯域（セレクト指示）に従ってクラス１用
バッファメモリ５２−１またはクラス２用バッファメモ
リ５２−２から入力されるセルを選択して出力する。
る品質クラス（ここでは、サービス種別に対応する）お
よび申告帯域に基づいて、クラス１，２に対して所定の
割合で出力帯域を割り当てる。そして、セレクタ５５
が、その出力帯域（セレクト指示）に従ってクラス１用
バッファメモリ５２−１またはクラス２用バッファメモ
リ５２−２から入力されるセルを選択して出力する。
【００７５】また、出力制御部５４は、クラス１および
２に割り当てた出力帯域と、各クラスが要求する許容最
大遅延時間とからクラス１用バッファメモリ５２−１お
よびクラス２用バッファメモリ５２−２の容量を設定す
る。この設定は、カウンタ５３−１および５３−２のカ
ウンタ値にそれぞれ所定の閾値を設けることによって行
う。そして、カウンタ値がこの閾値を越えた場合、対応
するバッファへのセルの書き込みを禁止する。
２に割り当てた出力帯域と、各クラスが要求する許容最
大遅延時間とからクラス１用バッファメモリ５２−１お
よびクラス２用バッファメモリ５２−２の容量を設定す
る。この設定は、カウンタ５３−１および５３−２のカ
ウンタ値にそれぞれ所定の閾値を設けることによって行
う。そして、カウンタ値がこの閾値を越えた場合、対応
するバッファへのセルの書き込みを禁止する。
【００７６】出力制御部５４は、クラス１用バッファメ
モリ５２−１またはクラス２用バッファメモリ５２−２
のセル蓄積量に基づいて、すなわちカウンタ５３−１ま
たは５３−２のカウント値に基づいて、各クラスに割り
当てる帯域を変更する制御を行う。たとえば、クラス１
用バッファメモリ５２−１のセル蓄積量が、ある所定の
値よりも小さくなったとすると、その場合、クラス１の
出力帯域がその入力帯域に比べて必要以上に大きくなっ
ている状態であり、換言すれば、クラス１が要求するセ
ル破棄率に関する品質に比べて必要以上に高い品質でセ
ル破棄制御を行っている状態である。したがって、この
場合、クラス１の出力帯域を小さくし、その余剰帯域を
クラス２へ割り当てることができる。このときの各クラ
スの出力帯域Ｗ1 ，Ｗ2 の算出方法の一例を示す。
モリ５２−１またはクラス２用バッファメモリ５２−２
のセル蓄積量に基づいて、すなわちカウンタ５３−１ま
たは５３−２のカウント値に基づいて、各クラスに割り
当てる帯域を変更する制御を行う。たとえば、クラス１
用バッファメモリ５２−１のセル蓄積量が、ある所定の
値よりも小さくなったとすると、その場合、クラス１の
出力帯域がその入力帯域に比べて必要以上に大きくなっ
ている状態であり、換言すれば、クラス１が要求するセ
ル破棄率に関する品質に比べて必要以上に高い品質でセ
ル破棄制御を行っている状態である。したがって、この
場合、クラス１の出力帯域を小さくし、その余剰帯域を
クラス２へ割り当てることができる。このときの各クラ
スの出力帯域Ｗ1 ，Ｗ2 の算出方法の一例を示す。
【００７７】Ｗ1 ＝（Ｌ1 ／（Ｄ1 −Ｌ1 ））・Ｋ2 Ｗ2 ＝（Ｌ2 ／（Ｄ2 −Ｌ2 ））・Ｋ1 ここで、Ｌ1 およびＬ2 は各クラス用バッファメモリ５
２−１および５２−２のセル蓄積量、Ｄ1 およびＤ2 は
各クラスの許容最大遅延時間、Ｋ1 およびＫ2は呼の設
定時の各クラスのバッファの出力帯域である。
２−１および５２−２のセル蓄積量、Ｄ1 およびＤ2 は
各クラスの許容最大遅延時間、Ｋ1 およびＫ2は呼の設
定時の各クラスのバッファの出力帯域である。
【００７８】また、出力制御部５４は、上述のようにし
て再設定された出力帯域に応じて各クラス用バッファメ
モリ５２−１および５２−２の容量を変更する。ただ
し、各クラスが要求する許容最大遅延時間を満たすよう
な容量とする。以下に、各容量Ｑ1 ，Ｑ2 の算出方法の
一例を示す。
て再設定された出力帯域に応じて各クラス用バッファメ
モリ５２−１および５２−２の容量を変更する。ただ
し、各クラスが要求する許容最大遅延時間を満たすよう
な容量とする。以下に、各容量Ｑ1 ，Ｑ2 の算出方法の
一例を示す。
【００７９】Ｑi ＝Ｄi ・（Ｗi ／ΣＷi ） 以上のように、図１０に示す実施例によれば、任意のク
ラスのトラヒック変動により、そのクラスのバッファの
セル蓄積量が減少した場合に、許容最大遅延時間の範囲
内でそのクラスのバッファからのセルの出力帯域を小さ
くすることで、余剰帯域を他のクラスへ割り当てること
ができ、総合的なセル転送効率を向上させることができ
る。
ラスのトラヒック変動により、そのクラスのバッファの
セル蓄積量が減少した場合に、許容最大遅延時間の範囲
内でそのクラスのバッファからのセルの出力帯域を小さ
くすることで、余剰帯域を他のクラスへ割り当てること
ができ、総合的なセル転送効率を向上させることができ
る。
【００８０】
【発明の効果】本発明のスイッチングパス設定方法で
は、交換機に複数の品質クラスを設け、入力セルをその
サービス種別に応じて上記品質クラスに割り当て、この
品質クラス毎にセル破棄に関する管理を行うので、ある
サービスで輻輳が発生してセル破棄が発生しても他のサ
ービスの品質が低下することはない。
は、交換機に複数の品質クラスを設け、入力セルをその
サービス種別に応じて上記品質クラスに割り当て、この
品質クラス毎にセル破棄に関する管理を行うので、ある
サービスで輻輳が発生してセル破棄が発生しても他のサ
ービスの品質が低下することはない。
【００８１】また、上記品質管理を入力回線とスイッチ
との間で行う場合、回線から入力するセルをそのセルの
品質クラスに対応づけてバッファに書き込み、各品質ク
ラスに割り当てた所定の帯域で上記バッファから品質ク
ラス毎にそのセルを読出すが、この読出し帯域の加算値
をスイッチのパスの帯域としているので、スイッチにお
いてセル破棄が発生することはなく、既存のスイッチを
用いて容易にサービスごとの品質管理を行うことができ
る。
との間で行う場合、回線から入力するセルをそのセルの
品質クラスに対応づけてバッファに書き込み、各品質ク
ラスに割り当てた所定の帯域で上記バッファから品質ク
ラス毎にそのセルを読出すが、この読出し帯域の加算値
をスイッチのパスの帯域としているので、スイッチにお
いてセル破棄が発生することはなく、既存のスイッチを
用いて容易にサービスごとの品質管理を行うことができ
る。
【００８２】一方、上記品質管理をスイッチと出力回線
との間で行う場合、スイッチから出力されたセルをその
セルの品質クラスと対応づけてバッファに書き込み、各
品質クラスに割り当てた帯域で上記バッファから品質ク
ラス毎にそのセルを読出すが、これら帯域は出力回線の
帯域を所定の割合で振り分けた値なので、スイッチ出力
が特定の出力回線に集中するなどしても、セル破棄は上
記バッファにおいてサービス毎に行われ、サービス間の
干渉を防ぐことができる。
との間で行う場合、スイッチから出力されたセルをその
セルの品質クラスと対応づけてバッファに書き込み、各
品質クラスに割り当てた帯域で上記バッファから品質ク
ラス毎にそのセルを読出すが、これら帯域は出力回線の
帯域を所定の割合で振り分けた値なので、スイッチ出力
が特定の出力回線に集中するなどしても、セル破棄は上
記バッファにおいてサービス毎に行われ、サービス間の
干渉を防ぐことができる。
【図１】本発明の原理を説明するためのブロック図であ
る。
る。
【図２】本発明の一実施例のＡＴＭ交換機の構成図であ
る。
る。
【図３】上記実施例のＡＴＭセルの構造を説明する図で
あり、同図（ａ）が回線上でのフォーマットを示し、同
図（ｂ）が交換機内のフォーマットを示す。
あり、同図（ａ）が回線上でのフォーマットを示し、同
図（ｂ）が交換機内のフォーマットを示す。
【図４】ＶＣＩ変換テーブルを模式的に示した図であ
る。
る。
【図５】入力回線とスイッチとの間に設けた品質クラス
パスの設定を行う回路を模式的に表した図である。
パスの設定を行う回路を模式的に表した図である。
【図６】スイッチと出力回線との間に設けた品質クラス
パスの設定を行う回路を模式的に表した図である。
パスの設定を行う回路を模式的に表した図である。
【図７】図５に示す回路を具体的に示す図であり、マル
チプレクス部における品質クラスパス設定回路を示す。
チプレクス部における品質クラスパス設定回路を示す。
【図８】ライン指定ＦＩＦＯの制御を説明する概念図で
ある。
ある。
【図９】図６に示す回路を具体的に示す図であり、デマ
ルチプレクス部における品質クラスパス設定回路を示
す。
ルチプレクス部における品質クラスパス設定回路を示
す。
【図１０】図６または図７に示す回路の他の実施例を示
すブロック図である。
すブロック図である。
１ 入力インタフェース手段 ２ 第１のバッファ手段 ３ 第１の読出し制御手段 ４ スイッチ手段 ５ 第２のバッファ手段 ６ 第２の読出し制御手段 ７ 出力インタフェース手段 １０ 回線インタフェース装置 １１ 回線インタフェース部 １２ ＶＣＩ変換テーブル １３ マルチプレクサ（ＭＵＸ１） １４ デマルチプレクサ（ＤＭＵＸ
１） ２０ スイッチ部 ２１ マルチプレクサ（ＭＵＸ２） ２２ スイッチ ２３ デマルチプレクサ（ＤＭＵＸ
２） ３０ ＱＣＣクラスバッファ ３１−０〜３１−１５ 共通バッファ ３２−０〜３２−１５ 品質クラス検出回路 ３３−０〜３３−１５ アドレスＦＩＦＯ ３４−０〜３４−１５ 読出し制御回路 ３５ 順序制御回路 ３６ ライン指定ＦＩＦＯ ４０ ＱＣＣクラスバッファ ４１ 共通バッファ ４２ 品質クラス検出回路 ４３ アドレスＦＩＦＯ ４４ 読出し制御回路 ５１ セルフィルタ ５１−１ クラス１用通過フィルタ ５１−２ クラス２用通過フィルタ ５２−１ クラス１用バッファメモリ ５２−２ クラス２用バッファメモリ ５３−１，５３−２ カウンタ ５４ 出力制御部 ５５ セレクタ
１） ２０ スイッチ部 ２１ マルチプレクサ（ＭＵＸ２） ２２ スイッチ ２３ デマルチプレクサ（ＤＭＵＸ
２） ３０ ＱＣＣクラスバッファ ３１−０〜３１−１５ 共通バッファ ３２−０〜３２−１５ 品質クラス検出回路 ３３−０〜３３−１５ アドレスＦＩＦＯ ３４−０〜３４−１５ 読出し制御回路 ３５ 順序制御回路 ３６ ライン指定ＦＩＦＯ ４０ ＱＣＣクラスバッファ ４１ 共通バッファ ４２ 品質クラス検出回路 ４３ アドレスＦＩＦＯ ４４ 読出し制御回路 ５１ セルフィルタ ５１−１ クラス１用通過フィルタ ５１−２ クラス２用通過フィルタ ５２−１ クラス１用バッファメモリ ５２−２ クラス２用バッファメモリ ５３−１，５３−２ カウンタ ５４ 出力制御部 ５５ セレクタ
フロントページの続き (72)発明者 初鹿野 一雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (20)
- 【請求項１】 入力回線から受信した入力セルの制御情
報に基づいてそのセルに品質クラスを設定する入力イン
タフェース手段（１）と、 上記入力インタフェース手段（１）によって設定された
セルの品質クラスを認識してその品質クラスに対応づけ
てセルを格納するバッファ手段（２）と、 各品質クラスに対して割り当てられた所定のパラメータ
に従って、上記バッファ手段（２）からセルを読み出す
制御を行う読出し制御手段（３）と、 上記読出し制御手段（３）の制御に従って読み出された
セルを交換するスイッチ手段（４）と、 から成ることを特徴とするＡＴＭ交換機のスイッチング
パス設定方法。 - 【請求項２】 上記入力インタフェース手段（１）が、
入力セルの制御情報部に格納されているセル識別子と品
質クラスとの対応関係を定義した変換テーブル（１２）
を有し、その変換テーブル（１２）に従ってセルに品質
クラスを設定することを特徴とする請求項１に記載のＡ
ＴＭ交換機のスイッチングパス設定方法。 - 【請求項３】 上記入力インタフェース手段（１）が、
セルのタグとして品質クラスを設定することを特徴とす
る請求項１に記載のＡＴＭ交換機のスイッチングパス設
定方法。 - 【請求項４】 上記読出し制御手段（３）が、各品質ク
ラスに対して割り当てた所定の帯域に基づいて上記バッ
ファ手段（２）から対応する品質クラスのセルを読み出
す制御を行うことを特徴とする請求項１に記載のＡＴＭ
交換機のスイッチングパス設定方法。 - 【請求項５】 上記読出し制御手段（３）が、各品質ク
ラスに対して割り当てた所定の帯域の加算値を上記スイ
ッチ手段（４）のパスの帯域またはその物理帯域よりも
小さい帯域とする制御を行うことを特徴とする請求項４
に記載のＡＴＭ交換機のスイッチングパス設定方法。 - 【請求項６】 上記読出し制御手段（３）が、各品質ク
ラス毎の呼の申告帯域の和に基づいて上記バッファ手段
（２）からの読出し帯域を決定し、その帯域に基づいて
上記バッファ手段（２）からセルを読み出す制御を行う
ことを特徴とする請求項１に記載のＡＴＭ交換機のスイ
ッチングパス設定方法。 - 【請求項７】 上記バッファ手段（２）の任意の品質ク
ラスのセル蓄積量がその品質クラスに対して設定されて
いる閾値を越えた場合、その品質クラスのセルを破棄す
ることを特徴とする請求項１に記載のＡＴＭ交換機のス
イッチングパス設定方法。 - 【請求項８】 上記読出し制御手段（３）が、上記バッ
ファ手段（２）に格納されたセル蓄積量に基づいて各品
質クラスに対して割り当てる帯域を変更し、その変更さ
れた帯域に従って上記バッファ手段（２）からセルを読
み出す制御を行うことを特徴とする請求項１に記載のＡ
ＴＭ交換機のスイッチングパス設定方法。 - 【請求項９】 上記読出し制御手段（３）が、上記バッ
ファ手段（２）に格納された品質クラス毎のセル蓄積量
に基づいて、各品質クラス毎に割り当てた上記バッファ
手段（２）の容量を変更することを特徴とする請求項１
に記載のＡＴＭ交換機のスイッチングパス設定方法。 - 【請求項１０】 複数の入力回線からそれぞれ受信した
入力セルの制御情報に基づいてそのセルに品質クラスを
設定する複数の入力インタフェース手段と、 上記各入力インタフェース手段によって品質クラスが設
定されたセルをそれぞれその品質クラスに対応づけて格
納する複数のバッファ手段と、 各品質クラスに対して割り当てられた所定のパラメータ
に従って上記各バッファ手段からセルを読み出す制御を
行う読出し制御手段と、 上記読出し制御手段の制御に従って上記複数のバッファ
手段から読み出されたセルを多重する多重化手段と、 上記多重化手段が出力するセルを交換するスイッチ手段
と、 から成ることを特徴とするＡＴＭ交換機のスイッチング
パス設定方法。 - 【請求項１１】 スイッチから出力された所定の品質ク
ラスが設定されているセルを、その品質クラスに対応づ
けて格納するバッファ手段（５）と、 各品質クラスに対して割り当てられた所定のパラメータ
に従って上記バッファ手段（５）からセルを読み出す制
御を行う読出し制御手段（６）と、 上記読出し制御手段の制御に従って読み出されたセルを
出力回線に出力する出力インタフェース手段（７）と、 から成ることを特徴とするＡＴＭ交換機のスイッチング
パス設定方法。 - 【請求項１２】 上記読出し制御手段（６）が、上記出
力回線に割り当てられた帯域で上記バッファ手段（５）
からセルを読み出す制御を行うことを特徴とする請求項
１１に記載のＡＴＭ交換機のスイッチングパス設定方
法。 - 【請求項１３】 上記読出し制御手段（６）が、上記出
力回線に割り当てられた帯域を各品質クラスに対して所
定の割合で振り分け、その各品質クラスに振り分けられ
た帯域で対応する品質クラスのセルを上記バッファ手段
（５）から読み出す制御を行うことを特徴とする請求項
１２に記載のＡＴＭ交換機のスイッチングパス設定方
法。 - 【請求項１４】 上記読出し制御手段（６）が、各品質
クラス毎の呼の申告帯域の和に基づいて上記バッファ手
段（５）からの読出し帯域を決定し、その帯域に基づい
て上記バッファ手段（５）からセルを読み出す制御を行
うことを特徴とする請求項１１に記載のＡＴＭ交換機の
スイッチングパス設定方法。 - 【請求項１５】 上記バッファ手段（５）の任意の品質
クラスのセル蓄積量がその品質クラスに対して設定され
ている閾値を越えた場合、その品質クラスのセルを破棄
することを特徴とする請求項１１に記載のＡＴＭ交換機
のスイッチングパス設定方法。 - 【請求項１６】 上記読出し制御手段（６）が、上記バ
ッファ手段（５）に格納されたセル蓄積量に基づいて各
品質クラスに対して割り当てる帯域を変更し、その変更
された帯域に従って上記バッファ手段（５）からセルを
読み出す制御を行うことを特徴とする請求項１１に記載
のＡＴＭ交換機のスイッチングパス設定方法。 - 【請求項１７】 上記読出し制御手段（６）が、上記バ
ッファ手段（５）に格納された品質クラス毎のセル蓄積
量に基づいて、各品質クラス毎に割り当てた上記バッフ
ァ手段（５）の容量を変更することを特徴とする請求項
１１に記載のＡＴＭ交換機のスイッチングパス設定方
法。 - 【請求項１８】 スイッチ手段から出力された所定の品
質クラスが設定されているセルを、その品質クラスに対
応づけて格納するバッファ手段と、 各品質クラスに対して割り当てられた所定のパラメータ
に従って上記バッファ手段からセルを読み出す制御を行
う読出し制御手段と、 上記読出し制御手段の制御に従って読み出されたセル
を、そのセルの制御情報に基づいて所定の放路に出力す
る分離手段と、 該分離手段から出力されたセルをそれぞれ受信し、その
セルを回線に出力する出力インタフェース手段と、 からなることを特徴とするＡＴＭ交換機のスイッチング
パス設定方法。 - 【請求項１９】 入力回線から受信した入力セルの制御
情報に基づいてそのセルに品質クラスを設定する入力イ
ンタフェース手段（１）と、 上記入力インタフェース手段（１）によって設定された
セルの品質クラスを認識してその品質クラスに対応づけ
てセルを格納する第１のバッファ手段（２）と、 各品質クラスに対して割り当てられた第１のパラメータ
に従って上記第１のバッファ手段（２）からセルを読み
出す制御を行う第１の読出し制御手段（３）と、 上記第１の読出し制御手段（３）の制御に従って読み出
されたセルを交換するスイッチ手段（４）と、 該スイッチ手段（４）から出力されたセルをその品質ク
ラスに対応づけて格納する第２のバッファ手段（５）
と、 各品質クラスに対して割り当てられた第２のパラメータ
に従って上記第２のバッファ手段（５）からセルを読み
出す制御を行う第２の読出し制御手段（６）と、 上記第２の読出し制御手段（６）の制御に従って読み出
されたセルを出力回線に出力する出力インタフェース手
段（７）と、 から成ることを特徴とするＡＴＭ交換機のスイッチング
パス設定方法。 - 【請求項２０】 複数の入力回線からそれぞれ受信した
入力セルの制御情報に基づいてそのセルに品質クラス、
交換機内ルート情報および出力先情報を設定する複数の
入力インタフェース手段と、 上記各入力インタフェース手段品質クラスが設定された
セルをそれぞれその品質クラスに対応づけて格納する複
数の第１のバッファ手段と、 各品質クラスに対して割り当てられた第１のパラメータ
に従って上記各第１のバッファ手段からセルを読み出す
制御を行う第１の読出し制御手段と、 上記第１の読出し制御手段の制御に従って上記複数の第
１のバッファ手段から読み出されたセルを多重する多重
化手段と、 上記多重化手段が出力するセルを、上記交換機内ルート
情報に従って交換するスイッチ手段と、 該スイッチ手段から出力されたセルをその品質クラスに
対応づけて格納する第２のバッファ手段と、 各品質クラスに対して割り当てられた第２のパラメータ
に従って上記第２のバッファ手段からセルを読み出す制
御を行う第２の読出し制御手段と、 上記第２の読出し制御手段の制御に従って読み出された
セルを、上記出力先情報に従って分離する分離手段と、 該分離手段によって分離された各セルをそれぞれ受信
し、そのセルを出力回線に出力する複数の出力インタフ
ェース手段と、 から成ることを特徴とするＡＴＭ交換機のスイッチング
パス設定方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2933494A JP3354689B2 (ja) | 1994-02-28 | 1994-02-28 | Ａｔｍ交換機、交換機及びそのスイッチングパス設定方法 |
| US08/332,379 US5555265A (en) | 1994-02-28 | 1994-10-31 | Switching path setting system used in switching equipment for exchanging a fixed length cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2933494A JP3354689B2 (ja) | 1994-02-28 | 1994-02-28 | Ａｔｍ交換機、交換機及びそのスイッチングパス設定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07240752A true JPH07240752A (ja) | 1995-09-12 |
| JP3354689B2 JP3354689B2 (ja) | 2002-12-09 |
Family
ID=12273342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2933494A Expired - Fee Related JP3354689B2 (ja) | 1994-02-28 | 1994-02-28 | Ａｔｍ交換機、交換機及びそのスイッチングパス設定方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5555265A (ja) |
| JP (1) | JP3354689B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5818818A (en) * | 1995-09-26 | 1998-10-06 | Fujitsu Limited | Communication service quality control system |
| US6185186B1 (en) * | 1996-11-18 | 2001-02-06 | Fujitsu Limited | Fixed-length cell handling switching system and a method for controlling a read rate of a fixed-length cell |
| US7016366B2 (en) | 2000-03-22 | 2006-03-21 | Fujitsu Limited | Packet switch that converts variable length packets to fixed length packets and uses fewer QOS categories in the input queues that in the outout queues |
| US7050451B2 (en) | 1998-05-19 | 2006-05-23 | Nec Corporation | Multi-service-class definition type ATM switch |
| JP2009543456A (ja) * | 2006-07-06 | 2009-12-03 | アルカテル−ルーセント ユーエスエー インコーポレーテッド | 転送ネットワークにおいてマルチメディアのパケットデータサービスのサービス品質を維持すること |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995003657A1 (fr) * | 1993-07-21 | 1995-02-02 | Fujitsu Limited | Central mta |
| JP3014080B2 (ja) * | 1994-12-28 | 2000-02-28 | 三菱電機株式会社 | 交換機アダプタ及び汎用計算機 |
| US5905729A (en) | 1995-07-19 | 1999-05-18 | Fujitsu Network Communications, Inc. | Mapping a data cell in a communication switch |
| JPH0974420A (ja) | 1995-09-06 | 1997-03-18 | Fujitsu Ltd | 帯域制御方式 |
| WO1997010656A1 (en) | 1995-09-14 | 1997-03-20 | Fujitsu Network Communications, Inc. | Transmitter controlled flow control for buffer allocation in wide area atm networks |
| EP0763915B1 (en) | 1995-09-18 | 2006-03-08 | Kabushiki Kaisha Toshiba | Packet transfer device and method adaptive to a large number of input ports |
| JP2833555B2 (ja) * | 1995-10-31 | 1998-12-09 | 日本電気株式会社 | 優先制御方式 |
| US5757771A (en) * | 1995-11-14 | 1998-05-26 | Yurie Systems, Inc. | Queue management to serve variable and constant bit rate traffic at multiple quality of service levels in a ATM switch |
| JP2737726B2 (ja) * | 1995-11-20 | 1998-04-08 | 日本電気株式会社 | バッファ制御装置 |
| AU1697697A (en) | 1996-01-16 | 1997-08-11 | Fujitsu Limited | A reliable and flexible multicast mechanism for atm networks |
| JP3622312B2 (ja) * | 1996-01-29 | 2005-02-23 | 株式会社日立製作所 | パケット交換機およびセル転送制御方法 |
| US5864539A (en) * | 1996-05-06 | 1999-01-26 | Bay Networks, Inc. | Method and apparatus for a rate-based congestion control in a shared memory switch |
| EP0810808B1 (en) * | 1996-05-29 | 2009-08-12 | Nippon Telegraph And Telephone Corporation | ATM cell transport equipment |
| US5889763A (en) * | 1996-06-04 | 1999-03-30 | Motorola, Inc. | Transfer rate controller and method of operation |
| JP3409966B2 (ja) * | 1996-06-21 | 2003-05-26 | 株式会社日立製作所 | パケット交換機およびパケット転送制御方法 |
| JPH1032582A (ja) * | 1996-07-16 | 1998-02-03 | Fujitsu Ltd | セル交換機用回線対応部 |
| US6298386B1 (en) * | 1996-08-14 | 2001-10-02 | Emc Corporation | Network file server having a message collector queue for connection and connectionless oriented protocols |
| US5777986A (en) * | 1996-08-16 | 1998-07-07 | Motorola, Inc. | Method and apparatus for controlling quality of service in an ATM network |
| US5748905A (en) | 1996-08-30 | 1998-05-05 | Fujitsu Network Communications, Inc. | Frame classification using classification keys |
| JPH10150446A (ja) * | 1996-11-19 | 1998-06-02 | Fujitsu Ltd | Ａｔｍ交換システム |
| US6487212B1 (en) * | 1997-02-14 | 2002-11-26 | Advanced Micro Devices, Inc. | Queuing structure and method for prioritization of frames in a network switch |
| US6041059A (en) * | 1997-04-25 | 2000-03-21 | Mmc Networks, Inc. | Time-wheel ATM cell scheduling |
| JPH1132055A (ja) * | 1997-07-14 | 1999-02-02 | Fujitsu Ltd | バッファ制御装置及びバッファ制御方法 |
| AU9084398A (en) * | 1997-09-09 | 1999-03-29 | British Telecommunications Public Limited Company | Packet network |
| JP3077647B2 (ja) | 1997-11-04 | 2000-08-14 | 日本電気株式会社 | コンセントレータ型ａｔｍスイッチシステム |
| JP2907196B2 (ja) * | 1997-11-06 | 1999-06-21 | 日本電気株式会社 | Ａｔｍコンセントレータ |
| US6246681B1 (en) * | 1997-12-19 | 2001-06-12 | Alcatel Usa Sourcing, L.P. | System and method for plane selection |
| JP3075248B2 (ja) * | 1998-01-19 | 2000-08-14 | 日本電気株式会社 | 非同期転送モードスイッチ |
| AU3883499A (en) * | 1998-05-07 | 1999-11-23 | Aprisma Management Technologies, Inc. | Multiple priority buffering in a computer network |
| US6404768B1 (en) * | 1998-06-23 | 2002-06-11 | Marconi Communications, Inc. | Method and apparatus for serving ATM packets/cells |
| US6728249B2 (en) | 1998-06-27 | 2004-04-27 | Intel Corporation | System and method for performing cut-through forwarding in an ATM network supporting LAN emulation |
| US6724767B1 (en) * | 1998-06-27 | 2004-04-20 | Intel Corporation | Two-dimensional queuing/de-queuing methods and systems for implementing the same |
| US6604136B1 (en) | 1998-06-27 | 2003-08-05 | Intel Corporation | Application programming interfaces and methods enabling a host to interface with a network processor |
| US6735773B1 (en) | 1998-06-27 | 2004-05-11 | Intel Corporation | Method and apparatus for issuing commands to a network processor configured to provide a plurality of APIs |
| US6657959B1 (en) | 1998-06-27 | 2003-12-02 | Intel Corporation | Systems and methods for implementing ABR with guaranteed MCR |
| US6603768B1 (en) * | 1998-06-27 | 2003-08-05 | Intel Corporation | Multi-protocol conversion assistance method and system for a network accelerator |
| JP3221407B2 (ja) * | 1998-08-27 | 2001-10-22 | 日本電気株式会社 | Ａｔｍセル多重化方法及びその装置 |
| US6999421B1 (en) | 1998-10-26 | 2006-02-14 | Fujitsu Limited | Adjustable connection admission control method and device for packet-based switch |
| US7046631B1 (en) * | 1999-01-22 | 2006-05-16 | Alcatel Canada Inc. | Method and apparatus for provisioning traffic dedicated cores in a connection oriented network |
| JP3226096B2 (ja) * | 1999-05-24 | 2001-11-05 | 日本電気株式会社 | Ａｔｍセルバッファシステム及びその輻輳制御方法 |
| JP3549774B2 (ja) * | 1999-06-01 | 2004-08-04 | 富士通株式会社 | ネットワーク相互接続装置及びネットワーク相互接続方法 |
| US6680933B1 (en) * | 1999-09-23 | 2004-01-20 | Nortel Networks Limited | Telecommunications switches and methods for their operation |
| IL134755A0 (en) * | 2000-02-28 | 2001-04-30 | Terracross Ltd | Method and apparatus for high-speed generation of a priority metric for queues |
| US7505577B2 (en) * | 2001-03-31 | 2009-03-17 | Siebel Systems, Inc. | System and method for multi-channel communication queuing |
| US7042843B2 (en) * | 2001-03-02 | 2006-05-09 | Broadcom Corporation | Algorithm for time based queuing in network traffic engineering |
| US7072352B2 (en) * | 2002-02-21 | 2006-07-04 | Intel Corporation | Inverse multiplexing of unmanaged traffic flows over a multi-star network |
| WO2019177889A1 (en) * | 2018-03-12 | 2019-09-19 | Privilege Wireless Llc | Method of measuring the quality of service in a wireless communications network |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS558132A (en) * | 1978-07-04 | 1980-01-21 | Hitachi Ltd | Digital exchange system |
| CA2012868C (en) * | 1989-03-23 | 1994-03-22 | Shin-Ichiro Hayano | Call control with transmission priority in a packet communication network of an atm type |
| US5179557A (en) * | 1989-07-04 | 1993-01-12 | Kabushiki Kaisha Toshiba | Data packet communication system in which data packet transmittal is prioritized with queues having respective assigned priorities and frequency weighted counting of queue wait time |
| JP2683283B2 (ja) * | 1989-09-13 | 1997-11-26 | 富士通株式会社 | Ａｔｍ交換方式の通話路におけるバッファメモリ負荷管理方式 |
| JPH03267847A (ja) * | 1990-03-16 | 1991-11-28 | Nippon Telegr & Teleph Corp <Ntt> | 非同期多重伝送装置 |
| JP3241716B2 (ja) * | 1990-08-31 | 2001-12-25 | 株式会社東芝 | Ａｔｍ交換方法 |
| JP3420763B2 (ja) * | 1991-04-10 | 2003-06-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Ａｔｍ用低遅延又は低損失スイッチ |
| JP3105289B2 (ja) * | 1991-05-14 | 2000-10-30 | 富士通株式会社 | 集線方式 |
| US5233606A (en) * | 1991-08-02 | 1993-08-03 | At&T Bell Laboratories | Arrangement for controlling shared-buffer-memory overflow in a multi-priority environment |
-
1994
- 1994-02-28 JP JP2933494A patent/JP3354689B2/ja not_active Expired - Fee Related
- 1994-10-31 US US08/332,379 patent/US5555265A/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5818818A (en) * | 1995-09-26 | 1998-10-06 | Fujitsu Limited | Communication service quality control system |
| US6185186B1 (en) * | 1996-11-18 | 2001-02-06 | Fujitsu Limited | Fixed-length cell handling switching system and a method for controlling a read rate of a fixed-length cell |
| US7050451B2 (en) | 1998-05-19 | 2006-05-23 | Nec Corporation | Multi-service-class definition type ATM switch |
| US7212539B2 (en) | 1998-05-19 | 2007-05-01 | Nec Corporation | Multi-service-class definition type ATM switch |
| US7016366B2 (en) | 2000-03-22 | 2006-03-21 | Fujitsu Limited | Packet switch that converts variable length packets to fixed length packets and uses fewer QOS categories in the input queues that in the outout queues |
| JP2009543456A (ja) * | 2006-07-06 | 2009-12-03 | アルカテル−ルーセント ユーエスエー インコーポレーテッド | 転送ネットワークにおいてマルチメディアのパケットデータサービスのサービス品質を維持すること |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3354689B2 (ja) | 2002-12-09 |
| US5555265A (en) | 1996-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3354689B2 (ja) | Ａｔｍ交換機、交換機及びそのスイッチングパス設定方法 | |
| US5583857A (en) | Connection admission control method and system in a network for a bandwidth allocation based on the average cell rate | |
| US5519689A (en) | Traffic control apparatus and method of user-network interface of asynchronous transfer mode | |
| AU730804B2 (en) | Method and apparatus for per traffic flow buffer management | |
| US6031838A (en) | ATM switching system | |
| JP2957062B2 (ja) | 優先度を利用した交換システムと、このシステムのジッタを制限する方法 | |
| EP0763915B1 (en) | Packet transfer device and method adaptive to a large number of input ports | |
| JP3128654B2 (ja) | 監視制御方法、監視制御装置及び交換システム | |
| US5949757A (en) | Packet flow monitor and control system | |
| US5838677A (en) | Switching system having means for congestion control by monitoring packets in a shared buffer and by suppressing the reading of packets from input buffers | |
| US5557607A (en) | Methods and apparatus for enqueueing and dequeueing data cells in an ATM switch fabric architecture | |
| JP3866425B2 (ja) | パケットスイッチ | |
| US6041038A (en) | Packet switching device and cell transfer control method | |
| JP3730846B2 (ja) | Ａｔｍ通信装置およびａｔｍセル転送制御方法 | |
| US6717912B1 (en) | Fair discard system | |
| WO1997031461A1 (en) | High speed packet-switched digital switch and method | |
| JP3632229B2 (ja) | Ａｔｍ交換装置 | |
| US6049541A (en) | Distributed telecommunications switching system and method | |
| US7215672B2 (en) | ATM linked list buffer system | |
| US6137795A (en) | Cell switching method and cell exchange system | |
| JP3742481B2 (ja) | 固定長セル取扱式交換機及び固定長セルの読み出し速度制御方法 | |
| JP3227133B2 (ja) | Ａｔｍ交換機 | |
| JP3848962B2 (ja) | パケット交換機およびセル転送制御方法 | |
| GB2305576A (en) | ATM network having a plurality of input buffers for congestion avoidance | |
| EP0982967A2 (en) | Device and method of multiplexing atm cells |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020917 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100927 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |