JP3730846B2 - Atm通信装置およびatmセル転送制御方法 - Google Patents
Atm通信装置およびatmセル転送制御方法 Download PDFInfo
- Publication number
- JP3730846B2 JP3730846B2 JP2000247940A JP2000247940A JP3730846B2 JP 3730846 B2 JP3730846 B2 JP 3730846B2 JP 2000247940 A JP2000247940 A JP 2000247940A JP 2000247940 A JP2000247940 A JP 2000247940A JP 3730846 B2 JP3730846 B2 JP 3730846B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- connection
- bandwidth
- cells
- atm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L12/5602—Bandwidth control in ATM Networks, e.g. leaky bucket
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/30—Flow control; Congestion control in combination with information about buffer occupancy at either end or at transit nodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/103—Packet switching elements characterised by the switching fabric construction using a shared central buffer; using a shared memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/108—ATM switching elements using shared central buffer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5647—Cell loss
- H04L2012/5648—Packet discarding, e.g. EPD, PTD
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5651—Priority, marking, classes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
- H04L2012/5675—Timeslot assignment, e.g. TDMA
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5679—Arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5685—Addressing issues
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3045—Virtual queuing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の属する技術分野】
本発明は、ATM(Asynchronous Transfer Mode)通信装置およびATMセル転送制御方法に関し、更に詳しくは、ATM網内での輻輳発生を回避するための機能を備えたATM通信装置および輻輳発生を回避するためのATMセル転送制御方法に関する。
【0002】
【従来の技術】
近年のパーソナルコンピュータの普及と、インターネットの利用拡大に伴い、アクセス網では、音声、画像の他に、バースト性をもったデータ系トラヒックが増加している。アクセス網における今後の動向を考慮に入れて、ATMフォーラムおよびITU(International Telecommunication Union)では、トラフィックの集中するアクセス網内で起り得る輻輳状態からの回避制御とトラヒックの効率的な収容を目的としたサービスクラスとして、ABR(Available Bit Rate)とGFR(Guaranteed Frame Rate)とが提案されている。
【0003】
ABRでは、各ユーザー端末が、セル送出レートの上限をPCR(Peak Cell Rate)、下限をMCR(Minimum Cell Rate)として、ネットワークの状態に応じて、その時々に利用できる帯域ACR(Allowed Cell Rate )を決定している。データ送信側の端末は、データセル列に所定周期(または使用帯域に応じた所定の頻度)で挿入したRMセルによって、自分が利用可能な帯域ACRを探索する。各RMセルには、明示的セルレート(ER:Explicit Cell Rate)として、送信側端末がもつPCRの値が設定されている。ABRコネクション上の各ノードは、受信したRMセルのERフィールドの値を自分がサポート可能なセルレートに下方修正することができる。また、輻輳が発生したノードでは、通過するデータセルの輻輳表示(EFCI)ビットを“1”に設定することによって、データ受信側の端末に輻輳の発生を通知することができる。
【0004】
受信側の端末は、RMセルを受信すると、これを送信側端末に折り返す。もし、データセルの輻輳表示(EFCI)ビットによって、ネットワーク内での輻輳の発生を通知されていた場合は、送信側端末に折り返すRMセルの輻輳表示(CI)ビットを“1”に書き変える。送信側端末は、戻ってきたRMセルの内容に特別な変更がなければ、利用可能帯域ACRの値を所定のレートで増加することによって、送信セル量を漸次PCRに近づけていく。逆に、 受信したRMセルの輻輳表示(CI)ビットが“1”になっていた場合は、ACRを所定レート(1/RDF:Rate Decrease Factor)で低下させ、もし、自分が設定したERの値が低い値に書き換えられていた場合は、利用可能帯域ACRを上記ERで指定された値にまで下げることによって、輻輳状態からの脱却を図る。
【0005】
一方、GFRでは、トラヒックを効率的に収容するために、各コネクションに最低帯域を保証し、もし、伝送路に未使用の帯域が存在していた場合は、該伝送路に多重化された複数のコネクション間で未使用帯域を公平に分配することを可能としている。また、GFRでは、輻輳時にATMセルが廃棄された場合、TCP/IP(Transmission Control Protocol / Internet Protocol)など、端末間通信における上位レイヤによるデータ再送機能を期待して、セル廃棄をパケット単位で行うことが提案されている。
【0006】
【発明が解決しようとする課題】
上述したGFRでは、各コネクションの最大帯域の範囲内で伝送路の未使用帯域を有効に利用した通信が可能となる。しかしながら、GFRでは、各コネクションの伝送レートが伝送路上のトラフィック量に依存しており、トラフィックが増加して未使用帯域が少なくなると、各コネクションの転送レートが最低帯域近くにまで低下するという問題がある。このため、例えば、送信側端末が最大帯域に近いレートでATMセルを送出した場合、伝送路が空いていれば、未使用帯域を有効に利用した高速度のデータ転送が可能となるが、トラフィック量が増加して各コネクションに割り当て可能な転送レートが低下すると、ATMノード内に蓄積されるセル量が増加し、輻輳状態に陥るコネクションが発生する。
【0007】
従来のGFRでは、輻輳が発生した場合、セル廃棄によって無効となったパケットを送信側端末からの再送によって回復すると言う消極的な対策をとっており、輻輳の発生を未然に防止するためのトラフィック量に応じた端末送信セル量の制御は行われていない。
【0008】
また、ABRでは、送信側端末による使用帯域ACR(送信セル量)の制御は、送信側端末から送出したRMセルが受信側端末で折り返され、送信側に戻ってきた時点で行われているため、トラフィックの状態変化に応じた迅速な帯域制御を行うことができず、伝送路の空き帯域を常時有効利用することができない。
【0009】
本発明の目的は、各コネクションに最低帯域を保証し、トラフィックの変動に応じて各コネクションに空き帯域を割り当て、輻輳の発生の未然に防止できるようにしたATM通信装置を提供することにある。
本発明の他の目的は、コネクション毎の伝送帯域を予め決められた帯域範囲内で動的に制御し、ATM網における各伝送路の帯域を有効利用できるようにしたATMセル転送制御方法を提供することにある。
【0010】
【課題を解決するための手段】
上記目的を達成するために、本発明では、複数の入力回線と複数の出力回線に接続され、上記各入力回線から受信されたセルを各セルのヘッダに含まれるコネクション識別情報によって特定される上記複数の出力回線のうちの1つに送出するATM通信装置において、(a)上記各入力回線から受信されたセルを一時的に蓄積するためのバッファメモリと、(b)上記バッファメモリ内の蓄積セルが出力回線別にコネクション対応のセルキューを形成するように、上記各入力回線から受信されたセルを上記バッファメモリ内に書き込むための書き込み制御装置と、(c)上記バッファメモリに形成された各セルキューから、コネクション毎に予め決められた最低帯域を保証し、予め決められた最大帯域を超えない範囲でセルを読み出すための読み出し制御装置と、(d)蓄積セル量が予め設定された閾値を超えたセルキューからの読み出しセルに輻輳表示を付すための手段とを有することを特徴とする。
【0011】
上記読み出し制御装置は、例えば、(c1)各出力回線毎に、該出力回線に多重化された複数のコネクションに各々の最低帯域を保証してタイムスロットを割り当てるための情報を記憶した保証帯域テーブルと、(c2)各出力回線毎に、多重化された各コネクションに許容される空きタイムスロットの割り当て範囲を示す情報を記憶した共有帯域テーブルと、(c3)上記保証帯域テーブルで指定されたコネクションのセルキューに送出すべきセルがないために空き状態となったタイムスロットと、上記保証帯域テーブルでコネクションが指定されていない空きタイムスロットとにおいて、上記共有帯域テーブルを参照してセルを読み出すべきコネクションを決定するための手段とを有することを特徴とする。
【0012】
また、本発明は、それぞれ複数の入力回線と複数の出力回線とに接続され複数のノードからなるATM網におけるATMセル転送制御方法において、
上記何れかのノードで、蓄積セルが出力回線別にコネクション対応のセルキューを形成するように、上記各入力回線から受信されたATMセルをバッファメモリに書き込むステップと、
上記ATMノードで、上記バッファメモリに形成された各セルキューから、コネクション毎に予め決められた最低帯域を保証し、予め決められた最大帯域を超えない範囲に帯域制御しながらATMセルを読み出し、蓄積セル量が予め設定された閾値を超えたセルキューからの読み出しセルには輻輳表示を付した上で、コネクションと対応した出力回線にATMセルを送出するステップとを含むことを特徴とする。
【0013】
本発明によれば、ATMノードが実際に輻輳状態となる前に、セルキューからの読み出しセルには輻輳表示を付し、上記輻輳表示が付されたATMセルの宛先端末装置で、受信ATMセルの送信元端末装置に対して、輻輳が発生したことを示す制御セル(RMセル)を送信し、上記制御セルを受信した送信元端末装置で、ATMセルの送出量を抑制することによって、ATMノードでの輻輳の発生を未然に防止できる。
【0014】
【発明の実施の形態】
以下、本発明の実施例を図面を参照して説明する。
図1は、本発明を適用したATM通信システムの1実施例として、複数の入力回線(入力ハイウェイ)IN−i(i=1〜n)と複数の出力回線(出力ハイウェイ)OUT−i(i=1〜n)とに接続されるATM交換機を示す。
【0015】
各入力回線IN−iに入力されるATMセル50は、図2に示すように、5バイトのセルヘッダ51と、48バイトのペイロード部(情報フィールド)52とからなり、上記セルヘッダ51は、コネクション識別子であるVPI/VCIと、3ビットのペイロードタイプPTと、1ビットのセル損失優先表示CLPと、ヘッダ誤り制御情報HECとを含む。ペイロードタイプPTの3ビットをA、B、Cとすると、ビットAは、そのセルがユーザセルか管理用のセルかの区別、ビットBは輻輳の有無を示し、ビットCは、フレーム(パケット)の継続、終了を識別するためのセグメントタイプ表示ビットとなっている。
【0016】
各入力回線IN−iから入力されたATMセル50は、各入力回線と対応した複数の入力回線インタフェースを含む入力処理部10でヘッダ情報を書き換えた後、信号線51を介して、バッファメモリ11のセルバッファル領域11Aに入力される。上記ヘッダ情報の書き換えには、コネクション識別子(VPI/VCI)の書き換えと、入力セルを送出すべき出力回線(または出力ポート)の番号pを含む内部ヘッダの付加とが含まれる。
【0017】
入力処理部10は、上記信号線51への入力セルの送出に先立って、該入力セルの出力回線番号pと、セルヘッダから抽出されたコネクション識別子およびセグメントタイプを、それぞれ信号線52A、52B、52Cを介して、書き込み制御装置13に通知する。上記書き込み制御装置13と入力処理部10は、書き込みサイクルを示す制御クロックWCKに同期して動作している。
【0018】
書き込み制御装置13は、出力回線番号毎に、各出力回線に多重化されているコネクションの識別子と対応してポインタアドレスを記憶した書き込みアドレス管理テーブル13Tと、出力回線番号毎に、コネクション識別子と対応してキュー管理情報を記憶したキュー管理テーブル15とを具備し、各書き込みサイクルにおいて、図3に示すフローチャートに従った書き込み制御動作を実行する。
即ち、書き込み制御装置13は、信号線52A〜52Cから入力セルの出力回線番号p、コネクション識別子、セグメントタイプを受信すると(ステップ131)、上記出力回線番号pと対応したキュー管理テーブル15―pから、上記コネクション識別子をもつキュー管理情報を読み出す(132)。
【0019】
上記キュー管理テーブル15―pは、図4に示すように、回線番号pの出力回線に多重化されているコネクションの識別子(VPI/VCI)151と対応して、バッファメモリ11に形成されたセルキューの長さ(蓄積セル数)152と、セル送信抑制のための閾値153と、受信中のセルと同一パケットに属した先行セルの廃棄の有無を示す廃棄フラグ154とを示す複数のキュー管理情報エントリを記憶している。上記閾値153は、例えば、各コネクション毎の最大帯域の値に応じて決定される。
【0020】
書き込み制御装置13は、信号線52Cから受信したセグメントタイプから、受信セルが1つのパケットの最終セグメントを含むセル(以下、EOPセルと言う)か否かを判定する(133)。受信セルがEOPセル以外のセル(先頭セルまたは中間セル)場合は、バッファメモリ11のセルバッファ領域11Aがオーバーフロー状態か否かを判定し(134)、もし、オーバーフロー状態となっていた場合、キュー管理テーブル15−pにおける該当エントリの廃棄フラグをセル廃棄の発生を示す状態“1”に変更し(135)、受信セルをバッファメモリ11に書き込むことなく、この書き込みサイクルを終了する。
【0021】
上記セルバッファ領域11Aがオーバーフロー状態か否かは、空きアドレスメモリ14に残っている空きアドレスの個数によって判断できる。もし、セルバッファ領域11Aがオーバーフロー状態でなければ、キュー管理情報の廃棄フラグ155をチェックし(136)、廃棄フラグが“1”、すなわち、先行セルが廃棄されていた場合は、上記受信セルをバッファメモリ11に書き込むことなく、この書き込みサイクルを終了する。
【0022】
ステップ136で廃棄フラグが“0”の場合、または、ステップ133で受信セルがEOPセルの場合、書き込み制御装置13は、出力回線番号pに対応する書き込みアドレス管理テーブル13T−pから、上記コネクション識別子と対応するポインタアドレスを読み出して(140)、信号線53に出力する。
上記ポインタアドレスは、バッファメモリ11に書き込みアドレスWAとして与えられ、これによって、入力処理部10から信号線51に出力された受信セルが、セルバッファ領域11AのアドレスWAに書き込まれ、空きアドレスメモリ14から信号線54に取り出されたメモリアドレスが、上記受信セルと対をなすポインタアドレスとして、バッファメモリ11のポインタ領域11BのアドレスWAに書き込まれる(141)。
【0023】
信号線54に取り出されメモリアドレスは、書き込み制御装置13によって、今回、書き込みアドレスWAとして使用したポインタアドレスに代わる次のポインタアドレスとして、書き込みアドレス管理テーブル13T―pに記憶される(142)。次回、同一の出力回線番号pで同一コネクション識別子をもつATMセルが入力された時、上記次ポインタアドレスを書き込みアドレスWAとして、セルバッファ領域へのセルの書き込みが行われる。これによって、バッファメモリ11内には、出力回線別に、同一コネクション識別子を持つ一連のATMセルをポインタアドレスで順次にリンクした論理的なセルキューが多数形成される。
【0024】
書き込み制御装置13は、上述したバッファメモリ11へのATMセルの書き込みに連動して、上記キュー管理テーブル15―pの該当エントリにおいて、セル数152をインクリメントすると共に、廃棄フラグ155を“0”に設定し(143)、キューフラグテーブル16を更新する(144)。
上記キューフラグテーブル16は、図10で後述するように、同一出力回線に多重化された複数のコネクションについて、蓄積セルの有無をフラグビット“1”または“0”によって表示するためのものであり、上記キュー管理テーブル15と同様、出力回線番号と対応した複数のテーブル16−p(p=1〜n)からなっている。上記ステップ144では、受信セルの出力回線番号pと対応するキューフラグテーブル16−pの上記コネクション識別子と対応するビットが“1”に設定される。
【0025】
上記書き込み制御によって、バッファメモリ11には、図5に示すように、コネクション識別子と対応した論理的なセルキュー110―iが形成される。上記セルキューには、例えば、既に一部のセルC11〜C15が出力済みとなっているパケットP10の残りセルC16、C17と、次のパケットP20に属したセルC21〜C23とが蓄積される。パケットP20に属した新たなセルC24が受信された時点で、もし、バッファメモリがオーバーフロー状態になった場合は、セルC24が廃棄される。
【0026】
本発明のATM通信装置では、一旦、セル廃棄が発生すると、廃棄セルC24と同一のパケットP20に属した後続セルC25〜C26は、セル受信時のバッファメモリの空き状態に無関係に次々と廃棄され、廃棄パケットP20のEOPセルC27と、それに続く新たなパケットの受信セルがセルキュー110―iに追加される。この場合、パケットP20の宛先装置では、セル廃棄が発生する前にセルキューに蓄積されたセルC23を受信した後、暫くしてEOPセルC27を受信し、受信セルC23とEOPセルC27との関係から、パケットP20の一部(セルC24〜C26)が欠落したことを認識できる。この場合、宛先装置は、送信側装置に対して、上記パケットの再送を要求することになる。
【0027】
バッファメモリ11に蓄積されたATMセルとポインタアドレスは、読み出し制御装置17によって読み出される。読み出し制御装置17は、出力回線番号毎に各コネクション識別子と対応してポインタアドレスを記憶するための読み出しアドレス管理テーブル17Tを備えており、信号線58、59を介して出力コネクション選択部200と接続されている。
【0028】
読み出し制御装置17は、書き込みサイクルと交互に現れる読み出しサイクルを示すための制御クロックRCKをカウントして、セルを送出すべき出力回線番号pと、各出力回線上のタイムスロット番号sとを発生し、これを信号線58を介して出力コネクション選択部200に与える。出力コネクション選択部200は、後述するように、保証帯域テーブル18、共有帯域テーブル19、制御情報テーブル20を参照して、上記回線番号pの出力回線の第sタイムスロットにセル送出すべきコネクションの番号を決定し、信号線59に出力する。
【0029】
読み出し制御装置17は、信号線59をからコネクション識別子を受け取ると、出力回線番号pと対応するキュー管理テーブル15―pから、上記コネクション識別子と対応するキュー管理情報エントリを読み出し、該コネクションの蓄積セル数(キュー長)152が閾値(TH)153を越えているか否かを判定する。
【0030】
もし、キュー長が閾値THを超えていた場合は、信号線56Aを介して出力制御部12に、EFCI(Explicit Forward Congestion Indication)ビットの挿入を指示し、上記出力回線番号pとコネクション識別子に基づいて、読み出しアドレス管理テーブル17Tからポインタアドレスを読み出す。上記ポインタアドレスは、信号線57を介して、バッファメモリ11に読み出しアドレスRAとして与えられ、これによって、セルバッファ領域11Aから信号線55AにATMセルが読み出され、同時に、ポインタ領域11Bから信号線55Bにポインタアドレスが読み出される。
【0031】
読み出し制御装置17は、上述したバッファメモリ11からのATMセルの読み出しに同期して、信号線56Bに出力回線番号pを出力する。出力制御部12は、信号線55Aに出力されたATMセルから内部ヘッダを除去し、これを上記出力回線番号pが示す出力回線OUT−pに出力する。この時、信号線56AからEFCIビットの挿入指示信号を受けていた場合は、上記ATMセルのヘッダ部に含まれるペイロードタイプ表示ビットPT(3ビット)の中の第2ビット(EFCIビット)を「輻輳中」を示すビット状態“1”にした後、出力回線OUT−pに送出する。
【0032】
ポインタ領域11Bから信号線55Bに読み出されたポインタアドレスは、読み出しアドレスRAとして使用された現在のポインタアドレスに代わる次ポインタアドレスとして、読み出しアドレス管理テーブル17Tに記憶される。また、読み出しアドレスRAとして使用済みとなったポインタアドレスは、空きアドレスメモリ14に解放される。
【0033】
読み出し制御装置17は、バッファメモリ11からのATMセル読み出しの都度、上記出力回線番号pと対応するキュー管理テーブル15−pで、上記コネクション識別子と対応するエントリの蓄積セル数152をデクリメント(−1)し、カウント値がゼロとなった場合は、フラグテーブル16−pの上記コネクション識別子と対応するビットを“0”に変更する。
【0034】
出力コネクション選択部200は、読み出し制御装置17が信号線58に出力した出力回線番号pとタイムスロット番号sに基づいて、キューフラグテーブル16、保証帯域テーブル18、共有帯域テーブル19、制御情報テーブル20を参照し、セルを送出すべきコネクションの識別子を決定し、これを信号線59に出力する。
【0035】
上記保証帯域テーブル18、共有帯域テーブル19および制御情報テーブル20は、キューフラグテーブル16と同様、それぞれ出力回線番号と対応した複数のテーブル18−i(i=1〜n)、19−i(i=1〜n)、20−i(i=1〜n)からなる。
ここで、出力回線OUT−jに多重化された各コネクションについて、例えば、図6に示すコネクション定義テーブル30−jで指定された帯域を保証する場合を考える。
【0036】
コネクション定義テーブル30−jは、回線番号jを持つ出力回線上に多重化された複数のコネクションについて、コネクションの識別子31と、最大帯域(PCR)32と、最低(保証)帯域(mCR)33と、共有帯域34との関係を示している。
【0037】
共用帯域34は、最大帯域33から最低帯域34を差し引いた値(PCR−mCR)となっている。通常、コネクション識別子31は、VPI/VCIで示されるが、ここでは、説明の都合上、出力回線OUT−jにコネクション識別子A、B、C、D、Eを持つ5つのコネクションが多重化された場合を想定する。以下、これらのコネクションをコネクションA、B、C、D、Eと呼ぶこととする。
【0038】
図7は、上記コネクション定義テーブル30−jに基づいて作成される保証帯域テーブル18−jの構成を示す。
保証帯域テーブル18−jは、出力回線OUT−j上の一定期間分の出力帯域において、該出力回線に多重化された各コネクションの割当てタイムスロットを示している。この場合、タイムスロットの割当ては、コネクション定義テーブル30−jに定義された各コネクションの最低帯域33に従ったウェイト比で行われる。
【0039】
今、出力回線OUT−j上で各タイムスロットが 0.1Mbit/s 帯域をもつと仮定すると、30タイムスロット期間の出力帯域は、3Mbit/s になる。コネクション定義テーブル30−jによれば、コネクションAは、最低帯域が 0.4Mbit/s となっているため、コネクションAには、コネクション定義テーブル30−j上で4個のタイムスロットが割当てられる。同様に、最低帯域が 0.3Mbit/s のコネクションBには、3個のタイムスロットが割当てられる。
【0040】
保証帯域テーブル18−jは、3Mbit/s の出力帯域に相当する30タイムスロット分の指定コネクションを記憶する30個のエントリ領域からなり、図7では、最低帯域値の大きいコネクションから順に、各コネクションが出来るだけ均等なセル間隔を持つようにタイムスロットが割当てられている。この例では、コネクションA〜Dの最初のタイムスロットを連続する第1〜第5タイムスロットに割当てているが、例えば、図8に示すように、各コネクションの最初のタイムスロット位置を離間させ、割当てタイムスロットが出来るだけ分散するようにしてもよい。
【0041】
図9は、出力回線OUT−jと対応した共有帯域テーブル19−jの実施例を示したものである。
共有帯域テーブル19−jは、コネクション識別子A〜Eと対応したフラグビットパターン19A〜19Eを記憶している。各フラグビットパターンは、コネクション定義テーブル30−jにおける共有帯域34に相当するタイムスロット数を示すためのものであり、タイムスロット数に等しい連続したフラグビットパターンを含んでいる。この例では、フラグビットパターンのビット長は、共有帯域34の最大値に合わせてある。
【0042】
コネクション定義テーブル30−jによれば、コネクションBが共有帯域の最大値 0.5Mbit/s を有し、タイムスロット数が5となるため、コネクションBのフラグビットパターン19Bは“11111”となる。同様に、コネクションAは、共有帯域の値が 0.4Mbit/s で、タイムスロット数が4となるため、フラグビットパターン19Aは“11110”となっている。
【0043】
上記共有帯域テーブル19−jのフラグビットパターンは、各コネクションが使用可能な空きタイムスロットの数を意味しており、例えば、コネクションBが空きタイムスロットでセルを1回送出すると、図(B)に示すように、ビットパターン19Bが“11111”から“11110”に変更される。コネクションBは、空きタイムスロットによるセルの送出回数が5回となった時点でフラグビットパターンが“00000”になり、その後の空きタイムスロットの使用が禁止される。本実施例によれば、各コネクションは、保証帯域テーブル18−jで保証されたタイムスロットと、上記共有帯域テーブル19−jのフラグビットパターンが示す空きタイムスロットとを最大限に利用した場合、コネクション定義テーブル30−jが示す最大帯域32の範囲内でセル送出したことになる。
上記共有帯域テーブル19−jのフラグビットパターンは、図7、図8に示した保証帯域テーブルにおけるタイムスロット位置が一巡して、第1タイムスロットに戻った時点で、図7の(A)に示すビットパターンに初期化される。
【0044】
図10は、出力コネクション選択部200が備える空きタイムスロットへのコネクション割当て機能を概略的に示した図である。
出力コネクション選択部200は、読み出し制御装置17から指定された出力回線番号pの第s番目のタイムスロットが空き状態であることが判明すると、上記出力回線番号pと対応した共有帯域テーブル19−pに記憶されたフラグビットパターン群における第1ビットの集合ビットパターン(図9に太枠で示すビット列)190−pと、上記出力回線番号pと対応するフラグテーブル16−pが示すビットパターンの論理積(AND)をとる。
【0045】
この場合、上記2つのビットパターン190−p、16−pは、同一ビット位置が同一コネクションのフラグとなるように、コネクション識別子順のビット配列となっている。従って、上記論理積(AND)の演算結果は、空きタイムスロットの使用権があり、且つ、バッファメモリ11内のセルキューに蓄積セルを持つ送信待ちコネクションをビット“1”で示したビットパターン22となる。
【0046】
コネクション決定論理23は、上記論理積演算によって得られたビットパターン22と、制御情報テーブルメモリ20−pに記憶された最優先コネクション指定情報20Bとに基づいて、空き状態にある第sタイムスロットでセル送信すべきコネクションを決定する。上記最優先コネクション指定情報は、空きタイムスロット(共有帯域)が同一のコネクションに連続的に割当てられるのを回避するためのものであり、例えば、コネクション識別子配列において、前回の共有帯域割当てコネクションの次に位置するコネクションと対応するビット位置を示す。
【0047】
コネクション決定論理23は、ビットパターン22中の上記最優先コネクション指定情報が示すビットが“1”であれば、該ビットと対応するコネクション識別子を信号線59に出力し、次のビット位置を新たな最優先コネクション指定情報20Bとしてメモリ20−pに記憶する。上記最優先コネクション指定情報が示すビットが“0”の場合は、上記ビットパターン22中の次のビットから循環的に判定し、最初に見つかったビット“1”に対応するコネクション識別子を信号線59に出力し、次のビット位置を新たな最優先コネクション指定情報としてメモリ20Bに記憶する。ビットパターン22におけるビット位置からコネクション識別子への変換は、制御情報テーブル20−pに記憶されたコネクション識別子配列情報22Aを参照して行われる。
【0048】
図11は、読み出し制御装置17が実行する制御動作フロー示す。
読み出し制御17は、制御クロックRCKに同期して、出力ポート番号を示すパラメータpの値をインクリメントし(ステップ171)、pの値と出力回線番号の最大値Pmaxとを比較する(172)。パラメータpの値がPmaxを超えた場合は、pの値を初期値1に戻し(173)、保証帯域テーブル18におけるタイムスロット番号を示すパラメータsの値をインクリメントする(174)。次に、パラメータsの値を最大値Smaxと比較し(175)、パラメータsの値がSmaxを超えた場合は、その値を初期値(s=1)に戻す(176)。
【0049】
読み出し制御装置17は、上記パラメータp、sの値を出力コネクション選択部に与え、出力コネクションを決定させる(200)。セル送出すべきコネクション識別子が決定すると、出力ポート番号pと対応するキュー管理テーブル15−pから上記コネクション識別子と対応するキュー管理情報を読み出し(177)、廃棄フラグ154の状態と、蓄積セル数(キュー長)152が閾値153を超えているか否かを判定する(178)。上記閾値153は、図5で符号THで示すように、バッファメモリ11のセルバッファ領域11Aに形成された各コネクション毎のセルキュー110−iにおける許容蓄積セル数を示している。
【0050】
本実施例では、キュー長152が閾値THを超えた場合、または廃棄フラグが“1”になっていた場合、読み出し制御17は、当該コネクションにおけるセルの送出レートが許容範囲を超えているものと判断し、セル送信元装置に送信セル量の抑制を指示する。上記送信セル量の抑制は、信号線56Aを介して、読み出し制御17から出力処理部12に輻輳表示(EFCI)ビットの挿入を指示し(179)、上記指示を受けた出力処理部12が、セルキュー110−iから読み出されたユーザセルのヘッダ部におけるペイロードタイプ(PT)フィールドのEFCIビットを“1”に変更することによって、受信側装置に輻輳の発生を通知し、受信側装置がRMセルを送信側装置に折り返すことによって達成される。
【0051】
読み出し制御17は、上記EFCIビットの挿入を指示した後、出力ポート番号pと対応する読み出しアドレス管理テーブル17T−pから上記コネクション識別子と対応する読み出しアドレスRAを取り出し、この読み出しアドレスRAに従ってバッファメモリ11からATMセルとポインタアドレスを読み出す(180)。尚、セル送出すべきコネクションが存在しなかった場合は、空きセルが送信される。
【0052】
この後、読み出し制御装置17は、キュー管理テーブル15−pの上記コネクション識別子と対応する蓄積セル数152のカウント値を1セル分減算し(181)、蓄積セル数がゼロになった場合は(182)、キューフラグテーブル16−pの上記コネクション識別子と対応するフラグを“0”に変更する。
【0053】
図12は、出力コネクション選択部200が実行する制御動作のフローチャートを示す。
出力コネクション選択部200は、読み出し制御装置17からパラメータp、sを受け取ると、先ず、タイムスロット番号sの値を判定し(201)、タイムスロット番号sが初期値(s=1)になった時点で、出力回線番号pと対応する共有帯域テーブル18−pのフラグビットを初期のビットパターンに戻す(202)。
【0054】
出力コネクション選択部200は、出力回線番号pと対応する保証帯域テーブル18−pの第sタイムスロットを参照し(203)、指定コネクションの有無を判定する(204)。指定コネクションがあれば、出力回線番号pと対応するフラグテーブル16−pを参照し(204)、上記指定コネクションにおける蓄積セルの有無を判定する(205)。上記指定コネクションに蓄積セルがあった場合は、該指定コネクションをATMセルの読み出し対象コネクションに決定する(207)。
【0055】
保証帯域テーブル18−pで第sタイムスロットに指定コネクションがなかった場合、または、指定コネクションに蓄積セルがなかった場合は、出力回線番号pと対応する共有帯域テーブル19−pとフラグテーブル16−pのフラグビットパターンの論理積を演算する(210)。演算結果を判定し(211)、演算結果の値がゼロの場合は、セル送出すべき出力コネクションなしと判断する(212)。
【0056】
演算結果がゼロでなければ、演算結果が示すビットパターンから最優先コネクション情報に基づいて出力コネクションを決定し(213)、その後で最優先コネクション情報と出力コネクションの共有帯域フラグパターンを更新する(214、215)。
上記ステップ207または213で決定した出力コネクションの識別子、またはステップ212で決定した出力コネクションなしを示す選択結果は、信号線59を介して読み出し制御部17に回答される。
【0057】
図13は、本発明による輻輳回避制御手順を示す。
図において、1Aは送信側端末装置、1Bは受信側端末装置、2は上述した構成をもつATM交換機であり、50−1〜50−4は、上記送信側端末装置1Aから送出された端末装置1B宛のATMセルを示している。
【0058】
送信側端末装置1Aからの送出セル量が増え、例えば、予め申告された最大帯域(PCL)を超えた場合、ATM交換機2内に形成される上記端末1A―1B間のコネクションと対応するセルキューの蓄積セル量が増加し、キュー長が閾値THを超えてしまう。本発明のATM交換機2では、キュー長が閾値THを超えた場合、バッファメモリ11が実際にセル廃棄状態に至ったか否かには関係なく、上記セルキューからの読み出しセルのEFCIビットを“1”に設定することによって、受信端末装置1Bに、あたかもATM交換機2内で輻輳が発生したかの如く通知し、受信端末装置1Bから送信側端末装置1AにRMセル60−1、60−2を折り返すようにしている。
【0059】
RMセルは、図14に示すように、ユーザセルと同様、5バイトのヘッダ部61と48バイトのペイロード部62とからなり、RMセルのヘッダ部61には、例えば、バーチャルパスの場合、バーチャルチャネル識別子(VCI)フィールドに“6”を設定し、ペイロードタイプ識別子(PTI)フィールドに“110”が設定される。バーチャルコネクションの場合は、上記PTIに“110”が設定される。
【0060】
RMセルの第6バイトから始まるペイロード部62は、第6バイトにRMプロトコル識別子を含み、第7バイトの第1〜第5ビットを将来利用される予約領域、第6ビットを後方輻輳通知用のBN(Backward Notification)ビット、第7ビットを輻輳表示用のCI(Congestion Indication)ビット、第8ビットをRMセルの転送方向を示すDIR(Direction)ビットとしている。RMセルの第8、第9バイトは、予約領域となっており、第10、第11バイトには、現在のセルレート(CCR:Current Cell Rate)、第12、第13バイトには、最低セルレート(mCR:minimum Cell Rate)、第14、第15バイトには、明示的セルレート(ER:Explicit Cell Rate)が設定される。第16バイト〜第51バイトと、第52バイトの第3〜第8ビットは、将来利用される予約領域となっており、第52バイトの第1、第2ビットと第53バイトは、ペイロード情報の巡回冗長性検査用の符号CRCが設定される。
【0061】
ATM交換機2から輻輳表示を含むユーザセル50を受信した受信側端末装置1Bは、送信側端末装置1Aに、CIビットとDIRビットを“1”に設定したRMセル60を送信することによって、セル送出量の抑制を促す。送信側端末装置1Aは、CIビットが“1”に設定されたRMセルを受信すると、ATM網における輻輳を回避するために、送出セル量を抑制する。上記送出セル量の抑制動作は、CIビット=“1”のRMセルの送信停止が確認されるまで継続される。
【0062】
以上の実施例では、各コネクション識別子と対応して、共通バッファメモリ11内に、ポインタアドレスでリンクされた論理的な可変長セルキューを形成し、キュー長が閾値THを越えたコネクションについて、送信側端末装置に通知して送出セル量を抑制させ、輻輳の発生を未然に回避するようにしている。また、仮に、バッファメモリの容量不足によってセル廃棄が発生した場合、廃棄セルと同一のパケットに属した後続セルを廃棄することによって、無用セルによってバッファメモリと回線帯域が使用されるのを防止している。
【0063】
本発明の他の実施形態として、バッファメモリ11を予め固定長の複数のバッファ領域に分割し、各コネクションに固定長のバッファ領域を割り当てることによって、上記バッファ領域を固定長の個別セルキューとして、FIFO形式でセルの書き込み、読み出しを行うようにしてもよい。
固定長の個別セルキューでは、各キュー毎に、次に読み出すべきセル領域を読み出しアドレスポインタRAP、次に書き込むべきセル領域を書き込みアドレスポインタWAPとして記憶しておき、セルの読み出し/書き込みの都度、ポインタRAP/WAPを1セル分ずつ循環的に更新すればよい。
【0064】
例えば、図1のATM交換機において、出力回線毎に設けた各キュー管理テーブル15に、コネクション識別子と対応して、使用すべきバッファ領域(セルキュー)の識別子とポインタWAP、RAPを記憶しておき、書き込み制御装置13は、入力セルの出力回線番号pとコネクション識別子に基づいて、キュー管理テーブル15−pからキュー識別子と書き込みアドレスポインタWAを読み出し、上記キュー識別子が示すバッファ領域の上記ポインタWAPが示すセル領域に入力セルを書き込んだ後、アドレスポインタWAPを更新する。一方、読み出し制御装置17は、出力回線番号pと出力コネクション選択部200が指定したコネクション番号とに基づいて、キュー管理テーブル15−pからキュー識別子と読み出しアドレスポインタRAPを読み出し、上記キュー識別子が示すバッファ領域の上記ポインタRAPが示すセル領域からセルを読み出した後、アドレスポインタRAPを更新する。
【0065】
上述した固定長の個別セルキュー方式を採用した場合、書き込みアドレス管理テーブル13Tと、読み出しアドレステーブル17T、バッファメモリのポインタ領域11Bが不要となる。但し、固定長の個別セルキュー方式では、共通バッファ方式と異なり、コネクション毎に蓄積可能なセル数に制限(上限値)があるため、セル書き込み時点で蓄積セル数が上限値に達していれば、セル廃棄が発生する。
セルの廃棄は、出力セルのEFCIビットを“1”に設定するための閾値THを蓄積セル数の上限値よりも充分に低く設定し、蓄積セル数が上限値に達する前に、送信側端末装置に送出セル量を抑制させることによって回避できる。しかしながら、送信側端末と受信側端末との間に多数のノードが介在すると、セル抑制制御の応答が遅れる。
【0066】
例えば、トラフィックの増加によって各コネクションへの未使用帯域の割り当て量が減少し、ATM網内での転送レートが最低帯域に近い帯域まで低下した場合や、逆に、送信側端末が最大帯域を超えるレートでセルを送出した場合は、何れかのノードにおいて蓄積セル量が漸増し、蓄積セル数が閾値THを超えたセルキューからの読み出しセルに輻輳表示が付加される。この場合、送信側端末と受信側端末との間に多数のノードが介在すると、受信側端末で発生したRMセルが送信側端末に到着するまでの間に、セルキューが溢れ、セルが廃棄される可能性がある。セル廃棄の可能性は、閾値THを低くすることによって低減できる。また、セルキューが可変長になる共通バッファ方式を採用すれば、セル廃棄の可能性を一層低減できる。
【0067】
固定長の個別セルキューを採用した場合、例えば、各セルキューに蓄積中のパケットの先頭セルの格納位置をポインタHCPとしてキュー管理テーブル15に記憶しておけば、セル廃棄が発生した時、書き込みポインタWAPをHCPの値に戻すことによって、廃棄されたセルと同一のパケットに属した既に蓄積済みの先行セルを一括して廃棄することが可能となる。この場合、上記パケットの後続セルを(EOPセルを含めて)次々と廃棄することによって、パケット単位のセル廃棄が可能となる。
【0068】
もし、パケットの先頭セルがセルキューから読み出し済みで、上記ポインタHCPがクリアされた状態となっていた場合は、書き込みポインタWAPを読み出しポインタRAPの値に戻すことによって、蓄積セルを全て廃棄する。この場合、後続セルを次々と廃棄して、廃棄パケットのEOPセルと、その後に受信される次のパケットのセル群をセルキューに蓄積するようにすればよい。
【0069】
上述したように、バッファメモリに既に蓄積済みのセルを含めて、パケット単位でセルを廃棄することにより、ATMノードにおける輻輳を急速に解消できる。また、後続のセルが廃棄されたために転送しても無意味となる先行セルの送出を止めることによって、ATM網の下流における無用セルのトラフィックを抑制できる。
【0070】
【発明の効果】
以上の説明から明かなように、本発明によれば、各コネクションの最低帯域を保証し、且つ、伝送路の空き帯域を各コネクションの最大帯域の範囲内で有効に利用したATMセル転送が行われるため、ATMノードにおけるセルのスループットが向上し、結果的に、コネクション当たりに必要なバッファメモリ容量を低減できる。
【0071】
更に、本発明によれば、バッファメモリにおける蓄積セル量がコネクション毎に予め設定された閾値を超えた時、送信元装置からの送出セル量を抑制するための制御動作が開始されるため、バッファメモリにおける蓄積セル量の増加を抑え、セル廃棄の発生を未然に防止できる。また、本発明によれば、仮にセル廃棄が発生した場合でも、廃棄セルと同一のパケットに属した後続セルを廃棄し、可能ならば廃棄セルと同一のパケットに属した既に蓄積済みの先行セルも廃棄することによって、輻輳状態を速やかに解消し、ATM網リソースを有効に利用することが可能となる。
【図面の簡単な説明】
【図1】本発明によるATM通信装置の1実施例を示すブロック図。
【図2】ATMセルのフォーマットを示す図。
【図3】図1に示した書き込み制御装置13の動作を示すフローチャート。
【図4】図1に示したキュー管理テーブル15の1実施例を示す図。
【図5】図1に示したバッファメモリ11に形成される論理的なセルキューを説明するための図。
【図6】同一回線上に多重化される複数のコネクションに関する定義テーブルの1例を示す図。
【図7】図1に示した保証帯域テーブル18の構成の1例を示す図。
【図8】保証帯域テーブル18の他の構成例を示す図。
【図9】図1に示した共有帯域テーブル19の構成の1例を示す図。
【図10】図1に示した出力コネクション選択部200が備える空きタイムスロットへのコネクション割当て機能を概略的に示した図。
【図11】図1に示した読み出し制御装置17の動作を示すフローチャート。
【図12】出力コネクション選択部200の動作を示すフローチャート。
【図13】本発明における輻輳回避のための制御手順を示す図。
【図14】RMセルのセルフォーマットを示す図。
【符号の説明】
1A:送信側端末装置、1B:受信側端末装置、2:ATM通信装置、
10:入力処理部、11:バッファメモリ、12:出力処理部、
13:書き込み制御装置、13T:書き込みアドレス管理テーブル、
14:空きアドレスメモリ、15:キュー管理テーブル、
16:キューフラグテーブル、17:読み出し制御装置、17T:読み出しアドレス管理テーブル、18:保証帯域テーブル、19:共有帯域テーブル、
20:制御情報テーブル、200:コネクション選択部、
50:ATMユーザーセル、60:RMセル。
Claims (6)
- 複数の入力回線と複数の出力回線に接続され、上記各入力回線から受信されたセルを各セルのヘッダに含まれるコネクション識別情報によって特定される上記複数の出力回線のうちの1つに送出するATM(Asynchronous Transfer Mode)通信装置において、
上記各入力回線から受信されたセルを一時的に蓄積するためのバッファメモリと、
上記バッファメモリ内の蓄積セルが出力回線別にコネクション対応のセルキューを形成するように、上記各入力回線から受信されたセルを上記バッファメモリ内に書き込むための書き込み制御装置と、
上記バッファメモリに形成された各セルキューから、コネクション毎に予め決められた最低帯域を保証し、予め決められた最大帯域を超えない範囲でセルを読み出すための読み出し制御装置と、
蓄積セル量が予め設定された閾値を超えたセルキューからの読み出しセルに輻輳表示を付すための手段とを有し、
上記読み出し制御装置が、
上記出力回線毎に、該出力回線に多重化された複数のコネクションについて、各々の最低帯域を保証して割り当てられた一定期間内のタイムスロット情報を記憶した保証帯域テーブルと、
上記出力回線毎に、多重化された各コネクションに許容される一定期間内の空きタイムスロットの割り当て範囲を示す情報を記憶した共有帯域テーブルと、
各タイムスロットで、上記保証帯域テーブルに従ってセルを読み出すべきコネクションを特定し、上記保証帯域テーブルで指定されたコネクションのセルキューに送出すべきセルがないために空き状態となったタイムスロットと、上記保証帯域テーブルでコネクションが指定されていない空きタイムスロットでは、上記共有帯域テーブルを参照してセルを読み出すべきコネクションを決定するコネクション決定手段とを有することを特徴とするATM通信装置。 - 請求項1に記載のATM通信システムにおいて、更に、
前記出力回線毎に、多重化されたコネクション毎の蓄積セルの有無をフラグビットで表示したフラグテーブルを有し、
前記共有帯域テーブルが、前記情報として、多重化されたコネクション毎に空きタイムスロットの割り当て個数を示すフラグビット列を記憶しており、
前記コネクション決定手段が、上記フラグテーブルが示すコネクション順に配列されたフラグビット群と、上記共有帯域テーブルから抽出されたコネクション順に配列されたフラグビット群との演算結果に基づいて、セルを読み出すべきコネクションを決定することを特徴とするATM通信装置。 - 前記コネクション決定手段が、同一コネクションへの連続的な空きタイムスロット割り当てを回避するための手段を備えることを特徴とする請求項2に記載のATM通信装置。
- 前記書き込み制御装置が、前記バッファメモリへの書き込みが不可能となった受信セルと、該受信セルと同一コネクションに属した後続の受信セルを選択的に廃棄するための手段を備えたことを特徴とする請求項1〜請求項3の何れかに記載のATM通信装置。
- 前記書き込み制御装置が、前記バッファメモリへの書き込みが不可能となった受信セルと、該受信セルと同一コネクションに属した既に蓄積済みのセルと、該受信セルと同一コネクションに属した後続の受信セルを選択的に廃棄するための手段を備えたことを特徴とする請求項1〜請求項3の何れかに記載のATM通信装置。
- 前記セル廃棄手段が、前記バッファメモリへの書き込みが不可能となった受信セルと同一のパケットに属したセルを選択的に廃棄することを特徴とする請求項1〜請求項4の何れかに記載のATM通信装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000247940A JP3730846B2 (ja) | 2000-08-10 | 2000-08-10 | Atm通信装置およびatmセル転送制御方法 |
US09/733,095 US6987733B2 (en) | 2000-08-10 | 2000-12-11 | ATM communication apparatus and ATM cell forwarding control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000247940A JP3730846B2 (ja) | 2000-08-10 | 2000-08-10 | Atm通信装置およびatmセル転送制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002057670A JP2002057670A (ja) | 2002-02-22 |
JP3730846B2 true JP3730846B2 (ja) | 2006-01-05 |
Family
ID=18737937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000247940A Expired - Fee Related JP3730846B2 (ja) | 2000-08-10 | 2000-08-10 | Atm通信装置およびatmセル転送制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6987733B2 (ja) |
JP (1) | JP3730846B2 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6741562B1 (en) * | 2000-12-15 | 2004-05-25 | Tellabs San Jose, Inc. | Apparatus and methods for managing packets in a broadband data stream |
CA2448221C (en) * | 2001-06-15 | 2007-07-31 | British Telecommunications Public Limited Company | Communications network with congestion avoidance |
TW548915B (en) * | 2001-09-11 | 2003-08-21 | Macronix Int Co Ltd | Transmission convergence layer circuit of receiver for asynchronous transmission and its operation method |
US7149186B1 (en) * | 2001-12-20 | 2006-12-12 | Cisco Technology, Inc. | Apparatus and method for rate adaptation control |
JP3925234B2 (ja) * | 2002-02-18 | 2007-06-06 | ソニー株式会社 | データ通信システム、データ通信管理装置、および方法、並びにコンピュータ・プログラム |
US7668098B2 (en) * | 2003-06-19 | 2010-02-23 | Intel Corporation | Method and apparatus for improving the upstream data transfer rate for a cable modem |
US7477596B1 (en) * | 2004-08-31 | 2009-01-13 | Adtran, Inc. | Policing engine providing dynamic adjustment of peak and sustained data cell rates and efficient transfer of AAL5 cells |
EP1684164A1 (en) * | 2005-01-13 | 2006-07-26 | Thomson Licensing | Data transfer system |
JP2007208437A (ja) * | 2006-01-31 | 2007-08-16 | Fujitsu Ltd | セル化方法及び装置 |
KR100757872B1 (ko) * | 2006-02-06 | 2007-09-11 | 삼성전자주식회사 | 네트워크에서의 혼잡 발생 예고 시스템 및 방법 |
US7817558B2 (en) * | 2006-05-19 | 2010-10-19 | Cisco Technology, Inc. | Flow based flow control in an ethernet switch backplane |
KR20090019840A (ko) * | 2006-06-19 | 2009-02-25 | 가부시키가이샤 엔티티 도코모 | 무선리소스 할당방법 및 무선기지국 |
US8264957B1 (en) * | 2006-09-29 | 2012-09-11 | Cisco Technology, Inc. | Control of preemption-based beat-down effect |
US7724756B2 (en) * | 2007-12-10 | 2010-05-25 | Alcatel-Lucent | Input/output buffer controller for optimized memory utilization and prevention of packet under-run errors |
US7843919B2 (en) * | 2008-03-20 | 2010-11-30 | International Business Machines Corporation | Ethernet virtualization using a network packet alteration |
KR20120068147A (ko) * | 2010-12-17 | 2012-06-27 | 삼성전자주식회사 | 광대역 무선 접속 시스템에서 버려진 패킷을 전달하기 위한 장치 및 방법 |
US9130885B1 (en) | 2012-09-11 | 2015-09-08 | Mellanox Technologies Ltd. | End-to-end cache for network elements |
US9325641B2 (en) * | 2014-03-13 | 2016-04-26 | Mellanox Technologies Ltd. | Buffering schemes for communication over long haul links |
US9755978B1 (en) | 2014-05-12 | 2017-09-05 | Google Inc. | Method and system for enforcing multiple rate limits with limited on-chip buffering |
US9762502B1 (en) * | 2014-05-12 | 2017-09-12 | Google Inc. | Method and system for validating rate-limiter determination made by untrusted software |
US10469404B1 (en) | 2014-05-12 | 2019-11-05 | Google Llc | Network multi-level rate limiter |
US9584429B2 (en) | 2014-07-21 | 2017-02-28 | Mellanox Technologies Ltd. | Credit based flow control for long-haul links |
US9807024B2 (en) * | 2015-06-04 | 2017-10-31 | Mellanox Technologies, Ltd. | Management of data transmission limits for congestion control |
US10009277B2 (en) | 2015-08-04 | 2018-06-26 | Mellanox Technologies Tlv Ltd. | Backward congestion notification in layer-3 networks |
US10237376B2 (en) | 2015-09-29 | 2019-03-19 | Mellanox Technologies, Ltd. | Hardware-based congestion control for TCP traffic |
US10951549B2 (en) | 2019-03-07 | 2021-03-16 | Mellanox Technologies Tlv Ltd. | Reusing switch ports for external buffer network |
US11558316B2 (en) | 2021-02-15 | 2023-01-17 | Mellanox Technologies, Ltd. | Zero-copy buffering of traffic of long-haul links |
US11973696B2 (en) | 2022-01-31 | 2024-04-30 | Mellanox Technologies, Ltd. | Allocation of shared reserve memory to queues in a network device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5365519A (en) * | 1991-03-05 | 1994-11-15 | Hitachi, Ltd. | ATM switch1ng system connectable to I/O links having different transmission rates |
US5396460A (en) * | 1992-05-15 | 1995-03-07 | Nec Corporation | FIFO memory in which number of bits subject to each data read/write operation is changeable |
JPH08288965A (ja) * | 1995-04-18 | 1996-11-01 | Hitachi Ltd | スイッチングシステム |
US6141323A (en) * | 1996-06-03 | 2000-10-31 | Whittaker Corporation | Closed loop congestion control using a queue measurement system |
GB9618137D0 (en) * | 1996-08-30 | 1996-10-09 | Sgs Thomson Microelectronics | Improvements in or relating to an ATM switch |
JP2865139B2 (ja) * | 1997-04-18 | 1999-03-08 | 日本電気株式会社 | Atmセルバッファ回路及びatm交換機における優先順位任意割付方法 |
JP2978844B2 (ja) * | 1997-07-01 | 1999-11-15 | 日本電気株式会社 | バックプレッシャ型atmスイッチ |
JP3220112B2 (ja) * | 1999-05-12 | 2001-10-22 | 日本電気通信システム株式会社 | Atm交換機の輻輳制御方式 |
-
2000
- 2000-08-10 JP JP2000247940A patent/JP3730846B2/ja not_active Expired - Fee Related
- 2000-12-11 US US09/733,095 patent/US6987733B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002057670A (ja) | 2002-02-22 |
US6987733B2 (en) | 2006-01-17 |
US20040202169A1 (en) | 2004-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3730846B2 (ja) | Atm通信装置およびatmセル転送制御方法 | |
JP3733784B2 (ja) | パケット中継装置 | |
JP3354689B2 (ja) | Atm交換機、交換機及びそのスイッチングパス設定方法 | |
US5519689A (en) | Traffic control apparatus and method of user-network interface of asynchronous transfer mode | |
US6512745B1 (en) | Packet switching network, packet switching equipment, and network management equipment | |
EP0673138B1 (en) | Connection admission control method for ATM network | |
US5392280A (en) | Data transmission system and scheduling protocol for connection-oriented packet or cell switching networks | |
US5812527A (en) | Simplified calculation of cell transmission rates in a cell based netwook | |
US5953318A (en) | Distributed telecommunications switching system and method | |
WO2000076148A1 (en) | Method for allocating bandwidth to real-time variable bit rate (rt-vbr) traffic | |
JP3608939B2 (ja) | Mbeaを利用したatmネットワークのユーザトラフィック制御装置 | |
EP0884923B1 (en) | Packet switching network, packet switching equipment, and network management equipment | |
JP4135007B2 (ja) | Atmセル転送装置 | |
JP3431484B2 (ja) | パケット送出装置及びパケット送出方法 | |
JP3227133B2 (ja) | Atm交換機 | |
US20030095503A1 (en) | Traffic control apparatus and method for UBR service in ATM exchanges | |
JP3848962B2 (ja) | パケット交換機およびセル転送制御方法 | |
KR100482687B1 (ko) | 에이티엠 스위치에서 유비알 서비스에 대한 폭주 제어장치 및 방법 | |
JPH1198142A (ja) | Abr通信制御方法及びabr通信制御装置 | |
JP3833664B2 (ja) | セル交換機におけるフィードバック制御装置及びセルスケジューリング装置 | |
JP3546814B2 (ja) | Atm装置およびatm通信網 | |
JP3632655B2 (ja) | Atm交換装置 | |
JP3849635B2 (ja) | パケット転送装置 | |
JPH0795212A (ja) | Atm交換システムにおける輻輳制御方式 | |
Al-Hammadi | Congestion avoidance for ATM networks |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051007 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |