JP3409966B2 - パケット交換機およびパケット転送制御方法 - Google Patents
パケット交換機およびパケット転送制御方法Info
- Publication number
- JP3409966B2 JP3409966B2 JP16143096A JP16143096A JP3409966B2 JP 3409966 B2 JP3409966 B2 JP 3409966B2 JP 16143096 A JP16143096 A JP 16143096A JP 16143096 A JP16143096 A JP 16143096A JP 3409966 B2 JP3409966 B2 JP 3409966B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- connection
- cell
- buffer
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L12/5602—Bandwidth control in ATM Networks, e.g. leaky bucket
Description
【０００１】
【発明の属する技術分野】本発明はパケット交換機およ
び固定長パケット転送制御方法に関し、更に詳しくは、
輻輳制御機能を備えた非同期転送方式（ＡＴＭ：Asynch
ronous TransferMode）のパケット交換機、およびＡＴ
Ｍネットワークにおけるセル転送制御方法に関する。
び固定長パケット転送制御方法に関し、更に詳しくは、
輻輳制御機能を備えた非同期転送方式（ＡＴＭ：Asynch
ronous TransferMode）のパケット交換機、およびＡＴ
Ｍネットワークにおけるセル転送制御方法に関する。
【０００２】
【従来の技術】ＡＴＭネットワークにおける固定長パケ
ット（以下、「セル」と呼ぶ）の転送に関しては、例え
ば、「Data Commu-nication Using ATM :Architecture,
Protocols, and Resource Management」 IEEE Communic
ation Maggin August 1994、p24-31や、「SVC Signaling
: Calling All Nodes」 DATA COMMUNICATIONS JUNE 19
95、p123-128、等に記載されている。非同期転送方式の
ネットワークでは、発呼時のシグナリング処理によっ
て、ユーザセルの転送経路となる送信元装置（発端末）
から交換機（スイッチ）を経由した受信先装置（着端
末）までの通信路に沿って呼（コネクション）を設定
し、各ユーザセルのヘッダ部に付されたコネクション識
別情報に基づいてセルの転送を制御する。
ット（以下、「セル」と呼ぶ）の転送に関しては、例え
ば、「Data Commu-nication Using ATM :Architecture,
Protocols, and Resource Management」 IEEE Communic
ation Maggin August 1994、p24-31や、「SVC Signaling
: Calling All Nodes」 DATA COMMUNICATIONS JUNE 19
95、p123-128、等に記載されている。非同期転送方式の
ネットワークでは、発呼時のシグナリング処理によっ
て、ユーザセルの転送経路となる送信元装置（発端末）
から交換機（スイッチ）を経由した受信先装置（着端
末）までの通信路に沿って呼（コネクション）を設定
し、各ユーザセルのヘッダ部に付されたコネクション識
別情報に基づいてセルの転送を制御する。
【０００３】呼設定手順については、例えば、ITU-T 標
準 Q.2931に記載されており、呼設定手順を実行するこ
とにより、送信元装置、経路上の各ノード装置（スイッ
チ）、受信先装置にコネクション情報が設定される。上
記コネクション情報には、送信元−スイッチ間、スイッ
チ−スイッチ間、スイッチ−受信先間の各リンク上で呼
を識別するための識別子や、スイッチ内でのセル転送の
優先度を示すトラヒッククラス等が含まれる。上記コネ
クション（呼）を識別するための識別子は、ＶＰＩ(Vir
tual Pass Identifier)およびＶＣＩ(Virtual Connecti
on Identifier)と呼ばれ、各セルのヘッダ部にアドレス
情報として設定される。
準 Q.2931に記載されており、呼設定手順を実行するこ
とにより、送信元装置、経路上の各ノード装置（スイッ
チ）、受信先装置にコネクション情報が設定される。上
記コネクション情報には、送信元−スイッチ間、スイッ
チ−スイッチ間、スイッチ−受信先間の各リンク上で呼
を識別するための識別子や、スイッチ内でのセル転送の
優先度を示すトラヒッククラス等が含まれる。上記コネ
クション（呼）を識別するための識別子は、ＶＰＩ(Vir
tual Pass Identifier)およびＶＣＩ(Virtual Connecti
on Identifier)と呼ばれ、各セルのヘッダ部にアドレス
情報として設定される。
【０００４】各スイッチでは、伝送路から受信した各入
力セルのＶＰＩ、ＶＣＩに基づいてスイッチイング処理
に必要なコネクション情報を検索する。上記コネクショ
ン情報としては、例えば、内部ルーチング情報（出力ポ
ート番号）、出力セルに付すべき識別子（出力ＶＰＩ／
ＶＣＩ）、スイッチ内でのセル優先度を示すトラヒック
クラス等が含まれる。なお、セル優先度を示すトラヒッ
ククラスに関しては、例えば、「MultimediaTraffic Ma
nagement Principles for Guaranteed ATM Network Per
formance」IEEE JOURNAL ON SELECTED AREAS IN COMMUN
ICATIONS VOL.8、NO 3 APRIL 1990 p437-446 や、「Tra
ffic Management for B-ISDN Services」 IEEE Networ
k、September 1992、p10-19に記載されている。
力セルのＶＰＩ、ＶＣＩに基づいてスイッチイング処理
に必要なコネクション情報を検索する。上記コネクショ
ン情報としては、例えば、内部ルーチング情報（出力ポ
ート番号）、出力セルに付すべき識別子（出力ＶＰＩ／
ＶＣＩ）、スイッチ内でのセル優先度を示すトラヒック
クラス等が含まれる。なお、セル優先度を示すトラヒッ
ククラスに関しては、例えば、「MultimediaTraffic Ma
nagement Principles for Guaranteed ATM Network Per
formance」IEEE JOURNAL ON SELECTED AREAS IN COMMUN
ICATIONS VOL.8、NO 3 APRIL 1990 p437-446 や、「Tra
ffic Management for B-ISDN Services」 IEEE Networ
k、September 1992、p10-19に記載されている。
【０００５】セル優先度を示すトラヒッククラスとして
は、ＣＢＲ（Constant Bit Rate）とＶＢＲ（Variable
Bit Rate)の２つのトラヒッククラスがある。ＣＢＲ
は、呼設定時に網と端末との間で所定のセル転送レート
を契約をしておき、網側が上記転送レートでのセル転送
を保証するトラヒッククラスであり、ＶＢＲは、端末と
の間で契約した転送レートについて、或る程度の統計的
揺らぎの発生を許容するトラヒッククラスである。この
ように網と端末との間で予め契約を結んでトラヒック制
御を行う方式は「Preventive Control」と呼ばれてい
る。呼設定時に網と端末との間で転送レートに関する特
別な契約を結ぶことなく、上述したＣＢＲ、ＶＢＲで他
端末に割り当てられた帯域の残り帯域を利用して送信す
るトラヒックとして、「Best Effor Control」と呼ばれ
るトラヒッククラス群がある。転送レート契約を結ばな
い理由の１つは、バーストトラヒックを出力する端末に
とっては、トラヒックの特性を呼設定時に予測すること
が困難なためである。これらのBest Effor Controlのト
ラヒック群には、網がセルの転送に関して何んら保証し
ないＵＢＲ(Unspecified Bit Rate)トラヒッククラス
と、網と端末との間で輻輳時にフィードバック制御を行
なうことによって、セル損失が発生しないよう保証する
ＡＢＲ(Available Bit Rate)トラヒッククラスとがあ
る。なお、ＡＢＲトラヒッククラスに関しては、例えば
「The Rate-Based Flow Control Framework for the Av
ailable Bit Rate ATM Service」 IEEE Network March/
April 1995、 p25-39に記載されている。
は、ＣＢＲ（Constant Bit Rate）とＶＢＲ（Variable
Bit Rate)の２つのトラヒッククラスがある。ＣＢＲ
は、呼設定時に網と端末との間で所定のセル転送レート
を契約をしておき、網側が上記転送レートでのセル転送
を保証するトラヒッククラスであり、ＶＢＲは、端末と
の間で契約した転送レートについて、或る程度の統計的
揺らぎの発生を許容するトラヒッククラスである。この
ように網と端末との間で予め契約を結んでトラヒック制
御を行う方式は「Preventive Control」と呼ばれてい
る。呼設定時に網と端末との間で転送レートに関する特
別な契約を結ぶことなく、上述したＣＢＲ、ＶＢＲで他
端末に割り当てられた帯域の残り帯域を利用して送信す
るトラヒックとして、「Best Effor Control」と呼ばれ
るトラヒッククラス群がある。転送レート契約を結ばな
い理由の１つは、バーストトラヒックを出力する端末に
とっては、トラヒックの特性を呼設定時に予測すること
が困難なためである。これらのBest Effor Controlのト
ラヒック群には、網がセルの転送に関して何んら保証し
ないＵＢＲ(Unspecified Bit Rate)トラヒッククラス
と、網と端末との間で輻輳時にフィードバック制御を行
なうことによって、セル損失が発生しないよう保証する
ＡＢＲ(Available Bit Rate)トラヒッククラスとがあ
る。なお、ＡＢＲトラヒッククラスに関しては、例えば
「The Rate-Based Flow Control Framework for the Av
ailable Bit Rate ATM Service」 IEEE Network March/
April 1995、 p25-39に記載されている。
【０００６】トラヒッククラスに応じた転送制御を行う
スイッチの構成については、例えば、特開平6-197128号
公報(従来技術１)において、各出力ポート毎にＣＢＲ
用、ＶＢＲ用の２つ出力バッファを設け、各出力ポート
対応に上記２つのバッファの空／塞状態を示すテーブル
情報を記憶しておき、このテーブル情報を参照すること
によって、入力バッファ制御ユニットが、各出力ポート
宛のセルの蓄積用バッファを決定するようにしたパケッ
ト交換機が記載されている。この場合、ＣＢＲ用バッフ
ァに蓄積されたセルの出力優先度をＶＢＲ用バッファの
セル出力よりも高くすることにより、通信遅延に厳しい
制約をもつＣＢＲトラヒックのセル群について、スイッ
チ内での通信遅延時間を一定値以内に抑えることができ
る。
スイッチの構成については、例えば、特開平6-197128号
公報(従来技術１)において、各出力ポート毎にＣＢＲ
用、ＶＢＲ用の２つ出力バッファを設け、各出力ポート
対応に上記２つのバッファの空／塞状態を示すテーブル
情報を記憶しておき、このテーブル情報を参照すること
によって、入力バッファ制御ユニットが、各出力ポート
宛のセルの蓄積用バッファを決定するようにしたパケッ
ト交換機が記載されている。この場合、ＣＢＲ用バッフ
ァに蓄積されたセルの出力優先度をＶＢＲ用バッファの
セル出力よりも高くすることにより、通信遅延に厳しい
制約をもつＣＢＲトラヒックのセル群について、スイッ
チ内での通信遅延時間を一定値以内に抑えることができ
る。
【０００７】また、例えば、ＣＢＲ用バッファに空きが
ない場合に、ＶＢＲ用バッファに空きがあればＶＢＲ用
バッファにセルを蓄積することにより、スイッチ内で帯
域の有効活用を図ることができる。なお、ＡＢＲ、ＵＢ
Ｒトラヒッククラスをサポートする場合には、上記ＣＢ
Ｒ、ＶＢＲのトラヒッククラスに加えて、更に他のトラ
ヒッククラス対応の出力バッファを追加すればよい。
ない場合に、ＶＢＲ用バッファに空きがあればＶＢＲ用
バッファにセルを蓄積することにより、スイッチ内で帯
域の有効活用を図ることができる。なお、ＡＢＲ、ＵＢ
Ｒトラヒッククラスをサポートする場合には、上記ＣＢ
Ｒ、ＶＢＲのトラヒッククラスに加えて、更に他のトラ
ヒッククラス対応の出力バッファを追加すればよい。
【０００８】電子情報通信学会96年度全国大会B-598
「５クラスの遅延優先制御機能を有する622Mbps 8×8 A
TMスイッチLSIの開発」（従来技術２）では、CBR,VBRの
各トラヒッククラスに対して、同一のトラヒッククラス
内のコネクション毎のセル数カウンタ情報とコネクショ
ン毎の閾値情報とをスイッチ内に記憶しておき、セル数
カウンタの値が閾値を超えた場合にセル廃棄を行う技術
が示されている。また、例えば電子情報通信学会96年度
全国大会B-765「カウンタ制御による選択的セル廃棄方
式」（従来技術３）には、上位プロトコルパケット（複
数セルからなる上位プロトコルが扱う情報単位）の区切
りを認識し、輻輳が発生した場合、パケット単位でセル
の選択的連続廃棄を行うパケットレベル廃棄と呼ばれる
技術が記載されている。なお、ATMセルを扱うスイッチ
ングシステムの構成としては、例えば特開平４ー２７６
９４３号公報（従来技術４）に、各出力ポート毎に物理
的に独立したバッファを設ける代わりに、複数の出力ポ
ートに対して共通のセル蓄積用バッファを設けた構成が
示されている。
「５クラスの遅延優先制御機能を有する622Mbps 8×8 A
TMスイッチLSIの開発」（従来技術２）では、CBR,VBRの
各トラヒッククラスに対して、同一のトラヒッククラス
内のコネクション毎のセル数カウンタ情報とコネクショ
ン毎の閾値情報とをスイッチ内に記憶しておき、セル数
カウンタの値が閾値を超えた場合にセル廃棄を行う技術
が示されている。また、例えば電子情報通信学会96年度
全国大会B-765「カウンタ制御による選択的セル廃棄方
式」（従来技術３）には、上位プロトコルパケット（複
数セルからなる上位プロトコルが扱う情報単位）の区切
りを認識し、輻輳が発生した場合、パケット単位でセル
の選択的連続廃棄を行うパケットレベル廃棄と呼ばれる
技術が記載されている。なお、ATMセルを扱うスイッチ
ングシステムの構成としては、例えば特開平４ー２７６
９４３号公報（従来技術４）に、各出力ポート毎に物理
的に独立したバッファを設ける代わりに、複数の出力ポ
ートに対して共通のセル蓄積用バッファを設けた構成が
示されている。
【０００９】
【発明が解決しようとする課題】上述したように、非同
期通信においては、既に幾つかのトラヒッククラスが提
案されているが、これらのトラヒッククラスの使い分け
以外に、各トラヒッククラス内で更に特性を細分化した
形でセルの転送を制御することが望まれる。しかしなが
ら、従来は、例えば ＵＢＲのようにセル転送に特別な
保証を与えないトラヒッククラスについては、網が輻輳
状態に陥った時、これらのトラヒッククラスに属する通
信の品質を制御するための手段がなかった。また、従来
技術２では、同一のトラヒッククラス内でさらに細かく
コネクション毎の閾値に基づいてセルを廃棄するか否か
を決定する技術が示されているが、セルバッファを単純
に閾値によって分割した場合、セルバッファが未だ輻輳
状態となっていない時でも、閾値を超えたセルが廃棄さ
れてしまい、セルバッファ全体としての使用効率が低下
するという問題があった。
期通信においては、既に幾つかのトラヒッククラスが提
案されているが、これらのトラヒッククラスの使い分け
以外に、各トラヒッククラス内で更に特性を細分化した
形でセルの転送を制御することが望まれる。しかしなが
ら、従来は、例えば ＵＢＲのようにセル転送に特別な
保証を与えないトラヒッククラスについては、網が輻輳
状態に陥った時、これらのトラヒッククラスに属する通
信の品質を制御するための手段がなかった。また、従来
技術２では、同一のトラヒッククラス内でさらに細かく
コネクション毎の閾値に基づいてセルを廃棄するか否か
を決定する技術が示されているが、セルバッファを単純
に閾値によって分割した場合、セルバッファが未だ輻輳
状態となっていない時でも、閾値を超えたセルが廃棄さ
れてしまい、セルバッファ全体としての使用効率が低下
するという問題があった。
【００１０】本発明の目的は、呼設定時に網と端末との
間で転送レートについての契約をしない Best Effor Co
ntrol トラヒッククラス群について、セルバッファ全体
の使用効率を低下させることなく、通信品質を制御でき
るようにしたパケット処理装置、およびセル転送制御方
法を提供することにある。本発明の他の目的は、呼設定
時に端末装置からの帯域予約が困難なトラヒッククラス
群について、輻輳発生時に選択的なセル廃棄制御が可能
なＡＴＭ交換機等のノード装置、およびＡＴＭセル転送
制御方法を提供することにある。
間で転送レートについての契約をしない Best Effor Co
ntrol トラヒッククラス群について、セルバッファ全体
の使用効率を低下させることなく、通信品質を制御でき
るようにしたパケット処理装置、およびセル転送制御方
法を提供することにある。本発明の他の目的は、呼設定
時に端末装置からの帯域予約が困難なトラヒッククラス
群について、輻輳発生時に選択的なセル廃棄制御が可能
なＡＴＭ交換機等のノード装置、およびＡＴＭセル転送
制御方法を提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明のセル転送制御方法では、帯域予約をしない
特定のトラヒッククラスに属したコネクションの設定時
に、ＡＴＭ（非同期転送モード）ネットワーク内の何れ
かのノード装置に、上記コネクションの識別子と対応し
て、発側装置または網管理装置から申告されたセル廃棄
に関する優先度を示す情報を記憶しておき、上記コネク
ションの方路上で輻輳が発生し、ノード内の出力待ちセ
ルを保持しているセルバッファにセルが滞ってきた時、
上記ノード装置が、上記セルバッファの状態と上記優先
度との関係によって決まる所定の廃棄条件に従って、上
記特定のトラヒッククラスに属するセルに選択的に廃棄
処理を施すようにしたことを特徴とする。
に、本発明のセル転送制御方法では、帯域予約をしない
特定のトラヒッククラスに属したコネクションの設定時
に、ＡＴＭ（非同期転送モード）ネットワーク内の何れ
かのノード装置に、上記コネクションの識別子と対応し
て、発側装置または網管理装置から申告されたセル廃棄
に関する優先度を示す情報を記憶しておき、上記コネク
ションの方路上で輻輳が発生し、ノード内の出力待ちセ
ルを保持しているセルバッファにセルが滞ってきた時、
上記ノード装置が、上記セルバッファの状態と上記優先
度との関係によって決まる所定の廃棄条件に従って、上
記特定のトラヒッククラスに属するセルに選択的に廃棄
処理を施すようにしたことを特徴とする。
【００１２】更に詳述すると、上記ノード装置は、例え
ば、上記セルバッファ内に滞留しているセルのセル数を
コネクション毎にカウントしたコネクション毎カウンタ
値を常時更新維持し、上記優先度と上記コネクション毎
カウンタ値とによって決まる所定の廃棄条件に従って、
上記特定トラヒッククラスに属した各セルを廃棄するか
否かを決定する。また、上記ノード装置は、セルバッフ
ァに滞留しているセルの全セル数をカウントしたセルバ
ッファカウンタ値を常時更新維持し、上記セルバッファ
全体の輻輳判定を行なうセルバッファ閾値と上記全セル
数との関係に従って、上記セルバッファ輻輳時にのみ上
記所定の廃棄条件に重み付けを加え、上記重み付けを加
えた廃棄条件に従って、上記特定のトラヒッククラスに
属するセルに選択的に廃棄処理を施す。この場合、上記
特定トラヒッククラスの各セルについて、当該セルのデ
ータ部に含まれるデータブロックが先行セルのデータ部
と同一の送信メッセージから分割されたものか、新たな
送信メッセージから分割されたものかを判定し、廃棄条
件に該当したセルについて、送信メッセージを単位とし
た廃棄処理を施すようにするとよい。メッセージ単位で
のセル廃棄は、例えば、上記輻輳の状態と優先度との関
係で決まる所定の廃棄条件に合致したセルについて廃棄
処理を開始し、輻輳状態の変化によって廃棄条件から外
れた場合でも、既廃棄セルのデータ部と同一送信メッセ
ージの一部を含む後続のセルについては、廃棄処理を継
続させる。メッセージ単位でのセル廃棄の変形として、
例えば、廃棄条件に合致したセルのうち、既送出セルの
データ部と同一送信メッセージのデータブロックを含む
セルについては廃棄対象から外し、後続する新たなメッ
セージの先頭データブロックを含むセルから廃棄処理を
開始するようにしてもよい。
ば、上記セルバッファ内に滞留しているセルのセル数を
コネクション毎にカウントしたコネクション毎カウンタ
値を常時更新維持し、上記優先度と上記コネクション毎
カウンタ値とによって決まる所定の廃棄条件に従って、
上記特定トラヒッククラスに属した各セルを廃棄するか
否かを決定する。また、上記ノード装置は、セルバッフ
ァに滞留しているセルの全セル数をカウントしたセルバ
ッファカウンタ値を常時更新維持し、上記セルバッファ
全体の輻輳判定を行なうセルバッファ閾値と上記全セル
数との関係に従って、上記セルバッファ輻輳時にのみ上
記所定の廃棄条件に重み付けを加え、上記重み付けを加
えた廃棄条件に従って、上記特定のトラヒッククラスに
属するセルに選択的に廃棄処理を施す。この場合、上記
特定トラヒッククラスの各セルについて、当該セルのデ
ータ部に含まれるデータブロックが先行セルのデータ部
と同一の送信メッセージから分割されたものか、新たな
送信メッセージから分割されたものかを判定し、廃棄条
件に該当したセルについて、送信メッセージを単位とし
た廃棄処理を施すようにするとよい。メッセージ単位で
のセル廃棄は、例えば、上記輻輳の状態と優先度との関
係で決まる所定の廃棄条件に合致したセルについて廃棄
処理を開始し、輻輳状態の変化によって廃棄条件から外
れた場合でも、既廃棄セルのデータ部と同一送信メッセ
ージの一部を含む後続のセルについては、廃棄処理を継
続させる。メッセージ単位でのセル廃棄の変形として、
例えば、廃棄条件に合致したセルのうち、既送出セルの
データ部と同一送信メッセージのデータブロックを含む
セルについては廃棄対象から外し、後続する新たなメッ
セージの先頭データブロックを含むセルから廃棄処理を
開始するようにしてもよい。
【００１３】また、本発明は、複数の入力回線と複数の
出力回線とに接続され、各入力回線から入力された固定
長パケット（セル）をセルヘッダ情報によって決まる何
れかの出力回線に転送するパケット交換機において、帯
域予約をしない特定のトラヒッククラスに属したコネク
ションの設定時に、上記コネクションの識別子と対応し
て、発呼装置又は網管理装置から申告されたセル廃棄に
関する優先度を示すサブクラス情報を記憶するための手
段と、上記各出力ポート対応に輻輳状態を検出するため
の手段と、上記各入力ポートからの入力される上記特定
のトラヒッククラスに属するセルについて、転送先とな
る出力ポートにおける輻輳状態と上記サブクラス情報と
の関係によって決まる所定の廃棄条件に従って選択的に
廃棄処理を施すための手段とを備えたことを特徴とす
る。
出力回線とに接続され、各入力回線から入力された固定
長パケット（セル）をセルヘッダ情報によって決まる何
れかの出力回線に転送するパケット交換機において、帯
域予約をしない特定のトラヒッククラスに属したコネク
ションの設定時に、上記コネクションの識別子と対応し
て、発呼装置又は網管理装置から申告されたセル廃棄に
関する優先度を示すサブクラス情報を記憶するための手
段と、上記各出力ポート対応に輻輳状態を検出するため
の手段と、上記各入力ポートからの入力される上記特定
のトラヒッククラスに属するセルについて、転送先とな
る出力ポートにおける輻輳状態と上記サブクラス情報と
の関係によって決まる所定の廃棄条件に従って選択的に
廃棄処理を施すための手段とを備えたことを特徴とす
る。
【００１４】更に詳述すると、本発明のパケット交換機
は、複数の入力ポートと複数の出力ポートとを有し、各
入力ポートから入力された固定長パケット（セル）をセ
ルヘッダ情報によって決まる何れかの出力ポートに転送
するスイッチ手段と、各入力ポートと入力回線との間に
接続された入力回線インターフェイスと、各出力ポート
と出力回線との間に接続された出力回線インターフェイ
スと、上記スイッチ手段と各入力回線インターフェイス
に接続され、上記スイッチ手段との間で呼制御セルを送
受信し、上記各入力インターフェイスにヘッダ書替え情
報を含む制御情報を送信する呼制御装置と、上記各出力
ポート毎およびコネクション毎の出力セルの輻輳状態を
検出し、輻輳状態情報として上記各入力インターフェイ
スに通知する輻輳監視手段とからなり、上記呼制御装置
が、帯域予約をしない特定のトラヒッククラスに属した
コネクションの設定時に、上記コネクション設定の要求
元となった発呼装置を収容している入力インターフェイ
スに対して、上記コネクションの識別情報と上記発呼装
置からの制御メッセージによって申告されたトラヒック
クラス情報およびセル廃棄に関する優先度を示すサブク
ラス情報を含む制御情報を通知するための手段を有し、
上記各入力インターフェイスが、コネクション設定後に
各入力回線から受信した上記特定のトラヒッククラスに
属するユーザセルについて、上記輻輳状態情報から判明
する上記ユーザセルの転送先出力ポートにおける輻輳状
態とコネクション毎の輻輳状態と上記呼制御装置から通
知されたセル廃棄に関する優先度との関係によって決ま
る所定の廃棄条件に従って選択的にセル廃棄するための
セル廃棄制御手段を備えたことを特徴とする。上記各入
力回線インターフェイスは、例えば、各入力回線からの
入力セルのヘッダ情報を書き替えるためのヘッダ変換手
段と、ヘッダ変換された一時的に蓄積するための入力バ
ッファ手段とを有し、上記セル廃棄制御手段は、上記入
力バッファ手段への特定トラヒックの入力セル蓄積を上
記廃棄条件に従って選択的に行う。
は、複数の入力ポートと複数の出力ポートとを有し、各
入力ポートから入力された固定長パケット（セル）をセ
ルヘッダ情報によって決まる何れかの出力ポートに転送
するスイッチ手段と、各入力ポートと入力回線との間に
接続された入力回線インターフェイスと、各出力ポート
と出力回線との間に接続された出力回線インターフェイ
スと、上記スイッチ手段と各入力回線インターフェイス
に接続され、上記スイッチ手段との間で呼制御セルを送
受信し、上記各入力インターフェイスにヘッダ書替え情
報を含む制御情報を送信する呼制御装置と、上記各出力
ポート毎およびコネクション毎の出力セルの輻輳状態を
検出し、輻輳状態情報として上記各入力インターフェイ
スに通知する輻輳監視手段とからなり、上記呼制御装置
が、帯域予約をしない特定のトラヒッククラスに属した
コネクションの設定時に、上記コネクション設定の要求
元となった発呼装置を収容している入力インターフェイ
スに対して、上記コネクションの識別情報と上記発呼装
置からの制御メッセージによって申告されたトラヒック
クラス情報およびセル廃棄に関する優先度を示すサブク
ラス情報を含む制御情報を通知するための手段を有し、
上記各入力インターフェイスが、コネクション設定後に
各入力回線から受信した上記特定のトラヒッククラスに
属するユーザセルについて、上記輻輳状態情報から判明
する上記ユーザセルの転送先出力ポートにおける輻輳状
態とコネクション毎の輻輳状態と上記呼制御装置から通
知されたセル廃棄に関する優先度との関係によって決ま
る所定の廃棄条件に従って選択的にセル廃棄するための
セル廃棄制御手段を備えたことを特徴とする。上記各入
力回線インターフェイスは、例えば、各入力回線からの
入力セルのヘッダ情報を書き替えるためのヘッダ変換手
段と、ヘッダ変換された一時的に蓄積するための入力バ
ッファ手段とを有し、上記セル廃棄制御手段は、上記入
力バッファ手段への特定トラヒックの入力セル蓄積を上
記廃棄条件に従って選択的に行う。
【００１５】また、上記スイッチ手段は、各出力ポート
と対応した出力バッファ手段と、各入力回線インターフ
ェイスでヘッダ変換された各ユーザセルをヘッダ情報に
よって特定される何れかの出力バッファ手段に振り分け
るための手段とからなり、上記輻輳監視手段は、各出力
バッファ手段におけるユーザセルの蓄積状況から前記出
力セルの輻輳状態を検出する。なお、上記スイッチ手段
が、各出力ポート毎に複数の出力バッファ手段を備え、
該出力バッファ手段のうちの１つを、転送レートを保証
したＣＢＲトラヒッククラスのセル用に割り当てるよう
になっていてもよい。また、上記スイッチ手段内の出力
バッファ手段は、複数の出力ポートからのセルを共通に
保持し、上記輻輳監視手段も複数の出力ポート対応の上
記出力バッファ手段の空きバッファ容量を監視するよう
に構成されていてもよい。また、上記スイッチ手段内の
出力バッファ手段を共通化して構成した場合、上記セル
廃棄制御手段と上記入力バッファ手段を上記各入力回線
インターフェイスではなく、上記スイッチ手段内に構成
してもよい。
と対応した出力バッファ手段と、各入力回線インターフ
ェイスでヘッダ変換された各ユーザセルをヘッダ情報に
よって特定される何れかの出力バッファ手段に振り分け
るための手段とからなり、上記輻輳監視手段は、各出力
バッファ手段におけるユーザセルの蓄積状況から前記出
力セルの輻輳状態を検出する。なお、上記スイッチ手段
が、各出力ポート毎に複数の出力バッファ手段を備え、
該出力バッファ手段のうちの１つを、転送レートを保証
したＣＢＲトラヒッククラスのセル用に割り当てるよう
になっていてもよい。また、上記スイッチ手段内の出力
バッファ手段は、複数の出力ポートからのセルを共通に
保持し、上記輻輳監視手段も複数の出力ポート対応の上
記出力バッファ手段の空きバッファ容量を監視するよう
に構成されていてもよい。また、上記スイッチ手段内の
出力バッファ手段を共通化して構成した場合、上記セル
廃棄制御手段と上記入力バッファ手段を上記各入力回線
インターフェイスではなく、上記スイッチ手段内に構成
してもよい。
【００１６】本発明の構成によれば、前述した Best Ef
for Control トラヒッククラス群のように、帯域予約を
しないトラヒッククラスに対して、サブクラスとしてセ
ル廃棄に関する優先度情報を定義しておき、呼設定時
に、発端末が、上記優先度を網に通知し、Best Effor C
ontrolトラヒッククラスで輻輳状態が発生した場合に、
同一トラヒッククラス内のセルであっても、サブクラス
で指定した優先度情報に従って、優先順位の最も低いコ
ネクションのセルから廃棄され、優先度の高いコネクシ
ョンのセルは廃棄対象から除外できるようになってい
る。また、セル廃棄したにも拘わらず、輻輳の程度が進
むと、次に優先順位の高いコネクションのセルに対して
セル廃棄が起こり、輻輳が回復するに従って、優先順位
の高いコネクションのセルから順に廃棄処理が中止され
るようになっている。これによって、Best Effor Contr
ol トラヒッククラス群のうちでも、優先度の高いコネ
クションについて通信品質を保証することが可能とな
る。
for Control トラヒッククラス群のように、帯域予約を
しないトラヒッククラスに対して、サブクラスとしてセ
ル廃棄に関する優先度情報を定義しておき、呼設定時
に、発端末が、上記優先度を網に通知し、Best Effor C
ontrolトラヒッククラスで輻輳状態が発生した場合に、
同一トラヒッククラス内のセルであっても、サブクラス
で指定した優先度情報に従って、優先順位の最も低いコ
ネクションのセルから廃棄され、優先度の高いコネクシ
ョンのセルは廃棄対象から除外できるようになってい
る。また、セル廃棄したにも拘わらず、輻輳の程度が進
むと、次に優先順位の高いコネクションのセルに対して
セル廃棄が起こり、輻輳が回復するに従って、優先順位
の高いコネクションのセルから順に廃棄処理が中止され
るようになっている。これによって、Best Effor Contr
ol トラヒッククラス群のうちでも、優先度の高いコネ
クションについて通信品質を保証することが可能とな
る。
【００１７】
【発明の実施の形態】本発明の第１の実施例として、出
力ポート毎にＦＩＦＯ出力バッファを備え、ＣＢＲを優
先トラヒックとしてセル転送制御を行うようにしたＡＴ
Ｍ交換機について説明する。図１は、Ｎ本の入力回線と
Ｎ本の出力回線に接続された本発明によるＡＴＭ交換機
（スイッチ）１００の構成を示す。なお、ここでは、説
明の都合上、上記交換機には、Ａ、Ｂ、２つの端末装置
１６２と１６４が入出力回線（加入者線）を介して収容
された網構成を示しているが、上記入出力回線の１部
は、交換機１００を他の交換機と接続するためのトラン
クであってもよい。また、この例では、端末Ａ：１６２
がスイッチ１００の左側に配置され、該端末からの送出
セルが、スイッチの右側の配置された端末Ｂ：１６４に
転送されように図示されているが、実際の交換機では、
第ｉ番目の入力回線と第ｉ番目の出力回線とが互いに対
をなし、図１における第１番目の出力回線からの出力セ
ルが上記端末Ａに入力され、端末Ｂからの送出セルが第
Ｎ番目の入力回線に入力される。網管理端末180は、網
を管理するための端末である。
力ポート毎にＦＩＦＯ出力バッファを備え、ＣＢＲを優
先トラヒックとしてセル転送制御を行うようにしたＡＴ
Ｍ交換機について説明する。図１は、Ｎ本の入力回線と
Ｎ本の出力回線に接続された本発明によるＡＴＭ交換機
（スイッチ）１００の構成を示す。なお、ここでは、説
明の都合上、上記交換機には、Ａ、Ｂ、２つの端末装置
１６２と１６４が入出力回線（加入者線）を介して収容
された網構成を示しているが、上記入出力回線の１部
は、交換機１００を他の交換機と接続するためのトラン
クであってもよい。また、この例では、端末Ａ：１６２
がスイッチ１００の左側に配置され、該端末からの送出
セルが、スイッチの右側の配置された端末Ｂ：１６４に
転送されように図示されているが、実際の交換機では、
第ｉ番目の入力回線と第ｉ番目の出力回線とが互いに対
をなし、図１における第１番目の出力回線からの出力セ
ルが上記端末Ａに入力され、端末Ｂからの送出セルが第
Ｎ番目の入力回線に入力される。網管理端末180は、網
を管理するための端末である。
【００１８】スイッチ１００は、各入力回線対応に設け
られた複数の入力回線対応部（入力回線インターフェイ
ス：ＬＩＦｉ）１０２（１０２−１〜１０２−Ｎ）と、
スイッチコア部１２０と、各出力回線対応に設けられた
複数の出力回線対応部（出力回線インターフェイス：Ｌ
ＩＦｏ）１０８（１０８−１〜１０８−Ｎ）と、呼制御
装置（コネクション処理部：ＣＰ）１４０とから構成さ
れる。各入力回線対応部１０２は、ヘッダ変換回路１３
２と、セル廃棄判定ユニット１３６と、セルバッファ１
３４とから構成される。また、スイッチコア部１２０
は、クロスバスイッチ回路１０５と、出力回線対応に用
意された複数のＦＩＦＯ出力バッファ１０７（１０７−
１〜１０７−Ｎ）と、上記各ＦＩＦＯ出力バッファ１０
７に接続されたＦＩＦＯ輻輳状態判定回路１０６とから
構成されている。
られた複数の入力回線対応部（入力回線インターフェイ
ス：ＬＩＦｉ）１０２（１０２−１〜１０２−Ｎ）と、
スイッチコア部１２０と、各出力回線対応に設けられた
複数の出力回線対応部（出力回線インターフェイス：Ｌ
ＩＦｏ）１０８（１０８−１〜１０８−Ｎ）と、呼制御
装置（コネクション処理部：ＣＰ）１４０とから構成さ
れる。各入力回線対応部１０２は、ヘッダ変換回路１３
２と、セル廃棄判定ユニット１３６と、セルバッファ１
３４とから構成される。また、スイッチコア部１２０
は、クロスバスイッチ回路１０５と、出力回線対応に用
意された複数のＦＩＦＯ出力バッファ１０７（１０７−
１〜１０７−Ｎ）と、上記各ＦＩＦＯ出力バッファ１０
７に接続されたＦＩＦＯ輻輳状態判定回路１０６とから
構成されている。
【００１９】図２の（Ａ）は、各入力回線からスイッチ
１００の入力回線対応部へ入力されるセル２１０のフォ
ーマットを示す。端末Ａが端末Ｂに送信するメッセージ
（パケット）は、固定長の複数のデータブロックに分割
され、各データブロックにセルヘッダが付されてセル２
１０となる。各セル２１０は、ヘッダ部とデータ部２１
２とからなり、ヘッダ部には、入力ＶＣＩ２１６と、上
記データ部に含まれるデータブロックが上位プロトコル
で扱うパケット（送信メッセージ）中のどの位置のもの
かを示す情報（ＰＴＹ）２１４とを含む。以下の説明で
は、セルが上位パケットの先頭のデータブロックを含む
場合を「パケットの区切り」と呼ぶことにする。
１００の入力回線対応部へ入力されるセル２１０のフォ
ーマットを示す。端末Ａが端末Ｂに送信するメッセージ
（パケット）は、固定長の複数のデータブロックに分割
され、各データブロックにセルヘッダが付されてセル２
１０となる。各セル２１０は、ヘッダ部とデータ部２１
２とからなり、ヘッダ部には、入力ＶＣＩ２１６と、上
記データ部に含まれるデータブロックが上位プロトコル
で扱うパケット（送信メッセージ）中のどの位置のもの
かを示す情報（ＰＴＹ）２１４とを含む。以下の説明で
は、セルが上位パケットの先頭のデータブロックを含む
場合を「パケットの区切り」と呼ぶことにする。
【００２０】ヘッダ変換回路１３２は、入力回線から入
力セル２１０が入力されると、ヘッダ変換テーブルから
上記セルの入力ＶＣＩ２１６と対応したヘッダ変換情報
を読み出し、図２の（Ｂ）に示す内部セル２２０のフォ
ーマットに変換する。
力セル２１０が入力されると、ヘッダ変換テーブルから
上記セルの入力ＶＣＩ２１６と対応したヘッダ変換情報
を読み出し、図２の（Ｂ）に示す内部セル２２０のフォ
ーマットに変換する。
【００２１】内部セル２２０のヘッダ部には、入力セル
２１０の入力ＶＣＩ２１６に代わる出力ＶＣＩ２２６
と、ルーチング情報（出力ポート情報）２２１と、トラ
ヒッククラス２２２と、サブクラス２２５と、コネクシ
ョン毎の廃棄閾値を示すVCIセル廃棄閾値２２７と、当
該ＶＣＩのパケットが廃棄中か否かを示すパケット廃棄
状態情報２２８とが付加される。内部セル２２０は、該
当する出力ポートで輻輳が発生していなければ、セルバ
ッファ１３４で廃棄処理されることなくスイッチコア部
１２０に送られ、クロスバスイッチ回路１０５を経由し
て、ルーチング情報（出力ポート情報）が示す特定の出
力バッファＦＩＦＯ１０７に送りこまれる。
２１０の入力ＶＣＩ２１６に代わる出力ＶＣＩ２２６
と、ルーチング情報（出力ポート情報）２２１と、トラ
ヒッククラス２２２と、サブクラス２２５と、コネクシ
ョン毎の廃棄閾値を示すVCIセル廃棄閾値２２７と、当
該ＶＣＩのパケットが廃棄中か否かを示すパケット廃棄
状態情報２２８とが付加される。内部セル２２０は、該
当する出力ポートで輻輳が発生していなければ、セルバ
ッファ１３４で廃棄処理されることなくスイッチコア部
１２０に送られ、クロスバスイッチ回路１０５を経由し
て、ルーチング情報（出力ポート情報）が示す特定の出
力バッファＦＩＦＯ１０７に送りこまれる。
【００２２】図２の（Ｃ）は、着端末１６４との通信に
先だって、発端末１６２がスイッチ１００に送出する呼
設定のための制御メッセージ（コネクション情報）２３
０を示す。コネクション情報２３０は、着端末を特定す
る宛先アドレス情報２３２と、トラヒッククラス情報２
３４と、セル廃棄に関する優先度を示すサブクラス情報
２３６と、コネクション毎の廃棄閾値を示すＶＣＩセル
廃棄閾値２３８と、発端末における上位プロトコルを示
す端末プロトコル情報２５０とを含む。上記コネクショ
ン情報２３０は、発端末において、固定長の複数のブロ
ックに分割され、各ブロック毎にセルヘッダを付加して
得られる図２の（Ａ）と同様のフォーマットをもつ制御
セルとして、スイッチ１００に送り込まれる。
先だって、発端末１６２がスイッチ１００に送出する呼
設定のための制御メッセージ（コネクション情報）２３
０を示す。コネクション情報２３０は、着端末を特定す
る宛先アドレス情報２３２と、トラヒッククラス情報２
３４と、セル廃棄に関する優先度を示すサブクラス情報
２３６と、コネクション毎の廃棄閾値を示すＶＣＩセル
廃棄閾値２３８と、発端末における上位プロトコルを示
す端末プロトコル情報２５０とを含む。上記コネクショ
ン情報２３０は、発端末において、固定長の複数のブロ
ックに分割され、各ブロック毎にセルヘッダを付加して
得られる図２の（Ａ）と同様のフォーマットをもつ制御
セルとして、スイッチ１００に送り込まれる。
【００２３】制御セルは、スイッチコア部１２０から、
図１では省略されている信号処理手段を介して、呼制御
装置（コネクション処理部：ＣＰ）１４０に転送され
る。なお、上記信号処理手段は、各制御セルのデータ部
２１２の内容（データブロック）を図２の（Ｃ）に示し
た元のコネクション情報（メッセージ形式）に組立てる
ためのものであり、スイッチコア部１２０との接続イン
ターフェイスとして、呼制御装置１４０の一部として構
成されていてもよい。呼制御装置１４０は、上記コネク
ション情報に応答して実行される呼設定シーケンスにお
いて、上記発端末と接続されたヘッダ変換回路１３２の
変換テーブル部（図示せず）に、呼に割り当てた出力Ｖ
ＣＩ２２６と、上記宛先アドレスから特定される出力ポ
ート情報２２１と、上記コネクション情報２３０から抽
出されたトラヒッククラス２３４およびトラヒックサブ
クラス２３６をセットする。また呼制御装置１４０は、
網管理端末１８０からのコネクション設定シーケンスに
おいても同様に，所定のヘッダ変換回路１３２の変換テ
ーブル部（図示せず）にセットする。端末間の呼（コネ
クション）設定が完了すると、発端末１６２は、着端末
１６４宛にセル（ユーザセル）２１０の送出を開始す
る。
図１では省略されている信号処理手段を介して、呼制御
装置（コネクション処理部：ＣＰ）１４０に転送され
る。なお、上記信号処理手段は、各制御セルのデータ部
２１２の内容（データブロック）を図２の（Ｃ）に示し
た元のコネクション情報（メッセージ形式）に組立てる
ためのものであり、スイッチコア部１２０との接続イン
ターフェイスとして、呼制御装置１４０の一部として構
成されていてもよい。呼制御装置１４０は、上記コネク
ション情報に応答して実行される呼設定シーケンスにお
いて、上記発端末と接続されたヘッダ変換回路１３２の
変換テーブル部（図示せず）に、呼に割り当てた出力Ｖ
ＣＩ２２６と、上記宛先アドレスから特定される出力ポ
ート情報２２１と、上記コネクション情報２３０から抽
出されたトラヒッククラス２３４およびトラヒックサブ
クラス２３６をセットする。また呼制御装置１４０は、
網管理端末１８０からのコネクション設定シーケンスに
おいても同様に，所定のヘッダ変換回路１３２の変換テ
ーブル部（図示せず）にセットする。端末間の呼（コネ
クション）設定が完了すると、発端末１６２は、着端末
１６４宛にセル（ユーザセル）２１０の送出を開始す
る。
【００２４】図３は、ＦＩＦＯ出力バッファ１０７の構
成の１例を示す。ＦＩＦＯ出力バッファ１０７は、ＣＢ
Ｒ用およびＵＢＲ用の２つのＦＩＦＯ３０１、３０２
と、ＦＩＦＯ制御回路１０９と、ＦＩＦＯ長カウンタ３
０４と、ＶＣＩ別カウンタ制御回路３０６と、ＶＣＩ別
カウンタ３０８とから構成され、ＦＩＦＯ制御回路１０
９は、ＣＢＲ用ＦＩＦＯ３０１の蓄積セルをＵＢＲ用Ｆ
ＩＦＯ３０２の蓄積セルに優先して出力する。輻輳が発
生していない通常の状態においては、各ＦＩＦＯ出力バ
ッファ１０７ｉから出力されたユーザセルは、対応する
回線出力制御部ＬＩＦｏ１０８ｉに入力され、ここで不
要となった内部ヘッダ情報２２２〜２２８が除去され、
情報要素２１２〜２２１からなる出力セルフォーマット
で出力回線に送出される。
成の１例を示す。ＦＩＦＯ出力バッファ１０７は、ＣＢ
Ｒ用およびＵＢＲ用の２つのＦＩＦＯ３０１、３０２
と、ＦＩＦＯ制御回路１０９と、ＦＩＦＯ長カウンタ３
０４と、ＶＣＩ別カウンタ制御回路３０６と、ＶＣＩ別
カウンタ３０８とから構成され、ＦＩＦＯ制御回路１０
９は、ＣＢＲ用ＦＩＦＯ３０１の蓄積セルをＵＢＲ用Ｆ
ＩＦＯ３０２の蓄積セルに優先して出力する。輻輳が発
生していない通常の状態においては、各ＦＩＦＯ出力バ
ッファ１０７ｉから出力されたユーザセルは、対応する
回線出力制御部ＬＩＦｏ１０８ｉに入力され、ここで不
要となった内部ヘッダ情報２２２〜２２８が除去され、
情報要素２１２〜２２１からなる出力セルフォーマット
で出力回線に送出される。
【００２５】各ＦＩＦＯ出力バッファ１０７ｉ内のセル
の蓄積状態を示す情報は、ＦＩＦＯ出力バッファ１０７
ｉ全体の滞留セル数を示すＦＩＦＯ長カウンタ３０４と
各コネクション(ＶＣＩ)毎の滞留セル数を示すＶＣ別カ
ウンタ３０８の2つがある。まず、ＦＩＦＯ長カウンタ
３０４はＦＩＦＯ出力バッファ１０７のＣＢＲ用、ＵＢ
Ｒ用の２つのＦＩＦＯ３０１、３０２におけるセル蓄積
状態をモニターし、全ＦＩＦＯ出力バッファ１０７のセ
ル蓄積状態は信号線１５６を介して輻輳状態判定回路１
０６に集められる。輻輳状態判定回路１０６は、上記セ
ル蓄積状態を出力ポート対応の輻輳状態情報に編集し、
信号線１５２を介して各入力回線対応部１０２−１〜１
０２−Ｎに通知する。
の蓄積状態を示す情報は、ＦＩＦＯ出力バッファ１０７
ｉ全体の滞留セル数を示すＦＩＦＯ長カウンタ３０４と
各コネクション(ＶＣＩ)毎の滞留セル数を示すＶＣ別カ
ウンタ３０８の2つがある。まず、ＦＩＦＯ長カウンタ
３０４はＦＩＦＯ出力バッファ１０７のＣＢＲ用、ＵＢ
Ｒ用の２つのＦＩＦＯ３０１、３０２におけるセル蓄積
状態をモニターし、全ＦＩＦＯ出力バッファ１０７のセ
ル蓄積状態は信号線１５６を介して輻輳状態判定回路１
０６に集められる。輻輳状態判定回路１０６は、上記セ
ル蓄積状態を出力ポート対応の輻輳状態情報に編集し、
信号線１５２を介して各入力回線対応部１０２−１〜１
０２−Ｎに通知する。
【００２６】ここで、関連して輻輳状態判定回路１０６
について説明する。図５に示すＦＩＦＯ輻輳状態判定手
段１０６は出力回線毎の比較手段を備えており、ＦＩＦ
Ｏ長カウンタ情報を保持するレジスタ５１２とＦＩＦＯ
長閾値情報を保持するレジスタ５１０と比較回路５１４
で構成される。複数の輻輳レベルに対する判定を行なう
ために上記レジスタ５１０と比較回路５１４は複数個で
構成してもよい。ＦＩＦＯ輻輳状態判定手段１０６に集
められたＦＩＦＯ長カウンタ３０４からの信号は、レジ
スタ５１２にセットされ、ＦＩＦＯ長閾値情報を保持す
るレジスタ５１０と比較回路５１４で比較される。比較
結果は信号線１５２経由で回線入力制御部ＬＩＦｉ１０
２−ｉに送られ、セル廃棄判定の参考情報として用いら
れる。輻輳状態判定回路１０６は、例えば、各出力ポー
トにおけるセル蓄積状態を「サブクラス輻輳状態」として
分類し、上記輻輳状態情報として編集する。
について説明する。図５に示すＦＩＦＯ輻輳状態判定手
段１０６は出力回線毎の比較手段を備えており、ＦＩＦ
Ｏ長カウンタ情報を保持するレジスタ５１２とＦＩＦＯ
長閾値情報を保持するレジスタ５１０と比較回路５１４
で構成される。複数の輻輳レベルに対する判定を行なう
ために上記レジスタ５１０と比較回路５１４は複数個で
構成してもよい。ＦＩＦＯ輻輳状態判定手段１０６に集
められたＦＩＦＯ長カウンタ３０４からの信号は、レジ
スタ５１２にセットされ、ＦＩＦＯ長閾値情報を保持す
るレジスタ５１０と比較回路５１４で比較される。比較
結果は信号線１５２経由で回線入力制御部ＬＩＦｉ１０
２−ｉに送られ、セル廃棄判定の参考情報として用いら
れる。輻輳状態判定回路１０６は、例えば、各出力ポー
トにおけるセル蓄積状態を「サブクラス輻輳状態」として
分類し、上記輻輳状態情報として編集する。
【００２７】次に、ＶＣＩ別カウンタ３０８は、ＶＣＩ
別カウンタ制御回路３０６と連携して、ＦＩＦＯ回路３
０２内セルのＶＣＩ毎のセル数の現在値を保持する。ま
ず、セルのＦＩＦＯ回路３０２への入力時には、クロス
バスイッチ回路１０５からＦＩＦＯ回路３０２へ送られ
てきた内部セルフォーマット２２０の出力ＶＣＩ２２６
情報に基づいて、該当ＶＣＩのセル数をカウントアップ
する。逆に、ＦＩＦＯ回路３０２からの出力時には、出
力ＶＣＩ２２６情報に基づいて、該当ＶＣＩのセル数を
カウントダウンする。これによりＶＣＩ毎のセル数の現
在値が保持される。回線入力制御部ＬＩＦｉ１０２から
の読みだし要求指示が信号線３２２経由で届くと、この
ＶＣＩ別カウンタ３０８に保持されているＶＣＩ毎のセ
ル数の現在値を読みだし、信号線３２４経由で回線入力
制御部ＬＩＦｉ１０２内のセル廃棄判定ユニット１３６
に送る。
別カウンタ制御回路３０６と連携して、ＦＩＦＯ回路３
０２内セルのＶＣＩ毎のセル数の現在値を保持する。ま
ず、セルのＦＩＦＯ回路３０２への入力時には、クロス
バスイッチ回路１０５からＦＩＦＯ回路３０２へ送られ
てきた内部セルフォーマット２２０の出力ＶＣＩ２２６
情報に基づいて、該当ＶＣＩのセル数をカウントアップ
する。逆に、ＦＩＦＯ回路３０２からの出力時には、出
力ＶＣＩ２２６情報に基づいて、該当ＶＣＩのセル数を
カウントダウンする。これによりＶＣＩ毎のセル数の現
在値が保持される。回線入力制御部ＬＩＦｉ１０２から
の読みだし要求指示が信号線３２２経由で届くと、この
ＶＣＩ別カウンタ３０８に保持されているＶＣＩ毎のセ
ル数の現在値を読みだし、信号線３２４経由で回線入力
制御部ＬＩＦｉ１０２内のセル廃棄判定ユニット１３６
に送る。
【００２８】図４は、回線入力制御部ＬＩＦｉ１０２−
ｉの構成図である。回線入力制御部ＬＩＦｉ１０２−ｉ
はヘッダ変換回路１３２、セル廃棄判定ユニット１３
６、セル廃棄手段であるセルバッファ１３４から構成さ
れる。セル廃棄判定ユニット１３６は、パケット区切り
判定回路４２０、ＦＩＦＯ輻輳レベル判定回路４３０、
ＶＣＩ輻輳レベル判定回路４４０、パケット廃棄判定回
路４１０から構成される。
ｉの構成図である。回線入力制御部ＬＩＦｉ１０２−ｉ
はヘッダ変換回路１３２、セル廃棄判定ユニット１３
６、セル廃棄手段であるセルバッファ１３４から構成さ
れる。セル廃棄判定ユニット１３６は、パケット区切り
判定回路４２０、ＦＩＦＯ輻輳レベル判定回路４３０、
ＶＣＩ輻輳レベル判定回路４４０、パケット廃棄判定回
路４１０から構成される。
【００２９】パケット区切り判定回路４２０は、ヘッダ
変換部１３２から内部セルフォーマット２２０のＰＴＹ
２１４とパケット廃棄中状態２２８を受信し、パケット
の区切りを検出し、パケット廃棄中状態と一緒に信号線
４２２経由でパケット廃棄判定回路４１０に対し出力す
る。ＦＩＦＯ輻輳レベル判定回路４３０は、ヘッダ変換
部１３２からのトラヒックサブクラス２２５とＦＩＦＯ
輻輳状態判定回路１０６からの輻輳情報を受信し、図６
の説明部分で述べるフローにしたがって、アクティブな
トラヒックサブクラス状態を出力回線毎に求め、レジス
タ４３２内に保持し、受信セルのトラヒックサブクラス
との比較結果を信号線４３４経由でパケット廃棄判定回
路４１０に出す。ＶＣＩ輻輳レベル判定回路４４０は、
ヘッダ変換部１３２からのＶＣＩセル廃棄閾値２２７
と、ＦＩＦＯ輻輳状態判定回路１０６からの輻輳情報１
５２とＶＣＩ別カウンタ３０８とを受信し、軽輻輳状態
での廃棄判定を図８に従って行ない、パケット廃棄判定
回路４１０に対し軽輻輳廃棄指示信号４４２を出力す
る。パケット廃棄判定回路４１０は、上記信号線４２２
からのパケット区切り信号とパケット廃棄中状態、信号
線４３４からの受信セルのトラヒックサブクラスとの比
較結果、軽輻輳廃棄指示信号４４２を受信し、図７に示
すフローの処理を行ない、入力セルの廃棄指示１５４を
パケット廃棄手段であるセルバッファ１３４に出す。セ
ルバッファ１３４は廃棄指示１５４を受信した場合、セ
ルをスイッチコア部１２０に転送しない。
変換部１３２から内部セルフォーマット２２０のＰＴＹ
２１４とパケット廃棄中状態２２８を受信し、パケット
の区切りを検出し、パケット廃棄中状態と一緒に信号線
４２２経由でパケット廃棄判定回路４１０に対し出力す
る。ＦＩＦＯ輻輳レベル判定回路４３０は、ヘッダ変換
部１３２からのトラヒックサブクラス２２５とＦＩＦＯ
輻輳状態判定回路１０６からの輻輳情報を受信し、図６
の説明部分で述べるフローにしたがって、アクティブな
トラヒックサブクラス状態を出力回線毎に求め、レジス
タ４３２内に保持し、受信セルのトラヒックサブクラス
との比較結果を信号線４３４経由でパケット廃棄判定回
路４１０に出す。ＶＣＩ輻輳レベル判定回路４４０は、
ヘッダ変換部１３２からのＶＣＩセル廃棄閾値２２７
と、ＦＩＦＯ輻輳状態判定回路１０６からの輻輳情報１
５２とＶＣＩ別カウンタ３０８とを受信し、軽輻輳状態
での廃棄判定を図８に従って行ない、パケット廃棄判定
回路４１０に対し軽輻輳廃棄指示信号４４２を出力す
る。パケット廃棄判定回路４１０は、上記信号線４２２
からのパケット区切り信号とパケット廃棄中状態、信号
線４３４からの受信セルのトラヒックサブクラスとの比
較結果、軽輻輳廃棄指示信号４４２を受信し、図７に示
すフローの処理を行ない、入力セルの廃棄指示１５４を
パケット廃棄手段であるセルバッファ１３４に出す。セ
ルバッファ１３４は廃棄指示１５４を受信した場合、セ
ルをスイッチコア部１２０に転送しない。
【００３０】図６は、レジスタ４３２に保持しているア
クティブなトラヒックサブクラス状態の状態遷移を示し
ている。サブクラス輻輳状態はＮから１までの状態を持
ち、ＦＩＦＯ輻輳状態判定回路からの信号が重輻輳状態
を示す場合にはサブクラス輻輳状態は「＋１」の状態
（例えば６１２から６１０）に遷移し、軽輻輳状態を示
す場合にはサブクラス輻輳状態は「ー１」の状態（例え
ば６１０から６１２）に遷移する。
クティブなトラヒックサブクラス状態の状態遷移を示し
ている。サブクラス輻輳状態はＮから１までの状態を持
ち、ＦＩＦＯ輻輳状態判定回路からの信号が重輻輳状態
を示す場合にはサブクラス輻輳状態は「＋１」の状態
（例えば６１２から６１０）に遷移し、軽輻輳状態を示
す場合にはサブクラス輻輳状態は「ー１」の状態（例え
ば６１０から６１２）に遷移する。
【００３１】図７は、パケット廃棄判定回路４１０の動
作を示す。ステップ７１２で、サブクラス輻輳状態とト
ラヒックサブクラスの一致するセルに対して、図８に示
す上位パケットレベル廃棄判定（ステップ７３０）行な
い、条件に合った場合は、上位パケットレベル廃棄を行
なう。サブクラス輻輳状態に較べて大きいトラヒックサ
ブクラスのセルは廃棄せず（ステップ７１８）、サブク
ラス輻輳状態に較べて小さいトラヒックサブクラスのセ
ルは廃棄する（ステップ７１４）。
作を示す。ステップ７１２で、サブクラス輻輳状態とト
ラヒックサブクラスの一致するセルに対して、図８に示
す上位パケットレベル廃棄判定（ステップ７３０）行な
い、条件に合った場合は、上位パケットレベル廃棄を行
なう。サブクラス輻輳状態に較べて大きいトラヒックサ
ブクラスのセルは廃棄せず（ステップ７１８）、サブク
ラス輻輳状態に較べて小さいトラヒックサブクラスのセ
ルは廃棄する（ステップ７１４）。
【００３２】上位パケットレベル廃棄判定７３０では、
図８に示すように、信号線４２２経由で受信したパケッ
ト廃棄中状態２２８がセル廃棄中の場合（ステップ７３
２）、且つＰＴＹ２１４がパケット区切りでない場合
（ステップ７３４）、セルバッファ１３４に対し、セル
廃棄指示を行ない、ヘッダ変換回路１３２に対するパケ
ット廃棄中状態点灯指示を行なう（ステップ７３６）。
これによりヘッダ変換回路１３２内の該当ＶＣＩのパケ
ット廃棄中状態が点灯する。信号線４２２経由で受信し
たパケット廃棄中状態２２６がセル廃棄中ではない場合
（ステップ７３２）、またはＰＴＹ２１４がパケット区
切りである場合（ステップ７３４）、信号１５２による
軽輻輳状態のレベルＦでＶＣＩセル廃棄閾値の値Ｓを割
り算した結果Ｓ’を求め（ステップ７３８）、ＶＣＩ別
カウンタ３０８の出力信号３２４の値ＣとＳ’を比較す
る（ステップ７４０）。ここで、Ｆは２のべき乗である
と、割り算がシフト演算ですみ、また高速なスイッチン
グ時間内でも演算できるという効果がある。
図８に示すように、信号線４２２経由で受信したパケッ
ト廃棄中状態２２８がセル廃棄中の場合（ステップ７３
２）、且つＰＴＹ２１４がパケット区切りでない場合
（ステップ７３４）、セルバッファ１３４に対し、セル
廃棄指示を行ない、ヘッダ変換回路１３２に対するパケ
ット廃棄中状態点灯指示を行なう（ステップ７３６）。
これによりヘッダ変換回路１３２内の該当ＶＣＩのパケ
ット廃棄中状態が点灯する。信号線４２２経由で受信し
たパケット廃棄中状態２２６がセル廃棄中ではない場合
（ステップ７３２）、またはＰＴＹ２１４がパケット区
切りである場合（ステップ７３４）、信号１５２による
軽輻輳状態のレベルＦでＶＣＩセル廃棄閾値の値Ｓを割
り算した結果Ｓ’を求め（ステップ７３８）、ＶＣＩ別
カウンタ３０８の出力信号３２４の値ＣとＳ’を比較す
る（ステップ７４０）。ここで、Ｆは２のべき乗である
と、割り算がシフト演算ですみ、また高速なスイッチン
グ時間内でも演算できるという効果がある。
【００３３】ステップ７４０の結果、Ｃ＞Ｓ’の場合、
ステップ７３４と同様に上位パケットの切れ目か否かを
判定し（ステップ４７２）、切れ目であった場合、セル
廃棄指示を行なう（ステップ７３６）。ステップ７４０
の結果、Ｃ＞Ｓ’でなかった場合、またはステップ７３
４と同様に上位パケットの切れ目か否かを判定し（ステ
ップ７４２）、切れ目でなかった場合、セル廃棄指示を
行なわず処理を終える。ここで、ステップ７３８,７４
０ はＶＣＩ輻輳レベル判定回路４４０の動作を、その
他のステップはパケット廃棄判定回路４１０の動作を説
明している。
ステップ７３４と同様に上位パケットの切れ目か否かを
判定し（ステップ４７２）、切れ目であった場合、セル
廃棄指示を行なう（ステップ７３６）。ステップ７４０
の結果、Ｃ＞Ｓ’でなかった場合、またはステップ７３
４と同様に上位パケットの切れ目か否かを判定し（ステ
ップ７４２）、切れ目でなかった場合、セル廃棄指示を
行なわず処理を終える。ここで、ステップ７３８,７４
０ はＶＣＩ輻輳レベル判定回路４４０の動作を、その
他のステップはパケット廃棄判定回路４１０の動作を説
明している。
【００３４】図９は、ステップ７３８、７４０の機能を
示す。コネクション毎の閾値：Ｓとコネクション毎のセ
ル数：Ｃとの関係によるセル廃棄判定は、ＦＩＦＯの軽
輻輳状態の程度により、輻輳状態が進むにつれてセルが
廃棄される場合が増えている。また、コネクション毎の
閾値：Ｓの設定により、等しく設定した場合にはコネク
ション毎の公平さを実現でき、重要なコネクションに対
して大きな閾値：Ｓを与えた場合には、他のコネクショ
ンに較べセル廃棄が発生しにくい設定とすることができ
る。
示す。コネクション毎の閾値：Ｓとコネクション毎のセ
ル数：Ｃとの関係によるセル廃棄判定は、ＦＩＦＯの軽
輻輳状態の程度により、輻輳状態が進むにつれてセルが
廃棄される場合が増えている。また、コネクション毎の
閾値：Ｓの設定により、等しく設定した場合にはコネク
ション毎の公平さを実現でき、重要なコネクションに対
して大きな閾値：Ｓを与えた場合には、他のコネクショ
ンに較べセル廃棄が発生しにくい設定とすることができ
る。
【００３５】本発明によれば、スイッチ内の出力ポート
全体で輻輳状態が発生すると、上記コネクション比較手
段の出力に基づいてセルが廃棄され、図６で示したサブ
クラスでは、輻輳状態において、サブレベルの小さいコ
ネクションからセルが廃棄される。セル廃棄しているに
も拘わらず輻輳状態の程度が進むと、サブレベルの大き
いコネクションからもセル廃棄が始まる。スイッチが輻
輳状態から回復するにつれて、サブレベルの大きいコネ
クションのセルから順にセル廃棄が中止され、スイッチ
で発生した輻輳状態に対してサブレベルの大きいコネク
ションのセルが保護される。以上の実施例では、セルバ
ッファを出力ポート対応に設けたが、入力ポート対応に
設けた場合、あるいは入出力双方にバッファを設けた場
合にも本発明を適用できる。
全体で輻輳状態が発生すると、上記コネクション比較手
段の出力に基づいてセルが廃棄され、図６で示したサブ
クラスでは、輻輳状態において、サブレベルの小さいコ
ネクションからセルが廃棄される。セル廃棄しているに
も拘わらず輻輳状態の程度が進むと、サブレベルの大き
いコネクションからもセル廃棄が始まる。スイッチが輻
輳状態から回復するにつれて、サブレベルの大きいコネ
クションのセルから順にセル廃棄が中止され、スイッチ
で発生した輻輳状態に対してサブレベルの大きいコネク
ションのセルが保護される。以上の実施例では、セルバ
ッファを出力ポート対応に設けたが、入力ポート対応に
設けた場合、あるいは入出力双方にバッファを設けた場
合にも本発明を適用できる。
【００３６】次に、本発明の他の実施例として、セルバ
ッファを複数のポートで共有したＡＴＭ交換機について
説明する。図１０において、１１０は、ＡＴＭ交換機の
主要部である共通バッファスイッチ部を示す。この共通
バッファスイッチ部１１０は、図１に示したスイッチ１
００のスイッチコア部120に置き換わるもので、図１の
各入力回線対応部１０２に分散して配置されていたセル
廃棄判定ユニット１３６に代えて、各回線対応部に共通
のセル廃棄判定ユニット１３７を備えている。共通バッ
ファスイッチ部１１０は、例えば入力回線Ｌ１０〜Ｌ１
３に接続された155Mbps/600Mbpsの多重器１２と、出力
回線Ｌ５０〜Ｌ５３に接続された600Mbps /155Mbpsの分
離器１３と、共通バッファメモリ１１と、バッファメモ
リ制御回路１０とから構成される。図１で示した入力回
線対応部１０２は、上記各入力回線Ｌ１０〜Ｌ１３に挿
入されているが、この図では省略してある。
ッファを複数のポートで共有したＡＴＭ交換機について
説明する。図１０において、１１０は、ＡＴＭ交換機の
主要部である共通バッファスイッチ部を示す。この共通
バッファスイッチ部１１０は、図１に示したスイッチ１
００のスイッチコア部120に置き換わるもので、図１の
各入力回線対応部１０２に分散して配置されていたセル
廃棄判定ユニット１３６に代えて、各回線対応部に共通
のセル廃棄判定ユニット１３７を備えている。共通バッ
ファスイッチ部１１０は、例えば入力回線Ｌ１０〜Ｌ１
３に接続された155Mbps/600Mbpsの多重器１２と、出力
回線Ｌ５０〜Ｌ５３に接続された600Mbps /155Mbpsの分
離器１３と、共通バッファメモリ１１と、バッファメモ
リ制御回路１０とから構成される。図１で示した入力回
線対応部１０２は、上記各入力回線Ｌ１０〜Ｌ１３に挿
入されているが、この図では省略してある。
【００３７】バッファメモリ制御回路１０は、書き込み
アドレスメモリ１１１、読みだしアドレスメモリ１１
２、空きアドレスバッファ１１３、帯域制御テーブル１
１４、カウンタ１１５、共通バッファメモリ輻輳状態判
定回路１０６、ＶＣＩ別カウンタ制御回路３０６、ＶＣ
Ｉ別カウンタ３０８およびセル廃棄判定ユニット１３７
から構成される。入力回線対応部（図示せず）でヘッダ
変換された入力セルは、入力回線Ｌ１０〜Ｌ１３から多
重器１２に入力され、ラインＬ２から時系列的なセル列
として出力される。ここに示した共通バッファスイッチ
部１１０の基本的な構成と動作は、特開平４ー２７６９
４３号公報に記載されたものと同様であり、共通バッフ
ァメモリ１１へのセルの書き込みと読み出しがバッファ
メモリ制御回路１０によって制御される。
アドレスメモリ１１１、読みだしアドレスメモリ１１
２、空きアドレスバッファ１１３、帯域制御テーブル１
１４、カウンタ１１５、共通バッファメモリ輻輳状態判
定回路１０６、ＶＣＩ別カウンタ制御回路３０６、ＶＣ
Ｉ別カウンタ３０８およびセル廃棄判定ユニット１３７
から構成される。入力回線対応部（図示せず）でヘッダ
変換された入力セルは、入力回線Ｌ１０〜Ｌ１３から多
重器１２に入力され、ラインＬ２から時系列的なセル列
として出力される。ここに示した共通バッファスイッチ
部１１０の基本的な構成と動作は、特開平４ー２７６９
４３号公報に記載されたものと同様であり、共通バッフ
ァメモリ１１へのセルの書き込みと読み出しがバッファ
メモリ制御回路１０によって制御される。
【００３８】セルの書き込みサイクルでは、多重器１２
からラインＬ２に出力された各セルから、ヘッダ部に付
された出力ポート情報（ルーチング情報）が抽出され、
これをアドレスとして書き込みアドレスメモリ１１１が
アクセスされ、読み出されたアドレスが、ラインＬ３２
を介して、共通バッファメモリ１１に書き込みアドレス
ＷＡとして与えられる。この時、共通バッファメモリ１
１の空きアドレスを蓄積している空きアドレスバッファ
１０３から、次セルへのポインタアドレスとして利用す
る空きアドレスが取り出され、ラインＬ３１を介して、
書き込みアドレスメモリ１１１および共通バッファメモ
リ１１にそれぞれ入力データとして与えられる。上記ポ
インタアドレスは、今回の書き込みアドレスＷＡに代わ
って、書き込みアドレスメモリ１１１内の同一メモリ領
域に書き込まれ、同一ポート宛の次のセルが到着した
時、共通バッファメモリ11への新たな書き込みアドレス
ＷＡとなる。一方、共通バッファメモリ１１に、入力セ
ルと対にして書き込まれたポインタアドレスは、後述す
るセル読み出しサイクルで、共通バッファメモリ１１か
らセルと対にして読み出され、読み出しアドレスメモリ
１１２に保持される。これにより、セル読み出しの都
度、読み出しアドレスメモリ１１２内に、出力ポートと
対応して、次回読み出すべきセルを指すポインタアドレ
スが記憶され、共通バッファメモリ１１内には、各出力
ポートと対応して、次アドレスで論理的に接続されたキ
ューチェーン（リスト構造）が形成される。
からラインＬ２に出力された各セルから、ヘッダ部に付
された出力ポート情報（ルーチング情報）が抽出され、
これをアドレスとして書き込みアドレスメモリ１１１が
アクセスされ、読み出されたアドレスが、ラインＬ３２
を介して、共通バッファメモリ１１に書き込みアドレス
ＷＡとして与えられる。この時、共通バッファメモリ１
１の空きアドレスを蓄積している空きアドレスバッファ
１０３から、次セルへのポインタアドレスとして利用す
る空きアドレスが取り出され、ラインＬ３１を介して、
書き込みアドレスメモリ１１１および共通バッファメモ
リ１１にそれぞれ入力データとして与えられる。上記ポ
インタアドレスは、今回の書き込みアドレスＷＡに代わ
って、書き込みアドレスメモリ１１１内の同一メモリ領
域に書き込まれ、同一ポート宛の次のセルが到着した
時、共通バッファメモリ11への新たな書き込みアドレス
ＷＡとなる。一方、共通バッファメモリ１１に、入力セ
ルと対にして書き込まれたポインタアドレスは、後述す
るセル読み出しサイクルで、共通バッファメモリ１１か
らセルと対にして読み出され、読み出しアドレスメモリ
１１２に保持される。これにより、セル読み出しの都
度、読み出しアドレスメモリ１１２内に、出力ポートと
対応して、次回読み出すべきセルを指すポインタアドレ
スが記憶され、共通バッファメモリ１１内には、各出力
ポートと対応して、次アドレスで論理的に接続されたキ
ューチェーン（リスト構造）が形成される。
【００３９】セルの書き込みサイクルと交互に行われる
セルの読み出しサイクルでは、セル読み出しサイクル毎
にカウントアップ動作するカウンタ１１５の出力値（カ
ウント値）をアドレスとして、帯域制御テーブル１１４
をアクセスする。上記カウント値は、分離器１３が選択
するセルの出力ポートと対応しており、帯域制御テーブ
ル１１４には、上記カウント値に対応して、セルを読み
出すべき特定のキューチェーンを指定するアドレスが予
め記憶してある。上記帯域制御テーブル１１４から読み
出されたキューアドレスは、読み出しアドレスメモリ１
１２に、読み出しアドレス（ＲＡ）および書き込みアド
レス（ＷＡ）として与えられ、上記アドレスメモリ１１
２から、上記特定のキューチェーンの先頭セルを指すポ
インタアドレスが読み出される。上記ポインタアドレス
は、ラインＬ３３を介して、共通バッファメモリ１１に
読み出しアドレスとして与えられ、これによって、特定
のキューチェーンの先頭セルが読み出される。上記ポイ
ンタアドレスは、共通バッファメモリからのセルの読み
出しが終わると空アドレスとなるため、ラインＬ３３を
介して空アドレスバッファ１１３に格納される。この
時、共通バッファメモリ１１からは、上記セルと対をな
して次のポインタアドレスが読み出されており、このポ
インタアドレスが読み出しアドレスメモリ１１２に新た
なポインタアドレスとして書き込まれる。上述した動作
によって、共通バッファメモリ１１内では、書き込みサ
イクル毎に何れかのキューチェーンの後尾に新たなセル
が追加され、指定のキューチェーンが空でない限り、読
み出しサイクル毎に何れかのキューチェーンの先頭セル
が取り外される。
セルの読み出しサイクルでは、セル読み出しサイクル毎
にカウントアップ動作するカウンタ１１５の出力値（カ
ウント値）をアドレスとして、帯域制御テーブル１１４
をアクセスする。上記カウント値は、分離器１３が選択
するセルの出力ポートと対応しており、帯域制御テーブ
ル１１４には、上記カウント値に対応して、セルを読み
出すべき特定のキューチェーンを指定するアドレスが予
め記憶してある。上記帯域制御テーブル１１４から読み
出されたキューアドレスは、読み出しアドレスメモリ１
１２に、読み出しアドレス（ＲＡ）および書き込みアド
レス（ＷＡ）として与えられ、上記アドレスメモリ１１
２から、上記特定のキューチェーンの先頭セルを指すポ
インタアドレスが読み出される。上記ポインタアドレス
は、ラインＬ３３を介して、共通バッファメモリ１１に
読み出しアドレスとして与えられ、これによって、特定
のキューチェーンの先頭セルが読み出される。上記ポイ
ンタアドレスは、共通バッファメモリからのセルの読み
出しが終わると空アドレスとなるため、ラインＬ３３を
介して空アドレスバッファ１１３に格納される。この
時、共通バッファメモリ１１からは、上記セルと対をな
して次のポインタアドレスが読み出されており、このポ
インタアドレスが読み出しアドレスメモリ１１２に新た
なポインタアドレスとして書き込まれる。上述した動作
によって、共通バッファメモリ１１内では、書き込みサ
イクル毎に何れかのキューチェーンの後尾に新たなセル
が追加され、指定のキューチェーンが空でない限り、読
み出しサイクル毎に何れかのキューチェーンの先頭セル
が取り外される。
【００４０】共通バッファメモリ輻輳状態判定回路１０
６は、 図１に示したスイッチコア部のＦＩＦＯ輻輳状
態判定回路１０６と同様の機能を有し、ＦＩＦＯ長カウ
ンタ３０９からラインＬ５２経由で各ポート毎のバッフ
ァ使用量を受け、ラインＬ４５に輻輳状態を出力する。
なお、図１のＦＩＦＯ輻輳状態判定回路１０６では、Ｆ
ＩＦＯ３０２の容量がＦＩＦＯ長カウンタ３０４の最大
値であったのに対し、上記ＦＩＦＯ長カウンタ３０９の
場合、各ポート毎のバッファ使用量に対応するＦＩＦＯ
長閾値レジスタ５１０の設定値として、共通バッファメ
モリ１１全体の容量をポート数で割った値よりも大きい
値を設定することが可能であり、輻輳発生時のバッファ
利用率を向上できる利点がある。
６は、 図１に示したスイッチコア部のＦＩＦＯ輻輳状
態判定回路１０６と同様の機能を有し、ＦＩＦＯ長カウ
ンタ３０９からラインＬ５２経由で各ポート毎のバッフ
ァ使用量を受け、ラインＬ４５に輻輳状態を出力する。
なお、図１のＦＩＦＯ輻輳状態判定回路１０６では、Ｆ
ＩＦＯ３０２の容量がＦＩＦＯ長カウンタ３０４の最大
値であったのに対し、上記ＦＩＦＯ長カウンタ３０９の
場合、各ポート毎のバッファ使用量に対応するＦＩＦＯ
長閾値レジスタ５１０の設定値として、共通バッファメ
モリ１１全体の容量をポート数で割った値よりも大きい
値を設定することが可能であり、輻輳発生時のバッファ
利用率を向上できる利点がある。
【００４１】ＶＣＩ別カウンタ制御回路３０６は、 共
通バッファ１１へのセル書き込みサイクルにおいて、ラ
インＬ４２から入力されるＶＣＩ情報と対応するＶＣＩ
別カウンタ３０８内のセルカウント値をカウントアップ
し、逆に、共通バッファからのセル読み出しサイクルに
おいて、ラインＬ４１から入力されるＶＣＩ情報と対応
する上記ＶＣＩ別カウンタ３０８内のセルカウント値を
カウントダウンする。上記ＶＣＩ別カウンタ３０８は、
多重器１２で多重化中のセルのＶＣＩ情報がラインＬ４
３から入力されると、これと対応するセルカウント値を
ラインＬ４４に出力する。ＦＩＦＯ長カウンタ制御回路
３０７は、共通バッファ１１へのセル書き込みサイクル
において、ラインＬ４２から入力されるポート情報と対
応するＦＩＦＯ長カウンタ３０９内のポート別のセルカ
ウント値をカウントアップし、逆に、共通バッファから
のセル読み出しサイクルにおいて、ラインＬ４１から入
力されるポート情報と対応する上記ＦＩＦＯ長カウンタ
３０９内のポート別セルカウント値をカウントダウンす
る。ポート毎のセルカウント値、すなわちＦＩＦＯ長の
値は、ラインＬ５２を介して共通バッファメモリ輻輳状
態判定回路１０６に転送される。
通バッファ１１へのセル書き込みサイクルにおいて、ラ
インＬ４２から入力されるＶＣＩ情報と対応するＶＣＩ
別カウンタ３０８内のセルカウント値をカウントアップ
し、逆に、共通バッファからのセル読み出しサイクルに
おいて、ラインＬ４１から入力されるＶＣＩ情報と対応
する上記ＶＣＩ別カウンタ３０８内のセルカウント値を
カウントダウンする。上記ＶＣＩ別カウンタ３０８は、
多重器１２で多重化中のセルのＶＣＩ情報がラインＬ４
３から入力されると、これと対応するセルカウント値を
ラインＬ４４に出力する。ＦＩＦＯ長カウンタ制御回路
３０７は、共通バッファ１１へのセル書き込みサイクル
において、ラインＬ４２から入力されるポート情報と対
応するＦＩＦＯ長カウンタ３０９内のポート別のセルカ
ウント値をカウントアップし、逆に、共通バッファから
のセル読み出しサイクルにおいて、ラインＬ４１から入
力されるポート情報と対応する上記ＦＩＦＯ長カウンタ
３０９内のポート別セルカウント値をカウントダウンす
る。ポート毎のセルカウント値、すなわちＦＩＦＯ長の
値は、ラインＬ５２を介して共通バッファメモリ輻輳状
態判定回路１０６に転送される。
【００４２】セル廃棄判定ユニット１３７は、図１に示
したセル廃棄判定ユニット136と類似の構成を有し、ラ
インＬ４３から、多重器１２で多重化中のセルのＰＴＹ
２１４、出力ＶＣＩ２２６、出力ポート２２１、トラヒ
ッククラス２２２、トラヒックサブクラス２２５、ＶＣ
Ｉセル廃棄閾値２２７およびパケット廃棄中情報２２８
を受信し、ラインＬ４５から、共通バッファメモリの輻
輳状態情報を受信し、ラインＬ４４を介して、ＶＣＩ別
カウンタ３０８から、上記出力ＶＣＩ２２６に対応する
セルカウント値を受信する。ラインＬ４５は、図４のラ
イン１５２に対応する信号線である。セル廃棄判定ユニ
ット１３７は、図４のセル廃棄判定ユニット１３６と違
って、ラインＬ５１経由で、空きアドレスバッファ１０
３から共通バッファメモリ１１全体の空きアドレス量
（空きバッファ容量）を受信し、空きアドレスが無くな
った場合は、多重器１２で多重化中のセルを無条件で廃
棄するようにしている。
したセル廃棄判定ユニット136と類似の構成を有し、ラ
インＬ４３から、多重器１２で多重化中のセルのＰＴＹ
２１４、出力ＶＣＩ２２６、出力ポート２２１、トラヒ
ッククラス２２２、トラヒックサブクラス２２５、ＶＣ
Ｉセル廃棄閾値２２７およびパケット廃棄中情報２２８
を受信し、ラインＬ４５から、共通バッファメモリの輻
輳状態情報を受信し、ラインＬ４４を介して、ＶＣＩ別
カウンタ３０８から、上記出力ＶＣＩ２２６に対応する
セルカウント値を受信する。ラインＬ４５は、図４のラ
イン１５２に対応する信号線である。セル廃棄判定ユニ
ット１３７は、図４のセル廃棄判定ユニット１３６と違
って、ラインＬ５１経由で、空きアドレスバッファ１０
３から共通バッファメモリ１１全体の空きアドレス量
（空きバッファ容量）を受信し、空きアドレスが無くな
った場合は、多重器１２で多重化中のセルを無条件で廃
棄するようにしている。
【００４３】以上、本発明の１実施例として、Ｎ×Ｎの
セルスイッチを例に挙げて説明したが、本発明によるセ
ル廃棄制御は、例えば、Ｎ入力１出力の多重化装置や、
１入力１出力の速度変換バッファ等の他の通信装置にも
適用可能である。また、実施例では、上位プロトコルパ
ケットの区切りを認識し、パケット単位でセル廃棄する
モードについて説明したが、輻輳発生時に、上位プロト
コルパケットの区切りを待つことなく直ちにセル廃棄を
開始し、部分的にセルが欠落したパケットについては、
パケット区切りのセルまで廃棄を継続する廃棄モードと
してもよい。また、輻輳の状態に応じて、これらの廃棄
モードを選択的に切り替えたり、上位プロトコルパケッ
トを認識せずにセル廃棄を行うようにしてもよい。
セルスイッチを例に挙げて説明したが、本発明によるセ
ル廃棄制御は、例えば、Ｎ入力１出力の多重化装置や、
１入力１出力の速度変換バッファ等の他の通信装置にも
適用可能である。また、実施例では、上位プロトコルパ
ケットの区切りを認識し、パケット単位でセル廃棄する
モードについて説明したが、輻輳発生時に、上位プロト
コルパケットの区切りを待つことなく直ちにセル廃棄を
開始し、部分的にセルが欠落したパケットについては、
パケット区切りのセルまで廃棄を継続する廃棄モードと
してもよい。また、輻輳の状態に応じて、これらの廃棄
モードを選択的に切り替えたり、上位プロトコルパケッ
トを認識せずにセル廃棄を行うようにしてもよい。
【００４４】
【発明の効果】以上の説明から明らかなように、本発明
によれば、輻輳状態となった時、予め設定しておいたコ
ネクション毎の閾値情報を参照して、閾値の低いコネク
ションからセル廃棄し、もし複数のコネクションで閾値
が等しい場合は、滞留セル数の多いコネクションから優
先的にセル廃棄し、閾値情報に優先順位が付されている
場合は、優先順位の低いコネクションのセルから優先的
にセル廃棄することによって、優先順位の高いコネクシ
ョンのトラヒックを保護するようにしている。
によれば、輻輳状態となった時、予め設定しておいたコ
ネクション毎の閾値情報を参照して、閾値の低いコネク
ションからセル廃棄し、もし複数のコネクションで閾値
が等しい場合は、滞留セル数の多いコネクションから優
先的にセル廃棄し、閾値情報に優先順位が付されている
場合は、優先順位の低いコネクションのセルから優先的
にセル廃棄することによって、優先順位の高いコネクシ
ョンのトラヒックを保護するようにしている。
【図１】本発明を適用したパケット交換機の一実施例を
示すブロック図。
示すブロック図。
【図２】入力セル、内部セル、および制御メッセージフ
ォーマットの一例を示す図。
ォーマットの一例を示す図。
【図３】図１における出力ＦＩＦＯ１０７の一実施例を
示すブロック図。
示すブロック図。
【図４】図１におけるセル廃棄判定ユニット１３６の一
実施例を示すブロック図。
実施例を示すブロック図。
【図５】図１におけるＦＩＦＯ輻輳状態判定回路１０６
の一実施例を示すブロック図。
の一実施例を示すブロック図。
【図６】図４に示したＦＩＦＯ輻輳レベル判定回路４３
０の機能を表す状態遷移図。
０の機能を表す状態遷移図。
【図７】図４に示したパケット廃棄判定回路４１０の機
能を示すフローチャート。
能を示すフローチャート。
【図８】図７における上位パケットレベル廃棄判定処理
７３０の詳細を示すフローチャート。
７３０の詳細を示すフローチャート。
【図９】図４におけるＶＣＩ輻輳レベル判定回路４４０
の機能を表すグラフ。
の機能を表すグラフ。
【図１０】本発明を適用したパケット交換機の他の実施
例を示すブロック図。
例を示すブロック図。
100：スイッチ、102：入力回線対応部、106：輻輳状態
判定回路、107：FIFO出力バッファ、108：出力回線対応
部、132：ヘッダ変換部、136：セル廃棄判定ユニット、
140：コネクション処理部。
判定回路、107：FIFO出力バッファ、108：出力回線対応
部、132：ヘッダ変換部、136：セル廃棄判定ユニット、
140：コネクション処理部。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 阪田 善彦
神奈川県海老名市下今泉810番地 株式
会社日立製作所オフィスシステム事業部
内
(72)発明者 松山 信仁
神奈川県秦野市堀山下１番地 株式会社
日立コンピュータエレクトロニクス内
(56)参考文献 特開 平３−205937（ＪＰ，Ａ)
特開 平６−268663（ＪＰ，Ａ)
特開 平９−93262（ＪＰ，Ａ)
特開 平９−83566（ＪＰ，Ａ)
特開 平７−95214（ＪＰ，Ａ)
特開 平６−311185（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 12/56 200
Claims (11)
- 【請求項１】１つまたは複数の入力回線と１つまたは複
数の出力回線とに接続され、出力回線の一つとして固定
長パケット（以下、セルという）を用いた転送回線部１
を備え、入力回線から入力された可変長パケットを、入
力セルヘッダ情報に従って決まる何れかの出力回線に出
力するパケット交換機であって、前記転送回線部１は、 セルを一時的に保持するバッファと、 上記バッファに保持されているセル数をカウントする第
１のカウンタ手段と、 上記バッファに保持されているセル数をコネクション毎
にカウントする第２のカウンタ手段と、 上記第１のカウンタ手段からのセル数に基づいて上記バ
ッファの輻輳状態を検出する輻輳状態検出手段と、受信したコネクション情報から当該コネクションの属す
るトラヒックラスを抽出するトラヒッククラス抽出手段
と 、上記コネクションが帯域予約をしないトラヒッククラス
であった場合には、 上記第２のカウンタ手段からのセル
数と、上記輻輳状態検出手段が検出した輻輳状態に応じ
て変更されるセル廃棄閾値情報と、予め定められた各コ
ネクションの優先度に応じて、各コネクションについて
入力されたセルを廃棄するか否かを決定するセル廃棄決
定手段を有することを特徴とするパケット交換機。 - 【請求項２】請求項１記載のパケット交換機であって、 上記セル廃棄閾値情報は、コネクション毎の上記バッフ
ァにおける滞留セル数の上限値であることを特徴とする
パケット交換機。 - 【請求項３】請求項１記載のパケット交換機であって、 各セルのデータ部には、 上位プロトコルで一つのデータとして扱われるデータが
分割されたデータブロックが収容され、 各セルのヘッダ部には、 そのセルのデータ部に収容されるデータブロックが上記
プロトコルのデータのどの位置のものかを示す区切り情
報が収容されており、 上記セル廃棄決定手段は、上記区切り情報を用いて、該
セルが上記上位プロトコルのデータの最初のデータブロ
ックを含む場合にはセル廃棄を行うことを決定し、該セ
ルが上位プロトコルのデータの最初のデータブロックを
含まない場合にはセル廃棄を行わないことを決定するこ
とを特徴とするパケット交換機。 - 【請求項４】各出力回線に対応する複数の出力バッファ
を有するパケット通信装置におけるパケット転送制御方
法であって、 コネクション毎にパケット廃棄閾値情報を設定し、該コネクションのトラヒッククラスをコネクション情報
から抽出し、 上記各出力バッファの滞留パケット数をカウントし、 上記各出力バッファにおいて、上記滞留パケット数をコ
ネクション毎にカウントし、 上記各出力バッファの滞留パケット数に基づいて上記各
出力バッファの輻輳状態を検出し、上記コネクションが帯域予約をしないトラヒッククラス
に属する場合 、上記コネクション毎にカウントした滞留
パケット数が、そのコネクションに対応する上記パケッ
ト廃棄閾値情報を超えた場合に、そのコネクションに属
するパケットを廃棄し、 上記パケット廃棄閾値情報は、上記各出力バッファの輻
輳状態と、予め定められた各コネクションの優先度に応
じて変更されることを特徴とするパケット転送制御方法
であって、 上記パケット廃棄閾値情報は、上記コネクション毎にカ
ウントした滞留パケット数の上限値であることを特徴と
するパケット転送制御方法。 - 【請求項５】請求項４記載のパケット転送制御方法であ
って、 上記各出力バッファの滞留パケット数に応じて複数の輻
輳レベルを定め、その輻輳レベルに応じて上記パケット
廃棄閾値情報を変更することを特徴とするパケット転送
制御方法。 - 【請求項６】各出力回線に対応する複数の出力バッファ
を有するパケット通信装置におけるパケット転送制御方
法であって、受信したコネクション情報から当該コネクションのトラ
ヒッククラスを抽出し、 当該 コネクション毎にパケット廃棄閾値情報を設定し、 上記各出力バッファの滞留パケット数をカウントし、 上記各出力バッファにおいて、上記滞留パケット数を上
記コネクション毎にカウントし、 上記各出力バッファの滞留パケット数に基づいて上記各
出力バッファの輻輳状態を検出し、上記コネクションが帯域予約をしないトラヒッククラス
に属する場合、かつ 上記コネクション毎にカウントした
滞留パケット数が、そのコネクションに対応する上記パ
ケット廃棄閾値情報を超えた場合に、そのコネクション
に属するパケットを廃棄し、 上記パケット廃棄閾値情報は、上記各出力バッファの輻
輳状態と、予め定められた各コネクションの優先度に応
じて変更されることを特徴とするパケット転送制御方法
であって、 上記コネクション毎にカウントした滞留パケット数がそ
のコネクションに対応する上記パケット廃棄閾値情報を
超えた場合でも、該コネクションのパケットが上位プロ
トコルのデータの最初のデータブロックを含まない場合
にはパケット廃棄を行わないことを特徴とするパケット
転送制御方法。 - 【請求項７】請求項６記載のパケット転送制御方法であ
って、 上記各出力バッファの滞留パケット数に応じて複数の輻
輳レベルを定め、その輻輳レベルに応じて上記パケット
廃棄閾値情報を変更することを特徴とするパケット転送
制御方法。 - 【請求項８】複数の入力回線と複数の出力回線とに接続
され、入力回線から入力されるヘッダ部とデータ部とを
有するパケットを、パケットバッファに一時的に保持し
た後に上記転送先に応じた出力回線へ転送するパケット
処理装置におけるパケット転送制御方法であって、 第１のコネクションに関する第１のパケット廃棄閾値
と、第２のコネクションに関する、上記第１のパケット
廃棄閾値とは異なる第２のパケット廃棄閾値とを与え、 上記パケットバッファに保持される全パケット量を検出
し、 上記パケットバッファに保持される上記第１のコネクシ
ョンのパケット量を検出し、 上記パケットバッファに保持される上記第２のコネクシ
ョンのパケット量を検出し、入力パケットの一部のパケットのヘッダ情報に基づきト
ラヒッククラスを抽出し 、 上記全パケット量をもとに上記パケットバッファの輻輳
レベルを判定し、上記コネクションが帯域予約をしないトラヒッククラス
に属する場合、かつ 上記第１のコネクションのパケット
量が上記第１のパケット廃棄閾値を超える場合は上記第
１のコネクションに属するパケットを廃棄し、上記コネクションが帯域予約をしないトラヒッククラス
に属する場合、かつ 上記第２のコネクションのパケット
量が上記第２のパケット廃棄閾値を超える場合は上記第
２のコネクションに属するパケットを廃棄し、 上記輻輳レベルの変更と、予め定められた各コネクショ
ンの優先度に応じて上記第１および第２のパケット廃棄
閾値を変更することを特徴とするパケット転送制御方
法。 - 【請求項９】請求項８記載のパケット転送制御方法であ
って、上記パケットバッファがパケットを出力する出力
インタフェースに対応する出力バッファであることを特
徴とするパケット転送制御方法。 - 【請求項１０】複数の入力回線と複数の出力回線とに接
続され、入力回線から入力される、ヘッダ部にコネクシ
ョンを識別する情報および転送先の情報を持つパケット
を、パケットバッファに一時的に保持した後に上記転送
先に応じた出力回線へ転送するパケット処理装置におけ
るパケット転送制御方法であって、 第１のコネクションに関する第１のパケット廃棄閾値
と、第２のコネクションに関する第２のパケット廃棄閾
値とを与え、上記第１のコネクションおよび第２のコネクションのト
ラヒッククラスを抽出し、 上記パケットバッファに保持される上記出力回線毎のパ
ケット数をカウントし、 上記パケットバッファに保持される上記第１のコネクシ
ョンのパケット数をカントし、 上記パケットバッファに保持される上記第２のコネクシ
ョンのパケット数をカウントし、 上記出力回線毎のパケット数をもとに上記パケットバッ
ファの輻輳レベルを判定し、上記第１のコネクションが帯域予約をしないトラヒック
クラスに属する場合、かつ 上記第１のコネクションのパ
ケット数が上記第１のパケット廃棄閾値を超える場合は
上記第１のコネクションに属するパケットを廃棄し、上記第２のコネクションが帯域予約をしないトラヒック
クラスに属する場合、かつ 上記第２のコネクションのパ
ケット数が上記第２のパケット廃棄閾値を超える場合は
上記第２のコネクションに属するパケットを廃棄し、 上記輻輳レベルの変更と、予め定められた各コネクショ
ンの優先度に応じて上記第１および第２のパケット廃棄
閾値を変更することを特徴とするパケット転送制御方
法。 - 【請求項１１】請求項１０記載のパケット転送制御方法
であって、上記第１のパケット廃棄閾値と上記第２のパ
ケット廃棄閾値が異なることを特徴とするパケット転送
制御方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16143096A JP3409966B2 (ja) | 1996-06-21 | 1996-06-21 | パケット交換機およびパケット転送制御方法 |
| US08/879,906 US6122252A (en) | 1996-06-21 | 1997-06-20 | Packet switching device and cell transfer control method |
| US09/633,171 US6870854B1 (en) | 1996-06-21 | 2000-08-04 | Packet switching device and cell transfer method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16143096A JP3409966B2 (ja) | 1996-06-21 | 1996-06-21 | パケット交換機およびパケット転送制御方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002333029A Division JP3849635B2 (ja) | 2002-11-18 | 2002-11-18 | パケット転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1013427A JPH1013427A (ja) | 1998-01-16 |
| JP3409966B2 true JP3409966B2 (ja) | 2003-05-26 |
Family
ID=15734967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16143096A Expired - Fee Related JP3409966B2 (ja) | 1996-06-21 | 1996-06-21 | パケット交換機およびパケット転送制御方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6122252A (ja) |
| JP (1) | JP3409966B2 (ja) |
Families Citing this family (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6560198B1 (en) * | 1997-11-07 | 2003-05-06 | Telcordia Technologies, Inc. | Method and system for stabilized random early detection using packet sampling |
| JP3191754B2 (ja) * | 1997-12-08 | 2001-07-23 | 日本電気株式会社 | 輻輳回避システム |
| US6563837B2 (en) * | 1998-02-10 | 2003-05-13 | Enterasys Networks, Inc. | Method and apparatus for providing work-conserving properties in a non-blocking switch with limited speedup independent of switch size |
| US6865154B1 (en) | 1998-01-12 | 2005-03-08 | Enterasys Networks, Inc. | Method and apparatus for providing bandwidth and delay guarantees in combined input-output buffered crossbar switches that implement work-conserving arbitration algorithms |
| US6219339B1 (en) * | 1998-02-20 | 2001-04-17 | Lucent Technologies Inc. | Method and apparatus for selectively discarding packets |
| US6452939B1 (en) * | 1998-03-24 | 2002-09-17 | Samsung Electronics Co., Ltd. | ATM interface device with double header conversion |
| US6275493B1 (en) * | 1998-04-02 | 2001-08-14 | Nortel Networks Limited | Method and apparatus for caching switched virtual circuits in an ATM network |
| US6633569B2 (en) * | 1998-04-16 | 2003-10-14 | Samsung Electronics Co., Ltd. | System and method for routing data cells through an ATM architecture using quality of service data in a service control point |
| US6421348B1 (en) * | 1998-07-01 | 2002-07-16 | National Semiconductor Corporation | High-speed network switch bus |
| US6434115B1 (en) * | 1998-07-02 | 2002-08-13 | Pluris, Inc. | System and method for switching packets in a network |
| US6614757B1 (en) * | 1998-11-23 | 2003-09-02 | 3Com Corporation | Method of local flow control in an asynchronous transfer mode network utilizing PNNI routing protocol |
| US6707789B1 (en) * | 1998-12-18 | 2004-03-16 | At&T Corp. | Flexible SONET ring with integrated cross-connect system |
| US6643260B1 (en) * | 1998-12-18 | 2003-11-04 | Cisco Technology, Inc. | Method and apparatus for implementing a quality of service policy in a data communications network |
| JP2000196621A (ja) | 1998-12-28 | 2000-07-14 | Nec Corp | 非同期転送モ―ド多重化装置及びセル廃棄方法 |
| US6563792B1 (en) * | 1999-07-02 | 2003-05-13 | Accton Technology Corporation | Fuzzy leaky bucket method and apparatus for usage parameter control in ATM networks |
| US6798746B1 (en) | 1999-12-18 | 2004-09-28 | Cisco Technology, Inc. | Method and apparatus for implementing a quality of service policy in a data communications network |
| US7203171B1 (en) * | 1999-12-20 | 2007-04-10 | Cisco Technology, Inc. | Ingress discard in output buffered switching devices |
| WO2001052075A1 (en) * | 2000-01-11 | 2001-07-19 | Transwitch Corporation | Simplified packet discard in atm switch |
| JP3508669B2 (ja) * | 2000-01-18 | 2004-03-22 | 日本電気株式会社 | Ａｔｍコネクション帯域制御方法 |
| US7215678B1 (en) * | 2000-04-10 | 2007-05-08 | Switchcore, A.B. | Method and apparatus for distribution of bandwidth in a switch |
| DE10123821A1 (de) * | 2000-06-02 | 2001-12-20 | Ibm | Geschaltete Ethernet-Netzwerke |
| JP3687501B2 (ja) | 2000-07-05 | 2005-08-24 | 日本電気株式会社 | パケット交換機の送信キュー管理システム及び管理方法 |
| JP2002051057A (ja) | 2000-08-04 | 2002-02-15 | Fujitsu Ltd | Ａｔｍ交換機 |
| JP4532708B2 (ja) * | 2000-09-11 | 2010-08-25 | 株式会社日立製作所 | 通信ネットワークシステムおよびパス接続制御方法 |
| US7324647B1 (en) | 2000-10-23 | 2008-01-29 | Bbn Technologies Corp. | Quantum cryptographic key distribution networks with untrusted switches |
| US7042883B2 (en) | 2001-01-03 | 2006-05-09 | Juniper Networks, Inc. | Pipeline scheduler with fairness and minimum bandwidth guarantee |
| US20040213222A1 (en) * | 2001-01-22 | 2004-10-28 | Eyal Assa | Buffer for use in electronic device including asynchronous transfer mode (ATM) switching capabilities or including interior fixed length packet/cell processing |
| US6831891B2 (en) * | 2001-03-06 | 2004-12-14 | Pluris, Inc. | System for fabric packet control |
| CA2442176C (en) * | 2001-03-09 | 2009-01-20 | Gen-Probe Incorporated | Penetrable cap |
| JP2003134158A (ja) * | 2001-10-29 | 2003-05-09 | Fujitsu Ltd | パケット多重制御方法及びこれを用いる集線装置 |
| JP2003318971A (ja) * | 2002-04-25 | 2003-11-07 | Fujitsu Ltd | ネットワークスイッチ装置およびネットワークスイッチ方法 |
| US20030206550A1 (en) * | 2002-04-30 | 2003-11-06 | Transwitch Corporation | Methods and apparatus for increasing the number of UTOPIA ports in an ATM device |
| US6765867B2 (en) | 2002-04-30 | 2004-07-20 | Transwitch Corporation | Method and apparatus for avoiding head of line blocking in an ATM (asynchronous transfer mode) device |
| US7457416B1 (en) | 2002-07-17 | 2008-11-25 | Bbn Technologies Corp. | Key distribution center for quantum cryptographic key distribution networks |
| AU2002334570A1 (en) * | 2002-09-06 | 2004-03-29 | Infineon Technologies Ag | Method and system for controlling bandwidth allocation |
| US6907453B2 (en) * | 2002-09-18 | 2005-06-14 | Broadcom Corporation | Per CoS memory partitioning |
| US20060222180A1 (en) * | 2002-10-15 | 2006-10-05 | Elliott Brig B | Chip-scale transmitter for quantum cryptography |
| US7627126B1 (en) | 2002-10-15 | 2009-12-01 | Bbn Technologies Corp. | Systems and methods for implementing path length control for quantum cryptographic systems |
| US7460670B1 (en) | 2002-12-20 | 2008-12-02 | Bbn Technologies Corp. | Systems and methods for managing quantum cryptographic networks |
| US7236597B2 (en) | 2002-12-20 | 2007-06-26 | Bbn Technologies Corp. | Key transport in quantum cryptographic networks |
| US7706535B1 (en) | 2003-03-21 | 2010-04-27 | Bbn Technologies Corp. | Systems and methods for implementing routing protocols and algorithms for quantum cryptographic key transport |
| US7430295B1 (en) | 2003-03-21 | 2008-09-30 | Bbn Technologies Corp. | Simple untrusted network for quantum cryptography |
| US7512242B2 (en) * | 2003-03-21 | 2009-03-31 | Bbn Technologies Corp. | Systems and methods for quantum cryptographic key transport |
| US7515716B1 (en) | 2004-02-26 | 2009-04-07 | Bbn Technologies Corp. | Systems and methods for reserving cryptographic key material |
| US7697693B1 (en) | 2004-03-09 | 2010-04-13 | Bbn Technologies Corp. | Quantum cryptography with multi-party randomness |
| US20070130455A1 (en) * | 2005-12-06 | 2007-06-07 | Elliott Brig B | Series encryption in a quantum cryptographic system |
| US20070133798A1 (en) * | 2005-12-14 | 2007-06-14 | Elliott Brig B | Quantum cryptography on a multi-drop optical network |
| US8082443B2 (en) * | 2006-01-09 | 2011-12-20 | Bbnt Solutions Llc. | Pedigrees for quantum cryptography |
| TWI326544B (en) * | 2006-11-15 | 2010-06-21 | Ind Tech Res Inst | An intelligent heterogeneous network packet dispatcher methodology |
| CN102405626B (zh) | 2009-06-12 | 2015-08-05 | Wi-Lan研究所公司 | 在通信网络中智能丢弃的系统和方法 |
| US8627396B2 (en) | 2009-06-12 | 2014-01-07 | Cygnus Broadband, Inc. | Systems and methods for prioritization of data for intelligent discard in a communication network |
| US8531961B2 (en) | 2009-06-12 | 2013-09-10 | Cygnus Broadband, Inc. | Systems and methods for prioritization of data for intelligent discard in a communication network |
| US11171890B1 (en) | 2018-12-28 | 2021-11-09 | Innovium, Inc. | Reducing power consumption in an electronic device |
| TWI773966B (zh) * | 2020-02-20 | 2022-08-11 | 瑞昱半導體股份有限公司 | 運作方法以及接收裝置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04257145A (ja) * | 1991-02-12 | 1992-09-11 | Hitachi Ltd | パケット流量制御方法およびパケット交換システム |
| KR100293920B1 (ko) * | 1993-06-12 | 2001-09-17 | 윤종용 | 비동기전송모드의사용자망접속인터페이스의트래픽제어장치및방법 |
| JP3354689B2 (ja) * | 1994-02-28 | 2002-12-09 | 富士通株式会社 | Ａｔｍ交換機、交換機及びそのスイッチングパス設定方法 |
| JP2655481B2 (ja) * | 1994-04-28 | 1997-09-17 | 日本電気株式会社 | 出力バッファ型ａｔｍスイッチにおける優先制御方法 |
| JP2856104B2 (ja) * | 1995-04-18 | 1999-02-10 | 日本電気株式会社 | Ａｔｍスイッチ |
| JPH08288965A (ja) * | 1995-04-18 | 1996-11-01 | Hitachi Ltd | スイッチングシステム |
| US5867663A (en) * | 1995-07-19 | 1999-02-02 | Fujitsu Network Communications, Inc. | Method and system for controlling network service parameters in a cell based communications network |
| US5764641A (en) * | 1995-09-08 | 1998-06-09 | Cisco Systems, Inc. | Early and integrated tail packet discard system |
| US5745488A (en) * | 1996-04-29 | 1998-04-28 | Motorola, Inc. | Method and apparatus for detection of packet types in a communications network |
-
1996
- 1996-06-21 JP JP16143096A patent/JP3409966B2/ja not_active Expired - Fee Related
-
1997
- 1997-06-20 US US08/879,906 patent/US6122252A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6122252A (en) | 2000-09-19 |
| JPH1013427A (ja) | 1998-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3409966B2 (ja) | パケット交換機およびパケット転送制御方法 | |
| US6041038A (en) | Packet switching device and cell transfer control method | |
| US5949757A (en) | Packet flow monitor and control system | |
| US6144636A (en) | Packet switch and congestion notification method | |
| US6907001B1 (en) | Packet switch for switching variable length packets in the form of ATM cells | |
| EP0512495B1 (en) | Switching node in a network with label multiplexed information | |
| US7046630B2 (en) | Packet switching network, packet switching equipment and network management equipment | |
| US6259696B1 (en) | ATM switch and congestion control method | |
| JP3128654B2 (ja) | 監視制御方法、監視制御装置及び交換システム | |
| JP3632229B2 (ja) | Ａｔｍ交換装置 | |
| US6473432B1 (en) | Buffer control apparatus and method | |
| US5892762A (en) | Buffer control system | |
| US6870854B1 (en) | Packet switching device and cell transfer method | |
| US6931025B1 (en) | Optical adaptation layer frame for aggregating IP flows at edge nodes for sonet transport | |
| WO2001093598A2 (en) | Efficient packet transmission over atm | |
| EP0884923B1 (en) | Packet switching network, packet switching equipment, and network management equipment | |
| JP2000324111A (ja) | Ａｔｍ交換機の輻輳制御方式 | |
| JP3848962B2 (ja) | パケット交換機およびセル転送制御方法 | |
| US5923657A (en) | ATM switching system and cell control method | |
| JP3849635B2 (ja) | パケット転送装置 | |
| JP2682434B2 (ja) | 出力バッファ型ａｔｍスイッチ | |
| US6947429B1 (en) | Method for aligning of packet loss priority information in a data-packet switching communication device | |
| JP3132842B2 (ja) | ラベル交換網におけるコネクションレス型通信方式とコネクション型通信方式との多重方式 | |
| JP3097549B2 (ja) | Ａｔｍスイッチ | |
| JP3632655B2 (ja) | Ａｔｍ交換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |