JP3420763B2 - Ａｔｍ用低遅延又は低損失スイッチ - Google Patents
Ａｔｍ用低遅延又は低損失スイッチInfo
- Publication number
- JP3420763B2 JP3420763B2 JP50954192A JP50954192A JP3420763B2 JP 3420763 B2 JP3420763 B2 JP 3420763B2 JP 50954192 A JP50954192 A JP 50954192A JP 50954192 A JP50954192 A JP 50954192A JP 3420763 B2 JP3420763 B2 JP 3420763B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- memory area
- loss priority
- cells
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/108—ATM switching elements using shared central buffer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5647—Cell loss
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5649—Cell delay or jitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5651—Priority, marking, classes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5679—Arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
- H04L2012/5682—Threshold; Watermark
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】
本発明は、セル・ヘッダを具えるデータ・セル内に入
っているディジタル・データを交換するための電気通信
交換装置であって、該装置は交差接点〈crosspoint〉ス
イッチを含み、該スイッチはスイッチの入力線から出力
線へセルを交換するためのものであり、また該スイッチ
は、それを通して交換されるセルを記憶するためのセル
・バッファ・メモリを具えて成る電気通信交換装置に関
する。
っているディジタル・データを交換するための電気通信
交換装置であって、該装置は交差接点〈crosspoint〉ス
イッチを含み、該スイッチはスイッチの入力線から出力
線へセルを交換するためのものであり、また該スイッチ
は、それを通して交換されるセルを記憶するためのセル
・バッファ・メモリを具えて成る電気通信交換装置に関
する。
そのような装置は、ATM（Asynchronous Transfer Mod
e−非同期転送モード）の名称でよく知られている高速
パケット交換技術用として使うことができる。ATMの偉
力は要求に応じて帯域幅を用意するその能力に在る：異
なる発信源は異なる帯域幅の要求条件を持つ可能性があ
る。
e−非同期転送モード）の名称でよく知られている高速
パケット交換技術用として使うことができる。ATMの偉
力は要求に応じて帯域幅を用意するその能力に在る：異
なる発信源は異なる帯域幅の要求条件を持つ可能性があ
る。
高速パケット交換技術は、音声、データ、ビデオ等の
混合したトラフィックの疎通を集積する自由度を明らか
に具えている。ある種のトラフィック源では帯域幅が確
率的な要求条件を持っているので、交換及び伝送資源の
利用度が合理的な程度にまで到達し得るかどうかが、一
見しただけではさほど明らかでない。すなわち、高速パ
ケット交換のもたらす主要な利点は、種々のトラフィッ
ク疎通に適用できる自由度に存するのである。本発明の
目的は、種々のタイプのトラフィック疎通に適用でき、
また既知の装置に較べて容量を更に効率的に使用するAT
Mシステムを提供することである。
混合したトラフィックの疎通を集積する自由度を明らか
に具えている。ある種のトラフィック源では帯域幅が確
率的な要求条件を持っているので、交換及び伝送資源の
利用度が合理的な程度にまで到達し得るかどうかが、一
見しただけではさほど明らかでない。すなわち、高速パ
ケット交換のもたらす主要な利点は、種々のトラフィッ
ク疎通に適用できる自由度に存するのである。本発明の
目的は、種々のタイプのトラフィック疎通に適用でき、
また既知の装置に較べて容量を更に効率的に使用するAT
Mシステムを提供することである。
その目的のために本発明によれば、交換装置は、
＊ セル・バッファ・メモリが少なくとも２つのメモリ
領域から成り、その１つは低損失領域と呼ばれ、もう１
つは低遅延領域と呼ばれること、 ＊ 交差接点スイッチが、セル・ヘッダ中の予め定めら
れたビットの値を定めるための評価回路を更に具え、該
評価回路は該定められた値に依存する評価出力信号を生
成すること、及び ＊ 交差接点スイッチが、入り側〈incoming〉セルを評
価出力信号に依存して低損失領域又は低遅延領域に割り
当てるために、評価出力信号を受け取る割当て手段を具
えること を特徴とする。
領域から成り、その１つは低損失領域と呼ばれ、もう１
つは低遅延領域と呼ばれること、 ＊ 交差接点スイッチが、セル・ヘッダ中の予め定めら
れたビットの値を定めるための評価回路を更に具え、該
評価回路は該定められた値に依存する評価出力信号を生
成すること、及び ＊ 交差接点スイッチが、入り側〈incoming〉セルを評
価出力信号に依存して低損失領域又は低遅延領域に割り
当てるために、評価出力信号を受け取る割当て手段を具
えること を特徴とする。
本発明では或る発信源はATMセルに低損失確率を要求
するのに対し、或る発信源は低遅延への変化を要求する
という認識を利用している。セル・ヘッダがセル損失優
先（CLP−Cell Loss Priority）ビットを持たねばなら
ない、ということは、「「国際電信電話諮問委員会勧告
草案〈CCITT Draft Recommendation〉I.361:“ATM laye
r specification for B−ISDN"（Ｂ−ISDNに対するATM
レイヤー仕様）,1990年１月」という文書から既知であ
る。このCLPビットが２つのタイプのセル間を区別する
可能性を創造する。
するのに対し、或る発信源は低遅延への変化を要求する
という認識を利用している。セル・ヘッダがセル損失優
先（CLP−Cell Loss Priority）ビットを持たねばなら
ない、ということは、「「国際電信電話諮問委員会勧告
草案〈CCITT Draft Recommendation〉I.361:“ATM laye
r specification for B−ISDN"（Ｂ−ISDNに対するATM
レイヤー仕様）,1990年１月」という文書から既知であ
る。このCLPビットが２つのタイプのセル間を区別する
可能性を創造する。
ユーザーから見たATM網の性能というのは、呼の受容
確率に主として依存する。資源割当ての既知の方法は、
入力トラフィックの総体に対しセル損失確率が予め定め
た最大値を結果的に下回るかどうかでATM接続を許容す
ると判断するのが通常である。これらの既知の方法で
は、期待されるセル遅延はさほど重要とは考えられてい
ない。時には更に高いセル損失確率が黙認されることも
あり、その場合は例えばCLPビットを用いることにより
セル・ヘッダ中で特定されることができよう。茲におい
てトラフィックに２つの階級が導入される。最初の階級
は低損失確率を要求するトラフィックを包含する。もう
一方の階級のトラフィックは損失確率で行くと表明する
が更に低い遅延へ変化することができる。
確率に主として依存する。資源割当ての既知の方法は、
入力トラフィックの総体に対しセル損失確率が予め定め
た最大値を結果的に下回るかどうかでATM接続を許容す
ると判断するのが通常である。これらの既知の方法で
は、期待されるセル遅延はさほど重要とは考えられてい
ない。時には更に高いセル損失確率が黙認されることも
あり、その場合は例えばCLPビットを用いることにより
セル・ヘッダ中で特定されることができよう。茲におい
てトラフィックに２つの階級が導入される。最初の階級
は低損失確率を要求するトラフィックを包含する。もう
一方の階級のトラフィックは損失確率で行くと表明する
が更に低い遅延へ変化することができる。
非同期転送網を通過した後でその時間関係を復元する
ことを要するトラフィックを発出する発信源では、低遅
延へ変化することが有利である。これは、もし網間に亙
る遅延変化が小さければ、端末装置内の遅延デジッタ
〈dejitter〉バッファをより小さく保つことができる故
に、然りである。これに反して、完全性〈integrity〉
が最も重要なトラフィックを発生するトラフィック源で
は、セル損失の低確率の方が好まれるであろう。後者の
例は（電算機間の）データ・トラフィックであり、前者
の例は（人と人との間の）聴覚的或いは視覚的トラフィ
ックである。
ことを要するトラフィックを発出する発信源では、低遅
延へ変化することが有利である。これは、もし網間に亙
る遅延変化が小さければ、端末装置内の遅延デジッタ
〈dejitter〉バッファをより小さく保つことができる故
に、然りである。これに反して、完全性〈integrity〉
が最も重要なトラフィックを発生するトラフィック源で
は、セル損失の低確率の方が好まれるであろう。後者の
例は（電算機間の）データ・トラフィックであり、前者
の例は（人と人との間の）聴覚的或いは視覚的トラフィ
ックである。
集積回路技術を用いれば、数百のATMセルのバッファ
を１チップ上で実現できる。チップ上の制御論理を伴う
これらのバッファは、LDOLL（Low Delay Or Low Loss−
低遅延又は低損失）待ち行列を実現するのに用いること
ができる。LDOLL待ち行列方式はサービス優先では低遅
延を好適とし、記憶優先では低損失を好適とする。
を１チップ上で実現できる。チップ上の制御論理を伴う
これらのバッファは、LDOLL（Low Delay Or Low Loss−
低遅延又は低損失）待ち行列を実現するのに用いること
ができる。LDOLL待ち行列方式はサービス優先では低遅
延を好適とし、記憶優先では低損失を好適とする。
種々のトラフィック疎通の発信源を記述するために
は、セル伝送には数マイクロ秒掛かり、セルのバースト
（発信源の能動期間）は１秒の数分の１継続し、発信源
と到着点との間の接続は数分に及ぶことを実現しなけれ
ばならない。
は、セル伝送には数マイクロ秒掛かり、セルのバースト
（発信源の能動期間）は１秒の数分の１継続し、発信源
と到着点との間の接続は数分に及ぶことを実現しなけれ
ばならない。
接続はその全継続時間に亙って必ずしも常に全帯域幅
を必要とはしない。更に、帯域幅の要求条件は通常、接
続の往路と復路とでは異なる。或る種のトラフィック源
は或る種のビデオ符号器と同様に可変ビット・レート
（VBR−variable bit rate）を持つ。例えば、ファイル
転送の場合はパケットのバーストが送られる。ファイル
転送の終了は必ずしも接続が直ちに終了することを意味
しない、というのは、引き続いて更にデータが交換され
ることもあり得るからである。VBR符号器の場合は、セ
ル・レート（すなわち帯域幅）は、1/25秒毎に（1/30秒
に応じて）各ビデオ・フレーム毎に１回変わることがで
きる。そのセル・バッファ・アレイを用いてLDOLL待ち
行列は短期間の過負荷を許容できる。これはバースト阻
止〈blocking〉の代わりを務めることができよう。
を必要とはしない。更に、帯域幅の要求条件は通常、接
続の往路と復路とでは異なる。或る種のトラフィック源
は或る種のビデオ符号器と同様に可変ビット・レート
（VBR−variable bit rate）を持つ。例えば、ファイル
転送の場合はパケットのバーストが送られる。ファイル
転送の終了は必ずしも接続が直ちに終了することを意味
しない、というのは、引き続いて更にデータが交換され
ることもあり得るからである。VBR符号器の場合は、セ
ル・レート（すなわち帯域幅）は、1/25秒毎に（1/30秒
に応じて）各ビデオ・フレーム毎に１回変わることがで
きる。そのセル・バッファ・アレイを用いてLDOLL待ち
行列は短期間の過負荷を許容できる。これはバースト阻
止〈blocking〉の代わりを務めることができよう。
以下、本発明は図面を用いて更に詳細に説明される。
但しここで 図１は、本発明によるATM交換装置を示し； 図２は、本発明による交換エレメントのLDセル及びLL
セルの損失確率を、FIFO方式と比較してグラフ表示し； 図３は、LDセル及びLLセルの遅延を、FIFO読み出し方
式と比較してグラフ表示し； 図４は、しきい値に依存するLDセル損失及びLLセル損
失の確率を、FIFO方式と比較してグラフ表示し； 図５は、しきい値に依存するLDセル及びLLセルのセル
遅延を、FIFO方式と比較してグラフ表示している。
但しここで 図１は、本発明によるATM交換装置を示し； 図２は、本発明による交換エレメントのLDセル及びLL
セルの損失確率を、FIFO方式と比較してグラフ表示し； 図３は、LDセル及びLLセルの遅延を、FIFO読み出し方
式と比較してグラフ表示し； 図４は、しきい値に依存するLDセル損失及びLLセル損
失の確率を、FIFO方式と比較してグラフ表示し； 図５は、しきい値に依存するLDセル及びLLセルのセル
遅延を、FIFO方式と比較してグラフ表示している。
図１はATM網の基本的ビルディング・ブロックと考え
ることのできるATM交換装置を示す。該装置はＮ個のATM
入力リンク１−１ないし１−Ｎと、１つのATM出力リン
ク２とを持つ。交換装置のすべてのリンクは同期して動
作するものと仮定する;2つの引き続く（使われていない
〈idle〉）セルの到着間の間隔はタイムスロットと呼ば
れる。
ることのできるATM交換装置を示す。該装置はＮ個のATM
入力リンク１−１ないし１−Ｎと、１つのATM出力リン
ク２とを持つ。交換装置のすべてのリンクは同期して動
作するものと仮定する;2つの引き続く（使われていない
〈idle〉）セルの到着間の間隔はタイムスロットと呼ば
れる。
セル受信機３−１ないし３−Ｎは入り側セルの直列化
を解消して〈deserialize〉受信が完了した後にそれを
入力バッファ４−１ないし４−Ｎ内に記憶する。直列化
の解消はヘッダ情報を検討することとATMセルを並列に
処理することとを可能ならしめる。これは実際の交換エ
レメントが高速度交換（毎秒数百万セル）にうまく対処
することを許容する。セル待ち行列エレメント５は入力
バッファからATMセルを受け取る。このセル待ち行列エ
レメントは、よく知られている弾性的〈elastic〉読み
出し書き込みバッファとして実現できる。それは非空
〈non−empty〉セルを入力バッファからセル・バッファ
・アレイ６に転送する。
を解消して〈deserialize〉受信が完了した後にそれを
入力バッファ４−１ないし４−Ｎ内に記憶する。直列化
の解消はヘッダ情報を検討することとATMセルを並列に
処理することとを可能ならしめる。これは実際の交換エ
レメントが高速度交換（毎秒数百万セル）にうまく対処
することを許容する。セル待ち行列エレメント５は入力
バッファからATMセルを受け取る。このセル待ち行列エ
レメントは、よく知られている弾性的〈elastic〉読み
出し書き込みバッファとして実現できる。それは非空
〈non−empty〉セルを入力バッファからセル・バッファ
・アレイ６に転送する。
セル待ち行列エレメント５はまた、セル・ヘッダ中に
CLPビットの値を評価することもできる。この値は、１
対のスイッチ８の開閉を制御するスイッチ・アクチュエ
ータ６に転送される。それによって、セル・バッファに
転送されるセルはCLPビットの値に依存してセル・バッ
ファのLL部か又はLD部に置かれよう。
CLPビットの値を評価することもできる。この値は、１
対のスイッチ８の開閉を制御するスイッチ・アクチュエ
ータ６に転送される。それによって、セル・バッファに
転送されるセルはCLPビットの値に依存してセル・バッ
ファのLL部か又はLD部に置かれよう。
セルは入力バッファからLLセルに対する記憶優先権を
持つセル・バッファ・アレイ６に転送される。というこ
とは、セル・バッファ・アレイが一杯〈full〉の時に
は、入力バッファに存在するLLセルは（スイッチ・アク
チュエータ６の制御の下に）セル・バッファ・アレイ中
の最も古いLDセルと置き換わる。最も古いLDセルと置き
換わることによりLDセルに対する平均遅延は最小化され
る。LLセルは、セル・バッファ・アレイがLLセルで完全
に満たされている時のブロッキングによってのみ損失と
なる。LDセルは置き換え若しくはセル・バッファ・アレ
イが一杯の時のブロッキングによって損失となる。
持つセル・バッファ・アレイ６に転送される。というこ
とは、セル・バッファ・アレイが一杯〈full〉の時に
は、入力バッファに存在するLLセルは（スイッチ・アク
チュエータ６の制御の下に）セル・バッファ・アレイ中
の最も古いLDセルと置き換わる。最も古いLDセルと置き
換わることによりLDセルに対する平均遅延は最小化され
る。LLセルは、セル・バッファ・アレイがLLセルで完全
に満たされている時のブロッキングによってのみ損失と
なる。LDセルは置き換え若しくはセル・バッファ・アレ
イが一杯の時のブロッキングによって損失となる。
バッファ・アレイ中のセルは互いに連携する２つのリ
ストに組織化される：一方のリストはすべての低遅延
（LD）セルを含み（低遅延領域LD）、もう一方のリスト
はすべての低損失（LL）セルを含む（低損失領域LL）。
各タイプ共、最も古いセルが常にリストの先頭にある。
ストに組織化される：一方のリストはすべての低遅延
（LD）セルを含み（低遅延領域LD）、もう一方のリスト
はすべての低損失（LL）セルを含む（低損失領域LL）。
各タイプ共、最も古いセルが常にリストの先頭にある。
セル・サーバ７がセル・バッファ９からセルを取り出
す：読み出されるべきセルのタイプはセル・バッファ中
のLLバッファ及びLDバッファの数に依存する。このサー
ビス方式ではしきい値TH（そのf.i.は値40を持つ）が使
われる、という意味は、セル・バッファ・アレイ９内に
あるLLセルが40より少ない限りLDセルが最初にサービス
を受けるのである。どちらのタイプのセルが読み出され
るべきかの判断は、セル・バッファの低損失領域内のセ
ルの数をモニターするモニター回路13で為される。もし
LL内のセルの数が（調整可能な）しきい値THを超えるな
らば１対のスイッチ12a,12bが動作して、それによりLD
領域からのセルの読み出しを停止し、LL領域からのセル
の読み出しを開始する。
す：読み出されるべきセルのタイプはセル・バッファ中
のLLバッファ及びLDバッファの数に依存する。このサー
ビス方式ではしきい値TH（そのf.i.は値40を持つ）が使
われる、という意味は、セル・バッファ・アレイ９内に
あるLLセルが40より少ない限りLDセルが最初にサービス
を受けるのである。どちらのタイプのセルが読み出され
るべきかの判断は、セル・バッファの低損失領域内のセ
ルの数をモニターするモニター回路13で為される。もし
LL内のセルの数が（調整可能な）しきい値THを超えるな
らば１対のスイッチ12a,12bが動作して、それによりLD
領域からのセルの読み出しを停止し、LL領域からのセル
の読み出しを開始する。
出力バッファがセルをセル送出器11に転送し、該セル
送出器はそれを直列化して、出側リンク２にそれらを送
り出す。各タイム・スロットでは、新しいセルがセル・
バッファへの待ち行列に入るに先立って、セルへのサー
ビスが行われる。
送出器はそれを直列化して、出側リンク２にそれらを送
り出す。各タイム・スロットでは、新しいセルがセル・
バッファへの待ち行列に入るに先立って、セルへのサー
ビスが行われる。
セル・サーバはセル待ち行列器及びセル・バッファを
バイパスすることも、そうしたければできる。この状態
は例えば、もしセル・バッファが空であり、入力バッフ
ァが少なくとも１つのセルを持つことをセル・サーバが
見出すならば、そのときに起きる。たとえ若しセルが入
力バッファから出力バッファへ無限の速さで転送された
としても、セルの直列化（又はその解除）は１タイムス
ロットすなわち１セルを完全に送出するために要する時
間の遅延を導入する、ということに注意しなければなら
ない。しかし、若し待ち行列に入り、引き続いてサービ
スを受けることが１タイムスロット又はそれ以上掛かる
ものと仮定すれば、交換装置によりより導入される最少
遅延は２タイムスロットである。
バイパスすることも、そうしたければできる。この状態
は例えば、もしセル・バッファが空であり、入力バッフ
ァが少なくとも１つのセルを持つことをセル・サーバが
見出すならば、そのときに起きる。たとえ若しセルが入
力バッファから出力バッファへ無限の速さで転送された
としても、セルの直列化（又はその解除）は１タイムス
ロットすなわち１セルを完全に送出するために要する時
間の遅延を導入する、ということに注意しなければなら
ない。しかし、若し待ち行列に入り、引き続いてサービ
スを受けることが１タイムスロット又はそれ以上掛かる
ものと仮定すれば、交換装置によりより導入される最少
遅延は２タイムスロットである。
図２ないし図５には、図１の交換エレメントの性質を
調べるために実行された計算及びシミュレーションの結
果が示されている。このシミュレーションでは、発信源
の活動の変化に注意が払われており、特に一時的な過負
荷が起きた場合に関心がある。２つの入力を持つ交換エ
レメントが仮定されている。また、LDOLL待ち行列は150
Mbit/sの容量〈capacity〉を持つ伝送出口〈transmissi
on outlet〉を供給するものと仮定されている。セルの
サイズは40オクテットのペイロード〈payload〉を持つ5
3オクテットと仮定された。多数の接続が各入力チャネ
ルに多重化されている。１つのチャネルは、平均ビット
・レートが3.9Mbit/sで、多数のVBR符号器の組合せ出力
疎通を運ぶ。もう１つのチャネルは、ピークの帯域幅が
3Mbit/sで平均オン時間及びオフ時間が0.1秒の、多数の
オン・オフ発信源（例えばファイル・サーバ）により生
成されるトラフィックを運ぶ。VBR出力疎通は90％のLD
セルと10％のLLセルとから成る。オン・オフのトラフィ
ックに対しては逆の比率が仮定されている。各1/30秒毎
に１フレームのビットがパックされて、それは一定の平
均レートで送出される。
調べるために実行された計算及びシミュレーションの結
果が示されている。このシミュレーションでは、発信源
の活動の変化に注意が払われており、特に一時的な過負
荷が起きた場合に関心がある。２つの入力を持つ交換エ
レメントが仮定されている。また、LDOLL待ち行列は150
Mbit/sの容量〈capacity〉を持つ伝送出口〈transmissi
on outlet〉を供給するものと仮定されている。セルの
サイズは40オクテットのペイロード〈payload〉を持つ5
3オクテットと仮定された。多数の接続が各入力チャネ
ルに多重化されている。１つのチャネルは、平均ビット
・レートが3.9Mbit/sで、多数のVBR符号器の組合せ出力
疎通を運ぶ。もう１つのチャネルは、ピークの帯域幅が
3Mbit/sで平均オン時間及びオフ時間が0.1秒の、多数の
オン・オフ発信源（例えばファイル・サーバ）により生
成されるトラフィックを運ぶ。VBR出力疎通は90％のLD
セルと10％のLLセルとから成る。オン・オフのトラフィ
ックに対しては逆の比率が仮定されている。各1/30秒毎
に１フレームのビットがパックされて、それは一定の平
均レートで送出される。
LDOLL待ち行列のシミュレーションは、セル・バッフ
ァのサイズが50バッファであり、しきい値THの値が40で
あって、トラフィック源の数が変動するものとして実行
される。オン・オフの数とVBR源の数とは同数に選ばれ
ており、従ってLD負荷は全負荷の約2/3であった。両発
信源の数を19から23に変化させることにより、LDOLL待
ち行列に与えられる全負荷を変化させることができた。
ァのサイズが50バッファであり、しきい値THの値が40で
あって、トラフィック源の数が変動するものとして実行
される。オン・オフの数とVBR源の数とは同数に選ばれ
ており、従ってLD負荷は全負荷の約2/3であった。両発
信源の数を19から23に変化させることにより、LDOLL待
ち行列に与えられる全負荷を変化させることができた。
図２は、本発明の交換エレメントのLDセル（実線）及
びLLセル（破線）の損失確率を、セル・バッファのから
の出力セルのFIFO（first−in,first−out−先入れ先出
し）のやり方（点線）と対比して示す。この図では、セ
ルの損失確率は与えられる負荷の関数として示される。
もし通常のFIFO待ち行列が用いられたとした時に起きる
であろうセル損失はLDセルに殆ど完全に打撃を与えられ
る；平均LLセル損失確率は大幅に減少する。このことは
もし負荷が１に近づくとした場合でさえもそのまま正し
い。するとLDセル損失は１となる、それは記憶優先度の
故にLLセルによるバッファは事実上は空だからである。
図２は、バッファ過負荷の場合には、置き換えメカニズ
ムによりLDセルは最初に棄てられるべきものであること
を示している。
びLLセル（破線）の損失確率を、セル・バッファのから
の出力セルのFIFO（first−in,first−out−先入れ先出
し）のやり方（点線）と対比して示す。この図では、セ
ルの損失確率は与えられる負荷の関数として示される。
もし通常のFIFO待ち行列が用いられたとした時に起きる
であろうセル損失はLDセルに殆ど完全に打撃を与えられ
る；平均LLセル損失確率は大幅に減少する。このことは
もし負荷が１に近づくとした場合でさえもそのまま正し
い。するとLDセル損失は１となる、それは記憶優先度の
故にLLセルによるバッファは事実上は空だからである。
図２は、バッファ過負荷の場合には、置き換えメカニズ
ムによりLDセルは最初に棄てられるべきものであること
を示している。
図３には、LLセル（破線）の及びLDセル（実線）の遅
延が、FIFO方式（点線）におけるセル遅延と対比して示
される。この図では、セル遅延は与えられる負荷の関数
として示される。この図の示すところによれば、FIFO方
式に比較してLDセルの遅延は、LLセルの更に高い遅延を
代償として著しく減少する。
延が、FIFO方式（点線）におけるセル遅延と対比して示
される。この図では、セル遅延は与えられる負荷の関数
として示される。この図の示すところによれば、FIFO方
式に比較してLDセルの遅延は、LLセルの更に高い遅延を
代償として著しく減少する。
図４には、しきい値THに依存するLLセルの及びLDセル
の損失確率を、FIFO方式と対比して示す。LD損失確率は
しきい値THの変化に対し相対的に鈍感のようにみえる。
の損失確率を、FIFO方式と対比して示す。LD損失確率は
しきい値THの変化に対し相対的に鈍感のようにみえる。
図５は、しきい値THに依存するLLセル及びのLDセルの
遅延をFIFO方式と対比して示す。値THが増加すると、LD
セルに対する平均遅延が減少し、LLセルの平均遅延が増
加する、またそれと同時にLLセルの損失率が増加する。
このシナリオでは、LDセルの遅延がLLセルのそれに対す
る遅延よりも大きくなるようなTH値は存在しない。
遅延をFIFO方式と対比して示す。値THが増加すると、LD
セルに対する平均遅延が減少し、LLセルの平均遅延が増
加する、またそれと同時にLLセルの損失率が増加する。
このシナリオでは、LDセルの遅延がLLセルのそれに対す
る遅延よりも大きくなるようなTH値は存在しない。
フロントページの続き
(72)発明者 ショウテ フレデリック カレル
オランダ国 1223 アーイェー ヒルフ
ェルスム オリオンラーン 94
(72)発明者 アウォーター ヘールト アルノウト
オランダ国 2612 ハーベー デルフト
オーストシンゲル 17
合議体
審判長 武井 袈裟彦
審判官 桂 正憲
審判官 山本 春樹
(56)参考文献 特開 平２−1669（ＪＰ，Ａ)
特開 平１−225260（ＪＰ，Ａ)
特公 昭62−44737（ＪＰ，Ｂ２)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 12/56
H04L 12/28
Claims (4)
- 【請求項１】セル・ヘッダを具えるデータ・セル内に入
っているディジタル・データを交換するための電気通信
交換装置であって、前記セル・ヘッダは、データ・セル
のセル損失優先度を表わす値を記憶蓄積するセル損失優
先度フィールドを有しており、また本電気通信交換装置
は複数の入力線よりの入力データ・セルを出力線へスイ
ッチ交換する交差接点スイッチを有しており、さらにか
く交換すべきデータ・セルを記憶蓄積するセル・バッフ
ァ・メモリを有している電気通信交換装置において、 ａ） セル・バッファ・メモリは第１メモリ領域と第２
メモリ領域とを具えており、第１メモリ領域は高損失優
先度を有する第１セルを蓄積するためのものであり、第
２メモリ領域は低損失優先度を有する第２セルを蓄積す
るものであり、 ｂ） 前記セル・ヘッダのセル損失優先度フィールド内
の各入力データ・セルのセル損失優先度が、高損失或い
は低損失優先度であるかを決定するための決定手段で、
入力線に結合されている決定手段と、 ｃ） 第１入力セルの高損失優先度を決定手段が決定し
たことに応答して、前記交差接点スイッチ内に設けられ
ている配分手段が、該第１入力セルを、第１メモリ領域
に割当て、また第２入力セルが、決定手段により低損失
優先度であることの決定に応答して、第２メモリ領域に
割当てを行う配分手段と、 ｄ） 前記交差接点スイッチ内にあって、スイッチ交換
の目的のもとに、第１に第１メモリ領域内の高損失優先
度セルを読出し、かつ第２メモリ領域内に蓄積されてい
るセルの数が所定値を超えたときには、第２メモリ領域
より低損失優先度のセルをスイッチ交換のために読出す
スイッチ手段とを、 具えた電気通信交換装置において、 前記決定手段は、セル・バッファ・メモリがフルとなっ
たことに応答して、第１メモリ領域内に蓄積されている
高損失優先度の第１セルと入れ換えに、低損失優先度の
第２入力セルを第１メモリ領域内に記憶するように構成
したことを特徴とする電気通信交換装置。 - 【請求項２】決定装置は、入力データ・セルを蓄積する
待合せ装置を有しており、かつ、この待合せ装置と、前
記配分手段とに接続されている評価装置とを有してなる
請求項１に記載の装置。 - 【請求項３】スイッチ手段は、第２メモリ領域に接続さ
れていて、その内に蓄積されているセルの数をモニタす
るモニタ手段を有し、このモニタ手段のモニタ数が所定
の閾値を超えたときにはこれに応答して読出し手段を第
２メモリ領域にスイッチする如く構成されている請求項
２に記載の装置。 - 【請求項４】前記決定手段は、第１メモリの第１の最も
古い第１セルに入れ換えるように構成したことを特徴と
する請求項１に記載の装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP91200835.6 | 1991-04-10 | ||
| EP91200835 | 1991-04-10 | ||
| PCT/NL1992/000067 WO1992019060A1 (en) | 1991-04-10 | 1992-04-09 | Low delay or low loss cell switch for atm |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05508283A JPH05508283A (ja) | 1993-11-18 |
| JP3420763B2 true JP3420763B2 (ja) | 2003-06-30 |
Family
ID=8207602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50954192A Expired - Fee Related JP3420763B2 (ja) | 1991-04-10 | 1992-04-09 | Ａｔｍ用低遅延又は低損失スイッチ |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US5390176A (ja) |
| EP (1) | EP0533900B1 (ja) |
| JP (1) | JP3420763B2 (ja) |
| KR (1) | KR100229558B1 (ja) |
| AU (1) | AU650339B2 (ja) |
| CA (1) | CA2084303C (ja) |
| CZ (1) | CZ282752B6 (ja) |
| DE (1) | DE69221411T2 (ja) |
| HU (1) | HU216033B (ja) |
| WO (1) | WO1992019060A1 (ja) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6985487B1 (en) | 1990-07-27 | 2006-01-10 | Kabushiki Kaisha Toshiba | Broadband switching networks |
| JP2909165B2 (ja) * | 1990-07-27 | 1999-06-23 | 株式会社東芝 | 広帯域通信網、エンドユーザ端末、通信網、広帯域通信ノード、通信ノード、インターフェースアダプタ、マルチポイント接続インターフェース、マルチポイント接続制御装置及びアクセスユニット |
| JP3128654B2 (ja) | 1990-10-19 | 2001-01-29 | 富士通株式会社 | 監視制御方法、監視制御装置及び交換システム |
| JPH0614049A (ja) * | 1992-03-19 | 1994-01-21 | Fujitsu Ltd | Ａｔｍにおけるセル廃棄制御装置及びその方法 |
| SE515178C2 (sv) * | 1992-03-20 | 2001-06-25 | Ericsson Telefon Ab L M | Förfaranden och anordningar för prioritering vid bufferthantering i paketnät |
| FI91695C (fi) * | 1992-10-05 | 1994-07-25 | Nokia Telecommunications Oy | Menetelmä liikenteen priorisoimiseksi runkoverkon kautta yhteen liitettyjen lähiverkkojen välillä |
| FR2700865B1 (fr) * | 1993-01-27 | 1995-02-24 | Alcatel Nv | Dispositif de gestion de mémoire tampon de cellules. |
| WO1994023517A1 (en) * | 1993-03-26 | 1994-10-13 | Curtin University Of Technology | Method and apparatus for managing the statistical multiplexing of data in digital communication networks |
| FR2707023B1 (ja) * | 1993-06-24 | 1995-09-22 | Boyer Jacqueline | |
| US5696764A (en) * | 1993-07-21 | 1997-12-09 | Fujitsu Limited | ATM exchange for monitoring congestion and allocating and transmitting bandwidth-guaranteed and non-bandwidth-guaranteed connection calls |
| JP3354689B2 (ja) * | 1994-02-28 | 2002-12-09 | 富士通株式会社 | Ａｔｍ交換機、交換機及びそのスイッチングパス設定方法 |
| JP2713153B2 (ja) * | 1994-03-09 | 1998-02-16 | 日本電気株式会社 | ブリッジ装置 |
| GB2288947B (en) * | 1994-04-20 | 1999-01-06 | Roke Manor Research | Improvements in or relating to ATM communication systems |
| FI98774C (fi) * | 1994-05-24 | 1997-08-11 | Nokia Telecommunications Oy | Menetelmä ja laitteisto liikenteen priorisoimiseksi ATM-verkossa |
| US5553061A (en) * | 1994-06-27 | 1996-09-03 | Loral Fairchild Corporation | Packet processor having service priority and loss priority features |
| US5487061A (en) * | 1994-06-27 | 1996-01-23 | Loral Fairchild Corporation | System and method for providing multiple loss and service priorities |
| JP3553138B2 (ja) * | 1994-07-14 | 2004-08-11 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
| US5495478A (en) * | 1994-11-14 | 1996-02-27 | Dsc Communications Corporation | Apparatus and method for processing asynchronous transfer mode cells |
| US5539729A (en) * | 1994-12-09 | 1996-07-23 | At&T Corp. | Method for overload control in a packet switch that processes packet streams having different priority levels |
| JP2570641B2 (ja) * | 1994-12-20 | 1997-01-08 | 日本電気株式会社 | Ａｔｍスイッチにおける自己ルーチングスイッチ方法とその回路 |
| US5675573A (en) * | 1995-03-22 | 1997-10-07 | Lucent Technologies Inc. | Delay-minimizing system with guaranteed bandwidth delivery for real-time traffic |
| US5724352A (en) * | 1995-08-31 | 1998-03-03 | Lucent Technologies Inc. | Terabit per second packet switch having assignable multiple packet loss probabilities |
| US6122279A (en) * | 1995-10-02 | 2000-09-19 | Virata Limited | Asynchronous transfer mode switch |
| FR2740283B1 (fr) * | 1995-10-24 | 1997-12-19 | Thomson Csf | Dispositif de regulation du flux de cellules atm au sein d'un brasseur atm |
| SE508328C2 (sv) * | 1995-11-09 | 1998-09-28 | Ericsson Telefon Ab L M | Anordning och metod avseende paketflödeskontroll |
| FR2747256B1 (fr) * | 1996-04-05 | 1998-06-19 | Thomson Csf | Procede d'estimation du taux de perte de cellules de donnees dans un commutateur de reseau de transmission numerique |
| US5953336A (en) * | 1996-08-05 | 1999-09-14 | Virata Limited | Method and apparatus for source rate pacing in an ATM network |
| GB9618137D0 (en) * | 1996-08-30 | 1996-10-09 | Sgs Thomson Microelectronics | Improvements in or relating to an ATM switch |
| FI103310B1 (fi) | 1996-11-15 | 1999-05-31 | Nokia Telecommunications Oy | Puskuroinnin toteuttaminen pakettikytkentäisessä tietoliikenneverkossa |
| US6111858A (en) * | 1997-02-18 | 2000-08-29 | Virata Limited | Proxy-controlled ATM subnetwork |
| KR100236036B1 (ko) * | 1997-03-31 | 1999-12-15 | 전주범 | Atm 망접속기에서 수신 셀 폐기방법 |
| GB9719316D0 (en) * | 1997-09-12 | 1997-11-12 | Power X Limited | Priority selection means for data transmission apparatus |
| US6147970A (en) * | 1997-09-30 | 2000-11-14 | Gte Internetworking Incorporated | Quality of service management for aggregated flows in a network system |
| US6198723B1 (en) * | 1998-04-14 | 2001-03-06 | Paxonet Communications, Inc. | Asynchronous transfer mode traffic shapers |
| US6993018B1 (en) * | 1999-08-03 | 2006-01-31 | Telefonaktiebolaget Lm Ericsson (Publ) | Priority signaling for cell switching |
| KR20020025234A (ko) * | 2000-06-26 | 2002-04-03 | 요트.게.아. 롤페즈 | 저지연 및 저손실 패킷 스위치 |
| EP1346519B1 (en) * | 2000-11-28 | 2006-05-17 | Flash Networks Ltd | System and method for a transmission rate controller |
| US6937607B2 (en) * | 2001-06-21 | 2005-08-30 | Alcatel | Random early discard for cell-switched data switch |
| US20030016625A1 (en) * | 2001-07-23 | 2003-01-23 | Anees Narsinh | Preclassifying traffic during periods of oversubscription |
| US20030067874A1 (en) * | 2001-10-10 | 2003-04-10 | See Michael B. | Central policy based traffic management |
| US7606158B2 (en) * | 2004-09-24 | 2009-10-20 | Cisco Technology, Inc. | Hierarchical flow control for router ATM interfaces |
| TWI330964B (en) | 2007-01-29 | 2010-09-21 | Via Tech Inc | Packet processing method and a network device using the method |
| CN103401805A (zh) * | 2007-03-29 | 2013-11-20 | 威盛电子股份有限公司 | 网络装置 |
| US9130743B2 (en) * | 2011-06-21 | 2015-09-08 | Pyxim Wireless, Inc. | Method and apparatus for communicating between low message rate wireless devices and users via monitoring, control and information systems |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0312628B1 (en) * | 1987-10-20 | 1993-12-29 | International Business Machines Corporation | High-speed modular switching apparatus for circuit and packet switched traffic |
| JPH01221042A (ja) * | 1988-02-29 | 1989-09-04 | Toshiba Corp | パケット交換機の輻輳制御方法 |
| US5101402A (en) * | 1988-05-24 | 1992-03-31 | Digital Equipment Corporation | Apparatus and method for realtime monitoring of network sessions in a local area network |
| DE3833490A1 (de) * | 1988-10-01 | 1990-04-05 | Philips Patentverwaltung | Koppelfeld fuer ein vermittlungssystem |
| US4914650A (en) * | 1988-12-06 | 1990-04-03 | American Telephone And Telegraph Company | Bandwidth allocation and congestion control scheme for an integrated voice and data network |
| US5140584A (en) * | 1989-03-01 | 1992-08-18 | Kabushiki Kaisha Toshiba | Packet communication system and method of controlling same |
| JP2860661B2 (ja) * | 1989-03-14 | 1999-02-24 | 国際電信電話 株式会社 | Ａｔｍ交換機 |
| US5179557A (en) * | 1989-07-04 | 1993-01-12 | Kabushiki Kaisha Toshiba | Data packet communication system in which data packet transmittal is prioritized with queues having respective assigned priorities and frequency weighted counting of queue wait time |
| US5050161A (en) * | 1989-12-04 | 1991-09-17 | Bell Communications Research, Inc. | Congestion management based on multiple framing strategy |
| US5166930A (en) * | 1990-12-17 | 1992-11-24 | At&T Bell Laboratories | Data channel scheduling discipline arrangement and method |
-
1992
- 1992-04-09 CA CA002084303A patent/CA2084303C/en not_active Expired - Fee Related
- 1992-04-09 HU HUP9203898A patent/HU216033B/hu not_active IP Right Cessation
- 1992-04-09 DE DE69221411T patent/DE69221411T2/de not_active Expired - Fee Related
- 1992-04-09 AU AU17468/92A patent/AU650339B2/en not_active Ceased
- 1992-04-09 KR KR1019920703152A patent/KR100229558B1/ko not_active IP Right Cessation
- 1992-04-09 JP JP50954192A patent/JP3420763B2/ja not_active Expired - Fee Related
- 1992-04-09 EP EP92909960A patent/EP0533900B1/en not_active Expired - Lifetime
- 1992-04-09 CZ CS923530A patent/CZ282752B6/cs not_active IP Right Cessation
- 1992-04-09 WO PCT/NL1992/000067 patent/WO1992019060A1/en active IP Right Grant
-
1993
- 1993-09-23 US US08/126,146 patent/US5390176A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0533900A1 (en) | 1993-03-31 |
| AU1746892A (en) | 1992-11-17 |
| EP0533900B1 (en) | 1997-08-06 |
| AU650339B2 (en) | 1994-06-16 |
| HU9203898D0 (en) | 1993-03-29 |
| WO1992019060A1 (en) | 1992-10-29 |
| US5390176A (en) | 1995-02-14 |
| CZ282752B6 (cs) | 1997-09-17 |
| DE69221411T2 (de) | 1998-02-12 |
| JPH05508283A (ja) | 1993-11-18 |
| CA2084303C (en) | 2003-12-09 |
| HU216033B (hu) | 1999-04-28 |
| HUT64656A (en) | 1994-01-28 |
| CA2084303A1 (en) | 1992-10-11 |
| CZ353092A3 (en) | 1993-11-17 |
| KR100229558B1 (ko) | 1999-11-15 |
| KR930701040A (ko) | 1993-03-16 |
| DE69221411D1 (de) | 1997-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3420763B2 (ja) | Ａｔｍ用低遅延又は低損失スイッチ | |
| CA2356278C (en) | Inter-class schedulers utilizing priority guaranteed queuing | |
| JP2598185B2 (ja) | パケットデータトラヒックの伝送方法及び装置 | |
| US5381407A (en) | Method and system for controlling user traffic to a fast packet switching system | |
| US5726985A (en) | ATM communication system interconnect/termination unit | |
| US5280470A (en) | Bandwidth and congestion management in accessing broadband ISDN networks | |
| US5982749A (en) | ATM communication system interconnect/termination unit | |
| US5278828A (en) | Method and system for managing queued cells | |
| US6373846B1 (en) | Single chip networking device with enhanced memory access co-processor | |
| US5848068A (en) | ATM communication system interconnect/termination unit | |
| US5920561A (en) | ATM communication system interconnect/termination unit | |
| US6535512B1 (en) | ATM communication system interconnect/termination unit | |
| US7787468B2 (en) | Switch with function for assigning queue based on a declared rate transfer | |
| JPH09510062A (ja) | 広帯域交換網 | |
| JPH0744542B2 (ja) | 非同期転送モードにおける仮想パスの帯域割当方式 | |
| US5841772A (en) | ATM communication system interconnect/termination unit | |
| US6205152B1 (en) | Frame relay-to-ATM interface circuit and method of operation | |
| Katevenis et al. | Multi-queue management and scheduling for improved QoS in communication networks | |
| US6947429B1 (en) | Method for aligning of packet loss priority information in a data-packet switching communication device | |
| US6735214B1 (en) | Method and system for a hierarchical traffic shaper | |
| JPH07131465A (ja) | Ａｔｍセル多重化制御方式 | |
| Haverkort et al. | Performance Evaluation of Threshold-Based ATM Cell Scheduling Policies Under Markov-Modulated Poisson Traffic Using Stochastic Petri Nets | |
| Hsing | Simulation and performance evaluation of an ATM multiplexer using priority scheduling (for B-ISDN environment) | |
| JP3090308B2 (ja) | Ａｔｍ交換機 | |
| JPH0795212A (ja) | Ａｔｍ交換システムにおける輻輳制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |