JPH05508283A - Ａｔｍ用低遅延又は低損失スイッチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ＡＴＭ用低遅延又は低損失スイッチ 本発明は、セル・ヘッダを具えるデータ・セル内に入っているディジタル・デー タを交換するための電気通信交換装置であって、該装置は交差接点＜ｃｒｏｓｓ ｐｏｉｎ、Ｄスイッチを含み、該スイッチはスイッチの入力線から出力線へセル を交換するためのものであり、また該スイッチは、それを通して交換されるセル を記憶するためのセル・バッファ・メモリを具えて成る電気通信交換装置に関す る。

そのような装置は、ＡＴＭ　（Ａｓｙｎｃｈｒｏｎｏｕｓ　Ｔｒａｎｓｆｅｒ　 Ｍｏｄｅ−非同期転送モード）の名称でよく知られている高速パケット交換技術 用として使うことかできる。ＡＴＭ　の偉力は要求に応じて帯域幅を用意するそ の能力に在る：異なる発信源は異なる帯域幅の要求条件を持つ可能性かある。

高速パケット交換技術は、音声、データ、ビデオ等の混合したトラフィックの疎 通を集積する自由度を明らかに具えている。

ある種のトラフィック源では帯域幅か確率的な要求条件を持っているので、交換 及び伝送資源の利用度か合理的な程度にまて到達し得るかどうかか、−見しただ けてはさほど明らかでない。

すなわち、高速パケット交換のもたらす主要な利点は、種々のトラフィック疎通 に適用できる自由度に存するのである。本発明の目的は、種々のタイプのトラフ ィック疎通に適用でき、また既知の装置に較べて容量を更に効率的に使用する　 ＡＴＭシステムを提供することである。

その目的のために本発明によれば、交換装置は、＊　セル・バッファ・メモリか 少なくとも２つのメモリ領域から成り、その１つは低損失領域と呼ばれ、もう１ つは低遅延領域と呼ばれること、 ＊　交差接点スイッチか、セル・ヘッダ中の予め定められたビットの値を定める ための評価回路を更に具え、該評価回路は駿足められた値に依存する評価出力信 号を生成すること、及び ＊　交差接点スイッチか、入り側＜　ｉｎｃｏｍｉｎｇ＞セルを評価出力信号に 依存して低損失領域又は低遅延領域に割り当てるために、評価出力信号を受け取 る割当て手段を具えることを特徴とする。

本発明では成る発信源は　ＡＴＶセルに低損失確率を要求するのに対し、成る発 信源は低遅延への変化を要求するという認識を利用している。セル・ヘッダがセ ル損失優先（ＣＬＰ　−Ｃｅ１ｌＬｏｓｓ　Ｐｒ１ｏｒｉｔｙ）ヒツトを持たね ばならない、ということは、「「国際電信電話諮問委員会勧告草案＜ＣＣ［ＴＴ 　Ｄｒａｆｔ　Ｒｅｃｏｍｍｅｎｄａｔｉｏｎ＞　１．３６１：“ＡＴＭ　１ａ ｙｅｒ　５ｐｅｃｉｆｉｃａｔｉｏｎ　ｆｏｒ　Ｂ−ＩＳＤＮ”（Ｂ−ＩＳＤＮ に対する　Ａ、　Ｔ　Ｍレイヤー仕様）、　１９９０年１月」という文書から既 知である。このＣＬＰビットか２つのタイプのセル間を区別する可能性を創造す る。

ユーザーから見たＡ　Ｔ　Ｍ網の性能というのは、呼の受容確率に主として依存 する。資源割当ての既知の方法は、入力ドラフィックの総体に対しセル損失確率 か予め定めた最大値を結果的に下回るかどうかでＡＴＭ接続を許容すると判断す るのが通常である。これらの既知の方法では、期待されるセル遅延はさほど重要 とは考えられていない。時には更に高いセル損失確率が黙認されることもあり、 その場合は例えばＣＬＰピットを用いることによりセル・ヘッダ中で特定される ことができよう。茸においてトラフィックに２つの階級か導入される。最初の階 級は低損失確率を要求するトラフィックを包含する。もう一方の階級のトラフィ ックは損失確率で行くと表明するが更に低い遅延へ変化することかできる。

非同期転送網を通過した後でその時間関係を復元することを要するトラフィック を発出する発信源では、低遅延へ変化することか有利である。これは、もし網間 に亙る遅延変化が小さければ、端末装置内の遅延デジツタ＜ｄｅｊｉｔｔｅｒ＞ バッファをより小さく保つことかできる故に、然りである。これに反して、完全 性＜ｉｎｔｅｇｒｉｔｙ＞か最も重要なトラフィックを発生するトラフィック源 では、セル損失の低確率の方が好まれるであろう。後者の例は（電算機間の）デ ータ・トラフィックであり、前者の例は（人と人との間の）聴覚的或いは視覚的 トラフィックである。

集積回路技術を用いれは、数百の　ＡＴＭセルのバッファを１チツプ上で実現で きる。チップ上の割面論理を伴うこれらのバッファは、ＬＤＯＬＬ（Ｌｏｗ　Ｄ ｅｌａｙ　Ｏｒ　Ｌｏｗ　Ｌｏｓｓ−低遅延又は低損失）待ち行列を実現するの に用いることができる。ＬＤＯＬＬ待ち行列方式はサービス優先では低遅延を好 適とし、記憶優先では低損失を好適とする。

種々のトラフィック疎通の発信源を記述するためには、セル伝送には数マイクロ 秒掛かり、セルのバースト（発信源の能動期間）は１秒の数分の１継続し、発信 源と到着点との間の接続は数分に及ぶことを実現しなければならない。

接続はその全継続時間に亙って必ずしも常に全帯域幅を必要とはしない。更に、 帯域幅の要求条件は通常、接続の往路と復路とでは異なる。成る種のトラフィッ ク源は成る種のビデオ符号器と同様に可変ビット・レート（ＶＢＲ−ｖａｒｉａ ｂｌｅ　ｂｉｔ　ｒａｔｅ）を持つ。例えば、ファイル転送の場合はパケットの バーストか送られる。ファイル転送の終了は必ずしも接続か直ちに終了すること を意味しない、というのは、引き続いて更にデータが交換されることもあり得る からである。ＶＢＲ符号器の場合は、セル・レート（すなわち帯域幅）は、１７ ２５秒毎に（１／３０秒に応じて）各ビデオ・フレーム毎に１回度わることがで きる。そのセル・バッファ・アレイを用いてＬＤＯＬＬ待ち行列は短期間の過負 荷を許容できる。これはバースト阻止＜ｂｌｏｃｋｉｎｇ＞の代わりを務めるこ とかできよう。

以下、本発明は図面を用いて更に詳細に説明される。但しここで 図１は、本発明による　ＡＴＭ交換装置を示し：図２は、本発明による交換エレ メントのＬＤセル及びＬＬセルの損失確率を、ＦＩＦＯ方式と比較してグラフ表 示し；図３は、ＬＤセル及びＬＬセルの遅延を、ＦＩＦＯ読み出し方式と比較し てグラフ表示し； 図４は、しきい値に依存するＬＤセル損失及びＬＬセル損失の確率を、ＦＩＦＯ 方式と比較してグラフ表示し；図５は、しきい値に依存するＬＤセル及びＬＬセ ルのセル遅延を、ＦＩＦＯ方式と比較してグラフ表示している。

図１はＡＴＭ網の基本的ビルディング・ブロックと考えることのできるＡＴＭ交 換装置を示す。該装置はＮ個のＡＴＭ入力リンク　１−１ないし１−Ｎと、１つ のＡＴＭ出力リンク２とを持つ。

交換装置のすへてのリンクは同期して動作するものと仮定する：２つの引き続く （使われていない＜１ｄｌｅ＞）セルの到着間の間隔はタイムスロットと呼ばれ る。

セル受信機３−１ないし３−Ｎは入り側セルの直列化を解消して＜ｄｅｓｅｒｉ ａｌｉｚｅ＞受信か完了した後にそれを入力バッファ４−１ないし４−Ｎ内に記 憶する。直列化の解消はヘッダ情報を検討することとＡＴＭセルを並列に処理す ることとを可能ならしめる。

これは実際の交換エレメントか高速度交換（毎秒数百万セル）にうまく対処する ことを許容する。セル待ち行列エレメント５は入力バッファからＡＴＭセルを受 け取る。このセル待ち行列エレメントは、よく知られている弾性的＜ｅｌａｓｔ ｉｃ＞読み出し書き込みバッファとして実現できる。それは非空＜ｎｏｎ−ｅｍ ｐｔｙ＞セルを入力バッファからセル・バッファ・アレイ６に転送する。

セル待ち行列エレメント５はまた、セル・ヘッダ中のＣＬＰビットの値を評価す ることもてきる。この値は、１対のスイッチ８の開閉を制御するスイッチ・アク チュエータ６に転送される。それによって、セル・バッファに転送されるセルは ＣＬＰビットの値に依存してセル・バッファのＬＬ部か又はＬＤ部に置かれよう 。

セルは入力バッファからＬＬセルに対する記憶優先権を持つセル・バッファ・ア レイ６に転送される。ということは、セル・バッファ・アレイか一杯＜ｆｕｌＨ の時には、入力バッファに存在するＬＬセルは（スイッチ・アクチュエータ６の 開園の下に）セル・バッファ・アレイ中の最も古いＬＤセルと置き換わる。

最も古いＬＤセルと置き換わることによりＬＤセルに対する平均遅延は最小化さ れる。ＬＬセルは、セル・バッファ・アレイかＬＬセルで完全に満たされている 時のブロッキングによってのみ損失となる。ＬＤセルは置き換え若しくはセル・ バッファ・アレイか一杯の時のブロッキングによって損失となる。

バッファ・アレイ中のセルは互いに連携する２つのリストに組織化されるニ一方 のリストはすべての低遅延（ＬＤ）セルを含み（低遅延領域ＬＤ）、もう一方の リストはすべての低損失（ＬＬ）セルを含む（低損失領域ＬＬ）。各タイプ共、 最も古いセルか常にリストの先頭にある。

セル・サーバ７かセル・バッファ９からセルを取り出す：読み出されるべきセル のタイプはセル・バッファ中のＬＬバッファ及びＬＤバッファの数に依存する。

このサービス方式ではしきい値ＴＨ（そのｆ、　ｉ、は値４０を持つ）か使われ る、という意味は、セル・バッファ・アレイ９内にあるＬＬセルが４０より少な い限りＬＤセルか最初にサービスを受けるのである。どちらのタイプのセルか読 み出されるべきかの判断は、セル・バッファの低損失領域内のセルの数をモニタ ーするモニター回路１３で為される。もしＬＬ内のセルの数が（調整可能な）し きい値ＴＨを超えるならば１対のスイッチ１２ａ、　１２ｂが動作して、それに よりＬＤ領領域らのセルの読み出しを停止し、ＬＬ領領域らのセルの読み出しを 開始する。

出力バッファがセルをセル送出器１１に転送し、該セル送出器はそれを直列化し て、出側リンク２にそれらを送り出す。各タイム・スロットでは、新しいセルが セル・バッファへの待ち行列に入るに先立って、セルへのサービスが行われる。

セル・サーバはセル待ち行列器及びセル・バッファをバイパスすることも、そう したければできる。この状態は例えば、もしセル・バッファか空であり、入力バ ッファが少なくとも１つのセルを持つことをセル・サーバが見出すならば、その ときに起きる。たとえ若しセルが入力バッファから出力バッファへ無限の速さで 転送されたとしても、セルの直列化（又はその解除）は１タイムスロツトすなわ ち１セルを完全に送出するために要する時間の遅延を導入する、ということに注 意しなければならない。しかし、若し待ち行列に入り、引き続いてサービスを受 けることか１タイムスロツト又はそれ以上掛かるものと仮定すれば、交換装置に よりより導入される最少遅延は２タイムスロツトである。

図２ないし図５には、図１の交換エレメントの性質を調べるために実行された計 算及びシミュレーションの結果か示されている。このシミコレ−ジョンでは、発 信源の活動の変化に注意か払われており、特に一時的な過負荷か起きた場合に関 心かある。２つの入力を持つ交換エレメントが仮定されている。また、ＬＤＯＬ Ｌ待ち行列は１５０　Ｍｂｉｔ／ｓの容量＜Ｃａｐａｃｉｔｙ＞を持つ伝送出口 ＜ｔｒａｎｓｍｉｓｓｉｏｎ　ｏｕｔｌｅＤを供給するものと仮定されている。

セルのサイズは４０オクテツトのペイ５０−ド＜ｐａｙｌｏａｄ＞を持つ５３オ クテツトと仮定された。多数の接続が各入力チャネルに多重化されている。１つ のチャネルは、平均ビット・レートか３．９Ｍｂｉｔ／ｓで、多数のＶＢＲ符号 器の組合せ出力疎通を運ぶ。もう１つのチャネルは、ピークの帯域幅が３　Ｍｂ ｉｔ／ｓで平均オン時間及びオフ時間か０．１秒の、多数のオン・オフ発信源（ 例えばファイル・サーバ）により生成されるトラフィックを運ぶ。ＶＢＲ出力疎 通は９０９６のＬＤセルと１０％のＬＬセルとから成る。オン・オフのトラフィ ックに対しては逆の比率が仮定されている。

各ｌ／３０秒毎に１フレームのピットかパックされて、それは一定の平均レート で送出される。

ＬＤＯＬＬ待ち行列のシミュレーションは、セル・バッファのサイズか５０バツ フアであり、しきい値ＴＨの値か４０であって、トラフィック源の数か変動する ものとして実行される。オン・オフの数とＶＢＲ源の数とは同数に選ばれており 、従ってＬＤ負荷は全負荷の約２７３であった。再発信源の数を１９から２３に 変化させることにより、ＬＤＯＬＬ待ち行列に与えられる全負荷を変化させるこ とかできた。

図２は、本発明の交換エレメントのＬＤセル（実線）及びＬＬセル（破線）の損 失確率を、セル・バッファのからの出力セルのＦＩＦＯ（ｆｉｒｓｔ−ｉｎ、　 ｆｉｒｓｔ−ｏｕｔ−先入れ先出し）のやり方（点線）と対比して示す。この図 では、セルの損失確率は与えられる負荷の関数として示される。もし通常のＦＩ ＦＯ待ち行列か用いられたとした時に起きるであろうセル損失はＬＤセルに殆ど 完全に打撃を与えられる；平均ＬＬセル損失確率は大幅に減少する。このことは もし負荷が１に近づくとした場合でさえもそのまま正しい。するとＬＤセル損失 は１となる、それは記憶優先度の故にＬＬセルによるバッファは事実上は空だか らである。

図２は、バッファ過負荷の場合には、置き換えメカニズムによりＬＤセルは最初 に棄てられるべきものであることを示している。

図３には、ＬＬセル（破線）の及びＬＤセル（実線）の遅延が、ＦＩＦＯ方式（ 点線）におけるセル遅延と対比して示される。

この図では、セル遅延は与えられる負荷の関数として示される。

この図の示すところによれば、ＦＩＦＯ方式に比較してＬＤセルの遅延は、ＬＬ セルの更に高い遅延を代償として著しく減少する。

Ｐｒ（ｃ！ｌｌ　ｆσ富Ｓ） ｌｏａｄｉｎｇ Ｅｌｃｅｌｌ　ｄｅｌａｙｌ Ｏ，８０，８５０，９０，９５ １ｏａｄｉｎｇ ＩＧ−３ Ｐｒ（ｃｅｌｌ　１ｏｓｓ） 要　約　書 ＡＴＭ用低遅延又は低損失スイッチ その中のセルの２つのタイプが区別される　ＡＴＭ交換装置。

１番目のタイプのセルには低損失セルという印を付け、２番目のタイプのセルに は低遅延セルという印を付ける。交換装置内ではセル・バッファ（９）は、低損 失セル用の１番目のメモリ領域（ＬＬ）と低遅延セル用の２番目のメモリ領域（ ＬＤ）とに分割される。セル・バッファ（９）か完全に満たされている場合には 、低損失セルは低遅延セルよりも読み込みの優先権を得る。セル・バッファから 読み出すには、低遅延領域か空でない限り低遅延セルか低損失セルよりも優先権 を持つ。低損失領域の内容に対してしきい値を設定することもまた可能である； 低損失領域の内容かしきい値を超えるときに、低損失セルを出力することが開始 てきるようになる。

〔選択図〕　図１ 国際調査報告 国際調査報告

Claims (2)

【特許請求の範囲】
1. １．セル・ヘッダを具えるデータ・セル内に入っているディジタル・データを交 換するための電気通信交換装置であって、該装置は、スイッチ（１−１；１−Ｎ ）の入力線から出力線（２）へセルを交換するための交差接点スイッチを含み、 また該スイッチは、それを通して交換されるセルを記憶するためのセル・バッフ ァ・メモリを具えて成る電気通信交換装置において、＊セル・バッファ・メモリ が少なくとも２つのメモリ領域から成り、その１つは低損失領域と呼ばれ、もう １つは低遅延領域と呼ばれること、 ＊交差接点スイッチが、セル・ヘッダ中の予め定められたビットの値を定めるた めの評価回路を更に具え、該評価回路は該定められた値に依存する評価出力信号 を生成すること、及び ＊交差接点スイッチが、入り側セルを評価出力信号に依存して低損失領域又は低 遅延領域に割り当てるために、評価出力信号を受け取る割当て手段を具えること を特徴とする電気通信交換装置。
2. ２．セル・バッファ・メモリからセルを読み出すための読み出し手段を具え、該 手段は、低損失領域内のセル数をモニターするため、及び、もしそれがそのセル 数の予め定められたしきい値を超過しているならば、低損失領域からセルを読み 出すように切り換えるために配置されて成ることを特徴とする請求項１に記載の 電気通信交換装置。