DE3788649T2 - Schnelle modulare Vermittlungseinrichtung für Durchschaltverkehr und paketvermittelten Verkehr. - Google Patents

Description

• Die vorliegende Erfindung bezieht sich auf eine Vermittlungseinrichtung zur Verbindung zahlreicher ankommender und abgehender Übertragungsleitungen in den Knoten eines Übertragungsnetzes, oder zur Übertragung von Daten zwischen ankommenden und abgehenden Computer- und Workstation-Verbindungsleitungen. Dabei leitet die Einrichtung Durchschaltverkehr und paketvermittelten Verkehr von den ankommenden Leitungen selektiv zu den abgehenden Leitungen.
Hintergrund
• Die schnelle Vermittlung von Daten, unabhängig davon, ob es sich dabei um die Abtastung analoger Signale oder alphanumerischer Daten handelt, ist ein wichtiger Bereich in einem Übertragungsnetz. Die Netzwerkknoten, in denen Verbindungen oder Übertragungsleitungen von verschiedenen Richtungen zur Datenübertragung untereinander verbunden werden, sind häufig der Grund für Verzögerungen bei der Übertragung. Wenn in einem Knoten viel Verkehr konzentriert ist, und insbesondere wenn der Großteil des Verkehrs durch einige wenige Leitungen geht, führt dies zu Verzögerungen oder sogar Datenverlust. Es ist daher von Vorteil, schnelle und nicht blockierende Vermittlungsknoten oder Vermittlungsstellen zu haben. Darüber hinaus sollten die Vermittlungsknoten verschiedene Verkehrsarten bearbeiten können, beispielsweise Daten von Durchschaltverkehr (CS) mit Sprechkanälen oder Daten von paketvermittelten (PS) Leitungen.
• In der einschlägigen Literatur und in Patenten wurden verschiedene Lösungen für Vermittlungsstellen oder Vermittlungseinrichtungen vorgeschlagen.
• In dem Artikel "Integration of Circuit/Packet Switching by a SENET Concept" von G.J. Coviello und anderen, der in den Protokollen der National Telecommunications Conference NTC 1975, SS. 42-12 und 42-17 erscheint, wird eine Knotenschaltung zur Übertragung von Durchschaltverkehr und paketvermitteltem Verkehr zwischen Vermittlungsleitungen beschrieben. Eingangs-Demultiplexer und Ausgangs-Multiplexer verbinden die Vermittlungsleitungen mit einem gemeinsamen Bus für den CS-Verkehr und einem weiteren gemeinsamen Bus für den PS-Verkehr. Adressierte Wörter werden sequentiell über diese Busse übertragen. Die unterschiedliche Verarbeitung des PS- und CS-Verkehrs führt zu einer ungleichen internen Struktur, während die Übertragung einer Adresse für jedes einzelne Wort (z. B. Byte) beim CS-Verkehr zu beträchtlichem Overhead auf dem Bus führt. Darüber hinaus wird ein bedeutender Teil der Durchschaltfunktionen in den Multiplexern und Demultiplexern durchgeführt, die TDM-Vermittlungsoperationen für zugeordnete Zeit-Slots vornehmen, wobei jede Zuordnung für die Dauer der entsprechenden CS-Verbindung aufrechterhalten wird.
• Die US-Patentschrift 4,314,367 mit dem Titel "Switching Circuit for Digital Packet Switching Network" beschreibt eine Schaltstruktur zur Zusammenschaltung ankommender und abgehender Leitungen in einem Paketnetzwerkknoten. Jede Knotenschaltung umfaßt ein zweistufiges Zusammenschaltmuster, das alle Eingänge mit alle Ausgängen verbindet, wobei jedes Paket auf der Grundlage der entsprechenden Adresse direkt von einem der Eingänge zum korrekten Ausgang geleitet wird. Da es sich bei dieser Einrichtung um ein reines Paketvermittlungsnetzwerk handelt, ist die Übertragung von Daten mittels Durchschaltverkehr nicht möglich.
• Der in den Protokollen (SS. 149-153) des IEEE 1986 International Zurich Seminar über Digitale Kommunikation erschienene Artikel "An Experimental Synchronous Composite Switching System" von T. Takeuchi und anderen beschreibt eine Schaltstruktur zur Zusammenschaltung zahlreicher Vermittlungsleitungen. Die Schaltung besteht im wesentlichen aus mehreren synchronen Slot-Übertragungsringen, mit denen die Vermittlungsleitungen durch ein Schaltmodul gekoppelt sind. Jedes Schaltmodul kann adressierte Pakete in leere Zeit-Slots setzen, aus denen die Pakete an den Ziel-Schaltmodulen wieder entnommen werden. Es können sowohl Daten im Durchschaltverkehr als auch im paketvermittelten Verkehr übertragen werden. TDM-Vermittlungsoperationen mit Zufallsneuordnung auf der Grundlage der Zielpunkte müssen jedoch separat in jeder Vermittlungsschaltung vorhanden sein, wobei die Kombination gleicher Schaltungen dieses Typs zur Konfiguration größerer Schaltsysteme nicht möglich ist.
• In der in Deutschland veröffentlichen Patentanmeldung 2.441.099 "System zur Vermittlung und Übertragung digitaler Nachrichten über ein Stufenvermittlungsnetzwerk" wird ein Paketvermittlungsnetzwerk beschrieben, bei dem jedes Paket eine selbstleitende Adresse hat, bei der jedes Feld einem bestimmten Knoten zugeordnet ist und festlegt, welcher Ausgang von diesem Knoten verwendet wird. Das Patent beschreibt nicht die Integrierung verschiedener Vermittlungsbetriebe, und das beschriebene System eignet sich nicht für die Übertragung von Durchschaltverkehr.
• Die US-Patentschrift 4,679,190 beschreibt ein Verfahren zur Vermittlung synchroner und asynchroner Datenpakete über eine mehrstufige Vermittlungsmatrix, die mehrere Eingangs-Portadapter mit mehreren Ausgangs-Portadaptern verbindet, wobei die Eingangs-Portadapter jeweils Eingangsleitungen und die Ausgangs- Portadapter jeweils Ausgangsleitungen zugeordnet sind. Die Vermittlungsmatrix, die aus Unterschaltungen besteht, stellt Überlappungspfade zwischen den Eingangs- und Ausgangs-Ports bereit. Da sich die Pfade in der Schaltung überschneiden, können sich Pakete treffen und gegenseitig blockieren. Das beschriebene Verfahren ermöglicht die garantierte Weiterleitung von synchronen Pakete in der Schaltung. Die Vorrichtung benötigt jedoch Testpakete für das Pfad-Setup und schränkt die Auswahl von gleichzeitig verfügbaren Pfaden für synchrone Pakete ein. Darüber hinaus können asynchrone Pakete ausgesondert werden, wenn sie auf ein synchrones Paket in einer Unterschaltung treffen, so daß die asynchronen Pakete erneut übermittelt werden müssen.
• Die internationale Patentanmeldung (PCT) Nr. WO 86/02510 beschreibt einen N·M Schaltknoten mit Paketvermittlung und Mehrfachwarteschlange sowie das entsprechende Verarbeitungsverfahren. Die beschriebene Schaltung verbindet alle Eingänge ohne Zwischenschaltungen direkt mit den Ausgängen, benötigt jedoch eine Reihe von M-kompletten FIFO-Warteschlangen bei jedem N- Eingang. Dadurch ist eine sehr hohe Anzahl von separaten FIFO- Warteschlangen für eine große Anzahl von Eingangs- und Ausgangs- Ports erforderlich, die jeweils eine separate FIFO-Warteschlangensteuerung benötigen und durch ein Round-Robin- oder anderes Verfahren ausgelesen werden müssen.
Gegenstand der Erfindung
• Die Erfindung hat vorrangig eine schnelle Vermittlungseinrichtung zum Gegenstand, bei der ein sehr schneller Durchschaltverkehr und paketvermittelter Verkehr in einem vereinheitlichten Verfahren möglich ist.
• Die Erfindung hat darüber hinaus eine schnelle Vermittlungseinrichtung zum Gegenstand, die zahlreiche Schnittstellen, wie beispielsweise ISDN-Dienste, sowie schnelle LAN-Verbindungen (Lokalbereichsnetz), schnelle Datenprozessoren oder Workstations unterstützt.
• Die Erfindung bezieht sich weiterhin auf eine Schaltung zur Verbindung von Übertragungsleitungen, wobei die Schaltung eine vereinheitlichte Architektur und ein vereinheitlichtes Protokoll sowie einen Steueralgorithmus innerhalb der Schaltung für die Daten mit Durchschaltverkehr und paketvermitteltem Verkehr aufweist.
• Zuletzt ist eine Vermittlungseinrichtung zur Zusammenschaltung von Übertragungsleitungen Gegenstand der Erfindung, wobei die Leitungen aus gleichen Grundvermittlungsmodulen bestehen, die jeweils auf einem einzelnen VLSI-Chip implementiert werden können, um somit Modularität und die Flexibilität für Erweiterungen zu ermöglichen.
Zusammenfassung der Erfindung
• Die Gegenstände der Erfindung werden in Anspruch 1 definiert.
• Der Aufbau bestehend aus gleichen Grundbaublöcken ermöglicht Modularität und die für Erweiterungen erforderliche Flexibilität. Aufgrund der verwendeten Selbstleitungstechnik ist die Steuerung der Schaltung nicht auf ein Prozessorelement beschränkt, sondern verteilt. Die Schaltverteilung zwischen Paket- und Durchschaltverkehr erfolgt intern und vollständig dynamisch.
• Weitere Eigenschaften und Vorteile der Erfindung gehen aus der nachfolgenden genauen Beschreibung der bevorzugten Ausführungsbeispiele hervor, die im Zusammenhang mit den Begleitzeichnungen beschrieben werden.
Verzeichnis der Zeichnungen
• Fig. 1 ist ein schematisches Blockdiagramm der Vermittlungseinrichtung in ihrer Umgebung;
• Fig. 2 (A und B) zeigt Beispiele von Minipaketformaten;
• Fig. 3 (A-F) zeigt Blockdiagramme der Schaltadapterkreise jeweils an den Eingangs- und Ausgangs-Ports sowie die Datenorganisation in den Speicherblöcken der Adapter zum Erzeugen von Minipaketen und zur Aufspaltung der Paketinformationen;
• Fig. 4 ist eine schematische Darstellung eines ersten Ausführungsbeispiels der Schaltung;
• Fig. 5 zeigt den Aufbau der im ersten Ausführungsbeispiel verwendeten Schaltstruktur schematisch;
• Fig. 6 zeigt den Grundaufbau eines einzelnen Baums der Schaltstruktur von Fig. 5;
• Fig. 7 zeigt die Schaltkreislogik eines einzelnen Baumknotens des Schaltstrukturbaums;
• Fig. 8 ist ein Prüfdiagramm der folgenden Figuren, die das erste Ausführungsbeispiel genauer darstellen;
• Fig. 9 ist eine Auflistung der im Schaltsystem verwendeten Bittaktsignale;
• Fig. 10 ist ein Blockdiagramm eines Modulselektors in einer Schaltimplementierung mit mehreren Modulen;
• Fig. 11 zeigt einen Baum der Schaltstruktur mit zugeordneten Taktsignalen für die Schaltelemente in den Knoten;
• Fig. 12 ist ein Prüfblockdiagramm der Ausgangskonfiguration für das erste Ausführungsbeispiel der Schaltung;
• Fig. 13 stellt die Anordnung der Minipaket-Schieberegister für eine Ausgangsverzweigung eines Routing-Baums dar;
• Fig. 14 zeigt die Ausgangs-FIFO-Warteschlangenpuffer und ihre Zusammenschaltung schematisch;
• Fig. 15 stellt die Anordnung der Ausgangsschieberegister für einen Ausgangs-Port der Schaltstruktur dar;
• Fig. 16 (A-D) zeigt schematisch die Verbindung von Grundschaltmodulen zur Bildung von Schaltungen mit höherer Kapazität;
• Fig. 17 zeigt, wie eine 64·64-Schaltung aufgebaut werden kann, wenn nur 16·16-Grundschaltmodule wie in Fig. 16A gezeigt verwendet werden;
• Fig. 18 stellt die Struktur eines zweiten Ausführungsbeispiels der schnellen Schaltung schematisch dar;
• Fig. 19 ist ein genaues Blockdiagramm eines Slice des zweiten Ausführungsbeispiels;
• Fig. 20 (A und B) zeigt Teile der Steuerlogik eines S/P-Umwandlers in einem in Fig. 19 gezeigten Schalt-Slice sowie das Statusdiagramm für die Steuerlogik.
• Fig. 21 zeigt Teile der Steuerlogik des Ausgangs-P/S-Wandlers in einem in Fig. 19 gezeigten Schalt-Slice.
Genaue Beschreibung 1) Grundstruktur der Schaltung
• Fig. 1 zeigt die Grundkonfiguration des Vermittlungssystems. Das System besteht aus einer Schaltstruktur 11, den Eingangs- Schaltadaptern 13 (13-1 bis 13-k), die an den Eingangs-Ports 15 (15-1 bis 15-k) mit der Schaltstruktur verbunden sind, sowie den Ausgangs-Schaltadaptern 17 (17-1 bis 17-p), die an den Ausgangs- Ports 19 (19-1 bis 19-p) mit der Schaltstruktur verbunden sind.
• Die ankommenden und abgehenden Übertragungsleitungen 21 (21-1 bis 21-q) und 23 (23-1 bis 23-r) sind mit dem Schaltsystem über die Leitungsadapter (Verbindungsadapter) 25 (25-1 bis 25-q) bzw. 27 (27-1 bis 27-r) verbunden. Die Übertragungsleitungen übermitteln Durchschaltverkehr oder paketvermittelten Verkehr von und zu angeschlossenen Einheiten, beispielsweise Workstations, Telefonhörer oder ähnlichem, wobei die Verbindungen als WS bezeichnet werden. Darüber hinaus geht der Verkehr von und zu Lokalbereichsnetzen (als LAN bezeichnet), sowie von oder zu Diensteintegrierenden Digitalnetzeinrichtungen (als ISDN bezeichnet), oder von und zu zahlreichen anderen Übertragungssystemen. Die Prozessoren können dabei direkt an die Schaltadapter 13 und 17 angeschlossen werden. Die Leitungsadapter (LA) und die Schaltadapter (SA) haben die gleiche Schnittstelle.
• Bei den Eingangs-Schaltadaptern werden zahlreiche Dienste von Schnittstellen mit Durchschaltverkehr und paketvermitteltem Verkehr gesammelt und in gleiche Minipakete umgewandelt, die eine von mehreren festgelegten Längen haben, wobei eine Kopfzeile mit Routing-Daten vorhanden ist, die den erforderlichen Ausgangs-Port (und Ausgangs-Verbindung) der Schaltung angeben. In den folgenden Abschnitten werden nähere Angaben zu Format und Erzeugung der Minipakete in den Eingangs-Schaltadaptern sowie zur Aufspaltung der Pakete in den Ausgangs-Schaltadaptern gemacht.
• Die Schaltstruktur leitet die Minipakete über ein schnelles Selbstleitungs-Verbindungsnetz von einem beliebigen Eingangs- Port zu einem beliebigen Ausgangs-Port. Der Aufbau des Selbstleitungs-Netzwerks ermöglicht das gleichzeitige interne Weiterleiten der Minipakete ohne Störungen.
• Das Kernstück des Vermittlungssystems ist die Schaltstruktur. Es werden dabei zwei unterschiedliche Implementierungen berücksichtigt und getrennt beschrieben. In einer Implementierung besteht die Schaltstruktur aus einem Selbstleitungs-Binärbaum für jeden Eingangs-Port, wodurch der entsprechende Eingangs-Port mit allen Ausgangs-Ports verbunden wird; das Schaltelement umfaßt k-Bäume in Kombination, wenn k-Eingangs-Ports vorhanden sind. Bei der anderen Implementierung ist eine Busstruktur mit einem Ausgangs- RAM als Slice für jeden Ausgangs-Port vorhanden, wodurch alle Eingangs-Ports mit dem entsprechenden Ausgangs-Port verbunden werden; die Schaltstruktur besteht als p-Slices in Kombination, wenn p-Ausgangs-Ports vorhanden sind. Genauere Angaben zu diesen Implementierungen folgen in späteren Abschnitten.
2) Die Struktur des Minipakets
• Die Struktur des Minipakets wird in Fig. 2 (A und B) dargestellt. Die einfachste Form der Minipakete wird in Fig. 2A gezeigt. Der erste Teil besteht aus der Routing-Adresse A (1 Byte), die den erforderlichen Ausgangs-Port angibt. Der zweite Teil besteht aus einem Steuerfeld CTL (1 Byte), das von der Schaltstruktur verwendet wird und z. B. Daten zur Länge (L) des Minipakets und zur Identifizierung der Priorität (P) enthält.
• Der letzte Teil jedes Minipakets setzt sich aus dem Datenfeld zusammen. Das Feld enthält die Datenbytes oder Sprachabtastungen, die auf einer ankommenden Übertragungsleitung empfangen wurden und nun zu einer abgehenden Übertragungsleitung gesendet werden müssen.
• Das in Fig. 2A gezeigte Format eignet sich für Schaltungen mit nur einer Vermittlungsstufe, bei der nur eine Verbindungsleitung mit jedem Port der Schaltstruktur verbunden ist.
• Für mehrstufige Schaltungen sowie für Schaltungen mit mehreren Verbindungsleitungen oder Kanälen pro Schaltstruktur-Port muß ein erweitertes Format verwendet werden, das in Fig. 2B gezeigt wird. Die Adresse besteht hier aus mehreren Bytes A1, A2 und A3 (bei Bedarf auch aus noch mehr). Eines der Adreß-Bytes (z. B. A1) befindet sich am Minipaket-Kopf, um das Routing durch eine Schaltstufe zu steuern. Zwischen den Stufen werden die Positionen der Adreß-Bytes verschoben, so daß sich in der nächsten Stufe ein anderes Adreß-Byte (z. B. A2) am Minipaket-Kopf befindet und das Routing steuert. Das Steuerbyte CTL bleibt immer an zweiter Position.
• Darüber hinaus kann ein Kanalidentifizierungsbyte CID vorhanden sein, das zwischen den unterschiedlichen, am gleichen Ausgangs- Port angeschlossenen Übertragungsleitungen sowie den unterschiedlichen Zeit-Slots/Kanälen jeder TDM-Verbindung (Bus) unterscheidet. Das Byte wird vom Ausgangs-Schaltadapter verwendet und wird damit über den Ausgangs-Port der Schaltstruktur mit dem Datenfeld eines Minipakets übermittelt. Das CID-Byte wird wie die anderen Adreß-Bytes verschoben, um bei Bedarf auf der ersten Position zu sein.
• 3) Die Erzeugung von Minipaketen in Eingangs-Schaltadaptern und die Aufspaltung der Pakete in Ausgangs-Schaltadaptern
• Fig. 3 zeigt Blockdiagramme der Schaltkreise in einem Eingangs- Schaltadapter 13-i und in einem Ausgangs-Schaltadapter 17-i sowie die verwendete Informationsorganisation. In Fig. 3A ist ein Eingangs-Schaltadapterkreis für den Anschluß einer TDM- Verbindung gezeigt, die aus einem Speicherblock 51, einem Paketbildungselement 53 und einem Mikro-Controller 55 besteht. Die auf der Verbindungsleitung (TDM-Bus) eintreffenden Informationen werden im Leitungsadapter 25-i angepaßt und dann im Speicher 51 verteilt, um zahlreiche Minipakete zu bilden; das Paketbildungselement 53 überträgt jedes volle Minipaket vom Speicher 51 zum Eingangs-Port (15-i) der Schaltstruktur, wobei der Port dem entsprechenden Adapter zugeordnet ist.
• Nachfolgend werden die Lese- und Schreibvorgänge in den Eingangs-Schaltadapterkreisen von Fig. 3A erklärt, wobei auf Fig. 3B Bezug genommen wird, da diese Abbildung die Informationsorganisation des Speichers 51 zeigt. Der Speicher umfaßt zwei Teile zur wechselnden Benutzung; dabei wird der Inhalt eines Teils in Fig. 3B gezeigt. Der Teil umfaßt ein Speichersegment für jedes Zeit-Slot des TDM-Busses, z. B. 120 Segmente. Jedes Zeit-Slot-Segment enthält folgende Felder:
• - TCI: Speichern eines Segmentsteuerworts, dessen Inhalt im unteren Abschnitt von Fig. 3B gezeigt wird.
• - A: Adreß-Byte, das den erforderlichen Ausgang der Schaltung anzeigt (oben bereits erklärt).
• - CTL: das oben bereits erwähnte Steuer-Byte des Minipakets.
• - CID: die Kanalidentifizierung, die die Ziel-Ausgangsverbindung und den Zeit-Slot auf dem Ausgangs-TDM-Bus anzeigt.
• - Di: Daten-Bytes
• Anstatt wie in Fig. 3B gezeigt nur einem Adreß-Byte kann die Ausgangsadresse wie oben bereits erwähnt aus zahlreichen Adreß- Bytes bestehen. Die Anzahl der Daten-Bytes hängt vom Design ab und kann beispielsweise 29 betragen, wenn die Minipakete 32 Bytes umfassen (einschließlich drei Bytes für A/CTL/CID), oder 5 Daten-Bytes für kurze 8-Byte-Minipakete. Das Steuer-Byte (CTL) und die Adressierungs-Bytes (A, CID) in jedem Zeit-Slot-Segment werden zuvor gespeichert und ihr Inhalt wird zuvor vom Mikro- Controller 55 festgelegt, z. B. wenn eine Verbindung hergestellt wird. Der Mikro-Controller legt ebenso den Inhalt des Segmentsteuerworts TCI fest.
• Bytes, die am Eingang des Speichers 51 nacheinander eintreffen, werden in gleichzahligen Byte-Positionen aufeinanderfolgender Zeit-Slot-Segmente plaziert. Dadurch werden alle Bytes eines TDM-Zyklus auf die Zeit-Slot-Segmente im Speicher verteilt und besetzen damit die gleichen Byte-Positionen Di. Im nächsten TDM- Zyklus werden die Byte-Positionen D(i+1) belegt, und so weiter. Wenn alle Byte-Positionen verwendet worden sind (D29 wurde beispielsweise im letzten Zyklus belegt) beginnt ein Auslesevorgang für diesen Speicherabschnitt, während die Byte-Einfügung zum anderen Abschnitt des Speichers 51 geht. Wenn kurze Minipakete verwendet werden, beginnt der Auslesevorgang bereits nach Belegung der Byte-Position D5.
• Der Auslesevorgang wird vom Paketbildungselement 53 durchgeführt. Das Element überträgt den Inhalt jedes Zeit-Slot- Segments, ausgenommen das Steuerwort TCI, als Minipaket zum Eingangsport der Schaltstruktur. Dadurch wird ein Zeit-Slot- Segment nach dem anderen geleert, bis ein Minipaket für das letzte Segment (Nr. 120 in diesem Fall) übertragen wurde. Danach geht der Auslesevorgang zum nächsten Speicherabschnitt über, der während des letzten TDM-Zyklus belegt wurde.
• Das erste Bit Y des Steuerworts TCI ist ein Aktiv/Frei-Indikator. Wenn der Wert Null beträgt, werden keine Daten in das entsprechende Zeit-Slot-Segment eingefügt, und das Paketbildungselement 53 führt keinen Auslesevorgang durch. Der Mikro- Controller 55 setzt das Indikatorbit auf 1, wenn eine Verbindung für den entsprechenden TDM-Kanal (Slot) hergestellt wurde. Die anderen TCI-Bits werden im vorliegenden Beispiel nicht verwendet.
• Für die Übertragung des Minipaketinhalts von den Ausgangs-Ports der Schaltstruktur zu den TDM-Übertragungsverbindungen wird eine ähnliche Vorrichtung verwendet. Fig. 3C zeigt ein Blockdiagramm der Schaltkreise einer TDM-Verbindung in einem Ausgangs-Schaltadapter 17-i. Die Verbindung umfaßt einen Speicherblock 61, dessen Ausgang an den Leitungsadapter 27-i der entsprechenden abgehenden Übertragungsverbindung angeschlossen ist. Ein Element 63 zum Aufspalten der Pakete ist zwischen dem Ausgangs-Port der Schaltstruktur und dem Eingang des Speichers 61 angeschlossen. Der Mikro-Controller 65 dient der Verwaltung des Speichers 61.
• In Fig. 3D wird die Datenorganisation des Speichers 61 gezeigt. Es stehen mehrere FIFO-Puffer zur Verfügung, jeweils ein Puffer für einen TDM-Kanal (Slot). Die Puffer werden vom Kanalidentifizierer CID in jedem Minipaket identifiziert. Jeder FIFO-Puffer enthält ein Puffersteuerwort TCO, dessen Format im unteren Teil von Fig. 3D zu sehen ist, sowie eine Anzahl von Daten-Bytefelder Di, deren Gesamtkapazität mehreren Minipaketen entspricht (z. B. 94 Bytes pro FIFO-Puffer). Für jedes Minipaket, das am zugeordneten Ausgangs-Port erscheint, prüft das Element 63 zum Aufspalten der Pakete die Kanaladresse CID, wählt den entsprechenden FIFO-Puffer, löscht die Nicht-Daten-Bytes des Minipakets und speichert die Daten-Bytes in aufeinanderfolgenden leeren Feldern des ausgewählten FIFO-Puffers.
• An der Ausgangsseite des Speichers 61 werden die FIFO-Puffer zyklisch bedient und ein Daten-Byte Di wird aus jedem FIFO- Puffer pro Zyklus ausgelesen und zum Leitungsadapter übertragen, so daß es im richtigen Zeit-Slot des TDM-Übertragungswegs übermittelt wird.
• Der Inhalt des TCO-Steuerworts sieht folgendermaßen aus: das Feld Y enthält einen Aktiv/Frei-Indikator und wird vom Paketaufspalter 63 auf 1 gesetzt, wenn der entsprechende Puffer gültige, zu übertragende Daten-Bytes empfängt. Wenn das Bit den Wert Null hat, werden keine Daten-Bytes zum TDM-Bus übertragen. Der Status von Bit S zeigt an, ob ein Versatz bevorsteht (Erklärung folgt). Die Bits O und U zeigen an, ob ein Überfluß oder ein Unterfluß im FIFO-Puffer aufgetreten ist. Das Feld "STOR" enthält die Adresse des Byte-Felds, in dem das nächste Daten-Byte gespeichert werden soll. Der Inhalt des Felds wird vom Paketaufspalter 63 nach jedem Byte-Speichervorgang erhöht. Das Feld "OUTP" enthält die Adresse des Daten-Bytefeldes, von dem das nächste Byte für die Übertragung zum TDM-Bus ausgelesen wird. Nach jedem Byte-Lesevorgang wird auch hier der Inhalt um 1 erhöht.
• Das Feld "SKEW" ermöglicht das erste teilweise Füllen jedes FIFO-Puffers, so daß bei Störungen ein Unterlauf des Puffers vermieden wird. Der Inhalt der Felds besteht aus der Anzahl von Bytes, die vor dem Auslesen gespeichert werden sollten. Der Mikro-Controller 65 setzt zuerst alle S-Bits in TCO-Wörtern auf 1 und verhindert somit einen Auslesevorgang. Der Controller vergleicht für jeden FIFO-Puffer die in "SKEW" und "STOR" gespeicherten Zahlen. Wenn die Speicheradresse dabei größer als die Versatzzahl ist, wird das 5-Bit auf Null gesetzt, so daß der Auslesevorgang für den entsprechenden Puffer beginnen kann.
• Paketvermittelte Übertragung kann auch über virtuelle TDM-Kanäle durchgeführt werden. In diesem Fall werden die Datenpakete auf gleiche Art und Weise wie oben beschrieben verarbeitet. Die virtuellen Kanäle werden zuvor eingerichtet, so daß der Mikro- Controller den Inhalt der TCI-Wörter entsprechend einstellen kann. Nachfolgend wird jedoch eine weitere Lösungsmöglichkeit beschrieben.
• Im Blockdiagramm 3E werden Eingangs-Schaltadapterkreise zur Erzeugung von Minipaketen von normalen Datenpaketen gezeigt, wobei die Datenpaketen auf paketvermittelten Kanälen empfangen werden. Diese Einrichtung umfaßt einen Paket-FIFO-Speicherblock 52, ein Paketbildungselement 54, einen Mikro-Controller 56 und einen weiteren Adreß/Steuer-Speicherblock 58.
• Wenn ein Paket über den Verbindungsadapter 25-i eintrifft, wird die Zieladresse (und weitere Steuerdaten) vom Mikro-Controller 56 ausgewertet, der über zuvor gespeicherte Tabellen verfügt, die die Paketzieladresse lokalen Routing-Adressen (für Schaltausgangs-Ports) zuordnen. Der Mikro-Controller 56 speichert die erforderliche lokale Routing-Adresse (sowie die Steuerdaten und CID) im Speicherblock 58.
• Das ganze ankommende Paket, einschließlich der Zieladresse, Quelladresse, Steuerdaten, usw. wird ohne Änderung im FIFO- Speicher 52 gespeichert. Der Mikro-Controller 56 stellt die Länge des Pakets fest und hält diese Information bereit. Das Paketbildungselement 54 bildet Minipakete (siehe Fig. 2), indem die Adreß- und Steuer-Bytes aus dem Speicherblock 58 entnommen werden, und die erforderliche Anzahl der Paket-Bytes vom FIFO- Speicher 52 angehängt wird. Das Element stellt entsprechende Markierungsbits in jedem Steuer-Byte des Minipakets bereit, um das erste, mittlere und letzte Minipaket jedes unterteilten großen Pakets festzustellen.
• Im Blockdiagramm von Fig. 3F ist der Ausgangs-Schaltadapterkreis für das Zusammensetzen normaler Pakete aus Minipaketen dargestellt. Der Schaltkreis umfaßt einen Speicherblock 62 für die Paketzusammensetzung, ein Element 64 zur Aufspaltung der Pakete und einen Mikro-Controller 66.
• Der Speicherblock ist in mehrere FIFO-Puffer untergliedert. Der Paketaufspalter setzt das erste Minipaket jedes Benutzerpakets, das zusammengesetzt werden soll, in einen neuen leeren FIFO- Puffer. Weitere (mittlere) Minipakete werden in die nachfolgenden Plätze des gleichen FIFO-Puffers gesetzt. Wenn das letzte Minipaket eingefügt wurde, verwendet der Paketaufspalter einen neuen FIFO-Puffer für das nächste "erste" Minipaket (eines anderen Benutzerpakets), das das Aufspaltelement empfängt. Dadurch wird jedes Benutzerpaket in einem separaten FIFO-Puffer zusammengesetzt.
• Wenn mehrere Verbindungen oder Kanäle mit Paketvermittlungsverkehr dem gleichen Ausgangs-Port zugeordnet sind, werden diese vom CID-Byte unterschieden. Darüber hinaus sind mehrere Speicherblöcke 62 vorhanden, d. h. ein Block für jede(n) Ausgangsverbindung/-kanal (siehe Erklärung unten).
• In Fig. 3 sind separate Speicher- und Steuereinheiten für den Eingangs-Schaltadapter und den Ausgangs-Schaltadapter (Fig. 3A/C/E/F) dargestellt. Es ist natürlich möglich, einen einzelnen Mikro-Controller für die ankommenden und abgehenden Teile eines TDM-Übertragungswegs bereitzustellen, wobei dieser Mikro- Controller die Aufgaben der Mikro-Controller 55 (56) und 65 (66) übernimmt, sowie darüber hinaus eine einzelne Speichereinheit bereitzustellen, die den Inhalt der Speicherblöcke 51 (52) und 61 (62) verbindet, beispielsweise mit zwei Speicherabschnitten wie in Fig. 3B plus einer FIFO-Puffervorrichtung wie in Fig. 3D, oder einem Paket-FIFO-Speicher plus einem Speicher zur Zusammensetzung der Pakete.
• Die Vorrichtung mit mehreren Verbindungsleitungen, die an den gleichen Eingangs-Schaltadapter angeschlossen sind (siehe Fig. 1), ist folgendermaßen aufgebaut:
• Wenn mehrere Verbindungsleitungen mit dem gleichen Eingangs- Port/Schaltadapter verbunden sind, muß eine entsprechende Anzahl von Speicherblöcken 51 (oder 52) wie in Fig. 3A (und in Fig. 3E) gezeigt vorhanden sein. Die Leitungen sind mit einem einzelnen Paketbildungselement 53' verbunden, das die Speicherblöcke 51 (und 52) im Round-Robin-Verfahren bedient. An der Ausgangsseite steht eine vergleichbare Vorrichtung zur Verfügung: mehrere Speicherblöcke 61 (oder 62), ein Block für jede TDM- (oder Paket-) Verbindung, wird von einem einzelnen Element 63' für die Aufspaltung der Pakete bedient. Dieses Element verwendet einen Teil der Minipaketadresse (CID in Fig. 2B), um einen der Speicherblöcke 61/62 auszuwählen. Im Fall der TDM kann dann der andere Teil der CID zur Auswahl eines FIFO-Puffers verwendet werden.
4) Erstes Ausführungsbeispiel eines Schaltstrukturmoduls a) Prinzip
• Beim ersten Ausführungsbeispiel besteht das Schaltstrukturmodul aus einem Selbstleitungs-Decoderbaum (Routing-Baum) 71 für jeden Eingangs-Port. Dies wird in Fig. 4 schematisch gezeigt. Der Baum hat eine Eingangsverzweigung beim entsprechenden Eingangs-Port (z. B. IN-1) und eine separate Ausgangsverzweigung bei jedem Ausgangs-Port (z. B. OUT-1 bis OUT-p). Bei jeder Ausgangsverzweigung eines Routing-Baums befindet sich ein Minipaket-Schieberegister 73 (MPSR), z. B. MPSR-11, MPSR-12, . . . MPSR-1p. Sämtliche mit einem Ausgangs-Port verbundenen Minipaket-Schieberegister, beispielsweise MPSR-11, MPSR-21, . . . MPSR-k1 für den Ausgangs- Port OUT-1, bilden einen Schieberegisterblock, dessen Ausgänge über einen Ausgangs-Server 75 mit dem zugeordneten Ausgangs-Port der Schaltung, und damit mit dem entsprechenden Ausgangs-Schaltadapter, verbunden sind.
• Jedes Minipaket, das an einem Eingangs-Port eintrifft, wird als Antwort auf die Bits (Bytes) der Ausgangsadresse, die es übermittelt, über den Routing-Baum zum MPSR am gewünschten Ausgangs-Port automatisch gattergesteuert, wo das Minipaket zwischengespeichert wird. Der zugeordnete Ausgangs-Server liest die Minipakete aller MPSR, die er bedient, sequentiell zu den entsprechenden Ausgangs-Ports aus, so daß die Pakete einen nach dem anderen der entsprechenden Ausgangs-Schaltadapter erreichen. Ein Minipaket-Schieberegisterpaar, das abwechselnd verwendet wird, befindet sich an jeder Ausgangsverzweigung jedes Decoder- Baums, so daß ein neues Minipaket vom Baum empfangen werden kann, während das vorhergehende Paket auf den Auslesevorgang durch den entsprechenden Server wartet.
• Um den Verlust von Minipaketen in Situationen zu vermeiden, in denen der Großteil des Verkehrs in der Schaltung auf einen oder wenige Ausgangs-Ports konzentriert ist, können wie in Fig. 5 gezeigt Warteschlangenpuffer für die Ausgangs-FIFO (firstin/first-out) bereitgestellt werden. Für jede Gruppe von m MPSR- Registern (Registerpaare) bei einem Ausgangs-Port steht ein FIFO-Pufferpaar 77 zur Verfügung. Der erste Puffer jedes Paares ist für den Verkehr mit höherer Prioritätsstufe (Klasse 1) vorgesehen, z. B. für den Durchschaltverkehr, der innerhalb eines bestimmten Zyklus abgewickelt werden muß. Der zweite FIFO-Puffer dagegen ist für den Verkehr mit niedriger Prioritätsstufe (Klasse 0) vorgesehen, z. B. für paketvermittelten Verkehr, der mit Verzögerungen ablaufen kann. Der Inhalt jedes MPSR einer Gruppe wird durch das Gattermittel 79 zu einem der beiden FIFO- Puffer aufgrund eines im Steuerdatenfeld des entsprechenden Minipakets enthaltenen Paritätsbits gattergesteuert. Alle einem Ausgangs-Port zugeordneten FIFO-Puffer werden vom entsprechenden Ausgangs-Server 75 ausgelesen, um die Minipakete sequentiell zum Ausgangs-Port zu übertragen. Der FIFO-Puffer mit Klasse 1 muß zuerst bedient werden; nur wenn kein Minipaket mehr in diesem Puffer vorhanden ist, ist der Puffer mit Klasse 0 an der Reihe. Es ist natürlich auch möglich, nur ein FIFO-Pufferpaar pro Ausgangs-Port zu verwenden, wenn die Kapazität dieser Puffer für die Bewältigung des Verkehrs aller Eingänge ausreicht.
• Anhand der Fig. 6 und 7 wird nun das Prinzip eines Routing- Baums (Selbstleitungs-Decoderbaum) beschrieben. Der Baum 71 ist ein mehrstufiges Netzwerk mit zahlreichen Verzweigungsknoten, wobei jeder Knoten über ein Vermittlungselement 81 verfügt. Jedes Vermittlungselement hat einen Eingang und zwei Ausgänge und gattersteuert die ankommenden Daten zu einem der beiden Ausgänge. Die Auswahl des Ausgangs erfolgt durch ein einzelnes Bit der Minipaket-Routingadresse. Das Netzwerk verhält sich demnach wie ein Binärbaum, der Minipakete von der Eingangsverzweigung zu einer einzelnen Ausgangsverzweigung gattersteuert, ohne Verzögerung oder Zwischenspeicherung.
• Ein einzelnes Vermittlungselement des Routing-Baums ist in Fig. 7 dargestellt. Es besteht aus einem Verriegelungsschaltkreis 83 und zwei UND-Gattern 85 und 87. Der Verriegelungsschaltkreis empfängt auf seinem Dateneingang D sämtliche Minipaketbits. Aufgrund eines einzelnen Bits in diesem Bitstrom, das von einem bestimmten, auf dem Takteingang C ankommenden Taktimpuls ausgewählt wird, kann die Einstellung des Verriegelungsschaltkreises ausgewählt werden. Wenn das Bit der Routing-Adresse, das der entsprechenden Stufe des Baums zugeordnet ist, diese durchlaufen hat, weist der Verriegelungsschaltkreis dieses Knotens die richtige Einstellung auf und öffnet entweder das UND-Gatter 85 für den Ausgang 1 oder das UND-Gatter 87 für den Ausgang 2, so daß der ankommende Datenstrom des Minipakets zum gewünschten Ausgang geleitet wird. Das erneute Einstellen der Knotenverriegelungsschaltkreise ist vor der Gattersteuerung des nächsten Minipakets nicht erforderlich, wenn bestimmte Sperrschaltkreise vorhanden sind. Anhand des nachfolgend beschriebenen Beispiels wird dies verdeutlicht.
b) Genaue Beschreibung des ersten Ausführungsbeispiels
• Anhand der Fig. 8 bis 15 wird das erste Ausführungsbeispiel des Schaltsystems nun genau beschrieben.
• Für dieses Beispiel wurden folgende Werte und Bedingungen gewählt:
• - Grundbaueinheit = Schaltmodul mit 16 Eingangs-Ports und 16 Ausgangs-Ports sowie 16 Routing-Bäume mit einer Eingangsverzweigung und 16 Ausgangsverzweigungen.
• - Das gesamte Vermittlungssystem hat 128 Eingangs-Ports und 128 Ausgangs-Ports, die als Feld von 8·8 = 64 Grundschaltmodule aufgebaut sind.
• - Die Routing-Adressen des Minipakets haben eine Länge von 8 Bits:
• - 1 nicht verwendet (Reserve)
• - 3 zur Modulauswahl
• - 4 zur Auswahl des Ausgangs-Ports innerhalb des Moduls
• - Zwei Minipaketgrößen: entweder 64 Bits oder 256 Bits
• - 1 Byte (8 Bits) für die Adresse
• - 1 Byte (8 Bits) für die Steuerdaten (1 Bit zum Unterscheiden zwischen kurzen und langen Minipaketen)
• - bleiben 6 Bytes oder 30 Bytes für die Daten (und bei Bedarf für CID)
• - Gemeinsames Taktsystem für alle Module, z. B. alle Module werden bitsynchronisiert (jedes Modul hat jedoch 16 einzelne Taktimpulszähler, jeweils einen Zähler für jeden Eingang, wobei der Zähler bei einem Datenindikatorsignal am Anfang eines Minipakets startet.)
• Wie oben bereits erwähnt setzt sich das System aus einem Feld von 8·8 Grundmodulen zusammen, die jeweils ein 16·16 Feld bilden. Genauere Angaben zu dieser Kombination erfolgen an späterer Stelle. Es ist jedoch bereits hier festzuhalten, daß in jedem Modul des Felds drei Routing-Bits zur Auswahl eine Moduls aus einer Untergruppe von 8 Modulen benötigt wird, wobei diese Module alle mit der gleichen Untergruppe von 16 Systemeingangs- Ports verbunden sind. Darüber hinaus sind vier Routing-Bits für die Weiterleitung eines Minipakets innerhalb eines Moduls zu einem der 16 Ausgänge erforderlich.
• In Fig. 8 ist ein Blockdiagramm des Grundschaltmoduls dargestellt. Es besteht aus 16 Slices, die jeweils über einen Selektorteil 89 (siehe Fig. 10), einen Routing-Baum 91 (siehe Fig. 11) und einen Ausgangsteil 93 (siehe Fig. 12, 13, 14 und 15) verfügen. Die 16 Ausgangs-Terminals jeder der 16 Routing-Bäume (einer pro Slice) und die 16 Eingangs-Terminals jeder der 16 Ausgangsteile (einer pro Slice) sind durch ein Leitungsnetz miteinander verbunden. Dies wurde bereits im Zusammenhang mit Fig. 4 (und Fig. 5) erwähnt.
• Auf der Eingangsseite sind 8 Grundmodule, die eine Untergruppe bilden, parallel mit einer Untergruppe von 16 Systemeingangs- Ports verbunden, wobei die 128 Eingangs-Ports in 8 Untergruppen aufgeteilt sind. So ist beispielsweise der Systemeingangs-Port 061 in der fünften Untergruppe der Eingangs-Ports (064-079) parallel mit dem Eingang 003 jeder der 8 Grundmodule verbunden, die die fünfte Untergruppe der Module bilden (Systemeingangs- Ports 064-079). Auf der Ausgangsseite sind die 128 Ausgänge der 8 Module, die die Untergruppe bilden, jeweils durch einen Puffer mit einem anderen Systemausgangs-Port verbunden. Dies geht aus den Beispielen von Fig. 16 hervor.
• Das Taktschema des ganzen Systems ist in Fig. 9 dargestellt. Es entspricht dem Format jedes Minipakets. Die ersten acht Taktintervalle C000-C007 sind den Adreßbits zugeordnet; die nächsten 56 Taktintervalle C008-C063 sind den Feldern CTS, CID (bei Bedarf) und dem Datenfeld des kurzen Minipakets zugeordnet (die erste Bitzeit C008 ist dem Kurz/Lang-Indikatorbit zugeordnet, das als erstes Bit im Ausgangspuffer erscheint). Drei weitere Gruppen von 64 Bitintervallen (C064-C127, C128-C191 und C192-255) sind jeweils weiteren 64-Bitteilen des Datenfelds eines langen Minipakets zugeordnet.
Selektorteil:
• Fig. 10 ist ein Blockdiagramm des Selektorteils 89 eines jeden Modul-Slice. Das Teil umfaßt drei Verriegelungsschaltkreise 95- 1, 95-2 und 95-3 sowie vier UND-Gatter 97-1, 97-2, 97-3 und 99. Die Dateneingänge D der drei Verriegelungsschaltkreise sind mit dem Eingangs-Terminal des entsprechenden Slices verbunden, und jeder Takteingang C ist mit einer der drei Taktleitungen C001, C002 und C003 verbunden. Nach dem Erscheinen der drei Taktimpulse C001 bis C003 spiegelt die Einstellung der drei Verriegelungsschaltkreise die ersten drei Adreßbits der Routing-Adresse des ankommenden Minipakets wider. Jeder der 8 Selektorteile in den Slices i von 8 Modulen einer Untergruppe, die mit dem gleichen Systemeingangs-Port i verbunden sind, empfängt eine andere Kombination von Binärwerten A1, A2 und A3, die die Selektoradresse darstellen. Die Kombination dieser Selektoradreßbits und die Einstellung der drei Verriegelungsschaltkreise führt nur in einem der 8 Slices i der entsprechenden Moduluntergruppe dazu, daß der Selektor sein UND-Gatter 99 für die nachfolgend ankommenden Adreßbits und Datenbits des aktuellen Minipakets öffnet. Die anderen sieben Selektoren sind gesperrt, bis der nächste Minipaketzyklus beginnt.
Routing-Baum:
• Fig. 11 zeigt den Routing-Baum 91 eines Modul-Slices mit einem Eingang IP-i und 16 Ausgängen OP-i.00 bis OP-i.15. Diese Figur entspricht dem Baum 71 von Fig. 6 mit dem einzigen Unterschied, daß diese Figur noch zusätzlich die Taktsignalleitungen zeigt. Jeder Block ist ein Vermittlungselement 81 (siehe Fig. 7). Während des Taktintervalls C004 wird die Einstellung des einzelnen Knotenschaltkreises der ersten (linken) Baumstufe vom vierten Adreßbit des ankommenden Minipakets festgelegt, so daß das fünfte (und alle nachfolgenden) Adreßbits entweder durch den oberen oder den unteren Ausgang gattergesteuert werden. Während des Taktintervalls C005 legt das fünfte Adreßbit des ankommenden Minipakets die Einstellung entweder des oberen oder des unteren der beiden Knotenschaltkreise der zweiten Baumstufe fest. Am Ende des Taktintervalls C007 z. B., wenn alle Routing-Adreßbits des Minipakets den Baum durchlaufen haben, wird nur einer der 16 Ausgänge mit einem einzelnen Eingang verbunden. Dadurch werden alle Datenbytes (auch die CTL- und CID-Bytes) des Minipakets durch diesen Eingang ohne Verzögerung gattergesteuert.
• Ungeachtet der zufälligen Einstellung der Knoten beim Beginn eines Minipakets (wobei die Einstellung von dem vorhergehenden unabhängigen Minipaket festgelegt wurde), die die Gattersteuerung der Anfangsadreßbits des neuen Minipakets zu einem beliebigen Ausgang des Baums bewirkt, hat dies keinerlei Auswirkungen, da im Ausgangsteil 93 alle Adreßbits gesperrt sind und nur Datenbits in ein Ausgangsregister gattergesteuert werden.
Ausgangsteil:
• Nachfolgend wird anhand der Fig. 12-15 der Ausgangsteil 93 jedes Schalt-Slice beschrieben.
• Fig. 12 ist ein Blockdiagramm aller Einheiten eines Ausgangsteils. Es sind 16 Eingänge IP-00.j bis IP-15.j vorhanden, die jeweils mit dem j-ten Ausgang (OP-i.j) eines anderen Routing- Baums verbunden sind. Mit jedem Eingang ist ein Paar 101 von Schieberegisterblöcken (101a und 101b) verbunden, die den Minipaket-Schieberegistern 73 (MPSR) der Fig. 4 und 5 entsprechen und die in Fig. 13 noch einmal genauer gezeigt werden.
• Die Ausgänge der Schieberegisterblöcke 101 sind über einen gemeinsamen Bus 103 mit dem Eingang eines FIFO-Speichers 105 verbunden, der den FIFO-Warteschlangenregistern 77 von Fig. 5 entspricht. Der FIFO-Speicher 105 ist in Fig. 14 genau dargestellt.
• Der Ausgang des FIFO-Speichers 105 ist über den Bus 107 mit einer Ausgangs-Schieberegistervorrichtung 109 verbunden, die die Daten jedes am entsprechenden Schaltausgangs-Port (OUT-j) empfangenen Minipakets sequentiell auf eine Ausgangsleitung verschiebt, die mit dem Eingang des Schaltadapters des entsprechenden Ausgangs-Ports verbunden ist (siehe Fig. 1 oder Fig. 4).
• Fig. 13 ist ein Blockdiagramm eines Schieberegisterblocks 101a (zwei dieser Blöcke sind als ein Schieberegisterblockpaar 101 vorhanden). Das Kernstück dieser Vorrichtung bildet eine Gruppe von vier 32-Bit-Schieberegisterpaaren 111-1 bis 111-4. Die Gesamtkapazität dieser vier Schieberegisterpaare beträgt 256 Bits, wobei dieser Wert einem langen Minipaket entspricht. Die beiden Schieberegister jedes Paares speichern aufeinanderfolgende Bits des Minipaket-Bitstroms abwechselnd (um die Geschwindigkeit zu erhöhen). Ein für jedes Schieberegisterpaar vorhandener Demultiplexer 113 schaltet nach jedem Bit Eingänge. Dadurch befinden sich im oberen Register jedes Paares ungeradzahlige Bits und im unteren Register geradzahlige Bits. Der Bus 103 besteht eigentlich aus einem ungeradzahligen Bus 103a und einem geradzahligen Bus 103b, die mit sämtlichen ungeradzahligen Schieberegistern bzw. sämtlichen geradzahligen Schieberegistern verbunden sind. Jeder Bus verfügt über 32 parallele Bitleitungen. Dadurch können die beiden Register eines Paares parallel ausgelesen werden.
• Um die Datenbits eines Minipakets auf die verschiedenen Schieberegister zu verteilen, steht ein 1 : 4 Selektor 115 zur Verfügung. Der Selektor empfängt die Eingangsdaten auf einer Leitung 117 und gattersteuert diese zu einem der vier Ausgänge, die mit den vier 1 : 2 Demultiplexern 113-1 bis 113-4 verbunden sind. Der Selektorschaltkreis 115 hat vier Takteingänge, die während der Taktintervalle C-008 bis C-063, C-064 bis C-127, C-128 bis C-191 und C-192 bis C-255 einen hohen Wert haben. Während des Taktintervalls C-008 bis C-064 werden die ankommenden Datenbits zum ersten Schieberegisterpaar 111-1 gattergesteuert. Dadurch verhindert der Selektor die Übertragung des ersten Bytes, z. B. der Adreßbits, jedes Minipakets. Das erste im Schieberegisterpaar 111-1 gespeicherte Byte ist eigentlich das zweite Byte des Minipakets, z. B. das Steuerbyte (L00PTTAA in Fig. 13). Das Steuerbyte umfaßt als erstes Bit den Längenindikator L sowie ein Paritätsbit P, das anzeigt, ob das entsprechende Minipaket im Durchschaltverkehr übermittelte Daten mit hoher Priorität oder paketvermittelte Daten mit niedriger Priorität enthält.
• Das erste Schieberegisterpaar 111-1 enthält nur 56 Bits, da die 8 Adreßbits nicht gespeichert werden. Wenn das Bitintervall C- 064 beginnt, schaltet der Selektor 115 auf seinen zweiten Ausgang, um die folgenden 64 Bits in das Schieberegisterpaar 111-2 gatterzusteuern. Die beiden anderen Schieberegisterpaare werden während den Taktintervallen aufgefüllt, die als dritter und vierter Takteingang des Selektors 115 angezeigt werden.
• Um ein Indikatorsignal zu erzeugen, wenn ein volles Minipaket (entweder ein kurzes oder langes) im Schieberegisterblock empfangen wurde, stehen ein UND-Gatter 121, ein ODER-Gatter 123 und ein Verriegelungsschaltkreis 125 mit der Ausgangsleitung 127 zur Verfügung. Darüber hinaus ist eine Leitung 129 vorhanden, die die Bitposition im Schieberegister 111-1, die das neunte Bit des Minipakets enthält (d. h. das erste Bit des Steuerfelds), mit einem Eingang des UND-Gatters 121 verbindet, dessen anderer Eingang mit einer Leitung verbunden ist, die das Taktsignal C- 063 liefert. Wie bereits oben erwähnt gibt das erste Bit (L) des Steuerfeldes jedes Minipakets die Länge des Pakets an, wobei 0 für lange und 1 für kurze Pakete steht.
• Wenn Bit L gleich 1 ist, erzeugt das UND-Gatter 121 einen Ausgangsimpuls beim Taktintervall C-063, wobei dieser Impuls den Verriegelungsschaltkreis 125 so einstellt, daß dieser ein "Voll"-Signal auf Leitung 127 sendet, das zur FIFO-Steuereinheit 135 geht und anzeigt, daß das Minipaket zum Speichern im FIFO bereitsteht. Des weiteren bewirkt der Impuls die Änderung des aktiven Eingangszustands des Schieberegisterpaares, so daß ein anderes Minipaket gespeichert werden kann, während das gerade aufgefüllte Register auf die Übertragung zum FIFO wartet. Wenn das L-Bit gleich 0 ist, bewirkt das Taktsignal C-063 nichts. Das Taktsignal C-255 dagegen stellt über das ODER-Gatter 123 den Verriegelungsschaltkreis 125 ein, der erst dann (am Ende eines langen Minipakets) ein "Voll"-Signal auf Leitung 127 erzeugt.
• In Fig. 14 wird ein Blockdiagramm des FIFO-Speichers 105 gezeigt. Der Speicher umfaßt die beiden Teile 131 und 133 für die beiden Prioritäten 0 und 1. Wie oben bereits erwähnt besteht der Bus 103 eigentlich aus zwei Bussen, die 32 Bits parallel übertragen, so daß der Inhalt jedes Schieberegisterpaares 111-i (z. B. 64 Bits) parallel zum FIFO-Speicher übertragen werden kann. Ein Prioritätsselektor 135 antwortet auf das Prioritätsbit des Minipakets, das auf einer bestimmten Leitung der 32 Parallelleitungen des Busses 107 erscheint, um die 32 Bits entweder zum FIFO 131 oder zum FIFO 133 gatterzusteuern. (Die Breite der FIFOs ermöglicht die Speicherung eines vollständigen langen Minipakets in einer Reihe des FIFO-Speichers). Jeder der beiden FIFO-Speicher hat einen Ausgangsbus 137 für 64 parallele Bits. Ein zweiter Prioritätsselektor 139 gattersteuert den Inhalt nur eines FIFO-Speichers zum Ausgangsbus 107. Eine zusätzliche Busleitung 141 mit dem Bus 137b zeigt an, ob der FIFO-Speicher 133 mit der höheren Priorität noch Daten enthält oder nicht. Wenn im FIFO 133 keine Daten mehr vorhanden sind, schaltet der Selektor 139 um, damit die Daten von Bus 137a zum Ausgangsbus 107 gattergesteuert werden.
• Im vorliegenden Beispiel sind zwei Prioritäten vorhanden. Es ist natürlich möglich, mehr als zwei Prioritätskategorien zu haben. Dazu müßte eine entsprechende Anzahl von FIFO-Warteschlangenspeichern vorhanden sein (und natürlich eine ausreichende Anzahl von Prioritätsbits im Steuer-Byte des Minipaketformats).
• Das Auslesen aus den FIFO-Pufferspeichern 131 und 133 erfolgt mittels der Ausgangssteuerlogik (nicht gezeigt). Wenn ein FIFO ein oder mehrere Minipakete gespeichert hat (FIFO nicht leer), bewirkt die Ausgangssteuerung, daß ein Minipaket über den Prioritätsselektor 139 zum Ausgangsregister (Fig. 15) geleitet wird. Der Prioritäts-FIFO wird solange bedient, bis er leer ist; erst dann wird der normale FIFO bedient.
• Die Vorrichtung 109 des Ausgangsschieberegisters erscheint in Fig. 15 als Blockdiagramm. Sie umfaßt vier Schieberegister 151-1 bis 151-4 mit einer Kapazität von 64 Bits. Die Schieberegister werden parallel beladen und sequentiell ausgelesen, d. h. es handelt sich im eigentlichen Sinn um Parallel-Seriell-Wandler. Ein 1 : 4 Selektor 153 verteilt die 64 parallelen Bits jedes Blocks, die auf Bus 107 ankommen, auf die vier Schieberegister 151-1 bis 151-4. Der Selektor wird von einem Signal auf Leitung 155 von der Ausgangssteuerlogik gesteuert. Ein 4 : 1 Selektor 157 wählt die vier Schieberegister in Folge aus, um ihren Inhalt in bitserieller Form zur Ausgangsleitung OUT-j zu übertragen, die dem Ausgangs-Port j der Schaltung entspricht und die mit entsprechendem Schaltadapter verbunden ist (siehe Fig. 1 und 4).
• Sobald ein Segment des Ausgangsschieberegisters 109 geladen wurde, beginnt der Selektor 157 mit der Verschiebung dieses Segments durch den Ausgang j, unter der Voraussetzung, daß der Ausgang ein aktives Steuersignal von Leitung 159 empfangen hat. Das Steuersignal auf Leitung 159 kommt von der Ausgangssteuerlogik. Jedem Ausgang sind zwei externe Signalleitungen zugeordnet: Token-Empfangen und Token-Senden. (Dies wird dann benötigt, wenn wie in den Fig. 16B, 16C und 16D gezeigt Ausgangsverbindungen mehrerer Module in Mehrfachmodulstufen miteinander verbunden sind). Wenn der Ausgang ein Token empfangen hat und ein Minipaket mit einer Priorität hat, die gleich oder höher als der Token ist, kann das Steuersignal auf Leitung 159 aktiviert werden, sobald angezeigt wird, daß kein anderes Minipaket zu den Ausgangsleitungen gesendet wurde. Wenn die Steuerleitung 159 aktiviert wurde, und ein Minipaket gestartet wurde, wird der empfangene Token auf der Token-Sendeleitung zum nächsten verbundenen Ausgang gesendet. Wenn keine anderen Verbindungen an den Ausgang j angeschlossen sind, wird die Token-Sendeleitung mit der Token-Empfangsleitung verbunden.
• Die Kombination von Grundmodulen zur Bildung größerer Schaltungen:
• Wie oben bereits erwähnt und im genannten Ausführungsbeispiel auch beschrieben wurde, können größere Vermittlungssysteme auch gebildet werden, indem zahlreiche oben beschriebene 16·16 Grundschaltmodule kombiniert werden. Die Fig. 16 und 17 zeigen schematisch einige Möglichkeiten.
• In Fig. 16A wird das 16·16 Grundmodul gezeigt, das 16 Eingangs-Ports und 16 Ausgangs-Port hat und aus 16 Routing- Bäumen besteht, die in Fig. 11 dargestellt sind. Darüber hinaus ist ein Modulselektor wie in Fig. 10 zwischen jedem der 16 Eingangs-Ports und dem Eingangs-Terminal des entsprechenden Routing-Baums angebracht. Des weiteren ist bei jeder Ausgangsverzweigung der Routing-Bäume eine Minipaket-Schieberegistervorrichtung für ein Minipaket vorhanden (vergleichbar mit dem Register von Fig. 13).
• Fig. 16B zeigt, wie vier dieser Grundmodule verbunden werden können, um eine 32·32 Schaltung (oder ein Supermodul) zu bilden. In diesem Fall wird nur ein Selektorbit benötigt, um zwischen zwei Modulen (M1/M3 oder M2/M4) zu unterscheiden; z. B. von den drei Selektorbits in der Routing-Adresse können die ersten beiden Bits 0 aufweisen, während das dritte Bit das entsprechende Ausgangsmodul anzeigt. Die beiden Module M1 und M2 werden miteinander verbunden, um einen Pfad zwischen den 32 Schalteingängen und den ersten 16 Schaltausgängen zu bilden. Die Eingangs-Ports von M1 sind mit den Schalteingängen 00 bis 15 verbunden, während die Eingangs-Ports von M2 mit den Schalteingängen 16 bis 31 verbunden sind. Jeder der Schaltausgänge 00 bis 15 ist parallel mit den beiden gleichzahligen Ausgangs-Ports der beiden Module M1 und M2 verbunden. Die beiden Module M3 und M4 sind miteinander verbunden, um einen Pfad zwischen allen 32 Schalteingängen und den zweiten 16 Schaltausgängen zu bilden (z. B. Ausgänge 16-31).
• In Fig. 16C wird gezeigt, wie vier der in Fig. 16B dargestellten 32·32 Supermodule miteinander verbunden werden, um eine 64·64 Schaltung zu bilden (die Verbindungen liegen ähnlich wie bei der Schaltung in Fig. 16B in analoger Form vor). In diesem Fall sollten zwei Selektorbits in den Routing-Adressen vorhanden sein: die erste Adresse hat immer den Wert Null, die zweite Adresse gibt die Supermodulauswahl an, und die dritte Adresse gibt die bereits in Verbindung mit Fig. 16B erwähnte Grundmodulauswahl an. Das zweite Selektorbit in jeder Adresse, z. B. das Supermodul-Selektorbit führt zur Wahl zwischen zwei parallelen Supermodulen (entweder SM1 und SM3 oder SM2 und SM4) in der Vorrichtung von Fig. 16C.
• Fig. 16D zeigt, wie 16 der in Fig. 16B gezeigten 32·32 Supermodule verbunden werden können, um eine 128·128 Schaltkonfiguration zu bilden. Zu den Zwischenschaltungen sind keine weiteren Erläuterungen mehr erforderlich, da sie vergleichbar mit den Schaltungen von Fig. 16B und Fig. 16C sind. In diesem Fall müssen jedoch alle drei Modulselektorbits der Routing-Adressen in den Minipaketen verwendet werden. Die ersten beiden Selektorbits unterscheiden zwischen vier parallelen Supermodulen (dies geht aus den in der oberen rechten Ecke in den Supermodulen in Fig. 17 gezeigten 2-Bit-Adressen hervor). Das dritte Selektorbit legt einen der beiden parallelen Grundvermittlungsmodule in einem Supermodul fest. Die Auswahl wird von den drei Selektorbits innerhalb dieser Grundvermittlungsmodule in den Supermodulen vorgenommen, die mit den Eingangs-Ports verbunden sind.
• Eine 128·128 Schaltung kann nicht nur dadurch gebildet werden, daß ein 4·4 Feld von 16 32·32 Supermodulen verbunden wird, sondern indem ein 8·8 Feld von 64 16·16 Grundmodulen verbunden wird. Dies war im oben beschriebenen Beispiel der Fall (siehe Fig. 8 und 10). Die drei Selektorbits werden in diesem Fall dazu verwendet, zwischen 8 parallelen Grundmodulen zu unterscheiden, die eine Untergruppe bilden, wobei jedes der 8 parallelen Grundmodule mit einer anderen Gruppe von 16 Schaltausgangs-Ports verbunden ist, während diese Ports mit der gleichen Gruppe von 16 Schalteingangs-Ports verbunden sind.
• Die in den Fig. 16B, 16C und 16D gezeigten Konfigurationen haben die gleichen umfassenden Vermittlungsfähigkeiten wie jedes einzelne 16·16 Vermittlungsmodul (Fig. 16A).
• Es ist jedoch möglich, Stufenkombinationen zu bilden, um somit die Anzahl der Eingangs/Ausgangs-Ports zu erhöhen, wobei weniger 16·16 Grundvermittlungsmodule als in der oben beschriebenen Erweiterungskombination verwendet werden. Das Einsparen von Modulen führt jedoch möglicherweise zu längeren Verzögerungen in der Schaltung (Anhäufung von Verzögerungen in den Puffern). Die Grundmodule müssen jedoch nicht angepaßt werden, um in dieser Stufenform kombiniert zu werden.
• Fig. 17 zeigt das Prinzip einer Stufenkombination für eine 64·64 Schaltung. Vier Eingangsmodule können so mit vier Ausgangsmodulen verbunden werden, daß von jedem Eingangsmodul aus ein Minipaket zu einem beliebigen Ausgangsmodul gattergesteuert werden kann. Jede Linie in der Zeichnung stellt vier separate Verbindungsleitungen dar, die einen Modulausgang mit einem Moduleingang verbinden.
5) Zveites Ausführungsbeispiel der Schaltstruktur
• Im zweiten Ausführungsbeispiel besteht die Schaltstruktur aus zahlreichen Vermittlungs-Slices 169, die jeweils die Eingangs- Ports mit einem bestimmten Ausgangs-Port verbinden (siehe Fig. 18). Für eine 16·16 Schaltung stehen somit 16 Vermittlungs- Slices mit 16 Eingängen und einem Ausgang zur Verfügung.
• Es wird davon ausgegangen, daß die Größe jedes Minipakets ein ganzzahliges Vielfaches einer Grundsegmentgröße ist, die den Exponenten 2 hat. Wie beim oben beschriebenen ersten Ausführungsbeispiel beträgt die Grundsegmentgröße in diesem zweiten Ausführungsbeispiel k = 64, während die verwendeten Minipaketgrößen entweder 64 Bits oder 256 Bits betragen (kurzes oder langes Minipaket).
• In Fig. 19 ist ein Blockdiagramm eines Vermittlungs-Slice 169 dargestellt. Der Vermittlungs-Slice umfaßt folgendes für jeden Eingangs-Port:
• - ein k-Bit Seriell-Parallel-Umwandler 171 mit zwei Registern, die ein ganzes Grundsegment von k-Bits aufnehmen können.
• - ein Adreß-Komparator 173 mit einem zugeordneten Adreß- Separator 175, und
• - eine Steuerlogik 177.
• Jeder S/P-Umwandler 171 ist direkt mit dem zugeordneten Eingang IP-i verbunden. Bei jedem Komparator 173 ist einer der Eingänge mit dem zugeordneten Adreß-Separator 175 verbunden, während der andere Eingang mit einem gemeinsamen Local-Slice-Adreßregister 179 verbunden ist, das die Adresse des zugeordneten Ausgangs- Ports des entsprechenden Slices gespeichert hat. Der Ausgang des Komparators ist mit einem Eingang der Steuerlogik 177 verbunden.
• Sobald die ersten Bits eines Minipakets an einem Eingang IP-i eintreffen, werden die Adreßbits im Adreß-Separator 175-i kopiert. Die Bits gehen in eines der beiden Register des S/P- Umwandlers 171-i, je nachdem, welches Register leer ist. Dieser Vorgang läuft in allen Slices gleichzeitig für den Eingang IP-i jedes Slice ab.
• Wenn die korrekte Menge von Adreßbits empfangen wurde (dies wird von einem Ausgangsimpuls der Steuerlogik 177-i festgelegt), wird der Inhalt des Adreß-Separators 175-i mit dem Inhalt des Local- Slice-Adreßregisters 179 verglichen. Wenn die Adressen übereinstimmen, passiert nichts. In das S/P-Register kommen immer mehr Daten, bis der Wert k erreicht ist. Danach wird eine Anforderungsverriegelung eingestellt, die eine Service-Anforderung durch den entsprechenden S/P-Umwandler anzeigt. Die Anforderung wird vom Slice-Controller 185 abgetastet (siehe unten). Wenn der Adressenvergleich negativ ausfällt, d. h. die Adressen stimmen nicht überein, wird der Prozeß in der Steuerlogik 177-i durch einen Impuls vom Komparator unterbrochen. Es wird demnach auch keine Service-Anforderung erzeugt.
• Es ist noch zu erwähnen, daß die S/P-Umwandler 171 jedes Segment eines Minipakets separat umwandeln müssen, so daß das Minipaket in Grundsegmente aufgeteilt wird, wenn die Minipaketgröße ein Vielfaches der Grundsegmentgröße k ist. Jeder S/P-Umwandler 171 umfaßt ein Registerpaar, das jeweils die Grundsegmentgröße (k Bits) hat, sowie eine entsprechende Steuerung, so daß die beiden Register abwechselnd für die serielle Dateneinfügung und das parallele Auslesen verwendet werden können.
• Genauere Angaben zur Steuerlogik und zur Funktionsweise eines S/P-Umwandlers finden sich weiter unten im Zusammenhang mit Fig. 20 (A und B).
• Alle S/P-Umwandler 171-00 bis 171-15 werden durch einen gemeinsamen Bus 181 mit einem Minipaket-FIFO-Speicher 183 (RAM) verbunden. Die Schreib- und Lesevorgänge im FIFO-Speicher 183 werden von einem Slice-Controller 185 gesteuert. Der Bus 181 kann ein ganzes Grundsegment (k-Bits) aufnehmen, d. h. daß beispielsweise der gesamte Inhalt eines S/P-Umwandlerregisters parallel übertragen werden kann.
• Der Ausgang des Minipaket-FIFO-Speichers 183 wird durch den Bus 187, ebenfalls mit k-Bitgröße, mit einem gemeinsamen Parallel- Seriell-Umwandler 189 verbunden. Dieser P/S-Umwandler gleicht dem S/P-Umwandler 171, da auch hier zwei Register vorhanden sind, die jeweils ein ganzes Grundsegment von k-Bits aufnehmen können und die abwechselnd verwendet werden. Der Ausgang des P/S-Umwandlers 189 ist mit dem Ausgangs-Port der Schaltstruktur verbunden, der dem entsprechenden Slice zugeordnet ist.
• Die Steuerlogik 191, die der Steuerlogik 177 gleicht, ist für den Ausgangs-P/S-Umwandler 189 vorgesehen. Die Funktionsweise der Logik wird an späterer Stelle im Zusammenhang mit Fig. 21 beschrieben.
• Der FIFO-Speicher 183 muß eine Wortgröße haben, die der Busbreite und der Grundsegmentgröße entspricht, z. B. k-Bits. Der Slice-Controller 185 muß sicherstellen, daß alle Teile (Segmente) eines großen Minipakets zusammenbleiben; wenn z. B. die große Minipaketlänge 256 Bits beträgt, k jedoch 64 Bits ist, müssen vier aufeinanderfolgende Speicherstellen zur Aufnahme der vier Segmente im FIFO-Speicher 183 vorhanden sein.
• Darüber hinaus ist der FIFO-Speicher 183 logisch in zwei separate FIFO-Bereiche für zwei Prioritätskategorien aufgeteilt (z. B. eine für Durchschaltverkehr und eine für paketvermittelten Verkehr). Ein Prioritätsbit in jedem Minipaket, das vom Slice- Controller 185 erkannt wird, hat die Weiterleitung des Minipakets in den richtigen Prioritätsbereich im FIFO-Speicher zu steuern. Ein Ausgangs-Server, der Teil des Slice-Controllers 185 ist, bewirkt das aufeinanderfolgende Auslesen der Minipakete (Segmente) aus dem FIFO-Speicher, wobei zuerst der Bereich der höheren Prioritätsklasse geleert wird, bevor die Minipakete (Segmente) der niedrigeren Prioritätsklasse ausgelesen werden.
• Nachfolgend wird die Funktionsweise des S/P-Umwandlers und der Steuerlogik in Bezug auf die Fig. 20A und 20B beschrieben. In Fig. 20A wird die Steuerlogik 177 in Verbindung mit dem S/P- Umwandler (Registerpaar) 171, der Komparator 173 und der Adreß- Separator 175 genauer gezeigt. Die Steuerlogik 177 umfaßt eine Sequentier-Logik 201, einen Zähler 203 mit einer Kapazität von 256, einen Verriegelungsschaltkreis 205 und eine S/P-Umwandler- Auswahllogik 207. Des weiteren ist eine Daten-Indikatorleitung 209 vorhanden, die eine Parallelleitung zur Dateneingangsleitung ist; der Eingangs-Schaltadapter, der mit dem entsprechenden Eingang IP-i verbunden ist, hält das Daten-Indikatorsignal auf Leitung 209 während der ganzen Zeit der Datenbitübermittlung auf der Dateneingangsleitung auf einem hohen Wert.
• Die unterschiedlichen Stati der Sequentier-Logik 201 und die Ereignisse, die zum Statusübergang führen, werden in Fig. 20B gezeigt.
• Ursprünglich befindet sich die Sequentier-Logik in einem WAIT- Status (Wartezustand), während die Ausgangssignale den Zählerinhalt auf Null halten und das Zählen oder Verschieben der Daten von den S/P-Umwandlerregister nicht aktivieren. Wenn das Daten- Indikatorsignal auf Leitung 209 oben ist, geht die Sequentier- Logik in den COUNT-Status (Zählzustand) über, in dem die Bitzählung durch den Zähler 203 aktiviert wird, der Bittaktimpulse auf dem Eingang empfängt. Bei Erreichen des Werts 8 (8 Adreßbits plus ein empfangenes Prioritätsanzeigebit) wird der Adreß-Komparator aktiviert. Wenn die Adressen nicht übereinstimmen, wird ein Steuerimpuls zur Sequentier-Logik gesendet, der dann in den dritten Zustand WAIT FOR DATA INDICATOR FALL (Warten auf Abfallen des Daten-Indikators) übergeht, in dem die weitere Zählung sowie das Verschieben des S/P-Umwandlerinhalts deaktiviert wird. Wenn die Adresse des Minipakets demnach mit der Adresse des entsprechenden Slice nicht übereinstimmt, passiert nichts weiter, bis das Daten-Indikatorsignal auf Leitung 209 abfällt, wodurch die Sequentier-Logik wieder in den WAIT-Status zurückgeht und damit den Zählerinhalt auf Null setzt.
• Wenn die Adressen jedoch übereinstimmen, bleibt die Sequentier- Logik im COUNT-Status, und der Zähler wird weiter vorangestellt. Wenn der Wert 63 (oder 127 oder 191 oder 255) erreicht ist, z. B. wenn ein Minipaketsegment von 64 Bits in einem der S/P-Umwandlerregister gespeichert wurde, stellt ein Zählerausgangsimpuls den Service-Anforderungsverriegelungsschaltkreis 205 ein und bewirkt damit einen Übergang der Auswahllogik 207 des S/P- Umwandlers. Die Logik 207 wählt daraufhin das kürzlich aufgefüllte Register des S/P-Umwandlers 171 zur Übertragung des Inhalts zu Bus 181 aus und verbindet das andere Register des Registerpaares mit der Dateneingangsleitung zum Empfang seriell eintreffender Datenbits.
• Wenn der Slice-Controller 185 den entsprechenden S/P-Umwandler abtastet und eine Service-Anforderung auf Leitung 211 aufnimmt, adressiert er ein Speicherwort im FIFO-Speicher 183 und sendet ein Auswahlsignal auf Leitung 213 zur Auswahllogik 207 des S/P- Umwandlers, die daraufhin den Inhalt des aufgefüllten S/P- Umwandlerregisters zum Bus 181 leitet. Der Verriegelungsschaltkreis 205 wird daraufhin von einem Service-Beendet-Impuls auf Leitung 215 zurückgesetzt.
• Wenn das Minipaket vier Segmente enthält, wird der Übergang und das Datenübertragungsverfahren dreimal wiederholt. Wenn der Zähler den Wert 255 erreicht, wird ein Impuls zur Sequentier- Logik 201 gesendet, die in den Status WAIT FOR DATA INDICATOR FALL (Warten auf Abfallen des Daten-Indikators) geht, um danach in den WAIT-Status zurückzukehren (Rücksetzen des Zählers auf Null), wenn das Daten-Indikatorsignal auf Leitung 209 unten ist.
• Die beiden werthohen Bits des Zählers 203 werden bei den Zählwerten 63, 127, 191 und 255 kopiert und dem Slice-Controller 185 auf Leitung 217 als Segmentzählwert zugeführt. Die Bits geben an, ob das erste, zweite, dritte oder vierte Segment eines Minipakets gerade empfangen wird, so daß der Slice-Controller den FIFO-Puffer 183 korrekt adressieren kann.
• Fig. 21 ist ein Blockdiagramm der Steuerlogik 191 des P/S- Umwandlers 189. Die Logik arbeitet auf gleiche Art und Weise wie die oben beschriebene Steuerlogik 177 des S/P-Umwandlers. Die Steuerlogik 191 umfaßt eine Sequentier-Logik 221, einen Zähler 223 mit einer Kapazität von 256, eine Auswahllogik 225 für die P/S-Umwandlerregister 189, einen Verriegelungsschaltkreis 227 für die Service-Anforderung, einen Verrieglungsschaltkreis 229 für die Übertragungsart sowie einen Verriegelungsschaltkreis 231 für den Längenindikator. Die beiden Verriegelungsschaltkreise 233a und 233b stehen im Zusammenhang mit den P/S-Umwandlerregister zur Verfügung und zeigen an, ob die Register Daten enthalten oder nicht.
• Der P/S-Umwandler muß eine Service-Anforderung erzeugen (durch Einstellen des Verriegelungsschaltkreises 227 für die Service- Anforderung), wenn der Umwandler ein Minipaket vom FIFO-Pufferspeicher 183 benötigt. Dies ist der Fall, wenn mindestens eines der beiden Register des P/S-Umwandlers leer ist. Dies wird durch eine ODER-Operation bei den Ausgangssignalen der Verriegelungsschaltkreise 233a und 23b festgestellt. Wenn eine Service-Anforderung anerkannt wird (durch Übertragung eines Minipakets bzw. Segments vom FIFO-Puffer über den Bus 187), wird der Verriegelungsschaltkreis 227 für die Service-Anforderung zurückgesetzt, und der entsprechende Verriegelungsschaltkreis (233a oder 233b), der ein leeres Register anzeigt, wird von einem Service-Beendet- Signal auf Leitung 235 zurückgesetzt.
• Solange der Inhalt des Zählers 233 nicht gleich Null ist, ist ein Daten-Indikatorsignal auf Leitung 237 aktiv, und Daten werden bitseriell über die Datenausgangsleitung 239 (OUT-j) übertragen.
• Das Adressieren des FIFO-Speichers 183 durch den Slice-Controller 185 sieht folgendermaßen aus: Für jeden der beiden Prioritätsbereiche ist ein Register für einen NEXT-FREE-Zeiger vorhanden, der den nächsten freien 256-Bitblock anzeigt, bei dem ein Minipaket gespeichert wird, sowie ein Register für einen NEXT- OUT-Zeiger, der den nächsten 256-Bitblock anzeigt, von dem Daten gelesen werden. Darüber hinaus steht eine Register mit den aktuellen Minipaketadressen für jeden Eingangs-S/P-Umwandler zur Verfügung. Im Register befindet sich solange eine Minipaket- FIFO-Adresse für den entsprechenden Eingang, bis alle vier Segmente gespeichert wurden.
• Wenn ein S/P-Umwandler einen Service anfordert, geschieht abhängig vom Nummern-Indikator des 2-Bit-Segments (auf Leitung 217) folgendes:
• (a) Wenn ein erstes Segment angezeigt wird (Nummer 00), holt der Slice-Controller eine neue FIFO-Speicheradresse aus dem NEXT- FREE-Zeigerregister, speichert das empfangene Segment unter dieser Adresse und behält die FIFO-Speicheradresse im Register der aktuellen Minipaketadresse für den entsprechenden Eingang (S/P-Umwandler). Der Inhalt des NEXT-FREE-Zeigerregisters wird inkrementiert, so daß der Zeiger auf den nächsten folgenden 256- Bitspeicherblock zeigt.
• (b) Wenn ein zweites, drittes oder viertes Segment angezeigt wird (Nummer 01, 10 oder 11), holt der Slice-Controller keine neue Adresse aus dem NEXT-FREE-Zeigerregister, sondern verwendet die alte FIFO-Adresse, die in dem entsprechenden Register mit den aktuellen Minipaketadressen gespeichert ist, und ändert die Adresse mittels des Segmentwerts, um auf das korrekte Viertel des entsprechenden 256-Bitspeicherblocks zuzugreifen.
• Der Slice-Controller empfängt ebenfalls ein Prioritätsanzeigebit vom entsprechenden S/P-Umwandler 171, um den richtigen Prioritätsbereich des FIFO-Speichers 183 zuerst auszuwählen, wenn ein erstes Segment (Wert 00) empfangen wird.
• Das Sequentieren der segmentierten Minipakete geschieht folgendermaßen: die Service-Anforderung des P/S-Umwandlers wird von einem Signal begleitet, das die Anforderungsart anzeigt, z. B. ob ein neues Minipaket erwartet wird, oder ob nachfolgende Segmente eines Minipakets angefordert werden. Wenn ein Vergleich des NEXT-OUT-Zeigers mit dem NEXT-FREE-Zeiger ergibt, daß der FIFO leer ist, wird die Anforderung eines neuen Minipakets nicht beachtet. Die Anforderung eines nachfolgenden Segments (um eine zuvor begonnene Minipaketübertragung zu beenden) wird immer beachtet.
• Der Speicherplatz im FIFO-Speicher ist in Blöcke unterteilt, die lange Minipakete (vier Segmente, 256 Bits) speichern können. Ein kurzes Minipaket erhält einen Slot für ein langes Minipaket zugewiesen, so daß noch Platz übrigbleibt. Dieser Schritt wird deshalb unternommen, um die Steuerlogik innerhalb annehmbarer Grenzen zu halten.
• Die Vermittlungs-Slices des zweiten Ausführungsbeispiels können auch wie in den Fig. 16 und 17 gezeigt modular aufgebaut werden. In diesem Fall setzt sich das Grundmodul aus einer wie in Fig. 18 gezeigten Vorrichtung von Vermittlungs-Slices zusammen. Mehrere dieser Module sind wie in den Fig. 16 und 17 zusammengeschaltet, um eine größere Zahl von Eingangs- und Ausgangs-Ports versorgen zu können.

Claims (6)

1. Eine Kommunikationsvermittlungseinrichtung zur Übertragung von Informationen von zahlreichen ankommenden Übertragungsleitungen (21-i) zu zahlreichen abgehenden Übertragungsleitungen (23-i), wobei jede Übertragungsleitung paketvermittelten Verkehr oder Durchschaltverkehr übermittelt, und die Vorrichtung folgendes umfaßt:

- zahlreiche Eingangsschaltadapter (13-i), die jeweils mit mindestens einer ankommenden Übertragungsleitung verbunden sind, um gleiche Minipakete zu' bilden, die jeweils die auf einer Übertragungsleitung empfangenen Informationen sowie Routing- Informationen zur Identifizierung eines Ausgangs der Vermittlungseinrichtung enthalten.

- eine Selbstleitungs-Vermittlungsstruktur (11) mit zahlreichen Eingangs-Ports (15-i), die jeweils mit einem Eingangsschaltadapter verbunden sind, sowie zahlreiche Ausgangs-Ports (19- i), und

- zahlreiche Ausgangsschaltadapter (17-i), die jeweils zwischen einem Ausgangs-Port der Vermittlungsstruktur und mindestens einer abgehenden Übertragungsleitung angeschlossen sind;

Die Vorrichtung ist gekennzeichnet durch:

- eine Selbstleitungs-Vermittlungsstruktur (11) mit zahlreichen Routing-Bäumen (71), die jeweils einem der Eingangs-Ports zugeordnet sind, wobei jeder Routing-Baum eine Eingangsverzweigung hat, die mit dem zugeordneten Eingangs-Port (IN-i) verbunden ist, sowie zahlreiche Ausgangsverzweigungen, die einem der Ausgangs-Ports (OUT-j) zugeordnet sind; die Routing-Bäume stellen Nicht-Überlappende Pfade zwischen den Eingangs- und Ausgangs-Ports bereit: jeder Routing-Baum mit Vermittlungselementen (81) antwortet auf lokale Routing- Adreßinformationen eines Minipakets, um das Paket von der Eingangsverzweigung des entsprechenden Baums bis zu einer ausgewählten Ausgangsverzweigung zu leiten;

- Schieberegister-Puffermittel (73, 101) an jeder Ausgangsverzweigung der Routing-Bäume zum Speichern eines Minipakets; und

- ein Ausgangs-Servermittel (75) und gemeinsame FIFO-Warteschlangemittel (77, 105) an jedem Ausgangs-Port zum sequentiellen Weiterleiten des Inhalts der Schieberegister-Puffermittel aller zugeordneten Baumausgangsverzweigungen durch den entsprechenden Ausgangs-Port.

2. Eine Kommunikationsvermittlungseinrichtung nach Anspruch 1, wobei jeder Eingangsschaltadapter (13-i) für jede ankommende Übertragungsleitung mit folgendem verbunden ist:

- einem Speicherblock (51) mit zahlreichen Segmenten, die Zeit- Slots der Übertragungsleitung entsprechen; wobei jedes Segment über zahlreiche zuvor gespeicherte Byte-Positionen (C, A1, A2, A3, CID) sowie zahlreiche Byte-Positionen (Di) zum Dateneinfügen verfügt;

- einem Mikrosteuermittel (55); und

- einem Paketbildungsmittel (53);

- das Mikrosteuermittel ist dabei zum Speichern lokaler Routing-Adressen und Steuerbytes auf die zuvor gespeicherten Byte-Positionen, unabhängig von der Minipaket-Datenübertragungsoperation, vorgesehen;

- die Byte-Positionen für die Dateneinfügung stehen zum Speichern für Datenbytes zur Verfügung, die auf den entsprechenden ankommenden Übertragungsleitungen eintreffen;

- das Paketbildungsmittel dient zum Lesen des Inhalts jedes Speicherblocksegments, einschließlich des Inhalts der zuvor gespeicherten Byte-Positionen und der Byte-Positionen zur Dateneinfügung, wobei der Inhalt als Minipaket gelesen wird, wenn alle Byte-Positionen zur Dateneinfügung des Segments ein Daten-Byte empfangen haben.

3. Eine Kommunikationsvermittlungseinrichtung nach Anspruch 1, bei der jedes Vermittlungselement (81) folgendes umfaßt:

- ein Dateneingang, erste und zweite Datenausgänge, ein Takteingang, der mit einer Taktleitung verbunden ist, die einen bestimmten Taktimpuls von jeder der zyklischen Taktimpulsfolgen liefert, wobei jede zyklische Taktimpulsfolge einer Minipaketdauer entspricht;

- ein Verriegelungsschaltkreis (83), der mit dem Dateneingang und dem Takteingang verbunden ist und in Übereinstimmung mit einem ankommenden Minipaketbit, das gleichzeitig mit einem empfangenen Taktimpuls eintrifft, eingestellt oder zurückgesetzt wird; und

- erste und zweite UND-Gatter (85, 87), bei denen einer der Eingänge mit dem Dateneingang verbunden ist und deren anderer Eingang mit einem wahren Ausgang bzw. einem komplementären Ausgang des Verriegelungsschaltkreises verbunden ist, wobei die Ausgänge der UND-Gatter die ersten bzw. zweiten Datenausgänge darstellen.

4. Eine Kommunikationsvermittlungseinrichtung nach Anspruch 3, bei der der Routing-Baum ein binärer Baum mit Id n-Stufen ist. n ist die Anzahl der Ausgangsverzweigungen.

- alle Vermittlungselemente (81) der gleichen Stufe empfangen den gleichen bestimmten Taktimpuls (CL-i), während die Taktimpulse, die zu den aufeinanderfolgenden Stufen gehen, eine fortlaufende Folge (CL-4, CL-5, CL-6, CL-7) ist, so daß nach dem Weiterleiten der Minipaketbits, die gleichzeitig mit den Taktimpulsen der fortlaufenden Folge auftreten, weitere empfangene Minipaketbits alle durch den Routing-Baum zu einem Ausgang gehen, der vom entsprechenden vorherigen Bit des Minipakets festgelegt wird.

5. Eine Kommunikationsvermittlungseinrichtung nach Anspruch 1 mit zahlreichen Grundvermittlungsmodulen, von denen jedes eine gleiche Anzahl von Eingangs-Terminals und Ausgangs- Terminals hat, wobei jedes Grundvermittlungsmodul umfaßt:

- zahlreiche Routing-Bäume (71), die jeweils einem der Eingangs-Terminals zugeordnet sind, wobei jeder Routing-Baum eine Eingangsverzweigung hat, die mit dem zugeordneten Eingangs-Terminal verbunden ist, sowie zahlreiche Ausgangsverzweigungen, die einem der Ausgangs-Terminals zugeordnet sind; jeder Routing-Baum hat Vermittlungselemente, die auf die lokale Routing-Adresse eines Minipakets antworten, um das Minipaket vom Eingangs-Terminal des entsprechenden Baums zu einer ausgewählten Ausgangsverzweigung weiterzuleiten;

- ein Schieberegister-Puffermittel (73) an jeder Ausgangsverzweigung jedes Routing-Baums zum Speichern eines Minipakets; und

- ein Ausgangs-Servermittel (75) und gemeinsame FIFO-Warteschlangenmittel (77, 105) an jedem Ausgangs-Terminal, um die entsprechenden Minipakete des Ausgangs-Terminals vom Schieberegister-Puffermittel (73) aller Baumausgangsverzweigungen, die dem entsprechenden Ausgangs-Terminal zugeordnet sind, sequentiell gatterzusteuern;

- die Grundvermittlungsmodule sind dabei in Kaskadenform zwischen den Eingangs-Ports (IN-i) und den Ausgangs-Ports (OUT-j) der Schaltstruktur miteinander verbunden, wodurch ein separater Minipaketpfad von jedem Eingangs-Port zu jedem Ausgangs-Port entsteht.

6. Eine Kommunikationsvermittlungseinrichtung nach Anspruch 5, bei der jedes Grundvermittlungsmodul folgendes umfaßt:

- ein Auswahlmittel (89) zwischen jedem Eingangs-Terminal und der Eingangsverzweigung des zugeordneten Routing-Baums, wobei das Auswahlmittel auf einen Teil der lokalen Routing- Adresse eines ankommenden Minipakets antwortet, um die Übertragung sequentieller Bits des ankommenden Minipakets zu unterdrücken, wenn eine lokale Moduladresse nicht mit dem Teil der lokalen Routing-Adreßbits übereinstimmt.