DE68919856T2 - Nachrichtenvermittlungselement zur übertragung von zellen unterteilt in teilzellen. - Google Patents

Description

• Die vorliegende Erfindung bezieht sich auf ein Nachrichtenvermittlungselement, das X Eingänge und Y Ausgänge aufweist, wobei X und Y nicht beide gleich eins sind, zum Übertragen von Zellen von jedem der Eingänge zu wenigstens einem der Ausgänge, wobei die Zellen in Unterzellen unterteilt sind und das Vermittlungselement enthält:
• - einen Pufferspeicher mit einer Vielzahl von Speicherstellen, von denen jede eine Kennung aufweist;
• - Mittel zum Schreiben von verschiedenen an den Eingängen ankommenden Unterzellen in die Speicherstellen;
• - ein Speichermittel, das die Speicherstellenkennungen der Unterzellen speichert; und
• - Mittel zum Lesen der Unterzellen aus dem Pufferspeicher unter der Steuerung der Speichermittel und zum Zuführen dieser gelesenen Unterzellen an die Ausgänge.
• Ein solches Nachrichtenvermittlungselement, das angepaßt ist, Zellen oder in Unterzellen aufgeteilte Pakete oder Unterpakete zu vermitteln, ist bereits im Stand der Technik, zum Beispiel aus der europäischen Patentanmeldung EP-A1-0 301 934, bekannt. Darin enthält nur die erste Unterzelle jeder Zelle Information über den Zielausgang der gesamten Zelle und die Speichermittel enthalten First-In-First-Out-(FIFO)-Warteschlangenspeicher - einer für jeden Ausgang, die nur die Speicherstellenkennungen oder Adressen der ersten Unterzellen jeder Zelle speichern. Jede dieser gespeicherten Kennungen ist darüber hinaus einer der Länge der Zelle, zu der die erste Unterzelle gehört, entsprechendeii Zahl, d. h. die Anzahl von die Zellen bildenden Unterzellen, zugeordnet. Diese Anzahl, die bekannt sein muß, wenn die der ersten Unterzelle entsprechende Nennung in den Speichermitteln gespeichert wird, ist auch in dieser ersten Unterzelle enthalten und wird verwendet, die Zelle am Ausgang des Vermittlungselements wiederherzustellen. Dies bedeutet, daß eine praktische Begrenzung für die Anzahl von eine Zelle bildenden Unterzellen vorliegt. Wenn zum Beispiel 4 Bits in der ersten Unterzelle reserviert werden, um die Länge der Zelle in Binärcode anzuzeigen, liegt für diese Zelle tatsächlich die Beschränkung vor, ein Maximum von 16 Unterzellen aufzuweisen.
• Eine Aufgabe der vorliegenden Erfindung besteht darin, ein Nachrichtenvermittlungselement der oben angegebenen Art anzugeben, bei dem jedoch nicht das Erfordernis vorliegt, eine Information, welche die Länge einer Zelle angibt, mit deren erster Unterzelle bereit zustellen, und bei dem keine Begrenzung in der Anzahl von diese Zelle bildenden Unterzellen vorliegt.
• Gemäß der Erfindung wird diese Aufgabe dadurch erreicht, daß das Speichermittel für jede der Zellen die Speicherstellenkennungen von deren Unterzellen in der Form einer Kennungsgruppe speichert, wobei jede Kennungsgruppe eine verbundene Liste der Speicherstellenkennungen umfaßt.
• Auf diese Weise geben die verbundenen Kennungsgruppen die notwendige Information zum Wiederherstellen der Zelle am Zielausgang unabhängig von der Länge dieser Zelle und ohne a priori die Anzahl der sie bildenden Unterzellen zu kennen.
• Es ist festzustellen, daß der Artikel "A shared buffer memory switch for an ATM exchange" von H. Kuwahra et al, veröffentlicht in den Veröffentlichungsberichten der Konferenz ICC '89 vom 11. bis 14. Juni 1989 in Boston, Seiten 118 bis 122, auch ein Nachrichtenvermittlungselement offenbart, daß verbundene Listen von Speicherstellenkennungen oder Adressen verwendet. In diesem bekannten Vermittlungselement wird jede verbundene Liste allen Speicherstellenadressen von Zellen, die einen selben Ausgang als Ziel aufweisen, zugeordnet. Dieses bekannte Vermittlungselement ist allerdings nicht geeignet, Unterzellen von Zellen zu verarbeiten, bei denen beispielsweise nur eine der Unterzellen, z. B. die erste Unterzelle, Information über den Zielausgang der gesamten Zelle enthält.
• Es ist festzustellen, daß die europäische Patentanmeldung EP-A2- 0 299 473 auch ein Nachrichtenvermittlungselement der oben angegebenen Art offenbart. Dieses andere bekannte Vermittlungselement ist jedoch nicht angepaßt, in Unterzellen aufgeteilte Zellen zu verarbeiten wie im vorliegenden Vermittlungselement. Wie später erklärt werden wird, besteht der Hauptunterschied in der Zellenarchitektur darin, daß jede gesamte Zelle zu Durchschaltedaten, die den Ausgang, an den sie zu übertragen ist, zugeordnet ist oder diese enthält, wogegen nur die erste Unterzelle einer in Unterzellen aufgeteilten Zelle solchen Daten zugeordnet ist. Als eine Folge davon können alle Unterzellen außer der ersten einer unterteilten Zelle nicht ohne zusätzliche Verarbeitung an den richtigen Ausgang durchgeschaltet werden. In der zuletzt angeführten europäischen Patentanmeldung sind keine Mittel zur Ausführung einer solchen Verarbeitung offenbart.
• Auch in dem in der oben zuerst angegebenen europäischen Patentanmeldung EP-A1-0 301 934 offenbarten Nachrichtenvermittlungselement wird jeder Eingang einer Anzahl von speziell vorgesehenen Speicherstellen des Pufferspeichers zugeordnet, z. B. der erste Eingang ist den Speicherstellen, welche die Kennungen 1, 9, 17, 25, ... aufweisen, zugeordnet. Dies bedeutet, daß der Pufferspeicher für die Verkehrsbelastung im ungünstigsten Fall individuell für jeden Eingang ausgelegt werden muß, um eine erforderliche Zellenverlust-Wahrscheinlichkeitsleistung zu erreichen. Überdies steigt die Größe des Pufferspeichers sowohl mit der Anzahl der Eingänge des Vermittlungselements als auch mit der Länge der zu vermittelnden Zellen an.
• Eine andere Aufgabe der vorliegenden Erfindung besteht darin, ein Nachrichtenvermittlungselement der oben angegebenen Art anzugeben, bei dem aber die Größe des Pufferspeichers verringert werden kann, während die oben erforderliche Zellenverlust-Wahrscheinlichkeitsleistung erreicht wird.
• Gemäß der Erfindung wird diese Aufgabe dadurch erreicht, daß der Pufferspeicher unter den X Eingängen und den Y Ausgängen vollständig gemeinsam benutzt wird.
• Auf diese Weise kann die Größe des Pufferspeichers verringert werden, da dessen Stellen nicht mehr den Eingängen zugeordnet sind. Dies ist besonders nützlich, wenn sehr lange Zellen vermittelt werden.
• In dem in der oben zuerst angegebenen europäischen Patentanmeldung EP-A1-0 301 934 offenbarten Nachrichtenvermittlungselement werden alle Eingänge aufeinanderfolgend und zyklisch durch die Schreibmittel ausgewählt. Die ankommenden Unterzellen werden folglich durch die Schreibmittel in aufeinanderfolgende Speicherstellen des Pufferspeichers in der Reihenfolge der Eingänge geschrieben. Dies bedeutet, daß sogar dann, wenn keine Unterzelle an einem Eingang eingespeist wird, deren entsprechende Speicherstelle reserviert ist. Als eine Folge davon wird der Pufferspeicher nicht effizient genug verwendet.
• Eine wiederum andere Aufgabe der vorliegenden Erfindung besteht darin, ein Nachrichtenvermittlungselement der oben angegebenen Art anzugeben, bei dem aber der Pufferspeicher in einer optimalen Weise verwendet wird.
• Noch ein anderes kennzeichnendes Merkmal der Erfindung besteht darin, daß das Nachrichtenvermittlungselement ein zweites Speichermittel zum Speichern der Kennungen der freien Speicherstellen, die zum Schreiben der Unterzellen dorthin und zum Bereitstellen dieser Kennungen an die Schreibmittel auf eine Unterzelle hin, die in den Pufferspeicher geschrieben werden muß, verfügbar sind, enthält.
• Auf diese Weise werden die ankommenden Unterzellen in freie oder gerade ausgelesene Speicherstellen, deren Kennungen durch das zweite Speichermittel bereitgestellt werden, geschrieben. Alle freien Speicherstellen können folglich verwendet werden, da keine für einen Eingang reserviert ist. Als Folge davon wird die Speichereffizienz des Pufferspeichers erhöht.
• Es ist festzustellen, daß die europäische Patentanmeldung EP-A1- 0 300 876 auch ein Nachrichtenvermittlungselement offenbart, das ein zweites Speichermittel zum Bereitstellen von Adressen von freien Speicherstellen des Pufferspeichers enthält, um Zellen dorthinein zu schreiben. Auch dieses bekannte Vermittlungselement ist jedoch nicht geeignet, Unterzellen von Zellen, die in solche Unterzellen aufgeteilt sind, die in verschiedene - speziell hierfür vorgesehene oder nicht - Speicherstellen geschrieben werden, zu verarbeiten.
• Ein anderes kennzeichnenden Merkmal der Erfindung besteht darin, daß das Nachrichtenvermittlungselement in einem einzigen elektronischen Bauelement integriert ist.
• Dies ist möglich wegen der optimalen Größe und der effizienten Verwendung des Pufferspeichers.
• Ein weiteres kennzeichnendes Merkmal der Erfindung besteht darin, daß jede Zelle in eine veränderliche Vielzahl von Unterzellen unterteilt ist.
• Eine Variante des vorliegenden Nachrichtenvermittlungselements ist dadurch gekennzeichnet, daß jede Unterzelle einen Unterzellen-Vorsatz enthält, daß die erste/letzte Unterzelle einer Zelle durch ihren Unterzellen-Vorsatz erkannt wird und daß das Vermittlungselement darüber hinaus eine Unterzellenlogik enthält, die angepaßt ist, die letzte/erste Unterzelle einer Zelle zu erkennen, indem eine Aufeinanderfolge in jeglicher Reihenfolge einer ersten/letzten Unterzelle einer Zelle und einer nicht zu irgendeiner Zelle gehörenden Unterzelle festgestellt wird.
• Eine andere Variante des vorliegenden Nachrichtenvermittlungselements ist dadurch gekennzeichnet, daß die Unterzellenlogik angepaßt ist, die erste/letzte Unterzelle einer ersten Zelle dadurch zu erkennen, daß die Aufeinanderfolge in irgendeiner Reihenfolge einer letzten/ersten Unterzelle einer zweiten Zelle und einer zur ersten Zelle gehörenden Unterzelle festgestellt wird.
• Die oben angegebenen und anderen Aufgaben und Merkmale der Erfindung werden offensichtlicher werden und die Erfindung selbst wird am besten dadurch verstanden werden, daß auf die folgende Beschreibung einer Ausführung, die in Verbindung mit den beiliegenden Zeichnungen angeführt wird, Bezug genommen wird, wobei:
• Fig. 1 ein Nachrichtenvermittlungselement gemäß der Erfindung darstellt;
• Fig. 2 die Pufferspeicher-Verwaltungseinheit BMMU der Fig. 1 detaillierter zeigt;
• Fig. 3 eine Ersatzschaltung für die Verwaltungsschaltung für freie Speichersteilen FMLMC der Fig. 2 darstellt;
• Fig. 4 eine Zelle veränderbarer Länge, die geeignet ist, durch das Vermittlungselement der Fig. 1 vermittelt zu werden, zeigt.
• In diesen Zeichnungen werden die verschiedenen Verbindungen durch einzelne Leitungen dargestellt, obwohl sie eine Vielzahl von solchen Leitungen enthalten können. Die Zeichnungen zeigen auch nicht die gesamten Steuerungsschaltungen, da letztere aus der Beschreibung für einen Fachmann offensichtlich werden.
• Das vorliegende Nachrichtenvermittlungselement mit X Eingängen I1/IX und Y Ausgängen O1/OY (mit X und Y nicht gleichzeitig gleich 1) ist angepaßt, digitale Signale, die in Zellen oder Paketen variabler Länge angeordnet sind, zu vermitteln. Solch eine in Fig. 4 gezeigte Zelle ist beispielsweise durch eine Folge von aufeinanderfolgenden Unterzellen FSC, ISC, . .., ISC, LSC gleicher Länge, z. B. von 162 Bits = 2 Bits + 20 Bytes, gebildet. Jede dieser Unterzellen enthält einen Unterzellen-Steuerungsvorsatz SCH (2 Bits) und einen Datenblock DB1 bis DBs, und die erste Unterzelle FSC enthält überdies einen Zellen-Steuerungsvorsatz CCH, der beispielsweise Durchschaltedaten RT enthält, die dem Vermittlungselement ermöglichen festzustellen, an welchen Ausgang (welche Ausgänge) O1/OY alle zur selben Zelle gehörenden Unterzellen zu übertragen sind. In der vorliegenden Beschreibung wird angenommen, daß der Unterzellen-Steuerungsvorsatz SCH einen expliziten Binärwert 11, 00 oder 01 aufweist, wobei angezeigt wird, daß die Unterzelle die erste Unterzelle FSC, eine Zwischenunterzelle ISC bzw. die letzte Unterzelle LSC der Zelle ist.
• Es ist festzustellen, daß alle Zwischenunterzellen ISC nur den Unterzellen-Vorsatz SCH und einen Datenblock DB2/DBs-1 von 20 Bytes enthalten, während der in der ersten Unterzelle FSC enthaltene Datenblock DB1 kürzer ist, da der Zellen-Steuerungsvorsatz CCH auch einen Teil dieser 20 Bytes bildet, und daß die letzte Unterzelle unbenutzte Bits UND enthält, was vom Rest der Unterteilung der Zelle veränderlicher Länge in die Unterzellen abhängt. Entweder kann die Länge des effektiven Datenblocks DB1 bis DBs oder die Anzahl der unbenutzten Bits UND im Zellen- Steuerungsvorsatz CCH direkt oder in einer codierten Form angezeigt werden.
• Zellen, die in Unterzellen unterteilt sind, die einen Unterzellen-Vorsatz SCH enthalten, der anzeigt, ob die Zelle eine erste, dazwischenliegende oder letzte Unterzelle ist, sind bereits bekannt, z. B. aus der veröffentlichten internationalen Patentanmeldung WO 88/07293. Alle Unterzellen darin enthalten jedoch zusätzlich zum Unterzellen-Vorsatz SCH und dem Datenblock DB1/DBs ein Zugriffssteuerungsfeld zur Steuerung der Übertragung der Schlitze durch das Netzwerk und ein Quellenkennungsfeld, das die logische Zuordnung aller zu einer selben Zelle gehörenden Unterzellen und ihre Wiederzusammensetzung zur ursprünglichen Zelle ermöglicht.
• Bezugnehmend auf Fig. 1 sind die Eingänge I1 bis IX des darin dargestellten Vermittlungselements mit entsprechenden Dateneingängen einer Multiplexerschaltung MX durch die Kaskadenschaltung einer entsprechenden Seriell-Paral lel-Umsetzerschaltung SP1/SPX und einer entsprechenden Zwischenspeicherungsschaltung IL1 /ILX verbunden. Der Datenausgang CI des Multiplexers MX ist mit dem Dateneingang CI eines RAM-Pufferspeichers BM gekoppelt, wobei der Auswahleingang IX dieses Multiplexers MX durch eine Eingangstaktschaltung XC gesteuert wird, die in der Lage ist, aufeinanderfolgend alle X Multiplexereingänge während einer einzigen Unterzellenperiode mit den Multiplexerausgängen CI zu verbinden. Eine solche Unterzellenperiode ist dasjenige Zeitintervall, während dessen eine Unterzelle in einer Seriell-Parallel-Umsetzerschaltung SP1/SPX empfangen wird.
• Der Pufferspeicher BM wird vollständig gemeinsam benutzt und sein Datenausgang ist mit dem Dateneingang eines Demultiplexers DX gekoppelt, dessen Y Datenausgänge mit entsprechenden der Ausgänge O1/OY übel entsprechende von Y Parallel-zu-Seriell-Umsetzerschaltungen PS1/PSY gekoppelt sind. Der Auswahleingang YJ des Demultiplexers DX wird durch eine Ausgangstaktschaltung YC gesteuert, die in der Lage ist, aufeinanderfolgend den Multiplexereingang mit den Y Demultiplexerausgängen während einer einzigen Unterzellenperiode zu verbinden.
• Es ist festzustellen, daß für Unterzellen, die eine Länge von 162 Bits aufweisen, und für eine selbe Bitrate von 50 Megabits/- Sekunde an den Eingängen und an den Ausgängen eine Unterzellenperiode gleich:
• 162 / 50 3,24 Mikrosekunden ist.
• Detaillierter, wenn beispielsweise das Vermittlungselement X = 16 Eingänge und Y = 16 Ausgänge aufweist, müssen 16 Einschreib- und 16 Auslesevorgänge, d. h. 32 Verarbeitungsvorgänge am Pufferspeicher BM während einer einzigen Unterzellenperiode von 3,24 Mikrosekunden ausgeführt werden. Als eine Folge davon muß jede dieser Verarbeitungsvorgänge in:
• 3,24 / 32 = 101,25 Nanosekunden ausgeführt werden.
• Andererseits, wenn beispielsweise X = 16 und Y = 32, müssen 48 Verarbeitungsvorgänge während derselben Unterzellenperiode ausgeführt werden. Dies bedeutet, daß jeder dieser Verarbeitungsvorgänge in:
• 3,24 / 48 = 67,50 Nanosekunden ausgeführt werden muß.
• Der Pufferspeicher BM ist in C, d. h. 512, Puffer oder Speicherstellen aufgeteilt, von denen jede in der Lage ist, eine Unterzelle, d. h. von 162 Bits, zu speichern, und weist sowohl einen Adreßeingang AC als auch einen Lese-/Schreibauswahleingang RW auf, die jeweils mit gleich bezeichneten Ausgängen einer Pufferspeicher-Verwaltungseinheit BMMU gekoppelt sind.
• Das Vermittlungselement enthält darüber hinaus eine Unterzellenlogik SL und eine Durchschaltelogik RL, die beide mit dem Datenausgang CI des Multiplexers MX gekoppelt sind.
• Die Unterzeilenlogik SL ist hauptsächlich ein Detektor zum Feststellen und Überprüfen des Unterzeilen-Steuerungsvorsatzes SCH jeder Unterzelle und zum Bereitstellen eines aktivierten Ausgangssignals LS, FO oder NF, das davon abhängt, ob diese Unterzelle eine letzte Unterzelle LSC, eine erste Unterzelie FSC bzw. nicht eine erste Unterzelle ist.
• Die Durchschaltelogik RL führt die Analyse der Durchschaltedaten RT des Zellen-Steuerungsvorsatzes CCH jeder ersten Unterzelle FSC aus und stellt aktivierte Ausgangssignale RA oder RC bereit, die von RT abhängen. Spezieller stellt das Signal RA die Nennung eines oder mehrerer Ausgänge O1/OY bereit, an welche die Unterzelle zu übertragen ist, während das Signal RC die Anzahl dieser ausgewählten Ausgänge, d. h. 1 für eine Punkt-zu-Punkt-Übertragung und mehr als 1 für eine Punkt-zu-Multipunkt-Übertragung, anzeigt. Die Art der Durchschaltedaten RT und der diesbezügliche durch die Durchschaltelogik RL ausgeführte Analysevorgang, um die Ausgangssignale RA und RC zu erzeugen, hängt vom verwendeten Durchschalteverfahren ab. Der Zellen-Steuerungsvorsatz CCH kann beispielsweise Y Bits als Durchschaltedaten RT enthalten, von denen jedes Bit einem Ausgang O1/OY entspricht, an den die Zelle zu übertragen ist.
• Die Pufferspeicher-Verwaltungseinheit BMMU ist mit den oben angegebenen Ausgängen LS, FO, NF von SL; RA, RC von RL; XI von XC und YJ von YC gekoppelt und verwaltet die Verwendung der Puffer des Speichers BM, indem sie Adressen für freie Puffer bereitstellt, sie als belegt kennzeichnet, wenn sie verwendet werden, und als frei, wenn sie nicht weiter verwendet sind. Unter der Steuerung der an ihre Eingänge eingespeisten Signale steuert sie auch über das Lese-/Schreibauswahlsignal RW die Einschreib- und die Auslesevorgänge am Pufferspeicher BM und baut verbundene Listen auf, von denen jede die Pufferspeicheradressen der Unterzellen einer selben Zelle miteinander verbindet. Dies ist notwendig, da die Unterzellen einer selben Zelle in nicht miteinander in Beziehung stehende Stellen des Pufferspeichers BM geschrieben werden, während sie an denselben Ausgang (dieselben Ausgänge) O1/OY und in derselben Reihenfolge, wie sie in dieser Zelle besteht, wenn sie an die Eingänge I1/IX eingespeist wird, durchgeschaltet werden müssen.
• Kurz dargestellt ist der Verarbeitungsablauf des obigen Vermittlungselements wie folgt. denn eine Unterzelle einer Zelle veränderlicher Länge wie die in Fig. 4 gezeigte an einem der Eingänge I1/IX, z. B. I1, des Vermittlungselements eingespeist wird, wird sie in der entsprechenden Seriell-Parallel-Umsetzerschaltung SP1 empfangen. Von dieser Umsetzerschaltung SP1 aus wird die auf diese Weise erhaltene parallele Ausführung der Unterzelle in die entsprechende Zwischenspeicherungsschaltung IL1 übertragen, nach welcher sie dem Multiplexer MX zugeführt wird. Unter der Steuerung eines an die gleichbenannten Eingänge durch die Eingangstaktschaltung XC gelieferten Taktsignals XI wird die Unterzelle bei einem bestimmten, diesem Eingang I1 entsprechenden Zeitpunkt sowohl dem Dateneingang CI des Pufferspeichers PM als auch der Unterzellenlogik SL und der Durchschaltelogik RL zugeführt. Darin wird festgestellt, ob die Unterzelle eine erste Unterzelle FSC, eine letzte Unterzelle LSC oder nicht eine erste Unterzelle ist, und an weichen Ausgang oder welche Ausgänge O1/OY diese Unterzelle - und die folgenden zur selben Zelle gehörenden Unterzellen - jeweils übertragen werden müssen. Die sich ergebenden Ausgangssignale FO, LS, NF und RA, RC werden der Pufferspeicher- Verwaltungseinheit BMMU zugeführt.
• Unter der Steuerung des Taktsignals XI stellt die Einheit BMMU die Adressen eines freien Puffers, etwa K, am Adreßeingang AC des Pufferspeichers BM bereit, so daß dadurch die Unterzelle am Dateneingang CI des Pufferspeichers BM in deren denjenigen Puffer geschrieben wird, der die Adresse K aufweist. Diese Adresse K wird besetzt und einer verbundenen Liste von Adressen aller bereits empfangenen Unterzellen derselben Zelle hinzugefügt (hierzu werden die Signale FO, NF, LS und RA, RC verwendet). In dieser Liste werden die Adressen in derselben Reihenfolge wie die Unterzellen der Zelle geordnet.
• Während eines Auslesevorgangs wird die Adresse einer Unterzelle unter der Steuerung des Taktsignals YJ, das an dem gleich benannten Eingang durch die Ausgangstaktschaltung YC bereitgestellt wird, dem Adreßeingang AC des Pufferspeichers BM zugeführt und die in diesem Puffer enthaltene Unterzelle wird ausgelesen und an den Datenausgang des Pufferspeichers BM übertragen. Von dort wird sie über den Demultiplexer DX dem Ausgang oder einem der ursprünglich durch das Signal RA angezeigten Ausgänge zugeführt.
• Es wird nun auf Fig. 2 Bezug genommen, welche die Pufferspeicher-Verwaltungseinheit BMMU der Fig. 1 detaillierter zeigt.
• Wie bereits ausgeführt weist diese Pufferspeicher-Verwaltungseinheit BMMU die Eingänge LS, FO, NF, RA, RC, XI, YJ, die Ausgänge AC und RW auf. Sie enthält eine Verwaltungsschaltung für freie Speicherstellen FMLMC und eine Verwaltungsschaltung für belegte Speicherstellen BAMC.
• Die Schaltung FMLMC der Einheit BMNU wird durch einen Speicher für eine Kette von freien Puffern FQ gebildet, der ein First-In- First-Out-(FIFO)-Warteschlangenspeicher ist, der die Adressen aller freien Puffer des Speichers BM speichert. FMLMC weist einen Eingangsanschluß QI, einen Ausgangsanschluß QO und Steueranschlüsse QC und RW auf.
• Die Schaltung BAMC der Einheit BMMU enthält hauptsächlich:
• - eine Lese-/Schreibsteuerungsschaltung RWCC, die das Lese-/Schreibauswahisignal RW bereitstellt, das durch die beiden Taktsignale XI und XJ gesteuert wird, und die während jeder Unterzellenperiode X erste Intervalle zum Schreiben einer Unterzelle in den Pufferspeicher BM und Y zweite Intervalle zum Lesen einer Unterzelle aus diesem Speicher BM festlegt. Das Signal RW wird während jedes ersten Intervalls, das aufeinanderfolgend eine Lesephase und eine Schreibphase umfaßt, deaktiviert, wogegen RW während jedes zweiten Intervalls, das aufeinanderfolgend zwei Lesephasen und eine Schreibphase umfaßt, aktiviert wird;
• - einen Eingangsspeicher IM mit X jeweils einem der X Eingänge der I1/IX zugeordneten Stellen, von denen jeder Teile LCB, LC und B umfaßt, um für eine Unterzelle die Pufferspeicheradresse K, das Signal RC bzw. das Signal LS zu speichern;
• - einen Ausgangsspeicher OM mit Y jeweils einem der Y Ausgänge O1/OY zugewiesenen Stellen WCB, von denen jede angepaßt ist, die Pufferspeicheradresse K einer an den entsprechenden Ausgang O1/GY zu übertragenden Unterzelle zu speichern;
• - einen Zellenverwaltungsspeicher, der durch eine Vielzahl von FIFO- oder Zellenverwaltungs-Warteschlangenspeichern BQ1/BQY gebildet ist, die entsprechenden Ausgängen O1/OY zugeordnet sind und verwendet werden, um die Pufferspeicheradressen K der ersten Unterzellen FSC der Zellen zu speichern;
• - einen Unterzellenverbindungsspeicher SLM mit C Stellen, die den C Puffern des Pufferspeichers BM entsprechen und von denen jede Teile NCB, NC und L umfaßt, um für jede Unterzelle die Pufferspeicheradresse K der nächsten folgenden Unterzelle in derselben Zelle, das Signal RC bzw. das Signal LS zu speichern. Wie später detaillierter erklärt werden wird, werden die Adressen in NCB in der Form einer verbundenen Liste gespeichert;
• - einen Adreßselektor AS;
• - einen Verbindungsselektor SP;
• - einen Dekrementierer DC;
• - einen Zählerselektor CS;
• - einen Selektor für die letzte Unterzelle SS;
• - einen Verteiler BI; und
• - einen Multiplexer BO.
• Alle diese wesentlichen Schaltungen der Einheit BMMU sind in der Weise, die in Fig. 2 gezeigt ist und die aus der folgenden Beschreibung des Betriebs der Einheit BMMU klar werden wird, miteinander gekoppelt.
• Aus Gründen der Einfachheit wird angenommen, daß das Vermittlungselement eine gleiche Anzahl von Eingängen dnd Ausgängen aufweist, so daß X = Y, die bei der gleichen Bitrate arbeiten. In diesem Fall muß die Lese-/Schreibsteuerungsschaltung RWCC während einer Unterzeilenperiode sowohl X erste Intervalle festlegen, für die das Lese-/Schreibauswahlsignal RW deaktiviert ist (Pufferspeicher-Einschreibintervall) und von denen jedes durch eine Lesephase gefolgt von einer Schreibphase wie bereits ausgeführt gebildet ist, als auch Y (= X) zweite Intervalle, für die das Signal RW aktiviert ist (Pufferspeicher-Ausleseintervall) und von denen jedes durch zwei aufeinanderfolgende Lesephasen gefolgt von einer Schreibphase gebildet ist. Da X = Y, legt die Steuerungsschaltung RWCC überdies ein erstes Intervall und ein zweites Intervall alternierend fest.
• Im folgenden - auch um die Beschreibung zu vereinfachen - wird die Verarbeitung einer Zelle betrachtet, die drei aufeinanderfolgende Unterzellen FSC, ISC und LSC umfaßt, wobei angenommen wird, daß diese Unterzellen aufeinanderfolgend an den Vermittlungselementeingang I1 angelegt werden und daß sie alle sowohl an den Vermittlungselementausgang O1 als auch OY zu übertragen sind. Dies bedeutet, daß für diese Zelle eine Punkt-zu-Multipunkt-Übertragung erforderlich ist.
• Die Verarbeitungsvorgänge der ersten Unterzelle FSC, der zweiten oder Zwischenunterzelle ISC und der dritten oder letzten Unterzelle LSC werden aufeinanderfolgend für ein erstes Intervall (Einschreiben) und für zwei zweite Intervalle (Auslesen) - eines für jeden Ausgang O1/OY - beschrieben. Detaillierter wird jede dieser Unterzellen FSC, ISC und LSC in den Pufferspeicher BM geschrieben und/oder von dort während einer Unterzellenperiode und in der Reihenfolge ihres Eintreffens am Eingang I1 von dort ausgelesen.
1. Erstes Intervall (Einschreiben)
• Wie bereits ausgeführt, wird das Lese-/Schreibauswahisignal RW während dieses ersten Intervalls deaktiviert, so daß angezeigt wird, daß ein Einschreibvorgang am Pufferspeicher BM abläuft.
1.1. Die erste Unterzelle (FSC)
• Diese Unterzelle FSC wird zuerst vom Eingang I1 über die Schaltungen SP1 und IL1 an den entsprechenden Eingang des Multiplexers MX übertragen. Danach werden die folgenden Verarbeitungsabläufe während der oben angegebenen Lese- und Schreibphasen des ersten durch das Taktsignal XI, das den Eingang I1 während einer Unterzellenperiode auswählt, festgelegten Intervalls ausgeführt.
1.1.a. Lesephase
• Unter der Steuerung des Taktsignals XI wird die erste Unterzelle FSC vom Multiplexereingang von MX an die Eingänge CI des Pufferspeichers BM, der Unterzellenlogik SL und der Durchschaltelogik RL übertragen. Als eine Folge davon stellen die letzteren Logikeinrichtungen an ihren Ausgängen die folgenden Steuerungssignale bereit:
• FO = 1, da eine erste Unterzelle betroffen ist;
• NF = 0, da eine erste Unterzelle betroffen ist;
• LS = 0, da die Unterzelle nicht eine letzte ist;
• RA: zeigt die Adressen von zweien der Zellenverwaltungs- Warteschlangenspeicher an, z. B. BQ1 und BQY, die den Ausgängen O1 und OY zugeordnet sind, an welche die Zelle und folglich auch deren erste Unterzelle FSC zu übertragen ist; und
• RC = 2, da die Zelle an zwei Ausgänge O1 und OY zu übertragen ist.
• Diese Steuerungssignale werden alle an die gleich benannten Eingänge der Pufferspeicher-Verwaltungseinheit BMMU zusammen mit den Taktsignalen XI und YJ angelegt. Das Steuerungssignal FO gibt den Verteiler BI frei, während das Steuerungssignal NF den Teil NCB des Speichers SLM an der Verarbeitung hindert. Die Steuerungssignale RC und LS werden an den Eingangsspeicher IM und spezieller an dessen Teilen LC bzw. B angelegt.
• Andererseits bewirken XI und YJ, daß das deaktivierte Auswahlsignal RW, das durch die Schaltung RWCC erzeugt wird, ermöglicht, daß der Speicher für die Kette der freien Puffer FQ gelesen wird, und die Selektoren AS, SP und CS frei gibt, um Daten von FQ, IM (LCB) und IM (LC) an den Adreßeingang des Pufferspeichers BM, den Adreßeingang des Speichers SLM bzw. den Teil NC dieses Speichers SLM anzulegen.
• Wenn der Speicher für die Kette der freien Puffer FQ ausgelesen wird, liefert er eine Adresse für einen freien Pufferspeicher, etwa A1, über den zum Schreiben freigegebenen Adreßselektor AS an den Adreßeingang AC, die Speicher IM (LCB) und SLM (NCB) und den freigegebenen Verteiler BI.
• Auch die vorher im Eingangsspeicher IM (LCB, LC, B) gespeicherten und zur vorherigen am Eingang I1 empfangenen Unterzelle gehörenden Daten werden ausgelesen und jeweils über den Selektor SP an den Adreßeingang des Speichers SLM, über den Selektor CS an den Teil NC dieses Speichers SLM und an den Teil L von SLM übertragen. Dieser Vorgang wird hier aber nicht betrachtet, da er sich nicht auf die erste betrachtete Unterzelle FSC bezieht.
1.1.b. Schreibphase
• Während dieser Phase:
• - wird die erste Unterzelle FSC tatsächlich in den Puffer des Pufferspeichers BM, der die Adresse A1 aufweist, die am Adreßeingang AC bereitgestellt wird, geschrieben. Dieser Puffer sollte deshalb als belegt gekennzeichnet werden;
• - werden die Daten A1, 2 (= RC) und 0 (= LS), die sich auf die erste Unterzelle FSC beziehen, jeweils in die Teile LCB, LC und B derjenigen Stelle des Eingangsspeichers IM geschrieben, auf die durch das Taktsignal XI gezeigt wird und die dem Eingang I1 entspricht; und
• - wird die Adresse A1 des belegten Puffers über den freigegebenen Verteiler BI auch in beide Zellenverwaltungs-Warteschlangenspeicher BQ1 und BQY übertragen.
• Aus dem obigen folgt, daß durch die Verwendung eines freien Puffers zum Speichern einer ersten Unterzelle FSC dieser Puffer als belegt gekennzeichnet wird, indem seine Adresse A1 in einem oder mehreren der Zellenverwaltungs-Warteschlangenspeicher (BQ1/BQY) gespeichert wird.
1.2. Die zweite oder Zwischenunterzelle (ISC)
• Diese zweite Unterzelle ISC wird auf die gleiche Weise wie die erste oben betrachtete Unterzelle FSC verarbeitet. Die folgenden Vorgänge werden ausgeführt.
1.2.a. Lesephase
• Die in diesem Fall bereitgestellten Steuerungssignale unterscheiden sich von jenen der ersten Unterzelle FSC dadurch, daß FO = 0 und NF = 1, so daß in der Pufferspeicher-Verwaltungseinheit BMMU der Betrieb des Verteiiers BI gesperrt wird, während der des Teils NCB des Speichers SLM zum Schreiben freigegeben wird. Als eine Folge davon stellt der Speicher für die Kette der freien Puffer FQ eine weitere freie Pufferadresse, etwa A2, bereit, die über den zum Schreiben freigegebenen Adreßselektor AS dem Adreßeingang AC, den Speichern IM (LCB) und SLM (NCB) und dem gesperrten Verteiler BI zugnführt wird. Auch die obigen Daten A1, 2, 0, die in den entsprechenden Teilen LCB, LC und B des Eingangsspeichers IM gespeichert sind und zur ersten Unterzelle FSC gehören, werden ausgelesen und über den frei gegebenen Selektor SP an den Adreßeingang des Speichers SLM, über den freigegebenen Selektor CS an den Teil NC dieses Speichers SLM bzw. den Teil L von SLM angelegt.
1.2.b. Schreibphase
• Während dieser Phase wird die zweite Unterzelle ISC tatsächlich in den Puffer des Speichers BM geschrieben, der die Adresse A2 aufweist, die am Adreßeingang AC bereitgestellt wird.
• Darüber hinaus:
• - werden die Daten A2, 2 (= RC), 0 (= LS) in die Teile LCB, LC und B der Stelle des Eingangsspeichers IM, auf die durch das Taktsignal XI gezeigt wird und die dem Eingang I1 entspricht, geschrieben; und
• - werden dieselben Daten A2, 2, 0 in die Teile NCB, NC und L der Stelle des Speichers SLM geschrieben, welche die Adresse A1 aufweist.
• Auf diese Weise wird die Pufferspeicheradresse A2 der zweiten Unterzelle ISC mit der Pufferspeicheradresse A1 der ersten Unterzelle FSC in einer verbundenen Liste, die im Speicher SLM und spezieller in dessen Teil NCB gespeichert ist, verbunden.
1.3. Die dritte oder letzte Unterzelle (LSC)
• Diese dritte Unterzelle LSC wird auf ähnliche Weise wie die zweite oben betrachtete Unterzelle ISC verarbeitet, wobei die folgenden Vorgänge dabei ausgeführt werden.
1.3.a. Lesephase
• Die in diesem Fall bereitgestellten Steuerungssignale unterscheiden sich von denen für die zweite Unterzelle dadurch, daß LS = 1. Der Speicher für die Kette der freien Puffer FQ stellt eine weitere freie Pufferadresse, etwa A3, bereit, die dem Adreßeingang AC, den Speichern IM (LCB) und SLM (NCB) und dem gesperrten Verteiler BI zugeführt wird. Auch werden die obigen Daten A2, 2, 0, die in den Teilen LCB, LC und B des Eingangsspeichers IM gespeichert sind und zur zweiten Unterzelle ISC gehören, ausgelesen und an den Adreßeingang des Speichers SLM, an den Teil NC dieses Speichers SLM bzw. den Teil L von SLM angelegt.
1.3.b. Schreibphase
• Während dieser phase:
• - wird die dritte Unterzelle LSC in den Puffer des Speichers BM, der die Adresse A3 aufweist, geschrieben;
• - werden die Daten A3, 2, 1 jeweils in die Teile LCB, LC, B der Stelle des Eingangsspeichers IM geschrieben, auf die durch das Taktsignal XI gezeigt wird und die dem Eingang I1 entspricht; und
• - werden die Daten A3, 2, 0 jeweils in die Teile NCB, NC und L der Stelle des Speichers SLM, welche die Adresse A2 aufweist, geschrieben.
• Es ist festzustellen, daß während der folgenden Unterzellenperiode und spezieller während deren ersten Intervalls für den Eingang I1 die in den Stellen LC und B des Eingangsspeichers IM, auf die durch das Taktsignal XI gezeigt wird, gespeicherten Daten an den Unterzellenverknüpfungsspeicher SLM in entsprechende Stellen NC und L bei dessen Adresse A3 geschrieben werden.
• Aus dem obigen folgt, daß am Ende der dritten auf die beschriebenen Vorgänge folgenden Unterzellenperiode:
• - die beiden Zellenverwaltungs-Warteschlangenspeicher BQI und BQY die Pufferspeicheradressen A1 der ersten Unterzelle FSC speichern;
• - der Eingangsspeicher IM die Information A3, 2, 1 der letzten Unterzelle LSC speichert; und
• - der Unterzellenverbindungsspeicher SLM die folgende verbundene Liste speichert: Adresse von SLM Inhalt von SLM
• wobei * ein nicht signifikantes Datum bedeutet.
2. Zweites Intervall (Auslesen) für Ausgang 01
• Wie oben angeführt wird das Lese-/Schreibauswahlsignal RW während dieses zweiten Intervalls aktiviert, so daß angezeigt wird, daß ein Auslesevorgang am Pufferspeicher BM abläuft.
• In der folgenden Beschreibung werden wir annehmen, daß die im Zellenverwaltungs-Warteschlangenspeicher BQ1 gespeicherte Adresse A1 vor derselben im Zellenverwaltungs-Warteschlangenspeicher BQY gespeicherten Adresse A1 ausgewählt wird.
• Unter der Steuerung des Ausgangstaktsignals YJ, das am Multiplexer BO den dem Zellenverwaltungs-Warteschlangenspeicher BQ1 entsprechenden Eingang auswählt, und während des entsprechenden zweiten Intervalls werden die drei an den jeweiligen Adressen A1, A2 und A3 im Pufferspeicher BM gespeicherten Unterzellen FSC, ISC, LSC ausgelesen, jede während einer Unterzellenperiode in derjenigen Reihenfolge, in der sie in diesem Pufferspeicher BM aufgrund des Vorhandenseins der verbunden Liste im Unterzellenverbindungsspeicher SLM gespeichert wurden. Diese Unterzellen werden dadurch einzeln aufeinanderfolgend über den freigegebenen Ausgang des Dewcltiplexers DX und die Umsetzerschaltung PS1 dem Ausgang O1 zugeführt.
2.1. Die erste Unterzelle (FSC)
• Zum Auslesen der ersten Unterzelle FSC, deren Adresse A1 im Zellenverwaltungs-Warteschlangenspeicher BQ1 gespeichert wurde, sollten wir annehmen, daß diese Adresse A1 bereits an den Ausgangsspeicher OM in die Stelle WCB, auf die durch das Taktsignal YJ gezeigt wird und die dem Ausgang 01 entspricht, übertragen wurde. Dieser Übertragungsvorgang wird nun nicht im Detail betrachtet, wird aber aus der später gegebenen Beschreibung klar werden.
2.1.a. Erste Lesephase
• Das durch die Schaltung RWCC erzeugte aktivierte Auswahlsignal RW ermöglicht, daß der Speicher für die Kette der freien Puffer FQ nach der Deaktivierung des Steuersignals QC, d. h. QC = 0, am gleich benannten Steuerungseingang beschrieben wird, und ermöglicht, daß die Selektoren AS, SP und CS Daten vom Ausgangsspeicher OM (WCB) und des Dekrementierers DC an den Adreßeingang AC des Pufferspeichers BM, an den Adreßeingang des Speichers SLM und an den Teil NC dieses Speichers anlegen.
• Die Adresse A1 der ersten Unterzelle FSC wird von der Stelle WCB des Ausgangsspeichers OM über den zum Lesen freigegebenen Adreßselektor AS an den Adreßeingang AC des Pufferspeichers BM, über den freigegebenen Selektor SP an den Adreßeingang des Unterzellenverbindungsspeichers SLM und an den Eingangsanschluß QI der Verwaltungsschaltung für freie Speicherstellen FMLMC übertragen.
2.1.b. Zweite Lesephase
• Während dieser Phase:
• - wird die erste Unterzelle FSC tatsächlich aus dem Puffer des Pufferspeichers BM gelesen, der die Adresse A1 aufweist, und über den Demultiplexer DX und die Parallel-zu- Seriell-Umsetzerschaltung PS1 an den Ausgang O1 übertragen; und
• - werden die Daten A2, 2, 0, die in den Teilen NCB, NC und L derjenigen Stelle des Speichers SLM, auf die durch die Adresse A1 gezeigt wird, gespeichert sind, über den freigegebenen Selektor SS an den Ausgangsspeicher OM, den Dekrementierer DC bzw. den Steuerungsanschluß dieses Selektors SS übertragen. Der Eingang dieses Selektors SS, an den die Adresse A2 gelegt wird, wird durch das aus dem Teil L des Speichers SLM, dessen Inhalt 0 ist, kommende Signal freigegeben. Da das Steuerungssignal QC, das der Wert am Ausgang des Dekrementierers DC ist, nicht gleich 0 (sondern 1) ist, ist dieses Signal QC aktiviert und verhindert die Speicherung der Adresse Al im Speicher für die Kette der freien Puffer FQ. Dieser Wert 1 wird überdies über den freigegebenen Selektor CS an den Teil NC des Speichers SLM angelegt.
2.1.c. Schreibphase
• Während dieser Phase:
• - wird die dem Ausgangsspeicher OM zugeführte Adresse A2 in dessen Stelle WCB, auf die durch das Taktsignal YJ gezeigt wird und die dem Ausgang O1 entspricht, gespeichert; und
• - wird der Wert 1, der dem Teil NC des Speicher SLM zugeführt wird, in dessen Stelle, auf die durch die Adresse A1 gezeigt wird, gespeichert. Diese Stelle des Speichers SLM enthält nun die Information A2, 1, 0.
2.2. Die zweite oder Zwischenunterzelle (ISC)
• Der Auslesevorgang der zweiten Unterzelle ISC unterscheidet sich nur dadurch von dem der ersten Unterzelle FSC, daß nun die in derjenigen Stelle WCB des Ausgangsspeichers OM, auf die durch das Taktsignal YJ gezeigt wird und die dem Ausgang O1 entspricht, gespeicherte Adresse A2 ist anstelle von A1.
2.2.a. Erste Lesephase
• Die Adresse A2 der zweiten Unterzelle ISC wird von der Stelle WCB des Ausgangsspeichers OM über den zum Lesen freigegebenen Adreßselektror AS an den Adreßeingang AC des Pufferspeichers BM, über den freigegebenen Selektor SP an den Adreßzeiger des Unterzellenverbindungsspeichers SLM und an den Eingangsanschluß QI der Verwaltungsschaltung für freie Speicherstellen FMLMC übertragen.
2.2.b. Zweite Lesephase
• Während dieser Phase:
• - wird die zweite Unterzelle ISC vom Puffer des Pufferspeichers BM, der die Adresse A2 aufweist, gelesen und über den Demultiplexer DX und die Umsetzungsschaltung PS1 an den Ausgang O1 übertragen;
• - werden die Daten A3, 2, 0, die in den Teilen NCB, NC und L derjenigen Stelle des Speichers SLM gespeichert sind, auf die durch die Adresse A2 gezeigt wird, über den freigegebenen Selektor SS an den Ausgangsspeicher OM, an den Dekrementierer DC bzw. an den Steuerungsanschluß dieses Selektors SS übertragen. Der Eingang des Selektors SS, an den die Adresse A3 angelegt wird, wird weiterhin durch das vom Teil L des Speichers SLM kommende Signal, das gleich 0 ist, freigegeben. Da wiederum der Wert am Ausgang des Dekrementierers DC und folglich das Signal QC noch nicht gleich 0 (sondern 1) ist, verhindert dieses Signal QC die Speicherung der Adresse A2 in der Verwaltungsschaltung für freie Speicherstellen FMLMC. Dieser Wert 1 wird überdies über den freigegebenen Selektor CS dem Teil NC des Speichers SLM zugeführt.
2.2.c. Schreibphase
• Während dieser Phase:
• - wird die dem Ausgangsspeicher OM zugeführte Adresse A3 in dessen Stelle WCB, auf die durch das Taktsignal YJ gezeigt wird, gespeichert; und
• - wird der dem Teil NC des Speichers SLM zugeführte Wert 1 in dessen Stelle, auf die durch die Adresse A2 gezeigt wird, gespeichert. Diese Stelle des Speichers SLM, auf die durch die Adresse A2 gezeigt wird, enthält nun A3, 1, 0.
2.3. Die dritte oder letzte Unterzelle (LSC)
• Der Auslesevorgang der dritten und letzten Unterzelle LSC unterscheidet sich von dem der ersten Unterzelle FSC und der zweiten Unterzelle ISC nur dadurch, daß die nun in der Stelle WCB des Ausgangsspeichers OM, auf die durch das Taktsignal YJ gezeigt wird und die dem Ausgang O1 entspricht, gespeicherte Adresse nun A3 ist und daß das im Teil L des Speichers SLM bei der Adresse A3 gespeicherte Signal 1 ist.
2.3.a. Erste Lesephase
• Die Adresse A3 der letzten Unterzelle LSC wird von der Stelle WCB des Ausgangsspeichers OM an den Adreßeingang AC des Pufferspeichers BM, an den Adreßzeiger des Unterzellenverbindungsspeichers SLM und an den Eingangsanschluß QI übertragen.
2.3.b. Zweite Lesephase
• Während dieser phase:
• - wird die letzte Unterzelle LSC vom Puffer des Speichers BM, der die Adresse A3 aufweist, gelesen und an den Ausgang O1 übertragen; und
• - werden die Daten *, 2, 1, die in den Teilen NCB, NC und L derjenigen Stelle des Speichers SLM, auf die durch die Adresse A3 gezeigt wird, gespeichert sind, an den Selektor SS, an den Dekrementierer DC bzw. an den Steuerungsanschluß dieses Selektors SS übertragen. Da jedoch das Signal (L) am Steuerungsanschluß von SS nun 1 ist, wird der andere Eingang dieses Selektors SS anstelle desjenigen, an den das Datum * angelegt wird, freigegeben. Diesem anderen Eingang von SS wird die Adresse der nächsten ersten Unterzelle, die im Zellenverwaltungs-Warteschlangenspeicher BQ1 gespeichert wurde, über den freigegebenen Multiplexer BO zugeführt. Als Folge davon wird diese Adresse der nächsten ersten Unterzelle an den Ausgangsspeicher OM angelegt. Da der Wert am Ausgang des Dekrementierers DC noch nicht gleich 0 (sondern 1) ist, wird dieser Wert 1 dem Steuerungsanschluß QC der Schaltung FMLMC zugeführt, wobei er weiterhin die dortige Speicherung der Adresse A3 verhindert. Dieser Wert 1 wird auch an den Teil NC des Speichers SLM angelegt.
2.3.c. Schreibphase
• Während dieser Phase:
• - wird die Adresse der nächsten ersten Unterzelle, die dem Ausgangsspeicher OM zugeführt wird, in dessen Stelle WCB, auf die durch das Taktslgnal YJ gezeigt wird, gespeichert; und
• - wird der Wert 1, der dem Teil NC des Speichers SLM zugeführt wird, in dessen Stelle, auf die durch die Adresse A3 gezeigt wird, gespeichert. Diese Stelle des Speichers SLM, auf die durch die Adresse A3 gezeigt wird, enthält nun *, 1, 1.
• Aus dem obigen folgt, daß während dieses zweiten Intervalls für den Ausgang O1 keine der belegten Adressen A1, A2 und A3 frei gemacht werden, da das Steuerungssignal QC ständig aktiviert war, so daß der Betrieb der Schaltung FMLMC gesperrt war. Der Grund hierfür liegt darin, daß die Unterzellen FSC, ISC, LSC im Pufferspeicher BM gespeichert bleiben müssen, um für den anderen Ausgang OY gelesen zu werden. Der letztere Vorgang wird unten beschrieben.
3. Zweites Intervall (Auslesen) für Ausgang OY
• Die Ausgabe der drei Unterzellen PSC, ISC, LSC an den Ausgang OY wird in einer ähnlichen Weise wie ihre Ausgabe an den Ausgang O1, die oben aber zu einem anderen Zeitpunkt beschrieben wurde, ausgeführt. Dieser andere Zeitpunkt kann für jede dieser Unterzellen entweder während einer verschiedenen Unterzellenperiode oder während der selben Unterzellenperiode wie für den Ausgang O1 liegen. Das letztere liegt beispielsweise vor, wenn die Adresse A1 gleichzeitig der erste Ausgang beider Zellenverwaltungs-Warteschlangenspeicher BQ1 und BQY ist.
3.1. Die erste Unterzelle (FSC)
• Wie für das zweite Intervall für den Ausgang O1 sollten wir hier wieder annehmen, daß die Adresse Al der ersten Unterzelle bereits aus dem Zellenverwaltungs-Warteschlangenspeicher BQY gelesen ist und im Ausgangsspeicher OM in derjenigen Stelle WCB, auf die durch das Taktsignal YJ gezeigt wird, gespeichert ist.
3.1.a. Erste Lesephase
• Während dieser ersten Lesephase der ersten Unterzelle FSC sind die Verarbeitungsvorgänge exakt dieselben wie die entsprechenden, die oben für das zweite Intervall für den Ausgang O1 beim Punkt 2.1.a. beschrieben sind.
3.1.b. Zweite Lesephase
• Während dieser Phase:
• - wird die erste Unterzelle FSC aus dem Puffer des Speichers BM, der die Adresse A1 aufweist, gelesen und über den freigegebenen Demultiplexer DX und die Parallel-zu-Seriell-Umsetzungsschaltung PSY an den Ausgang OY übertragen; und
• - werden die Daten A2, 1, 0, die in den Teilen NCB, NC und L derjenigen Stelle des Speichers SLM, auf die durch die Adresse A1 gezeigt wird, gespeichert sind, über den freigegebenen Selektor SS an den Ausgangsspeicher OM, an den Dekrementierer DC bzw. an den Steuerungsanschluß dieses Selektors SS übertragen. Der Eingang des Selektors SS, an den die Adresse A2 angelegt wird, wird durch das vom Teil L von SLM kommende Signal, das 0 ist, freigegeben. Der Wert am Ausgang des Dekrementierers DC ist nun gleich 0, was bedeutet, daß das Steuerungssignal QC deaktiviert ist, wobei die Speicherung der Adresse A1 im Speicher für die Kette der freien Puffer FQ der Schaltung FMLMC ermöglicht wird. Als Folge davon wird der Puffer des Speichers BM, der die Adresse A1 aufweist, frei und kann zum Speichern einer anderen Unterzelle darin verwendet werden. Tatsächlich braucht die erste vorher in diesem Puffer der Adresse A1 gespeicherte Unterzelle FSC nicht mehr durch das Vermittlungselement zwischengespeichert werden, da sie nun an die beiden Zielausgänge O1 und OY übertragen worden ist. Dieser Wert 0 wird überdies dem Teil NC des Speichers SLM über den freigegebenen Selektor CS zugeführt.
3.1.c. Schreibphase
• Während dieser Phase:
• - wird die dem Ausgangsspeicher OM zugeführte Adresse A2 in dessen Stelle WCB gespeichert, auf die durch das Taktsignal YJ gezeigt wird; und
• - wird der Wert 0, der dem Teil NC des Speichers SLM zugeführt wird, an dessen Stelle, auf die durch die Adresse A1 gezeigt wird, gespeichert. Diese Stelle des Speichers SLM, auf die durch die Adresse A1 gezeigt wird, enthält nun A2, 0, 0, aber sie wird nicht mehr für die gegenwärtig verarbeitete Zelle verwendet werden und kann durch andere Information überschrieben werden.
3.2. Die zweite oder Zwischenunterzelle (ISC)
• Wie für das zweite Intervall für den Ausgang O1 unterscheidet sich dieser Auslesevorgang der zweiten Unterzelle ISC nur dadurch von dem der ersten Unterzelle FSC, daß die nun in der Stelle WCB des Ausgangsspeichers OM, auf die durch das Taktsignal YJ gezeigt wird, gespeicherte Adresse A2 anstelle von A1 ist.
3.2.a. Erste Lesephase
• Diese erste Lesephase der zweiten Unterzelle ISC ist exakt dieselbe wie die entsprechende, die oben für das zweite Intervall für den Ausgang A1 am Punkt 2.2.b. beschrieben ist.
3.2.b. Zweite Lesephase
• Während dieser Phase:
• - wird die zweite Unterzelle ISC vom Puffer des Speichers BM, der die Adresse A2 aufweist, gelesen und an den Ausgang OY übertragen; und
• - werden die Daten A3, 1, 0, die in den Teilen NCB, NC und L derjenigen Stellen des Speichers SLM, auf die durch die Adresse A2 gezeigt wird, gespeichert sind, über den Selektor SS an den Ausgangsspeicher OM, an den Dekrementierer DC bzw. an den Steuerungsanschluß dieses Selektors SS übertragen. Nun ist der Wert am Ausgang des Dekrementierers DC wiederum gleich 0, so daß das entsprechende Steuerungssignal QC die Speicherung der Adresse A2 im Speicher für die Kette der freien Puffer FQ ermöglicht. Auf diese Weise wird auch der Puffer des Speichers BM, der die Adresse A2 aufweist, frei. Dieser Wert 0 wird auch an den Teil NC des Speichers SLM über den freigegebenen Selektor CS angelegt.
3.2.c. Schreibphase
• Während dieser Phase:
• - wird die Adresse A3, die dem Ausgangsspeicher OM zugeführt wird, in dessen Stellen WCB, auf die durch das Taktsignal YJ gezeigt wird, gespeichert; und
• - wird der Wert 0, der dem Teil NC des Speichers SLM zugeführt wird, in dessen Stelle, auf die durch die Adresse A2 gezeigt wird, gespeichert. Diese Stelle des Speichers SLM, auf die durch die Adresse A2 gezeigt wird, enthält nun A3, 0, 0 und wird nicht mehr für die gegenwärtig verarbeitete Zelle verwendet und kann überschrieben werden.
3.3. Die dritte oder die letzte Unterzelle (LSC)
• Wie für das zweite Intervall für den Ausgang O1 unterscheidet sich dieser Auslesevorgang der dritten und letzten Unterzelle LSC dadurch von dem der ersten Unterzelle FSC und der zweiten Unterzelle ISC, daß die nun in der Stelle WCB des Ausgangsspeichers OM, auf die durch das Taktsignal YJ gezeigt wird, gespeicherte Adresse A3 ist und daß das im Teil L des Speichers SLM gespeicherte Signal 1 ist.
3.3.a. Erste Lesephase
• Diese erste Lesephase der dritten Unterzelle LSC ist exakt die gleich wie die entsprechende, die oben für das zweite Intervall für den Ausgang O1 beim Punkt 2.3.a. beschrieben ist.
3.3.b. Zweite Lesephase
• Während dieser Phase:
• - wird die letzte Unterzelle LSC aus dem Puffer des Speichers BM, der die Adresse A3 aufweist, gelesen und an den Ausgang OY übertragen; und
• - werden die Daten *, 1, 1, die in den Teilen NCB, NC und L derjenigen Stelle des Speichers SLM, auf die durch die Adresse A3 gezeigt wird, gespeichert sind, an den Selektor SS, an den Dekrementierer DC bzw. an den Steuerungsanschluß dieses Selektors SS übertragen. Da jedoch das Signal (L) am Steuerungsanschluß von SS nun 1 ist, wird der andere Eingang dieses Selektors SS anstelle desjenigen, an den die Adresse * angelegt wird, freigegeben. Diesem anderen Eingang von SS, wird die Adresse der nächsten ersten Unterzelle, die im Zellenverwaltungs-Warteschlangenspeicher BQY gespeichert war, über den Multiplexer BO zugeführt. Als Folge davon wird diese Adresse der nächsten ersten Unterzelle an den Ausgangsspeicher OM angelegt. Darüber hinaus ist der Wert am Ausgang des Dekrementierers DC nun gleich 0 und das Steuerungssignal QC ermöglicht die Speicherung der Adresse A3 im Speicher für die Kette der freien Puffer FQ. Auf diese Weise wird auch derjenige Puffer des Speichers BM, der die Adresse A3 aufweist, frei. Dieser Wert 0 wird auch dem Teil NC des Speichers SLM zugeführt.
3.3.c. Schreibphase
• Während dieser Phase:
• - wird die Adresse der nächsten ersten Unterzelle, die dem Ausgangsspeicher OM zugeführt wird, in dessen Stelle WCB, auf die durch das Taktsignal YJ gezeigt wird und die dem Ausgang QY entspricht, gespeichert; und
• - wird der Wert 0, der dem Teil NC des Speichers SLM zugeführt wird, in dessen Stelle, auf die durch die Adresse A3 gezeigt wird, gespeichert. Diese Stelle des Speichers SLM, auf die durch die Adresse A3 gezeigt wird, enthält nun *, 0, 1, aber wird nicht mehr für die gegenwärtig verarbeitete Zelle verwendet werden und kann überschrieben werden.
• Aus dem obigen folgt, daß während dieses zweiten Intervalls für den Ausgang OY alle Pufferadressen A1, A2 und A3 durch das Steuerungssignal QC, das ständig deaktiviert war und dadurch den Betrieb der Verwaltungsschaltung für freie Speicherstellen FMLMC freigab, frei gemacht werden. Dies bedeutet, daß sowohl die in den Puffern des Speichers BM gespeicherten Unterzellen FSC, ISC, LSC überschrieben werden können als auch die verbundene Liste ihrer im Teil NCB des Unterzellenverbindungsspeichers SLM gespeicherten Adressen. Überdies wurde die in den beiden Zellenverwaltungs-Warteschlangenspeichern BQ1 und BQY gespeicherte Adresse A1 bereits durch den Vorgang, der diese Adresse A1 an den Ausgangsspeicher OM während des zweiten Intervalls für die Ausgänge O1 bzw. OY überträgt, daraus entfernt.
• Eine andere Ausführung der Verwaltungsschaltung für freie Speicherstellen FMLMC ist in Fig. 3 gezeigt und enthält einen Adreßspeicher FM, der in der Lage ist, C Pufferadressen des Speichers BM zu speichern und wobei die Adressen der freien Puffer in der Form einer verbundenen Liste gespeichert sind.
• Diese andere Ausführungsform der Schaltung FMLMC enthält darüber hinaus:
• - ein Zeigerregister für den ersten freien Puffer FFP, das die erste freie Adresse der verbundenen Liste, die dem Adreßeingang AC des Pufferspeichers BM bereitzustellen ist, speichert;
• - ein Zeigerregister für den letzten freien Puffer LFP, das die letzte freie Adresse der verbundenen Liste, die von der Verwaltungsschaltung für belegte Speicherstellen BAMC empfangen wird, speichert; und
• - einen Selektor FPM, der sowohl durch das Lese-/Schreibauswahlsignal RW als auch das Steuerungssignal QC gesteuert wird.
• Diese andere Ausführung der Schaltung FMLMC arbeitet wie folgt.
• Während eines ersten Intervalls (Einschreiben) einer Unterzellenperiode wird die Adresse, etwa A1, des ersten freien Puffers, die im Zeigerregister FFP gespeichert ist, an den Ausgangsanschluß QO übertragen, während die Adresse A2, die im Adreßspeicher FM in derjenigen Stelle gespeichert ist, auf die durch A1 gezeigt wird, an dieses Zeigerregister FFP übertragen wird, wobei sie die Adresse A1 ersetzt und die neue erste freie Adresse der verbundenen Liste wird. Die vorher im Zeigerregister FEP gespeicherte Adresse A1 wurde an den Adreßeingang des Adreßspeichers FM über den Selektor FPM, der curch das deaktivierte Auswahlsignal RW freigegeben wurde, um somit einen Auslesevorgang aus FM zu ermöglichen, angelegt.
• Andererseits wird während eines zweiten Intervalls (Auslesen) einer Unterzellenperiode und, wenn das Steuerungssignai QC deaktiviert, d. h. QC = 0, ist, während das Lese-/Schreibauswahlsignal RW aktiviert ist, die Adresse, etwa A2, die einem Anschluß QI von der Schaltung BAMC zugeführt wird, in derjenigen Stelle, auf die durch die Adresse, etwa A1, die im Zeigerregister LFP gespeichert ist, im Adreßspeicher FM gespeichert. Diese Adresse A2 wird dann auch im Zeigerregister LFP gespeichert, in dem sie die Adresse A1 ersetzt und die neue letzte freie Adresse der verbundenen Liste wird. Während dieses Vorgang wird der Selektor FPM sowohl durch das Signal QC als auch RW gesteuert, die einen Schreibvorgang in den Adreßspeicher FM freigeben.
• Die oben angegebene Verwaltungsschaltung für freie Speicherstellen FMLMC kann beispielsweise auch durch eine bekannte Find- First-One-(FFC))-Schaitung gebildet werden, wie diejenige, die in "THE BELL SYSTEM - TECHNICAL JOURNAL", Band XLIII, Nr. 5, Teil 1 von September 1964, Seite 1869 bis 1870 beschrieben ist. In diesem Fall ist es möglich, eine Find-First-One-Schaltung zu verwenden, die ein Register von C Bits enthält. Jedes dieser Bits entspricht einer Speicherstelle im Pufferspeicher BM und wird auf den Binärwert 1 gesetzt, wenn die letztere Stelle frei ist.
• Ein Abtastvorgang auf diesem Register ermöglicht dann, das erste auf 1 gesetzte Bit zu finden und nach der Decodierung die entsprechende Speicherstelle oder Adresse bereitzustellen.
• Obwohl nur für die Verwaltungsschaltung für freie Speicherstellen FMLMC angegeben, kann die Idee des Ersetzens der First-In- First-Out-(FIFO)-Warteschlangenspeicher BQ1 bis BQY durch verbundene Listen von Adressen oder durch Find-First-One-Schaitungen in der Verwaltungsschaltung für belegte Speicherstelien BAMC auch in Betracht gezogen werden. Wenn verbundene Listen von Adressen verwendet werden, könnten sie beispielsweise in Y belegten Adreßspeichern gespeichert werden, von denen jeder in der Lage ist C Adressen oder Speicherstellen zu speichern.
• Anstelle der Überprüfung des explizit in jeder ankommenden Unterzelle enthaltenen Steuerungsvorsatzes SCH kann die Unterzellenlogik beispielsweise auch das Vorhandensein von besetzten und unbesetzten Unterzellen feststellen, wobei die Wörter besetzt und unbesetzt hier verwendet werden, um jeweils Unterzellen festzulegen, die Teil einer Zelle, d. h. FSC, ISC und LSC, bilden, und andere Unterzellen, wie beispielsweise leere Unterzellen oder Synchronisationsunterzellen. Diese unbesetzten Unterzelien werden durch einen expliziten Steuerungsvorsatz SCH oder durch einen anderen Erkennungscode erkannt. Die Signale LS, FO und NF werden dann entweder nach Feststellung einer unbesetzten Unterzelle gefolgt von einer besetzten Unterzelle, d. h. einer ersten Unterzelle FSC, oder nach Feststellung einer besetzten Unterzelle, d. h. einer letzten Unterzelle LSC, gefolgt von einer unbesetzten Unterzelle korrekt gesetzt. Es ist auch möglich, eine letzte Unterzelle LSC als eine besetzte Unterzelle gefolgt von einer explizit erkannten ersten Unterzelle FSC festzustellen als auch eine erste Unterzelle FSC als eine besetzte Unterzelle geführt von einer explizit festgestellten letzten Unterzelle LSC festzustellen. Auf diese Weise brauchen entweder die erste Unterzelle FSC, die Zwischenunterzellen ISC und/oder die letzte Unterzelle LSC einer Zelle nicht mehr explizit durch den Steuerungsvorsatz SCH erkannt zu werden.
• Entgegen dem oben beschriebenen spezifischen Durchschalten ist es auch möglich, die Zellen zu einer Gruppe von Ausgängen O1/OY durchzuschalten. In diesem Fall wird die Adresse A1 einer ersten Unterzelle FSC nicht mehr länger in einem oder mehreren gut bestimmten Zellenverwaltungs-Warteschlangenspeichern BQ1/BQY gespeichert, deren Kennung durch die Durchschaltelogik RL aus der im Zellen-Steuerungsvorsatz CCH dieser ersten Unterzelle enthaltenen Information abgeleitet wird, sondern in einem dieser Kettenspeicher, der zufällig innerhalb einer Gruppe von, z. B. 4, Zellenverwaltungs-Warteschlangenspeichern ausgewählt wird.
• Beispielsweise im Fall einer Punkt-zu-Punkt-Übertragung, wenn das Vermittlungseiement Y = 16 Ausgänge O1 bis OY aufweist, können die entsprechenden Zellenverwaltungs-Warteschlangenspeicher in 4 Gruppen von jeweils 4 Kettenspeichern aufgeteilt werden und das Signal RA, das durch die Durchschaltelogik RL bereitgestellt wird, kann eine dieser 4 Gruppen anstelle von einen aus den 16 Kettenspeichern auswählen. In der Praxis kann, wenn die Adressen 1 bis 16 und folglich auch das Signal RA binär codiert sind, z. B. durch 4 Bits, solch eine Ausgangsgruppenauswahl in einfacher Weise dadurch realisiert werden, daß nur die 2 höchstwertigen Bits der Adresse verwendet werden, wobei die 2 niedrigstwertigen Bits ermöglichen, daß eine zufällige Auswahl zwischen den 4 Zellenverwal tungs-Warteschlangenspeichern der ausgewählten Gruppe ausgeführt wird.
• Es ist festzustellen, daß der Zielausgang (die Zielausgänge) oder Ausgangsgruppen O1/OY, die dem Vertei1er BI durch das durch die Durchschaltelogik RL bereitgestellte Signal RA angezeigt werden, beispielsweise entweder direkt von der im Zellen-Steuerungsvorsatz CCH einer ersten Unterzelle FSC enthaltenen Information abgeleitet werden können oder daraus mittels einer Berechnung, die einen speziellen Algorithmus oder Markierungsübersetzung in einem Durchschaltespeicher verwendet, ermittelt werden können.
• Schließlich sollte festgestellt werden, daß oben von den Wörtern Zelle und Unterzelle Verwendung gemacht wird, obwohl dies eine spezielle Terminologie für den Asynchronen Übertragungsbetrieb (ATM) darstellt. Man hätte jedoch auch die Wörter Paket und deren Segmente verwenden können.

Claims (42)

1. Nachrichtenvermittlungselement, das X Eingänge (I1 bis IX) und Y Ausgänge (O1 bis OY) aufweist, wobei X und Y nicht beide gleich eins sind, zum Übertragen von Zellen von jedem der Eingänge zu wenigstens einem der Ausgänge, wobei die Zellen in Unterzeilen (FSC, ISC, LSC) unterteilt sind und das Vermittlungselement enthält

einen Pufferspeicher (EM) mit einer Vielzahl (C) von Speicherstellen, von denen jede eine Kennung (K) aufweist,

Mittel zum Schreiben von verschiedenen an den Eingängen ankommenden Unterzellen in die Speicherstellen,

ein Speichermittel (BQ1 bis BQY, SLM), das die Speicherstellenkennungen der Unterzellen speichert, und

Mittel zum Lesen der Unterzellen aus dem Pufferspeicher unter der Steuerung der Speichermittel und zum Zuführen dieser geiesenen Unterzellen an die Ausgänge,

dadurch gekennzeichnet, daß das Speichermittel (BQ1 bis BQY, SLM) für jede der Zellen die Speicherstellenkennungen (K) von deren Unterzellen in der Form einer Kennungsgruppe speichert, wobei jede Kennungsgruppe eine verbundene Liste der Speicherstellenkennungen (K) umfaßt.

2. Nachrichtenvermittlungselement nach Anspruch 1, dadurch gekennzeichnet, daß der Pufferspeicher (BM) unter den X Eingängen (I1 bis IX) und den Y Ausgängen (O1 bis OY) vollständig gemeinsam benutzt wird.

3. Nachrichtenvermittlungselement nach Anspruch 1, dadurch gekennzeichnet, daß es ein zweites Speichermittel (FMLMC) zum Speichern der Kennungen (K) der freien Speicherstellen, die zum Schreiben der Unterzellen (FSC, ISC, LSC) dorthin und zum Bereitstellen dieser Kennungen an die Schreibmittel auf eine Unterzelle hin, die in den Pufferspeicher (BM) geschrieben werden muß, verfügbar sind, enthält.

4. Nachrichtenvermittlungselement nach Anspruch 3, dadurch gekennzeichnet, daß die durch das zweite Speichermittel (FMLMC) bereitgestellte Kennung für eine freie Speicherstelle auch dem zuerst genannten Speichermittel (BQ1 bis BQY, SLM) zugeführt wird.

5. Nachrichtenvermittlungselement nach Anspruch 3, dadurch gekennzeichnet, daß das zweite Speichermittel (FMLMC) durch einen First-In-First-Out-Warteschlangenspeicher (FQ) gebildet ist.

6. Nachrichtenvermittlungselement nach Anspruch 3, dadurch gekennzeichnet, daß das zweite Speichermittel (FMLMC) einen dritten Speicher (FM) enthält, wobei die Kennungen der freien Speicherstellen in der Form einer zweiten verbundenen Liste gespeichert sind.

7. Nachrichtenvermittlungselement nach Anspruch 6, dadurch gekennzeichnet, daß die zweite verbundene Liste einen zugeordneten Schreibzeiger (FFP) aufweist, der die erste freie Speicherstelle der zweiten verbundene Liste, die an die Schreibmittel bereitzustellen ist, anzeigt, und einen Lesezeiger (LFP), der die letzte freie Speicherstelle, die im dritten Speicher empfangen wurde, anzeigt, wobei die Schreib- (FFP) und Lese- (LFP) -Zeiger durch verschiedene Register gebildet sind, von denen jedes in der Lage ist, eine Kennung einer Speicherstelle des Pufferspeichers (BM) zu speichern.

8. Nachvermittlungselement nach Anspruch 3, dadurch gekennzeichnet, daß das zweite Speichermittel (FMLMB) durch eine Find-First-One-Schaltung gebildet ist.

9. Nachrichtenvermittlungselement nach Anspruch 1, dadurch gekennzeichnet, Jaß es in einem einzigen elektronischen Bauelement integriert ist.

10. Nachrichtenvermittlungselement nach Anspruch 1, dadurch gekennzeichnet, daß jede der Zellen in eine veränderliche Vielzahl von Unterzellen (FSC, ISC, LSC) unterteilt ist.

11. Nachrichtenvermittlungselement nach Anspruch 1, dadurch gekennzeichnet, daß die Unterzellen von gleicher Länge sind.

12. Nachrichtenvermittlungselement nach Anspruch 1, dadurch gekennzeichnet, daß in jeder der Kennungsgruppen die gespeicherten Speicherstellenkennungen (K) in einer Reihenfolge gleich ihrer Reihenfolge in der Zelle verbunden sind (NCB).

13. Nachrichtenvermittlungselement nach Anspruch 12, dadurch gekennzeichnet, daß alle Unterzellen (FSC, ISC, LSC) einer Zelle den Ausgängen (O1 bis OY) in der gleichen zeitlichen Reihenfolge, wie sie an den Eingängen (I1 bis IX) eingespeist wurden, zugeführt werden.

14. Nachrichtenvermittlungselement nach Anspruch 1, dadurch gekennzeichnet, daß die Speicherstellenkennungen (K) aller Unterzellen (FSC, ISC, LSC) im Speichermittel (BQ1 bis BQY, SLM) gespeichert sind.

15. Nachrichtenvermittlungselement nach Anspruch 14, dadurch gekennzeichnet, daß im Speichermittel (BQ1 bis BQY, SLM) die Speicherstellenkennungen (K) der Unterzellen (FSC, ISC, LSC) einer Zelle derart gespeichert sind, daß sich jede Speicherstellenkennung auf die Speicherstellenkennung der nächsten Unterzelle derselben Zelle bezieht.

16. Nachrichtenvermittlungselement nach Anspruch 15, dadurch gekennzeichnet, daß das Speichermittel (BQ1 bis BQY, SLM) einen ersten Speicher (BQ1 bis BQY) enthält, in dem die Speicherstellenkennung (K) der ersten Unterzelle (FSC) jeder Zelle gespeichert ist und einen zweiten Speicher (SLM), der eine Anzahl (C) von Speicherstellen gleich derjenigen des Pufferspeichers (BM) aufweist und für jede Zelle eine verbundene Liste (NCB) der Speicherstellenkennungen der von der ersten (FSC) verschiedenen Unterzellen (ISC, LSC) der Zelle speichert, wobei sich die Speicherstellenkennung für die erste Unterzelie auf die erste Kennung der verbundenen Liste bezieht.

17. Nachrichtenvermittlungselement nach Anspruch 12 oder 16, dadurch gekennzeichnet, daß die letzte der verbundenen Kennungen (NCB) einen zugeordneten Anzeiger (LS) für das Ende der Liste aufweist.

18. Nachrichtenvermittlungselement nach Anspruch 16, dadurch gekennzeichnet, daß der erste Speicher (BQ1 bis BQY) eine Vielzahl (Y) von Unterspeichern (BQ1/BQY), von denen jeder einem der Ausgänge (O1 bis OY) zugeordnet ist und in denen die Speicherstellenkennungen (K) der ersten Unterzellen gespeichert sind, enthält, wobei die Unterspeicher die Kennungen an die Lesemittel auf eine erste Unterzelle hin, die aus dem Pufferspeicher (BM) zu lesen ist, bereitstellen.

19. Nachrichtenvermittlungselement nach Anspruch 16, dadurch gekennzeichnet, daß der erste Speicher (BQ1 bis BQY) eine Vielzahl von Unterspeichern, die in Unterspeichergruppen gruppiert sind, von denen jede Unterspeichergruppe einer entsprechenden Gruppe der Ausgänge (O1 bis OY) zugeordnet ist, enthält.

20. Nachrichtenvermittlungselement nach Anspruch 18 oder 19, dadurch gekennzeichnet, daß jeder Unterspeicher durch einen First-In-First-Out-Warteschlangenspeicher (FIFO) gebildet ist.

21. Nachrichtenvermittlungselement nach Anspruch 16, dadurch gekennzeichnet, daß jede Unterzelle einen Vorsatz (SCH) enthält, um die erste Unterzelle (FSC) einer Zelle von anderen Unterzellen (ISC, LSC) zu unterscheiden.

22. Nachrichtenvermittlungselement nach den Ansprüchen 17 und 21, dadurch gekennzeichnet, daß der Unterzellen-Vorsatz (SCH) der letzten Unterzelle (LSC) einer Zelle von den Unterzellen-Vorsätzen der anderen Unterzellen (FSC, ISC) verschieden ist.

23. Nachrichtenvermittlungselement nach Anspruch 16, dadurch gekennzeichnet, daß es eine Unterzellenlogik (SL), die geeignet ist, eine Aufeinanderfolge einer zu einer Zelle gehörenden Unterzelle und einer nicht zu irgendeiner Zelle gehörenden Unterzelle festzustellen, um die zu einer Zelle gehörende Unterzelle als die letzte Unterzelle (LSC) der Zelle zu erkennen, enthält.

24. Nachrichtenvermittlungselement nach Anspruch 16, dadurch gekennzeichnet, daß es eine Unterzellenlogik (SL), die geeignet ist, eine Aufeinanderfolge einer zu einer ersten Zelle gehörenden Unterzelle und einer zu einer zweiten Zelle gehörenden ersten Zelle (FSC) ohne irgendwelche andere dazwischen kommende Unterzellen festzustellen, um die zu der ersten Zelle gehörende Unterzelle als die letzte Unterzelle (LSC) der ersten Zelle zu erkennen, enthält.

25. Nachrichtenvermittlungselement nach den Ansprüchen 3 und 16, dadurch gekennzeichnet, daß der erste Speicher (BQ1 bis BQY) auch die Speicherstellenkennungen (K) der ersten Unterzellen (FSC) an das zweite Speichermittel (FMLMC) als Kennungen für freie Speicherstellen bereitstellt, wenn die entsprechenden ersten Unterzellen aus dem Pufferspeicher (BM) gelesen werden.

26. Nachrichtenvermittlungselement nach Anspruch 1, dadurch gekennzeichnet, daß die Eingänge (I1 bis IX) über eine Multiplexerschaltung (MX) an einen einzigen Eingang (CI) des Pufferspeichers (BM) gekoppelt sind, der einen Ausgang aufweist, der an die Ausgänge (O1 bis OY) durch eine Demultiplexerschaltung (DX) gekoppelt ist.

27. Nachrichtenvermittlungselement nach Anspruch 26, dadurch gekennzeichnet, daß die Eingänge (I1 bis IX) jeweils über ein Eingangsempfangsmittel (SP1 bis SPX, IL1 bis ILX) an die Multiple:erschaitung (MX) gekoppelt sind, die durch eine erste Taktschaltung (XC) gesteuert wird, um somit eine Unterzelle von jedem Eingangsempfangsmittel während eines Unterzellenzeitintervalls dem Pufferspeicher (BM) zuzuführen.

28. Nachrichtenvermittlungselement nach Anspruch 26, dadurch gekennzeichnet, daß die Demultiplexerschaltung (DX), die durch eine zweite Taktschaltung (YC) gesteuert wird, jeweils über Ausgangsempfangsmittel (PS1 bis PSY) an die Ausgänge (O1 bis OY) gekoppelt ist, um somit während eines Unterzeilenzeitintervalls eine Unterzelle aus dem Pufferspeicher (BM) jedem Ausgangsempfangsmittel zuzuführen.

29. Nachrichtenvermittlungselement nach den Ansprüchen 27 und 28, dadurch gekennzeichnet, daß X Einschreibvorgänge und Y Auslesevorgänge während eines einzigen Unterzellenzeitintervalls am Pufferspeicher (BM) ausgeführt werden.

30. Nachrichtenvermittlungselement nach den Ansprüchen 17 und 28, dadurch gekennzeichnet, daß zum Auslesen einer selben Zeile aus dem Pufferspeicher (BM) der erste Speicher (BQ1 bis EQY) während eines ersten Unterzellenzeitintervalls die Speicherstellenkennung (K) der ersten Unterzelle (FSC) der Zelle an die Lesemittel bereitstellt und der zweite Speicher (SLM) während jedem sofort folgendem Unterzellenzeitintervall eine Speicherstellenkennung der anderen Unterzellen (ISC, LSC) der Zelle in der durch die verbundene Liste (NCB) angezeigten Reihenfolge bereitstellt, bis der Anzeiger (LS) für das Ende der Liste festgestellt wird.

31. Nachrichtenvermittlungselement nach Anspruch 1, dadurch gekennzeichnet, daß jede Zelle einen Datenblock enthält und mit Durchschaltedaten (RA, RC) , die angeben, an welchen Ausgang (O1 bis OY) die Zelle übertragen werden muß, verknüpft ist.

32. Nachrichtenvermittlungselement nach Anspruch 31, dadurch gekennzeichnet, daß unter der Steuerung der Durchschaltedaten (RA, RC) alle Zellen, die zu einem selben Ausgang (O1 bis OY) übertragen werden müssen, diesem Ausgang in derselben Reihenfolge, wie sie im Vermittlungselement ankommen, zugeführt werden.

33. Nachrichtenvermittlungselement nach Anspruch 31, dadurch gekennzeichnet, daß jede Zelle darüber hinaus einen Steuerungsvorsatz (CCH), von dem ein Teil die Durchschaltedaten (RA, RC) enthält, enthält.

34. Nachrichtenvermittlungselement nach Anspruch 33, dadurch gekennzeichnet, daß der Steuerungsvorsatz (CCH) einen Teil der ersten Unterzelle (FSC) jeder Zelle bildet.

35. Nachrichtenvermittlungselement nach den Ansprüchen 19 und 31, dadurch gekennzeichnet, daß unter der Steuerung der Durchschaltedaten (RA, RC) die Speicherstellenkennung (K) der ersten Unterzelle (FSC) einer Zelle in einem zufällig ausgewählten Unterspeicher (BQ1/BQY) gespeichert ist, der einen Teil der Unterspeichergruppe bildet, die der Gruppe von Ausgängen (O1 bis OY) , an welche die erste Unterzelle zu übertragen ist, zugeordnet ist.

36. Nachrichtenvermittlungselement nach den Ansprüchen 18 und 31, dadurch gekennzeichnet, daß die Speicherstellenkennung (K) der ersten Unterzelle (FSC) einer an einen der Ausgänge (O1 bis OY) zu übertragenden Zelle unter der Steuerung der Durchschaltedaten (RA, RC) in dem einen der diesem Ausgang zugeordneten Unterspeicher (BQ1/BQY) gespeichert wird.

37. Nachrichtenvermittlungselement nach den Ansprüchen 18 und 31, dadurch gekennzeichnet, daß die Speicherstellenkennung (K) der ersten Unterzelle (FSC) einer an eine Vielzahl von Ausgängen (O1 bis OY) zu übertragenden Zellen unter der Steuerung der Durchschaltedaten (RA, RC) in eine entsprechende Vielzahl von Unterspeichern (BQ1/BQY), von denen jeder einem Ausgang der Vielzahl von Ausgängen zugeordnet ist, gespeichert wird.

38. Nachrichtenvermittlungselement nach Anspruch 37, dadurch gekennzeichnet, daß die Anzahl (RC) von Ausgängen der Vielzahl von Ausgängen (O1 bis OY), an die eine Zelle zu übertragen ist, durch die Durchschaltedaten (RA, RC) bereitgestellt wird und jeder Speicherstellenkennung der verbundenen Liste (NCB) im zweiten Speicher (SLM) zugeordnet ist (NC).

39. Nachrichtenvermittlungselement nach den Ansprüchen 30 und 38, dadurch gekennzeichnet, daß die zugeordnete Anzahl (RC) von Ausgängen um eins erniedrigt wird (DC), wenn die Speicherstellenkennung (K) einer Unterzelle den Lesemitteln durch den zweiten Speicher (SLM) bereitgestellt wird.

40. Nachrichtenvermittlungselement nach den Ansprüchen 3 und 39, dadurch gekennzeichnet, daß die zugeordnete Speicherstellenkennung (K) dem zweiten Speichermittel (FMLMC) als eine Kennung für eine freie Speicherstelle bereitgestellt wird, falls die Anzahl (RC) der Ausgänge gleich Null ist, nachdem sie um eins erniedrigt worden ist.

41. Nachrichtenvermittlungselement nach Anspruch 1, dadurch gekennzeichnet, daß jede Unterzelle einen Unterzellen-Vorsatz (SCH) enthält, daß die erste/letzte Unterzelle (FSC/LSC) einer Zelle durch ihren Unterzellen-Vorsatz erkannt wird und daß das Vermittlungselement darüber hinaus eine Unterzellenlogik (SL) enthält, die angepaßt ist, die letzte/erste Unterzelle (LSC/FSC) einer Zelle zu erkennen, indem eine Aufeinanderfolge in jeglicher Reihenfolge einer ersten/letzten Unterzelle (FSC/LSC) einer Zelle und einer nicht zu irgendeiner Zelle gehörenden Unterzelle festgestellt wird.

42. Nachrichtenvermittlungselement nach Anspruch 1, dadurch gekennzeichnet, daß jede Unterzelle einen Unterzellen-Vorsatz (SCH) enthält, daß die erste/letzte Unterzelle (FSC/LSC) einer Zelle durch ihren Unterzellenvorsatz erkannt wird und daß das Vermittlungselement darüber hinaus eine Unterzellenlogik (SL) enthält, die angepaßt ist, die erste/letzte Unterzelle (FSC/LSC) einer ersten Zelle zu erkennen, indem die Aufeinanderfolge in jeglicher Reihenfolge einer letzten/ersten Unterzelle (LSC/FSC) einer zweiten Zelle und einer zu der ersten Zelle gehörenden Unterzelle festgestellt wird.