KR910005614A - 가변 길이 셀을 전송하기 위한 통신 스위칭 장치 및 방법 - Google Patents

가변 길이 셀을 전송하기 위한 통신 스위칭 장치 및 방법 Download PDF

Info

Publication number
KR910005614A
KR910005614A KR1019900012403A KR900012403A KR910005614A KR 910005614 A KR910005614 A KR 910005614A KR 1019900012403 A KR1019900012403 A KR 1019900012403A KR 900012403 A KR900012403 A KR 900012403A KR 910005614 A KR910005614 A KR 910005614A
Authority
KR
South Korea
Prior art keywords
cell
subcell
memory
switching device
communication switching
Prior art date
Application number
KR1019900012403A
Other languages
English (en)
Other versions
KR0155554B1 (ko
Inventor
미셸 안드레 로버트 헨리온
Original Assignee
게오르그 그라프
알카텔 엔. 브이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 게오르그 그라프, 알카텔 엔. 브이 filed Critical 게오르그 그라프
Publication of KR910005614A publication Critical patent/KR910005614A/ko
Application granted granted Critical
Publication of KR0155554B1 publication Critical patent/KR0155554B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/50—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/108—ATM switching elements using shared central buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/60—Software-defined switches
    • H04L49/608—ATM switches adapted to switch variable length packets, e.g. IP packets

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

내용 없음

Description

가변 길이 셀을 전송하기 위한 통신 스위칭 장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 통신 스위칭 소자를 나타내는 단면,
제4도는 제1도의 스위칭 소자에 의해 절환될 수 있는 가변 길이 셀을 나타낸 도면.

Claims (44)

  1. X입력(I1-Ⅸ) 및 Y출력(O1-OY)을 갖는데 상기 X 및 Y가 상기 각 입력으로부터 상기 출력중 적어도 하나로 셀을 전달하기 위해 모두 하나가 아니며 상기 셀이 서브 셀(FSC, ISC, LSC)로 세분되어 있으며, 각각 식별부(K)를 가진 복수개(C)의 메모리 위치를 갖는 버퍼 메모리(BM)와 ; 상기 입력상에 유입되는 구분된 서브 셀을 상기 메모리 위치에 기입하기 위한 수단과; 서브 셀의 메모리 위치 식별부를 기억하기 위한 기어 수단(BQ1-BQY, SLM)과; 상기 기억 수단의 제어하에서 상기 버퍼 메모리로부터 상기 서브 셀을 판독하여 이들 판독된 서브 셀을 상기 출력에 공급하기 위한 수단을 구비하는 통신 스위칭 소자에 있어서, 상기 기억된 메모리 위치 식별부(K)가 식별부 그룹에 링크되며, 상기 각 식별부 그룹이 상기 셀중 하나에 대응하는 것을 특징으로 하는 통신 스위치 장치.
  2. 제1항에 있어서, 상기 버퍼 메모리(BM)가 상기 X입력(I1-Ⅸ)와 상기 Y출력(O1-OY)사이에 완전히 공유되는 것을 특징으로 하는 통신 스위칭 장치.
  3. 제1항에 있어서, 상기 서브 셀(FSC, ISC, LSC)을 그내에 기입하는데 이용될 수 있는 자유 메모리위치의 식별부(K)를 기억하여 서브 셀이 상기 버퍼 메모리(BM)에 기입되어야 할 때 이들 식별부를 상기 기입 수단에 제공하기 위한 제2기억수단(FMLMC)을 추가로 구비하는 것을 특징으로 하는 통신 스위칭 장치.
  4. 제3항에 있어서, 상기 제2기억 수단(FMLMC)에 의해 제공된 상기 자유 메모리 위치 식별부가 또한 상기 먼저 언급된 기억 수단(BQ1-BQY, SLM)내에 공급되는 것을 특징으로 하는 통신 스위칭 장치.
  5. 제3항에 있어서, 상기 제2기억수단(FMLMC)이 선입선출(FQ) 큐우 메모리에 의해 구성되는 것을 특징으로 하는 통신 스위칭 장치.
  6. 제3항에 있어서, 상기 제2기억 수단(FMLMC)이 제3메모리(FM)를 구비하는데 여기에서 상기 자유 메모리 위치의 식별부가 제2의 링크된 리스트 형태로 기억되는 것을 특징으로 하는 통신 스위칭 장치.
  7. 제6항에 있어서, 상기 제2의 링크된 리스트가 상기 기입 수단에 제공될 상기 제2의 링크된 리스트의 제1자유 메모리 위치를 나타내는 관련 기입 포인터(FFP), 및 상기 제3메모리에 수신된 최종 자유 메모리 위치를 나타내는 판독 포인퍼(LFP) 포인터가 각각 상기 버퍼 메모리(BM)의 메모리 위치의 한 식별부를 기억할 수 있는 구분된 레지스터에 의해 구성되는 것을 특징으로 하는 통신 스위칭 장치.
  8. 제3항에 있어서, 상기 제2기억 수단(FMLMC)은 파인드-파스트-원 회로로 구성되는 것을 특징으로 하는 통신 스위칭 장치.
  9. 제1항에 있어서, 단열 전자 칩에 집적된 것을 특징으로 하는 통신 스위칭 장치.
  10. 제1항에 있어서, 상기 각 셀이 복수개의 가변 서브 셀(FSC, ISC, LSC)로 세분되는 것을 특징으로 하는 통신 스위칭 장치.
  11. 제1항에 있어서, 상기 서브 셀이 동일 길이인 것을 특징으로 하는 통신 스위칭 장치.
  12. 제1항에 있어서, 상기 각 식별부 그룹에서, 상기 기억된 메모리 위치 식별부(K)가 셀내에서의 그들의 순서와 동일한 순서로 링크(NCB)되는 것을 특징으로 하는 통신 스위칭 장치.
  13. 제12항에 있어서, 셀의 모든 서브셀(FSC, ISC, LSC)이 상기 입력(I1-Ⅸ)에 인가된 것과 동일한 시간적 순서로서 상기 출력(O1-OY)에 공급되는 것을 특징으로 하는 통신 스위칭 장치.
  14. 제1항에 있어서, 상기 모든 셀(FSC, ISC, LSC)의 메모리 위치 식별부(K)가 상기 기억수단(BQ1-BQY,SLM)에 기억되는 것을 특징으로 하는 통신 스위칭 장치.
  15. 제14항에 있어서, 상기 기억수단(BQ1-BQY,SLM)에서 한 셀의 서브 셀(FSC, ISC, LSC)의 메모리 위치 식별부(K)는 각 메모리 위치 식별부가 동일 셀이 다음 서브 셀의 메모리 위치 식별부에 관계되게끔 기억되는 것을 특징으로 하는 통신 스위칭 장치.
  16. 제15항에 있어서, 상기 기억수단(BQ1-BQY,SLM)은 각 셀의 제1서브셀(FSC)의 메모리 위치 식별부(K)가 기억되는 제1메모리(BQ1-BQY) 및 상기 버퍼 메모리(BM)의 것과 일치하는 메모리 위치의 수를 가지며 각 셀에 대하여 상기 셀중 제1서브 셀(FSC) 이외의 서브 셀(ISC, LSC)의 메모리 위치 식별부의 링크된 리스트를 기억하는 제2메모리(SLM)를 구비하는데, 상기 제1서브 셀 메모리 위치 식별부는 상기 링크된 리스트의 제1식별부에 관계되는 것을 특징으로 하는 통신 스위칭 장치.
  17. 제12항 또는 16항에 있어서, 상기 링크된 식별부(NCB)의 최종의 것이 관련 최종 리스트 표시(LS)를 갖는 것을 특징으로 하는 통신 스위칭 장치.
  18. 제16항에 있어서, 상기 제1메모리(BQ1-BQY)가 각각 상기 출력(O1-OY)중 하나와 관련된 복수개(Y)의 서브 메모리(BQ1/BQY)를 구비하며, 거기에서 제1서브 셀의 메모리 위치 식별부(K)가 기억되는데 상기 서브 메모리가 제1서브 셀이 상기 버퍼 메모리(BM)로 판독되어야 할때 상기 판독 수단에 상기 식별부를 제공하는 것을 특징으로 하는 통신 스위칭 장치.
  19. 제16항에 있어서, 상기 제1메모리(BQ1-BQY)가 서브 메모리 그룹으로 그룹 지워진 복수개의 서브 메모리를 구비하는데, 상기 각 서브 메모리 그룹은 상기 출력(O1-OY)의 대응 그룹과 관련되는 것을 특징으로 하는 통신 스위칭 장치.
  20. 제18항 또는 19항에 있어서 상기 각 서브 메모리가 선입선출(FIFO) 큐우 메모리로 구성되는 것을 특징으로 하는 통신 스위칭 장치.
  21. 제16항에 있어서, 각 서브 셀이 어떤 셀의 상기 제1서브 셀(FSC)을 다른 서브 셀(ISC, LSC)과 구분하기 위해서 서브 셀 헤더(SCH)를 포함하는 것을 특징으로 하는 통신 스위칭 장치.
  22. 제17항 또는 21항에 있어서 어떤 셀의 최종 서브 셀(LSC)의 상기 셀 헤더(SCH)가 다른 서브 셀(FSC,ISC)의 서브 셀 헤더와 다른 것을 특징으로 하는 통신 스위칭 장치.
  23. 제16항에 있어서, 어떤 셀에 속하는 서브 셀을 상기 셀의 최종 서브 셀(LSC)로 인식하도록 한 셀에 속하는 연속 서브 셀과 어떤 셀에 속하지 않는 하나의 서브 셀을 검출할 수 있는 서브 셀 로직(SL)을 구비하는 것을 특징으로 하는 통신 스위칭 장치.
  24. 제16항에 있어서, 제1셀에 속하는 연속되는 일련의 서브 셀과 제2셀에 속하는 제1서브 셀(FSC)을 상기 제1셀에 속하는 상기 서브 셀을 상기 제1셀의 최종 서브 셀(LSC)로 식별하도록 어떤 다른 개입 서브 셀 없이 검출할 수 있는 서브 셀 로직(SL)을 구비하는 것을 특징으로 하는 통신 스위칭 장치.
  25. 제3항 또는 16항에 있어서, 상기 제1메모리(BQ1-BQY)는 또한 대응 제1서브 셀이 상기 버퍼 메모리(BM)로 부터 판독될때 상기 제1서브 셀(FSC)의 상기 메모리 위치 식별부(K)를 자유 메모리 위치 식별부로서 상기 제2기억 수단(FMLMC)에 제공하는 것을 특징으로 하는 통신 스위칭 장치.
  26. 제1항에 있어서, 상기 입력(Ⅰ1-Ⅸ)이 멀티플렉서 회로(MX)를 거쳐 하나의 출력을 갖는 상기 버퍼 메모리(BM)의 단일 입력(CI)에 결합되고 그 출력이 디멀티플렉서(DX)를 거쳐서 상기 출력(O1-OY)에 결합되는 것을 특징으로 하는 통신 스위칭 장치.
  27. 제26항에 있어서, 상기 입력(Ⅰ1-Ⅸ)은 각 입력 수신 수단(SP1-SPX, IL1-ILX)을 거쳐 상기 멀티플렉서 회로(MX)에 결합되며 상기 멀티플렉서 회로(MX)는 하나의 서브 셀 시간 간격동안 상기 각 입력 수신수단으로부터의 하나의 서브 셀을 상기 버퍼 메모리(BM)에 공급하도록 제1클럭 회로(XC)에 의해 제어되는 것을 특징으로 하느 통신 스위칭 장치.
  28. 제26항에 있어서, 제2클럭 회로(YC)에 의해 제어되는 상기 디멀티플렉서 회로(DX)는 각 출력 수신 수단(PS1-PSY)를 거쳐 상기 출력(O1-OY)에 결합되어서 한 서브 셀 시간 간격동안 상기 버퍼 메모리(BM)로 부터의 하나의 서브 셀을 상기 각 출력 수신 수단에 공급하도록 되어 있는 것을 특징으로 하는 통신 스위칭 장치.
  29. 제27항 또는 28항에 있어서, X기입 동작 및 Y판독 동작이 상기 서브 셀 시간 간격중 단일간격동안 상기 버퍼 메모리(BM)상에 수행되는 것을 특징으로 하는 통신 스위칭 장치.
  30. 제17항 또는 28항에 있어서, 상기 버퍼 메모리(BM)로 부터 판독될 동일 셀에 대하여, 상기 제1메모리(BQ1-BQY)가 제1의 상기 서브 셀 시간 간격동안 상기 셀의 제1서브 셀(FSC)의 메모리 위치 식별부(K)를 상기 판독 수단에 공급하고, 상기 제2메모리(SLM)가 각각의 바로 다음의 상기 서브 셀 시간 간격동안 상기 리스트 종료 표시(LS)가 검출될때까지 상기 링크된 리스트(NCB)에 의해 지시된 순서로 상기 셀의 다른 서브 셀(ISC, LSC)의 하나의 메모리 위치 식별부를 제공하는 것을 특징으로 하는 통신 스위칭 장치.
  31. 1항에 있어서, 상기 각 셀이 데이타 블록을 포함하며 상기 셀이 상기 출력(O1-OY)중 어느 것에 전달되어야 하는지를 지시하는 루우링 데이타(RA, RC)와 관련되는 것을 특징으로 하는 통신 스위칭 장치.
  32. 제31항에 있어서, 상기 루우링 데이타(RA, RC)의 제어하에서, 동일 출력(O1-OY)에 전달되어야 하는 모든 셀들이 상기 스위칭 소자에 유입되는 것과 동일한 순서로 이 출력에 공급되는 것을 특징으로 하는 통신 스위칭 장치.
  33. 제31항에 있어서, 상기 각 셀이 상기 루우링 데이타(RA, RC)를 포함하는 부분을 가진 제어 헤더(CCH)를 추가로 포함하는 것을 특징으로 하는 스위칭 장치.
  34. 제33항에 있어서, 상기 제어 헤더(CCH)가 각 셀의 제1서브셀(FSC)의 부분을 형성하는 것을 특징으로 하는 통신 스위칭 장치.
  35. 제19항 또는 31항에 있어서, 상기 루우링 데이타(RA, RC)의 제어하에서, 한 셀의 제1서브 셀(FSC)의 상기 메모리 위치 식별부가 상기 제1서브 셀이 전달되어야 할 상기 출력(O1-OY) 그룹과 관련된 상기 메모리 그룹의 부분을 형성하는 상기 서브 메모리(BQ1/BQY)중 무작위로 선택된 것에 기억되는 것을 특징으로 하는 통신 스위칭 장치.
  36. 제18항 또는 31항에 있어서, 상기 출력(O1-OY)중 하나에 전달될 한 셀의 제1서브 셀(FSC)의 메모리 위치 식별부(K)가 상기 루우링 데이타(RA,RC)의 제어하에서 상기 한 출력에 관련된 상기 서브 메모리(BQ1/BQY)중 하나에 기억되는 것을 특징으로 하는 통신 스위칭 장치.
  37. 제18항 또는 31항에 있어서, 복수개의 출력(O1-OY)에 전달될 한 셀의 제1서브 셀(FSC)의 메모리 위치 식별부(K)가 상기 루우링 데이타(RA, RC)의 제어하에서 각각 상기 복수의 출력중 한 출력과 관련된 대응하는 복수의 서브 메모리(BQ1/BQY)에 기억되는 것을 특징으로 하는 통신 스위칭 장치.
  38. 제37항에 있어서, 한 셀이 전달되어햐할 상기 복수개의 출력(O1-OY)의 출력수(RC)가 상기 루우링 데이타(RA, RC) 에 의해 제공되며 상기 제2메모리(SLM)내의 상기 링크된 리스트(NCB)의 각 메모리 위치 식별부(NC)에 관련되는 것을 특징으로 하는 통신 스위칭 장치.
  39. 제30항 또는 제38항에 있어서, 한 서브 셀의 메모리 위치 식별부(K)가 상기 제2메모리(SLM)에 의해 상기 판독 수단에 제공되며, 상기 관련 출력의 수가 하나씩 감소되는 것을 특징으로 하는 통신 스위칭 장치.
  40. 제3항 또는 39항에 있어서, 하나씩 감소된 후 상기 출력수(RC)가 영에 해당하게 되면, 관련 메모리 위치 식별부(K)가 상기 제2기억수단(FMLMC)에 자유 메모리 위치 식별부로서 제공되는 것을 특징으로 하는 통신 스위칭 장치.
  41. X입력(Ⅰ1-Ⅳ) 및 Y출력(O1-OY)을 갖는데 상기 X 및 Y가 상기 각 입력으로부터 상기 출력중 적어도 하나에 셀들을 전달하기 위하여 모두 하나가 아니며 상기 셀들이 서브 셀(FSC, ISC, LSC)로 세분되어 있으며, 각각 식별부(K)를 가진 복수개(C)의 메모리 위치를 갖는 버퍼 메모리(BM)와; 상기 입력상에 유입되는 구분된 서브 셀을 상기 메모리 위치에 기입하기 위한 수단과; 상기 서브 셀을 상기 버퍼 메모리로 부터 판독하여 이 판독된 서브 셀을 상기 출력에 공급하기 위한 수단과; 상기 기입 수단 및 상기 판독 수단을 제어하기 위한 버퍼 메모리 관리 수단(BMMU)을 구비하는 통신 스위칭 소자에 있어서, 상기 버퍼 메모리(BM)과 상기 X입력(Ⅰ1-Ⅳ)과 상기 Y(O1-OY) 사이에 완전히 공유되며,상기 버퍼 메모리 관리수단(BMMU)의 제어하에서 상기 기입 수단이 상기 버퍼 메모리(BM)의 상기 메모리 위치중 어떤 자유 위치에 상기 서브 셀을 기입되어질 상기 메모리의 위치의 식별부의 기능으로 각 셀을 재구성 하는 것을 특징으로 하는 통신 스위칭 장치.
  42. 제1항 또는 제41항에 있어서, 상기 버퍼 메모리 관리 수단(BMMU)이 상기 서브셀의 메모리 위치의 식별부를 기억하기 위한 상기 기억수단(BQ1-BQY, SLM)을 구비하는 것을 특징으로 하는 통신 스위칭 소자.
  43. 서브 셀로 세분되며 그 서브 셀이 각각 최초/최종 서브셀(FSC/LSC)을 다른 서브 셀(ISC, LSC)과 구분하기 위한 서브 셀 헤더(SCH)를 포함하는 셀들을 사용하여 가변 길이의 통신 메세지를 전송하기 위한 방법에 있어서, 서브 셀 로직(SL)이 한 셀에 속하는 서브 셀과 어떤 셀에 속하지 않는 서브 셀의 순서의 연속성을 검출하여 한 셀에 속하는 상기 서브 셀을 상기 셀의 최종/최소 서브 셀(LSC/FSC)로 인식할 수 있는 것을 특징으로 하는 통신 메세지 전송 방법.
  44. 서브 셀로 분할되고 상기 각 서브 셀이 어떤 셀의 최초/최종 서브 셀(FSC/SLC)을 다른 서브 셀(ISC, LSC)과 구분하기 위한 서브 셀헤더(SCH) 를 포함하는 셀들을 사용하여 가변 길이의 통신 메세지를 전송하기 위한 방법에 있어서, 서브 셀 로직(SL)이 제1셀에 속하는 서브 셀과 제2셀에 속하는 최초/최종 서브 셀(FSC/LSC)의 순서의 연속성을 어떤 다른 개입 서브 셀 없이 검출하여 상기 제1셀에 속하는 상기 서브 셀을 상기 제1셀의 최종/ 최초 서브 셀(LSC/FSC)로 인식할 수 있는 것을 특징으로 하는 통신 메세지 전송 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900012403A 1989-08-09 1990-08-09 가변 길이 셀을 전송하기 위한 통신 스위칭장치 및 방법 KR0155554B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP8900942 1989-08-09
PCT/EP1989/000942 WO1991002420A1 (en) 1989-08-09 1989-08-09 Communication switching element and method for transmitting variable length cells
EP89/00942 1989-08-09

Publications (2)

Publication Number Publication Date
KR910005614A true KR910005614A (ko) 1991-03-30
KR0155554B1 KR0155554B1 (ko) 1998-11-16

Family

ID=8165420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900012403A KR0155554B1 (ko) 1989-08-09 1990-08-09 가변 길이 셀을 전송하기 위한 통신 스위칭장치 및 방법

Country Status (9)

Country Link
US (1) US5214639A (ko)
EP (1) EP0441787B1 (ko)
JP (1) JP2535093B2 (ko)
KR (1) KR0155554B1 (ko)
AU (1) AU632840B2 (ko)
CA (1) CA2022798C (ko)
DE (1) DE68919856T2 (ko)
ES (1) ES2024299A6 (ko)
WO (1) WO1991002420A1 (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0447769A3 (en) * 1990-03-12 1994-12-21 Sel Alcatel Ag Method and circuit arrangement for managing uniform unities and switching element
ES2067643T3 (es) * 1990-03-14 1995-04-01 Alcatel Nv Medios logicos de encaminamiento para un elemento de conmutacion de comunicaciones.
EP0524350B1 (en) * 1991-07-22 1994-12-14 Alcatel N.V. Telecommunication system for transmitting cells through switching nodes interconnected by groups of transmission links
EP0537382A1 (en) * 1991-10-15 1993-04-21 ALCATEL BELL Naamloze Vennootschap Packet transfer control arrangement and related method
FR2685592B1 (fr) * 1991-12-18 1994-03-18 Alcatel Nv Procede et un systeme de transmission d'information sur une liaison de transmission par blocs de donnees de longueur variable en multiplexage temporel de type asynchrone.
EP0584398B1 (de) * 1992-08-28 1998-01-07 Siemens Aktiengesellschaft Verfahren und Schaltungsanordnung zum Übertragen von Nachrichtenzellen innerhalb eines ATM-Netzes
US5345446A (en) * 1992-11-06 1994-09-06 At&T Bell Laboratories Establishing telecommunications call paths in broadband communication networks
EP0602282B1 (fr) * 1992-11-30 2002-01-23 Alcatel Dispositif de reséquencement pour un noeud d'un système de commutation de cellules
ES2167315T3 (es) * 1992-11-30 2002-05-16 Cit Alcatel Dispositivo de resecuenciamiento para un nudo de un sistema de conmutacion de celulas.
DE69331182T2 (de) * 1992-12-18 2002-09-12 Alcatel Sa ATM-Vermittlungsstelle und ATM-Vermittlungselement mit Leitweglenkungslogik
DE69319329T2 (de) * 1993-05-19 1998-10-29 Alsthom Cge Alcatel Verfahren zur Speicherverwaltung eines Videoservers
EP0625856B1 (en) * 1993-05-19 1998-03-04 Alcatel Video on demand network
EP0625857B1 (en) * 1993-05-19 1998-06-24 ALCATEL BELL Naamloze Vennootschap Video server
US5812735A (en) * 1993-07-09 1998-09-22 Sony Corporaiton Picture signal decoding method and picture signal decoding apparatus
JPH0774749A (ja) * 1993-09-01 1995-03-17 Hitachi Ltd スイッチングシステム
EP0653885A1 (en) * 1993-11-17 1995-05-17 ALCATEL BELL Naamloze Vennootschap Video server
US5422882A (en) * 1993-12-20 1995-06-06 At&T Corp. ATM networks for narrow band communications
US5426636A (en) * 1993-12-20 1995-06-20 At&T Corp. ATM distribution networks for narrow band communications
US5428607A (en) * 1993-12-20 1995-06-27 At&T Corp. Intra-switch communications in narrow band ATM networks
US5452297A (en) * 1993-12-20 1995-09-19 At&T Corp. Access switches for large ATM networks
US5390175A (en) * 1993-12-20 1995-02-14 At&T Corp Inter-cell switching unit for narrow band ATM networks
US5428609A (en) * 1994-01-03 1995-06-27 At&T Corp. STM-to-ATM converters
EP0676878A1 (en) * 1994-04-07 1995-10-11 International Business Machines Corporation Efficient point to point and multi point routing mechanism for programmable packet switching nodes in high speed data transmission networks
EP0692893B1 (de) * 1994-07-12 2000-03-01 Ascom AG Vorrichtung zur Vermittlung in digitalen Datennetzen für asynchronen Transfermodus
US5949781A (en) * 1994-08-31 1999-09-07 Brooktree Corporation Controller for ATM segmentation and reassembly
US5495478A (en) * 1994-11-14 1996-02-27 Dsc Communications Corporation Apparatus and method for processing asynchronous transfer mode cells
US5838915A (en) * 1995-06-21 1998-11-17 Cisco Technology, Inc. System for buffering data in the network having a linked list for each of said plurality of queues
US5606559A (en) * 1995-08-11 1997-02-25 International Business Machines Corporation System and method for an efficient ATM adapter/device driver interface
GB9516777D0 (en) * 1995-08-16 1995-10-18 Int Computers Ltd Network coupler
US5905727A (en) * 1996-10-08 1999-05-18 International Business Machines Corporation Method and system for transmitting ATM cells on an ATM link
US6493347B2 (en) 1996-12-16 2002-12-10 Juniper Networks, Inc. Memory organization in a switching device
GB9626752D0 (en) * 1996-12-23 1997-02-12 Northern Telecom Ltd Management of data structures
US6487202B1 (en) 1997-06-30 2002-11-26 Cisco Technology, Inc. Method and apparatus for maximizing memory throughput
US6526060B1 (en) 1997-12-05 2003-02-25 Cisco Technology, Inc. Dynamic rate-based, weighted fair scheduler with explicit rate feedback option
US6161144A (en) 1998-01-23 2000-12-12 Alcatel Internetworking (Pe), Inc. Network switching device with concurrent key lookups
US6549519B1 (en) 1998-01-23 2003-04-15 Alcatel Internetworking (Pe), Inc. Network switching device with pipelined search engines
US6678269B1 (en) 1998-10-05 2004-01-13 Alcatel Network switching device with disparate database formats
US6920146B1 (en) 1998-10-05 2005-07-19 Packet Engines Incorporated Switching device with multistage queuing scheme
FI106504B (fi) * 1998-10-06 2001-02-15 Nokia Networks Oy Datan segmentointimenetelmä tietoliikennejärjestelmässä
EP1393498B1 (en) * 2001-05-17 2011-01-05 Alcatel Lucent Distributed shared memory packet switch
US7034838B2 (en) * 2001-12-27 2006-04-25 Ricoh Company, Ltd. Information processing apparatus
KR20140052243A (ko) * 2012-10-23 2014-05-07 한국전자통신연구원 네트워크 데이터 서비스 장치 및 방법, 네트워크 데이터 서비스를 위한 클라이언트 단말 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920534A (en) * 1986-02-28 1990-04-24 At&T Bell Laboratories System for controllably eliminating bits from packet information field based on indicator in header and amount of data in packet buffer
CA1309519C (en) * 1987-03-17 1992-10-27 Antonio Cantoni Transfer of messages in a multiplexed system
US4910731A (en) * 1987-07-15 1990-03-20 Hitachi, Ltd. Switching system and method of construction thereof
FR2618624B1 (fr) * 1987-07-24 1992-04-30 Michel Servel Systeme de commutation de multiplex temporels hybrides a memoire tampon optimisee
FR2618965B1 (fr) * 1987-07-30 1989-11-17 Servel Michel Systeme de commutation temporel de paquets de differentes longueurs
JP2667868B2 (ja) * 1988-04-06 1997-10-27 株式会社日立製作所 セル・スイッチング・システム

Also Published As

Publication number Publication date
DE68919856T2 (de) 1995-05-18
KR0155554B1 (ko) 1998-11-16
JPH03149936A (ja) 1991-06-26
JP2535093B2 (ja) 1996-09-18
DE68919856D1 (de) 1995-01-19
EP0441787B1 (en) 1994-12-07
CA2022798C (en) 1994-04-26
US5214639A (en) 1993-05-25
CA2022798A1 (en) 1991-02-10
AU632840B2 (en) 1993-01-14
AU6013990A (en) 1991-02-14
EP0441787A1 (en) 1991-08-21
ES2024299A6 (es) 1992-02-16
WO1991002420A1 (en) 1991-02-21

Similar Documents

Publication Publication Date Title
KR910005614A (ko) 가변 길이 셀을 전송하기 위한 통신 스위칭 장치 및 방법
KR890003168A (ko) 개량된 버퍼 메모리를 가진 하이브리드형 시간 멀티플렉스 스위칭 시스템
KR920013994A (ko) 단일 가요성 와이어 버스를 갖는 마스터-슬레이브 데이타 전송 시스템
KR100273641B1 (ko) 공통 메모리 스위치에서 셀 그룹 처리장치 및 그 처리방법
KR910019369A (ko) 미디어 액세스제어/호스트 시스템 인터페이스를 수행하기 위한 방법 및 장치
JPH06209328A (ja) 正確なセルシーケンスの回復方法およびその出力装置
EP0335848A1 (en) Packet data switch for transferring data packets from one or a plurality of incoming data links to one or a plurality of outgoing data links
JP2000349789A (ja) メモリー幅の非常に広いｔｄｍスイッチシステム
US4612636A (en) Multiple channel depacketizer
US6055234A (en) ATM switching control method and ATM switch having shared cell memory
KR100209458B1 (ko) 복수개의 동일한 유닛을 관리하는 방법과 회로장치 및 스위치소자
KR920009123A (ko) 셀 스위치
KR100226540B1 (ko) Atm 스위치의 어드레스 생성 회로
JPH11261584A (ja) 共通バッファメモリ制御装置
CN100428724C (zh) 动态时分交换装置及方法
US5708661A (en) Asynchronous transfer mode cell demultiplexing control apparatus
JPH06284453A (ja) Ａｔｍセルスイッチ
JP2848358B2 (ja) Ａｔｍスイッチにおけるアドレス監視方式
EP0870414B1 (en) Fifo storage and shared buffer switching device for connection networks in atm architectural and applications
AU661897B2 (en) Broad band digital exchange
KR100254588B1 (ko) 메모리를 이용한 셀 버퍼 장치
KR100678250B1 (ko) 비동기전송모드셀 버퍼링 방법
KR950035207A (ko) 셀 다중화장치
JPH04115747A (ja) データ整列回路
SU1702381A1 (ru) Устройство дл межмашинного обмена информацией

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090708

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee