JPH06209328A - 正確なセルシーケンスの回復方法およびその出力装置 - Google Patents

正確なセルシーケンスの回復方法およびその出力装置

Info

Publication number
JPH06209328A
JPH06209328A JP41374890A JP41374890A JPH06209328A JP H06209328 A JPH06209328 A JP H06209328A JP 41374890 A JP41374890 A JP 41374890A JP 41374890 A JP41374890 A JP 41374890A JP H06209328 A JPH06209328 A JP H06209328A
Authority
JP
Japan
Prior art keywords
cell
cells
output
label
buffer device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP41374890A
Other languages
English (en)
Other versions
JP2898762B2 (ja
Inventor
Karl Schrodi
カール・シュロデイ
Gert Eilenberger
ゲルト・アイレンベルガー
Stefan Wahl
シュテファン・バール
Bodo Pfeiffer
ボド・プファイファー
Bozo Cesar
ボツオ・チェーザー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent NV
Original Assignee
Alcatel NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel NV filed Critical Alcatel NV
Publication of JPH06209328A publication Critical patent/JPH06209328A/ja
Application granted granted Critical
Publication of JP2898762B2 publication Critical patent/JP2898762B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3027—Output queuing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/565—Sequence integrity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【目的】本発明は、複雑な同期を必要とすることなく、
再送信に先立ってそれらの元のシーケンスに互いに追い
越すことのできる同じ接続のセルを回復させることを目
的とする。 【構成】各入力装置において第１の種類のラベル（シー
ケンス番号）がセルの順序を識別するためにセルに付加
され、各出力装置は出力されるセルをバッファするため
のバッファ装置１を具備し、これはシフトレジスタ部分
１〜ｄによって最小遅延期間を導入しバッファ装置中の
セルの存在期間が予め定められた最小遅延期間よりも短
い場合には出力は取出されなすないようにされ、バッフ
ァ装置１のこの部分を検査して第１の種類のラベルによ
る比較７により後に書込まれたセルが先に出力されるべ
きかが決定されることを特徴としている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、システムの入力装置と
システムの出力装置との間で同じ接続に属するセルが互
いに追い越す可能性のあるシステムの出力端におけるデ
ータパケットまたはセルの正確なシーケンスを回復させ
る方法およびシステムの出力におけるセルの正しいシー
ケンスを回復するための出力装置に関する。
【０００２】
【従来の技術】将来の通信のために、いわゆる非同期伝
送モードが現在研究され、開発されている。これは高速
データパケット通信技術であり、個々のパケットは“セ
ル”と呼ばれている。原理的に本発明はまた通常の（低
速）パケット交換技術にも適用可能である。
【０００３】“同期伝送モード”と呼ばれている通常の
時分割多重方式においては、送信される各メッセージは
等しい長さの部分（大体は８ビツト）に分割され、他の
メッセージの部分と共に予め定められた等間隔のタイム
スロット中のデータ流で送られる。結果として同じメッ
セージに属する全ての部分は同時に同じ順序および同じ
間隔で受信装置に到達し、データ流中のそれらの一時的
位置によって互いに属するものとして識別される。この
技術は主としてパルス符号変調の形態でアナログ信号を
送信するのに適当である。
【０００４】パケット交換は以前からデータ伝送に使用
されている。タパケット交換においてはデータはそれら
が発生するときデータ流の空きの位置に適合される。デ
ータはデータ流中のそれらの一時的位置によって識別で
きないのでそれらはデータパケットを形成するためにヘ
ッダーを有して結合される。パケットヘッダーは正確な
受信装置にメッセージの部分をもたらし、またそこに到
達する他のメッセージの部分にそれを正確に割当てるの
に必要な全ての情報を含んでいる。原理的に各パケット
は通信回路網を通ってそれ自身の通路に従うことができ
る。しかしながら非常に早い時期に実際の回路方法が適
合され、それにおいて同じメッセージに属する全てのパ
ケットは第１のパケットによって定められた全回路網を
通る通路にしたがう。この方法によると、回路網上の追
加の負荷を表すパケットヘッダーは短く維持できる。そ
れはそれぞれ１つのリンクに対する情報のみを含んでい
なければならず、その通路に属する次のリンクに対する
情報は接続表によって与えられることができる。さら
に、この方法は簡単な方法で互いに属するパケットが互
いに追い越すことを阻止する。したがってデータは送信
機から送り出されたのと同じ順序で受信装置に確実に到
着する。
【０００５】少なくとも交換回路網においては選択され
た通路に対するメッセージのこの固定的なセルの結合が
種々の理由で外れる。ＡＴＭ技術の本質的な特徴は個々
の接続のトラフィック容量におけるランダムな変化が許
容されることである。多数の独立した接続が組合わせら
れるとき、これらの変化に対するある補償が生じる。さ
らに補償すると、すなわち全く均一な回路網負荷は接続
の個々のセルが同じ通路にしたがうのではなく、特に交
換機の交換回路網内で全ての可能な通路に分配される結
果となる。これは交換回路網内のトラフィック測定およ
びそのような測定に必要な装置の必要性を除去する。
【０００６】実際の接続に対してこのような接続は“コ
ネクションレス”と呼ばれている。しかしながら追越し
は除外されることができないから最も遅く受信装置に到
着したメッセージの受信においてセルのもとのシーケン
スを回復することが必要になる。接続が交換機内でのみ
“コネクションレス”接続として導かれ、交換機の外部
では実際の接続として導かれるならば通常再シーケンス
と呼ばれるシーケンスの回復はこの交換機の出力におい
て有効に行われることができる。
【０００７】本発明の出願時にはまだ公開されていなか
った国際特許出願（ＰＣＴ）ＥＰ89/00941号の発明はそ
れ自体は知られている実際の接続のための交換機中への
入力およびそれに続くこのセルからの出力に関して固定
された時間で各セルを付加的に遅延させる方法を提案し
ている。したがって正確なシーケンスが自動的に回復さ
れる。
【０００８】しかしながら、一般的に遅延を一定に維持
する、すなわち“遅延ジッター”に対して補償する要求
は満足されていない。この要求に合致するために“時間
スタンプ”がセルに付加されなければならず、それは中
央クロックおよび正確に時間を分配するための回路網を
必要とする。
【０００９】
【発明が解決しようとする課題】本発明の目的は、複雑
な同期を必要とすることなく、再送信に先立ってそれら
の元のシーケンスに互いに追い越すことのできる同じ接
続のセルを回復させることである。
【００１０】
【課題を解決するための手段】この目的は、各入力装置
において第１の種類のラベル（シーケンス番号）がセル
の順序を識別するためにセルに付加され、各出力装置は
出力されるセルをバッファするためのバッファ装置を具
備し、このバッファ装置中の各セルの存在期間は決定可
能であり、このバッファ装置中に含まれた各セルの最も
旧いセルが意図的に出力され、バッファ装置中の前記セ
ルの存在期間が予め定められた最小遅延期間よりも短い
場合には出力は取出されず、他のセルが最も旧いセルに
よって追越されたことを第１の種類のラベルによる比較
が示す場合には最も旧いセルの代りに前記他のセルが出
力されることを特徴とする正確なシーケンスの回復方
法、および出力されるセルをバッファするためのバッフ
ァ装置を具備し、このバッファ装置中に含まれた任意の
セルにアクセスを得ることのできるアクセス装置を具備
し、そのアクセス装置によって各セルのバッファ装置中
の存在期間は決定可能であり、比較装置が設けられてそ
れによりアクセス装置によってアクセスされた２つのセ
ル毎にセルに含まれているラベルにより比較が行われて
システム中へのそれらの入力順序が決定されることを特
徴とする出力装置によって達成される。その他の本発明
の有効な実施態様は特許請求の範囲のその他の請求項に
記載されている。
【００１１】本発明の基本的な技術思想によれば、交換
回路網中にバッファされることができる旧いセルがない
ことを確認するまで出力、すなわち全ての通路が集中す
る場所に各セルを保持する。セルが送られる前に、後か
ら出力に到着したセル群がそのセルの前に出力されなけ
ればならないセルを含むか否かを決定するための検査が
行われる。
【００１２】これは入力端においてセルに連続番号を割
当て（接続単位をベースとし、或いはその他の方法によ
り）、動作される出力端においてシフトレジスタの形態
で少なくとも部分的にバッファ装置を設けて予め定めら
れた遅延を導入することによって行われることが好まし
い。セルの出力の前に、少なくともバッファ装置のシフ
トレジスタの形態の部分は後で書込まれたセルが前に出
力されるべきものか否かについて検査され、もしもそう
であれば２つのセルは交換される。
【００１３】
【実施例】以下、添付図面を参照して本発明の実施例を
詳細に説明する。図１に示す出力装置の実施例におい
て、データ流はセルの全ビツトが同時に並列のライン上
を伝送されると仮定する。一般にそれは特別の場合では
なく、また特別の利点があるものでもない。しかしなが
ら、一方では直列・並列変換器、並列・直列変換器、バ
ッファ装置によってそのようなデータ流を生成すること
が常に可能であり、他方では当業者は例えばＡＴＭ交換
機において使用されているように特定のデータフォーマ
ットにこの実施例を容易に適合させることができる。そ
の場合にバッファ装置中にセルそれ自身を蓄積するので
はなく、別のメモリに蓄積されたセルを再配置して検索
するために必要な情報を蓄積することが有効であり、必
要であるかも知れない。間接的アドレスは当業者によく
知られている。示された実施例においてデータの代りに
データのアドレスの蓄積を利用することは容易である。
【００１４】図１の出力装置はバッファ装置1 、メモリ
管理装置2 、２個のマルチプレクサ3 および4 、２個の
ラッチ5aおよび5b、２個の比較器6 および7 、追加のラ
ッチ8 、およびカウンタ9 を備えている。
【００１５】バッファ装置1 はｐ個の位置を有する。各
位置は１つの完全なセルを含むことができる。本発明の
重要な特徴によれば、各セルは“シーケンス番号”とし
て指定された第１の種類のラベルと、ＶＣＩ（真の回路
識別子）として指定された第２の種類のラベルと、“デ
ータ”として指定された残りのセルとから構成されてい
る。図１の表示は実際のメモリの個々の部分を正確に示
してはいない。
【００１６】第１の種類のラベル“シーケンス番号”は
同じ接続に属する全セルが依然として元の順序で存在し
ているシステムの地点において割当てられなければなら
ない。異なる適用に対してはシーケンス番号は送信端に
おいてすでにセルに付加される。このシーケンス番号は
任意の時点でアクセスされることができ、本発明によっ
て評価されることができる。しかしながら一般的にここ
に記載されている出力装置を含むシステムの入力におい
て第１の種類のラベルを挿入することが有効である。Ａ
ＴＭ交換システムは好ましい適用例であり、第１の種類
のラベルは交換システムの入力において付加されること
が好ましい。
【００１７】第１の種類のラベルは各接続内で連続でな
ければならないことを必要とされない。同じ入力を介し
て導かれた全ての接続のセルを連続的にカウントすれば
十分である。これらのラベルを割当るためにモジュロＮ
カウンタが使用されることが好ましく、Ｎは予め定めら
れた時間内に第１の種類のラベルとしてＮ／２より少な
い数が割当てられるように大きく選択されなければなら
ない。全ての番号が周期的に発生するため、不明瞭性を
なくすために両方向に充分な距離がなければならない。
Ｎの特定の選択によりこれらのセルの全ては不明瞭性が
なくその元のシーケンスに再構成されることができ、そ
れは番号が割当てられているときの前記予め定められた
時間間隔よりも離れてはいない。この時間は許容される
エラー率は別として、この時間内に各セルがバッファ装
置1 の最後のｒ位置を通過することを確実にするように
予め定められなければならない。予め決定されるべき時
間に対する近似的なガイド値は第１の種類のラベルの割
当てと出力装置中への到着との間の最大遅延と最小遅延
との間の差の２倍である。
【００１８】第２の種類のラベル、ＶＣＩは特定の実際
の接続を有するセルの割当てをマークする。そのような
ラベルはいずれにせよセルのヘッダー中に通常含まれて
いる。本発明の目的に対して、評価のためにアクセス可
能にすることが必要であるに過ぎない。このラベルは少
なくとも本発明に関しては、第１の種類のラベルがシス
テムの全ての入力において同期して或いは少なくとも近
接した時間で割当てられるならば省略されることができ
る。第１の種類のラベルの近接した時間の割当てはまた
均一なシステム時間を必要とするが、許容できる偏差の
ため回路の必要量は同期割当てによるよりも少ない。
【００１９】セルの残りのものラベル“データ”の代り
に別のメモリに蓄積されたこの残りのもののアドレスが
バッファ装置1 中に蓄積されてもよい。
【００２０】バッファ装置1 は３つの部分、すなわち位
置１乃至ｄを有するシフトレジスタ状の部分、“シフト
レジスタ”と、ＦＩＦＯメモリの方法で動作する部分Ｆ
ＩＦＯとに分けられている。ＦＩＦＯメモリ部分はそれ
ぞれｄ＋１乃至ｒおよびｒ＋１乃至ｐを有する２つの部
分から構成されている。少なくとも位置１乃至ｒは、そ
れらの内容が読取られることができ、或いは新しい内容
がそれらの中に書込まれることができるように個々にア
クセス可能でなければならない。
【００２１】バッファ装置の大きさ、すなわち数値ｄ，
ｒ，ｐの選択は特定の適用に依存している。主として考
慮すべきことは、エラー率、第１のブランチ点からのセ
ルの最大および最小遅延、１つの出力装置を介して許容
される同時接続の数、単位時間当りの接続のために許容
されるセルの最大および最小数、および単位時間当りの
セルの数の許容できる変化である。近似的なガイド値は
ｄ＝128 ，ｒ＝256 ，ｐ＝512 である。第１の種類のラ
ベル，“シーケンス番号”に対する値の範囲の選択は、
それらの値に依存している。これらのラベルの数値およ
び接続特定決定に対してＮ＝512 である。これらの数値
の選択は、実際の構成のために２のベキ乗が好ましく、
ｄの選択を除いて下限値のみを考慮に入れればよいから
それ程臨界的ではない。ｄの選択に対する下限値はシフ
トレジスタが上記により定められた最大および最小遅延
間の差に等しい最小遅延を与えなければならないことか
ら得られる。しかしながら遅延は避けられるべきである
から、この値は実質上超えられることがあってはならな
い。
【００２２】出力装置の入力“セル入力”に到着したセ
ルは、まず出力部から出力されるセルか、或いは出力装
置中で終わるセルかについて検査される。後者の一つは
空のセルであり、また別のものとしては出力装置（また
はその他の場合には到着しない出力装置に共通に接続さ
れた入力装置）のための制御信号を含むセルがある。出
力されるべきセルはバッファ装置1 に入力される。それ
らは最初にＦＩＦＯメモリの態様で動作される部分中の
最下位の自由位置へ入る。セルが出力部から出力される
ときには、バッファ装置中の全セルは１位置だけ下方に
移動する。もしもＦＩＦＯメモリの最後の位置ｄ＋１が
占有されていれば、そこに含まれていたセルはシフトレ
ジスタの第１の位置ｄに転送される。もしも位置ｄ＋１
が空いていれば、空いたセルは位置ｄに書込まれなけれ
ばならない。少なくとも他のセルに関する各セルの駐留
時間はしたがってバッファ装置1 中のその位置から導出
される。バッファ装置1 からの出力について以下説明す
る。
【００２３】メモリ管理装置2 は図１には非常に概略的
に示されている。それは二重の機能を有する。まず、そ
れはバッファ装置1 の上述した正常な動作を管理する。
これはアドレスＡＤ、書込み命令Ｗ、および読取り命令
Ｒを供給することによって行われる。書込まれるセルの
存在、不存在に関する情報も要求される（図１には示さ
れていない）。メモリ管理装置2 の第２の機能は、もし
も命令“交換（Swap)ＳＷＡ”が交換のために与えられ
る場合にラッチ5bの内容に対してがカウンタ9によって
アドレスされた位置の内容ＡＤと交換することである。
【００２４】マルチプレクサ3 を通ってバッファ装置1
の位置２乃至ｒの任意のものの内容は選択Ｉ基づいてア
クセスされ、ラッチ5aに転送されることができる。メモ
リ位置ＡＤはカウンタ9 によって選択される。
【００２５】出力サイクルの開始において、バッファ装
置1 の位置１の内容はマルチプレクサ4 を通ってラッチ
5bに転送される。それはカウンタ9 がリセットされ、０
である場合である。マルチプレクサ4 に供給された特別
の命令“交換”はラッチ5aの内容をラッチ5bに転送させ
る。同じ命令“交換”によってデータがラッチ5bに書込
まれ、また読出されアドレスされるという事実は全く特
別のことではなく、当業者によく知られた手段を採用す
ることによって考慮されることができる。
【００２６】比較器6 はラッチ5a，5b中に現在蓄積され
ているそれら２つのセルの第２の種類のラベル，ＶＣＩ
を比較する。２つのセルの第２の種類のラベルが等しい
ときにのみ、すなわち２つのセルが同じ接続に属してい
る場合に、次の比較器7 が付勢される。
【００２７】比較器7 は、ラッチ5a，5b中に含まれてい
る２つのセルの第１の種類のラベル，“シーケンス番
号”を比較する。比較器6 が２つのセルが同じ接続に属
していることを示し、それと共にラッチ5a中に含まれて
いるセルがラッチ5b中に含まれているセルよりも旧いこ
とを比較器7 が示した場合には、命令“交換”が与えら
れて、旧いセルをラッチ5bに転送させ、若いほうのセル
をバッファ装置1 中の旧いセルに代って配置させる。し
たがって２つのセルは交換される。
【００２８】カウンタ9 は正確なタイミングを与える。
それは予め定められたクロック速度Ｔで周期的に２乃至
ｒをカウントする。もしもカウンタ9 がカウントｒでリ
セット（＝０）されるならば、１出力サイクルが終了
し、次の出力サイクルが開始される。特定の接続に属す
る最も旧いセルである前のサイクル中に発見されたラッ
チ5bの内容はラッチ8 に転送され、出力において“セル
出力”として利用される。同時にバッファ装置1 の位置
１の内容はマルチプレクサ4 を通ってラッチ5bに転送さ
れる。その後、同じ接続（第２の種類のラベル）の位置
２乃至ｒが旧いセルのために連続的にサーチされる（第
１の種類のラベル）。このためそれらの各位置の内容は
マルチプレクサ3 を通ってラッチ5aに転送され、比較器
6 および7によって比較される。上記の交換作用は、カ
ウンタ9 のカウントｒにおいて考慮されている接続の最
も旧いセルが実際にラッチ5b中に蓄積され、この接続の
全ての若いセルが依然としてまたは再びバッファ装置1
に含まれていることを確実にする。
【００２９】すでに示したように第２の種類のラベル，
ＶＣＩ，および、したがって比較器6 は、全ての第１の
種類のラベル，“シーケンス番号”が同期的または少な
くとも近接した時間で割当てられるならば省略されるこ
とができる。異なる接続に属するセルはそれから交換さ
れるけれども、接続内のセルの正確なシーケンスは維持
される。正確な同期を避けることができることが本発明
の目的であり、したがって時間スタンプが使用されるけ
れども、本発明はさらにこの場合の別の解決方法を提供
する。
【００３０】図１の出力装置の表示は主として出力装置
の動作を示している。ＦＩＦＯメモリの態様で動作する
部分およびシフトレジスタの態様で動作する部分から構
成されているバッファ装置の構成および管理は図２に明
瞭に示されている。書込みおよび読取り命令の分配を含
むクロックの分配は図２には示されていない。
【００３１】バッファ装置はランダムアクセスメモリ
（ＲＡＭ）1'で構成されている。入来するセルは入力メ
モリ21を通ってデータバスＤＡへ供給され、それにラン
ダムアクセスメモリ1'が接続されている。書込み制御装
置22は、書込まれるセルが供給されるとき入力メモリ21
により“ビジー”に付勢される。書込みカウンタ23を介
してアドレスＰＷがアドレスバスＡＤ上をランダムアク
セスメモリ1'に供給され、セルは後者中に書込まれる。
書込みカウンタ23はそれから書込み制御装置22によって
インクレメントされる。読取り制御装置24は読取りカウ
ンタ25を介して位置１に対応するアドレスＰＲを特定す
る。各セルが出力された後、読取りカウンタ25は読取り
制御装置24によってインクレメントされる。書込みカウ
ンタ23の内容ＰＷと読取りカウンタ25の内容ＰＲは常に
少なくともｄに等しくなければならない。これは書込み
制御装置22によって監視される。もしもこの条件が満た
されないならば（ＦＩＦＯ空）、これは読取り制御装置
24に通知され、それは信号“空のセル”をデータバスＤ
Ａに供給し、この空のセルを書込みカウンタ23によって
特定された位置に書込ませる。読取り制御装置24はそれ
から書込みカウンタ23をインクレメントする。出力装置
の残りの部分はアクセス、比較器、および出力装置100
により示される。
【００３２】結論として可能なさらに別の変形例が与え
られる。接続の最も旧いセルに対するサーチ中、数回出
力されるべきセルを比較的旧いセルと交換することは絶
対に必要ではない。最も旧いセル位置および経過時間の
みを保持し、サーチプロセッサの終りにおいてただ一度
だけ交換することでメモリ全体の区域をサーチするのに
充分である。
【００３３】また全く交換しないこと、或いは出力期間
中に前方に発見された最も旧いセルを移動させるだけに
することもできる。
【００３４】バッファ装置のシフトレジスタ状の部分は
バッファ装置の終端部を形成する必要はない。それはバ
ッファ装置の始めまたは中間に配置することもできる。
【図面の簡単な説明】
【図１】本発明による出力装置のブロック図。
【図２】図１の出力装置に含まれたバッファ装置のブロ
ック図。
【符号の説明】
1 …バッファ装置，2 …メモリ管理装置，3,4 …マルチ
プレクサ，5a,5b …ラッチ、6,7 …比較器、9 …カウン
タ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ゲルト・アイレンベルガー ドイツ連邦共和国、7312 キルヒハイム、 シラーシュトラーセ 24 (72)発明者 シュテファン・バール ドイツ連邦共和国、7251 ヘミンゲン、ヒ ルシュシュトラーセ 29 (72)発明者 ボド・プファイファー ドイツ連邦共和国、7141 シュビーベルデ インゲン、モーツアルトシュトラーセ 14 (72)発明者 ボツオ・チェーザー ドイツ連邦共和国、7000 シュツットガル ト 40、シュトラスブルガー・シュトラー セ 19

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 システムの入力装置とシステムの出力装
    置との間で同じ接続に属するセルが互いに追越す可能性
    のあるシステムの出力端におけるデータパケットまたは
    セルの正確なシーケンスを回復させる方法において、 各入力装置において第１の種類のラベル（シーケンス番
    号）がセルの順序を識別するためにセルに付加され、 各出力装置は出力されるセルをバッファするためのバッ
    ファ装置を具備し、 このバッファ装置中の各セルの存在期間は決定可能であ
    り、 このバッファ装置中に含まれているそれぞれの最も旧い
    セルが意図的に出力され、 バッファ装置中の前記セルの存在期間が予め定められた
    最小遅延期間よりも短い場合には出力は取出されず、 他のセルが最も旧いセルによって追越されたことを第１
    の種類のラベルによる比較が示す場合には最も旧いセル
    の代りに前記他のセルが出力されることを特徴とする正
    確なシーケンスの回復方法。
  2. 【請求項２】 他のセルの出力に先立って今までで最も
    旧いセルと他のセルの置換が行われることを特徴とする
    請求項１記載の方法。
  3. 【請求項３】 モジュロＮをカウントすることによって
    形成された数が第１の種類のラベルとして使用され、Ｎ
    はＮ／２より小さい数が予め定められた時間内の第１の
    種類のラベルとして割当てられるような大きさに選択さ
    れていることを特徴とする請求項１記載の方法。
  4. 【請求項４】 各接続のセルに対して第１の種類のラベ
    ルが別々に割当てられることを特徴とする請求項３記載
    の方法。
  5. 【請求項５】 一つの入力装置を介して導かれたすべて
    の接続のセルに対して第１の種類のラベルが結合して割
    当てられることを特徴とする請求項３記載の方法。
  6. 【請求項６】 第２の種類のラベルがセルの属する接続
    を識別するために各セルに付加され、出力装置において
    最も旧いセルの代りに第２の種類のラベルが最も旧いセ
    ルの第２の種類のラベルに等しい他のセルが出力される
    ことを特徴とする請求項１記載の方法。
  7. 【請求項７】 バッファ装置の少なくとも一部分がシフ
    トレジスタの態様で動作され、それによって予め定めら
    れた最小の遅延を生成することを特徴とする請求項１記
    載の方法。
  8. 【請求項８】 予め定められた最小の遅延は、入力装置
    において前記予め定められた最小の遅延より離れている
    ２つのセルが互いに追い付くことができないか、或いは
    出力装置に到達する前に調度許容できるエラー確率での
    み互いに追付くことができるように選択されていること
    を特徴とする請求項１記載の方法。
  9. 【請求項９】 システムの出力におけるセルの正しいシ
    ーケンスを回復するための出力装置において、 出力されるセルをバッファするためのバッファ装置を具
    備し、 このバッファ装置中に含まれた任意のセルにアクセスを
    得ることのできるアクセス装置を具備し、 そのアクセス装置によって各セルのバッファ装置中の存
    在期間が決定可能であり、 比較装置が設けられてそれによりアクセス装置によって
    アクセスされた２つのセル毎にセルに含まれているラベ
    ルにより比較が行われてシステム中へのそれらの入力順
    序が決定されることを特徴とする出力装置。
  10. 【請求項１０】 交換装置が設けられて、それにより２
    つの比較されたセルの一方がバッファ装置中の他のもの
    に代って配置されることを特徴とする請求項９記載の方
    法。
JP41374890A 1989-12-23 1990-12-25 正確なセルシーケンスの回復方法およびその出力装置 Expired - Lifetime JP2898762B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3942977:6 1989-12-23
DE3942977A DE3942977A1 (de) 1989-12-23 1989-12-23 Verfahren zum wiederherstellen der richtigen zellfolge, insbesondere in einer atm-vermittlungsstelle, sowie ausgangseinheit hierfuer

Publications (2)

Publication Number Publication Date
JPH06209328A true JPH06209328A (ja) 1994-07-26
JP2898762B2 JP2898762B2 (ja) 1999-06-02

Family

ID=6396451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP41374890A Expired - Lifetime JP2898762B2 (ja) 1989-12-23 1990-12-25 正確なセルシーケンスの回復方法およびその出力装置

Country Status (9)

Country Link
US (1) US5173897A (ja)
EP (1) EP0435046B1 (ja)
JP (1) JP2898762B2 (ja)
KR (1) KR0163180B1 (ja)
AT (1) ATE136706T1 (ja)
AU (1) AU639961B2 (ja)
CA (1) CA2032774C (ja)
DE (2) DE3942977A1 (ja)
ES (1) ES2088944T3 (ja)

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68920748T2 (de) * 1989-08-09 1995-06-29 Alcatel Nv Sequentielle rückordnung für einen vermittlungsknoten.
CA2055396C (en) * 1990-11-14 1998-08-18 Hidetoshi Toyofuku Delay distortion suppressing system for asynchronous transfer mode (atm) communication system
US5260935A (en) * 1991-03-01 1993-11-09 Washington University Data packet resequencer for a high speed data switch
US5502726A (en) * 1992-01-31 1996-03-26 Nellcor Incorporated Serial layered medical network
GB2267200B (en) * 1992-05-19 1995-10-25 Dowty Communications Ltd Packet transmission system
US5325356A (en) * 1992-05-20 1994-06-28 Xerox Corporation Method for aggregating ports on an ATM switch for the purpose of trunk grouping
DE4217003A1 (de) * 1992-05-22 1993-11-25 Sel Alcatel Ag Verfahren und Schaltungsanordnung zum Wiederherstellen der richtigen Anzahl von Zellen einer gestörten ATM-Verbindung
JPH06132974A (ja) * 1992-10-20 1994-05-13 Toshiba Corp パケット・ディスアセンブル用バッファ
EP0602281B1 (fr) * 1992-11-30 2001-12-19 Alcatel Dispositif de reséquencement pour un noeud d'un système de commutation de cellules
US5689499A (en) * 1993-03-26 1997-11-18 Curtin University Of Technology Method and apparatus for managing the statistical multiplexing of data in digital communication networks
KR100293920B1 (ko) * 1993-06-12 2001-09-17 윤종용 비동기전송모드의사용자망접속인터페이스의트래픽제어장치및방법
SE515419C2 (sv) * 1993-06-15 2001-07-30 Ericsson Telefon Ab L M Förfarande och anordning för resekvensiering
DE69329059T2 (de) * 1993-06-29 2001-03-22 Alcatel, Paris Verfahren und Gerät für sequentielle Rückordnung
EP0639909A1 (en) * 1993-08-17 1995-02-22 ALCATEL BELL Naamloze Vennootschap Resequencing system
EP0645914A1 (en) * 1993-09-20 1995-03-29 ALCATEL BELL Naamloze Vennootschap Telecommunication network node
US5802287A (en) * 1993-10-20 1998-09-01 Lsi Logic Corporation Single chip universal protocol multi-function ATM network interface
US5708659A (en) * 1993-10-20 1998-01-13 Lsi Logic Corporation Method for hashing in a packet network switching system
US5446726A (en) * 1993-10-20 1995-08-29 Lsi Logic Corporation Error detection and correction apparatus for an asynchronous transfer mode (ATM) network device
JP2942875B2 (ja) * 1993-10-26 1999-08-30 ノーザン・テレコム・リミテッド ディジタル通信システム
DE4343588A1 (de) * 1993-12-21 1995-06-22 Sel Alcatel Ag Verfahren und Einrichtung zur zufälligen Auswahl einer von N gleichen Einheiten, sowie Koppelelement, Koppelnetz und Vermittlungsstelle damit
KR100258137B1 (ko) * 1993-12-30 2000-06-01 윤종용 비동기 전송 시스템에서의 가상경로 및 가상 채널 인식자의 개선된 할당방법 및 장치
US5835024A (en) * 1995-06-07 1998-11-10 International Business Machines Corporation Multi-stage interconnection network with selectable function switching apparatus
US5831980A (en) * 1996-09-13 1998-11-03 Lsi Logic Corporation Shared memory fabric architecture for very high speed ATM switches
US5959993A (en) * 1996-09-13 1999-09-28 Lsi Logic Corporation Scheduler design for ATM switches, and its implementation in a distributed shared memory architecture
JP2871650B2 (ja) 1997-04-17 1999-03-17 日本電気株式会社 データ伝送システム
US6944184B1 (en) * 1998-12-04 2005-09-13 Tekelec Methods and systems for providing database node access control functionality in a communications network routing node
US7050456B1 (en) 1998-12-04 2006-05-23 Tekelec Methods and systems for communicating signaling system 7 (SS7) user part messages among SS7 signaling points (SPs) and internet protocol (IP) nodes using signal transfer points (STPs)
FI104672B (fi) 1997-07-14 2000-04-14 Nokia Networks Oy Kytkinjärjestely
US7002988B1 (en) 1998-12-04 2006-02-21 Tekelec Methods and systems for communicating SS7 messages over packet-based network using transport adapter layer interface
EP1047282A1 (en) * 1999-04-16 2000-10-25 Alcatel Resequencing method
US6782056B1 (en) * 1999-08-03 2004-08-24 Sony Corporation DSS packet reordering function
US6983350B1 (en) 1999-08-31 2006-01-03 Intel Corporation SDRAM controller for parallel processor architecture
US6427196B1 (en) 1999-08-31 2002-07-30 Intel Corporation SRAM controller for parallel processor architecture including address and command queue and arbiter
US6668317B1 (en) 1999-08-31 2003-12-23 Intel Corporation Microengine for parallel processor architecture
US7191309B1 (en) 1999-09-01 2007-03-13 Intel Corporation Double shift instruction for micro engine used in multithreaded parallel processor architecture
EP1236097A4 (en) 1999-09-01 2006-08-02 Intel Corp BRANCH COMMAND TO THE PROCESSOR
WO2001016702A1 (en) 1999-09-01 2001-03-08 Intel Corporation Register set used in multithreaded parallel processor architecture
US6532509B1 (en) 1999-12-22 2003-03-11 Intel Corporation Arbitrating command requests in a parallel multi-threaded processing system
US6694380B1 (en) 1999-12-27 2004-02-17 Intel Corporation Mapping requests from a processing unit that uses memory-mapped input-output space
US6307789B1 (en) 1999-12-28 2001-10-23 Intel Corporation Scratchpad memory
US6631430B1 (en) 1999-12-28 2003-10-07 Intel Corporation Optimizations to receive packet status from fifo bus
US7620702B1 (en) 1999-12-28 2009-11-17 Intel Corporation Providing real-time control data for a network processor
US6625654B1 (en) 1999-12-28 2003-09-23 Intel Corporation Thread signaling in multi-threaded network processor
US6661794B1 (en) 1999-12-29 2003-12-09 Intel Corporation Method and apparatus for gigabit packet assignment for multithreaded packet processing
US6976095B1 (en) 1999-12-30 2005-12-13 Intel Corporation Port blocking technique for maintaining receive packet ordering for a multiple ethernet port switch
US6584522B1 (en) 1999-12-30 2003-06-24 Intel Corporation Communication between processors
US6952824B1 (en) 1999-12-30 2005-10-04 Intel Corporation Multi-threaded sequenced receive for fast network port stream of packets
US7480706B1 (en) 1999-12-30 2009-01-20 Intel Corporation Multi-threaded round-robin receive for fast network port
US6735173B1 (en) 2000-03-07 2004-05-11 Cisco Technology, Inc. Method and apparatus for accumulating and distributing data items within a packet switching system
US6788689B1 (en) 2000-03-07 2004-09-07 Cisco Technology, Inc. Route scheduling of packet streams to achieve bounded delay in a packet switching system
US6654342B1 (en) 2000-03-07 2003-11-25 Cisco Technology, Inc. Accumulating and distributing flow control information via update messages and piggybacked flow control information in other messages in a packet switching system
US6747972B1 (en) 2000-03-07 2004-06-08 Cisco Technology, Inc. Method and apparatus for reducing the required size of sequence numbers used in resequencing packets
US6907041B1 (en) 2000-03-07 2005-06-14 Cisco Technology, Inc. Communications interconnection network with distributed resequencing
US6674721B1 (en) 2000-03-07 2004-01-06 Cisco Technology, Inc. Method and apparatus for scheduling packets being sent from a component of a packet switching system
US6728211B1 (en) 2000-03-07 2004-04-27 Cisco Technology, Inc. Method and apparatus for delaying packets being sent from a component of a packet switching system
US6757284B1 (en) 2000-03-07 2004-06-29 Cisco Technology, Inc. Method and apparatus for pipeline sorting of ordered streams of data items
US6990063B1 (en) 2000-03-07 2006-01-24 Cisco Technology, Inc. Distributing fault indications and maintaining and using a data structure indicating faults to route traffic in a packet switching system
US7318091B2 (en) 2000-06-01 2008-01-08 Tekelec Methods and systems for providing converged network management functionality in a gateway routing node to communicate operating status information associated with a signaling system 7 (SS7) node to a data network node
US6816492B1 (en) 2000-07-31 2004-11-09 Cisco Technology, Inc. Resequencing packets at output ports without errors using packet timestamps and timestamp floors
US7681018B2 (en) 2000-08-31 2010-03-16 Intel Corporation Method and apparatus for providing large register address space while maximizing cycletime performance for a multi-threaded register file set
US20020053017A1 (en) * 2000-09-01 2002-05-02 Adiletta Matthew J. Register instructions for a multithreaded processor
US7106693B1 (en) 2000-11-02 2006-09-12 Cisco Technology, Inc. Method and apparatus for pacing the flow of information sent from a device
US7012889B1 (en) 2000-11-02 2006-03-14 Cisco Technology, Inc. Method and apparatus for controlling input rates within a packet switching system
EP1501258B1 (en) * 2000-11-09 2006-08-16 Accenture LLP Communications system for supporting interdependent data messages
AU2005201106B2 (en) * 2000-11-09 2005-10-13 Accenture Global Services Limited Communications system for supporting inter-dependent data messages
US7020871B2 (en) * 2000-12-21 2006-03-28 Intel Corporation Breakpoint method for parallel hardware threads in multithreaded processor
US6967926B1 (en) 2000-12-31 2005-11-22 Cisco Technology, Inc. Method and apparatus for using barrier phases to limit packet disorder in a packet switching system
US6934760B1 (en) 2001-02-04 2005-08-23 Cisco Technology, Inc. Method and apparatus for resequencing of packets into an original ordering using multiple resequencing components
US6832261B1 (en) 2001-02-04 2004-12-14 Cisco Technology, Inc. Method and apparatus for distributed resequencing and reassembly of subdivided packets
US7092393B1 (en) 2001-02-04 2006-08-15 Cisco Technology, Inc. Method and apparatus for distributed reassembly of subdivided packets using multiple reassembly components
US7027397B1 (en) 2001-02-15 2006-04-11 Cisco Technology, Inc. Method and apparatus for accumulating and distributing traffic and flow control information in a packet switching system
US7269139B1 (en) 2001-06-27 2007-09-11 Cisco Technology, Inc. Method and apparatus for an adaptive rate control mechanism reactive to flow control messages in a packet switching system
US7016305B1 (en) 2001-06-27 2006-03-21 Cisco Technology, Inc Method and apparatus for distributing information within a packet switching system
US6868476B2 (en) 2001-08-27 2005-03-15 Intel Corporation Software controlled content addressable memory in a general purpose execution datapath
US7225281B2 (en) 2001-08-27 2007-05-29 Intel Corporation Multiprocessor infrastructure for providing flexible bandwidth allocation via multiple instantiations of separate data buses, control buses and support mechanisms
US7216204B2 (en) * 2001-08-27 2007-05-08 Intel Corporation Mechanism for providing early coherency detection to enable high performance memory updates in a latency sensitive multithreaded environment
US7487505B2 (en) 2001-08-27 2009-02-03 Intel Corporation Multithreaded microprocessor with register allocation based on number of active threads
US7126952B2 (en) 2001-09-28 2006-10-24 Intel Corporation Multiprotocol decapsulation/encapsulation control structure and packet protocol conversion method
US7158964B2 (en) * 2001-12-12 2007-01-02 Intel Corporation Queue management
US7107413B2 (en) * 2001-12-17 2006-09-12 Intel Corporation Write queue descriptor count instruction for high speed queuing
US7269179B2 (en) * 2001-12-18 2007-09-11 Intel Corporation Control mechanisms for enqueue and dequeue operations in a pipelined network processor
US7895239B2 (en) 2002-01-04 2011-02-22 Intel Corporation Queue arrays in network devices
US7181573B2 (en) * 2002-01-07 2007-02-20 Intel Corporation Queue array caching in network devices
US7613200B1 (en) 2002-01-15 2009-11-03 Cisco Technology, Inc. Method and apparatus using a random indication to map items to paths and to recirculate or delay the sending of a particular item when a destination over its mapped path is unreachable
US6934951B2 (en) 2002-01-17 2005-08-23 Intel Corporation Parallel processor with functional pipeline providing programming engines by supporting multiple contexts and critical section
US7181594B2 (en) * 2002-01-25 2007-02-20 Intel Corporation Context pipelines
US7610451B2 (en) 2002-01-25 2009-10-27 Intel Corporation Data transfer mechanism using unidirectional pull bus and push bus
US7149226B2 (en) * 2002-02-01 2006-12-12 Intel Corporation Processing data packets
US7437724B2 (en) * 2002-04-03 2008-10-14 Intel Corporation Registers for data transfers
US7075940B1 (en) 2002-05-06 2006-07-11 Cisco Technology, Inc. Method and apparatus for generating and using dynamic mappings between sets of entities such as between output queues and ports in a communications system
US7471688B2 (en) 2002-06-18 2008-12-30 Intel Corporation Scheduling system for transmission of cells to ATM virtual circuits and DSL ports
US7337275B2 (en) 2002-08-13 2008-02-26 Intel Corporation Free list and ring data structure management
US7404015B2 (en) * 2002-08-24 2008-07-22 Cisco Technology, Inc. Methods and apparatus for processing packets including accessing one or more resources shared among processing engines
US7304999B2 (en) * 2002-08-24 2007-12-04 Cisco Technology Inc. Methods and apparatus for processing packets including distributing packets across multiple packet processing engines and gathering the processed packets from the processing engines
US7352769B2 (en) 2002-09-12 2008-04-01 Intel Corporation Multiple calendar schedule reservation structure and method
US7051259B1 (en) 2002-10-08 2006-05-23 Cisco Technology, Inc. Methods and apparatus for communicating time and latency sensitive information
US7433307B2 (en) 2002-11-05 2008-10-07 Intel Corporation Flow control in a network environment
US7313093B1 (en) 2002-11-26 2007-12-25 Cisco Technology, Inc. Methods and apparatus for selectively discarding packets during overload conditions
US6941438B2 (en) * 2003-01-10 2005-09-06 Intel Corporation Memory interleaving
US7443836B2 (en) 2003-06-16 2008-10-28 Intel Corporation Processing a data packet
KR100601043B1 (ko) * 2003-11-13 2006-07-14 한국전자통신연구원 패킷을 스케줄링하는 라우터 및 그 방법
US7213099B2 (en) 2003-12-30 2007-05-01 Intel Corporation Method and apparatus utilizing non-uniformly distributed DRAM configurations and to detect in-range memory address matches
US7532647B2 (en) 2004-07-14 2009-05-12 Tekelec Methods and systems for auto-correlating message transfer part (MTP) priority and internet protocol (IP) type of service in converged networks
US7551617B2 (en) 2005-02-08 2009-06-23 Cisco Technology, Inc. Multi-threaded packet processing architecture with global packet memory, packet recirculation, and coprocessor
US7623539B2 (en) * 2005-03-31 2009-11-24 Agere Systems Inc. Apparatus and method for processing cells in an ATM adaptation layer device in a communications system that exhibits cell delay variation
US7739426B1 (en) 2005-10-31 2010-06-15 Cisco Technology, Inc. Descriptor transfer logic

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55140347A (en) * 1979-04-20 1980-11-01 Oki Electric Ind Co Ltd Information sequence security system
JPS5619259A (en) * 1979-07-25 1981-02-23 Hitachi Ltd Multiplex data collecting/distributing device
JPS6370643A (ja) * 1986-09-12 1988-03-30 Nippon Telegr & Teleph Corp <Ntt> パケツト通信方式
JPS63136859A (ja) * 1986-11-28 1988-06-09 Fujitsu Ltd パケツト交換機
JPS63305641A (ja) * 1987-06-08 1988-12-13 Nippon Telegr & Teleph Corp <Ntt> パケット通信方式

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4317196A (en) * 1978-06-02 1982-02-23 Texas Instruments Incorporated Transparent intelligent network for data and voice
EP0214352B1 (en) * 1985-08-13 1990-10-24 International Business Machines Corporation Adaptive packet/circuit switched transportation method and system
EP0215526B1 (en) * 1985-09-19 1991-05-08 BELL TELEPHONE MANUFACTURING COMPANY Naamloze Vennootschap Data communication system
US4894823A (en) * 1986-02-28 1990-01-16 American Telephone And Telegraph Company Time stamping for packet system nodes
JPH01192298A (ja) * 1988-01-28 1989-08-02 Nec Corp 音声パケット受信方式
JP2659421B2 (ja) * 1988-02-17 1997-09-30 日本電信電話株式会社 自己ルーチング通話路
CA1331801C (en) * 1988-03-17 1994-08-30 Yasuro Shobatake Packet switching device
JP2667868B2 (ja) * 1988-04-06 1997-10-27 株式会社日立製作所 セル・スイッチング・システム
JP2753254B2 (ja) * 1988-04-06 1998-05-18 株式会社日立製作所 パケツト交換システム
DE68929523T2 (de) * 1988-07-22 2005-12-15 Hitachi, Ltd. ATM-Vermittlungssystem
IT1224493B (it) * 1988-10-17 1990-10-04 Cselt Centro Studi Lab Telecom Interfaccia di controllo e commutazione di etichetta per commutazione veloce di pacchetto asincrona
US4899335A (en) * 1988-12-21 1990-02-06 American Telephone And Telegraph Company, At&T Bell Laboratories Self routing packet switching network architecture
US4937817A (en) * 1988-12-29 1990-06-26 American Telephone And Telegraph Company Packet selection for packet distribution arrangements
EP1192298A4 (en) * 1999-04-13 2006-08-23 Semitool Inc APPENDIX FOR THE ELECTROCHEMICAL TREATMENT OF A WORKPIECE

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55140347A (en) * 1979-04-20 1980-11-01 Oki Electric Ind Co Ltd Information sequence security system
JPS5619259A (en) * 1979-07-25 1981-02-23 Hitachi Ltd Multiplex data collecting/distributing device
JPS6370643A (ja) * 1986-09-12 1988-03-30 Nippon Telegr & Teleph Corp <Ntt> パケツト通信方式
JPS63136859A (ja) * 1986-11-28 1988-06-09 Fujitsu Ltd パケツト交換機
JPS63305641A (ja) * 1987-06-08 1988-12-13 Nippon Telegr & Teleph Corp <Ntt> パケット通信方式

Also Published As

Publication number Publication date
US5173897A (en) 1992-12-22
EP0435046A3 (en) 1992-04-29
DE59010278D1 (de) 1996-05-15
DE3942977A1 (de) 1991-06-27
CA2032774C (en) 1994-02-01
KR0163180B1 (ko) 1998-12-01
ES2088944T3 (es) 1996-10-01
AU6786890A (en) 1991-06-27
EP0435046A2 (de) 1991-07-03
ATE136706T1 (de) 1996-04-15
EP0435046B1 (de) 1996-04-10
JP2898762B2 (ja) 1999-06-02
CA2032774A1 (en) 1991-06-24
KR910013798A (ko) 1991-08-08
AU639961B2 (en) 1993-08-12

Similar Documents

Publication Publication Date Title
JPH06209328A (ja) 正確なセルシーケンスの回復方法およびその出力装置
US5202885A (en) Atm exchange with copying capability
US5214639A (en) Communication switching element and method for transmitting variable length cells
CA1292541C (en) Hybrid time multiplex switching system with optimized buffer memory
EP0680173B1 (en) Multicasting apparatus
US5572522A (en) Asynchronous transfer mode switch with multicasting ability
KR100334922B1 (ko) 효율적인출력요구패킷스위치와방법
US20020116535A1 (en) Method and apparatus for managing the flow of data within a switching device
US5319360A (en) ATM exchange which resequencies the cells using their sequence numbers
EP1045558B1 (en) Very wide memory TDM switching system
CA1274304A (en) Crosspoint circuitry for data packet space division switches
EP0471344A1 (en) Traffic shaping method and circuit
JPH022767A (ja) パケット交換装置
JPH0851439A (ja) パケット処理装置
JPH0728314B2 (ja) ハイブリッドパケット交換方法および装置
JPH04233354A (ja) リング通信システム及びリング伝送媒体へのアクセスを制御する方法
US6163541A (en) Method for selecting virtual channels based on address priority in an asynchronous transfer mode device
AU668224B2 (en) Resequencing unit in cell switching system
AU669747B2 (en) A re-sequencing unit
US4922485A (en) System for changing priority of packets of data
KR100209458B1 (ko) 복수개의 동일한 유닛을 관리하는 방법과 회로장치 및 스위치소자
JP3942237B2 (ja) 転送レートコントローラおよび動作方法
JP3500511B2 (ja) 空間分割交換マトリクスの入力へ接続するための入力待ち行列システム
EP0614585B1 (en) Method and unit for the reconstruction of the correct sequence of atm cells
EP0557910A2 (en) Cell exchanging apparatus