JP2659421B2 - 自己ルーチング通話路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、自己ルーチング通話路、詳しくは、コンピ
ュータのプロセッサ間の通信に用いられるインタコネク
ション・ネットワーク、あるいは、高速パケット交換に
用いられる通話路等に好適なハードウェアによる分散制
御を行なう自己ルーチング通話路に関するものである。

〔従来の技術〕

第13図は、代表的な自己ルーチング通話路として周知
の従来のスイッチ回路の一例（入回線16×出回線16）を
示す説明図である（例えば、［参考文献１］C.Wu and
T.Feng,“Routing techniques for a class of multist
age interconnction networks",1978 Int'1 Conf.Paral
lel Processing,pp197−205参照）。

同図において、130−０〜130−15は入回線、131−０
〜131−15は出回線、100−０〜100−15は接続情報付与
回路、101−０〜101−15は接続情報除去回路、111−０
〜114−７は転送すべき通信情報に付与されている接続
先アドレスからその出力すべきリンクを決定する回路
（以後、スイッチエレメントという）である。

ここで、スイッチエレメント11k−０〜11k−７（但し
ｋ＝１〜４）は通話路段ｋを形成する。121−０〜125−
15は入接続情報除去回路やスイッチエレメント間を接続
するリンクで、通話路段ｋへ入力されるリンクを上から
順に12k−０〜12k−15とした。ある通話路段から次の通
話路段へのリンクは任意の接続情報付与回路から任意の
接続情報除去回路へ接続できる様に配線されてある。

接続情報付与回路から接続情報除去回路への経路選択
は通信情報に付与された接続先アドレスにより決定され
る。接続情報付与回路は入回線から入力される通信情報
に接続先アドレスを付与し、接続情報除去回路はその接
続先アドレスを除去する。

接続先である接続情報除去回路101−ｐのアドレスは
２進表示 （d₃,d₂,d₁,d₀）で与えられ、 ここで、 ｐ＝d₃・2³＋d₂・2²＋d₁・2¹＋d₀・2⁰ と与えられる。通話路段ｋのスイッチエレメントは、こ
のビット列のうちビットd_4-kが０ならば上側の出力リン
クに、１ならば下側の出力リンクに通信情報を転送する
ように約束として定められている。全通話路段通過後、
通信情報は指定された接続情報除去回路に到達する。

〔発明が解決しようとする課題〕

上述した如き従来の自己ルーチング通話路は、ルーチ
ング経路が一意に決まるため制御が容易であるが、スイ
ッチ回路網内部での通信情報同志のリンク競合が起こっ
て廃棄されたり、バッファリングされたりするため、規
模が大きくなるほど出力トランク側に到達できる確率が
低くなる。そのためにスイッチ回路網のスループット
（出回線使用率）が極めて低くなる欠点がある。

これは、他のリンクの配線アルゴリズムが異なるだけ
のスイッチ回路網についても同様である。また、各通信
情報が同一出力トランクに向かわなければ内部でリンク
競合を起こさないスイッチ回路網もあるが（例えば、
［参考文献２］J.Y.Hui and E.Arthurs,“A broadband
packet switch for integrated transport,“IEEE J.Se
lect.Areas Commun.,vol SAC−5,pp1264−1273,Oct.198
7.参照）、競合を起こさなくする前位の回路の段数が非
常に大きくなる。

本発明の目的は、従来技術の欠点を解決し、競合を起
こさなくするための前位回路を必要とせず、しかもスイ
ッチ回路網のスループット（出回線使用率）を極めて高
くすることのできる自己ルーチング通話路を提供するこ
とにある。

〔課題を解決するための手段〕

上記目的達成のため、本発明では、Ｎ（＝2ⁿ、但しｎ
は整数）本の入回線とＮ本の出回線を収容し、その間に
複数の通話路段とそれらを接続するリンクを配し、特定
の入回線から通話路段を介して特定の出回線へ至る通信
情報の転送を、該通信情報に付与した接続情報を用いて
行う自己ルーチング通話路において、 前記接続情報を、接続先アドレスを表わす複数ビット
から成るアドレス情報と、転送途中の各通話路段におい
て出力方途を決定するのに前記アドレス情報を構成する
複数ビットの中のどのビット位置の値を見て決定すべき
かを各通話路段において指示する情報である判断回数情
報と、により構成すると共に、 前記判断回数情報は、転送されるべき通信情報と共に
通話路段を経ることによって初期値から値が増加又は減
少されてゆく情報であるところ、 前記入回線と最初の通話路段の間にあって、前記接続
情報として、アドレス情報と判断回数情報の初期値から
なる情報を、転送すべき通信情報に付与する入回線対応
に設けた接続情報付与回路と、 接続情報に含まれる判断回数情報により指示されるビ
ット位置を、アドレス情報を構成する前記複数ビットの
中から選んで見て、その値によって出力方途としての出
側リンクを決定し、判断回数情報の値の増加又は減少を
次段への出力に先立って行うスイッチエレメントをそれ
ぞれ含む前記通話路段の各々と、 最後の通話路段と前記出回線との間にあって、転送さ
れてきた通信情報からそれに付与されていた接続情報を
除去する出回線対応に設けた接続情報除去回路とを、具
備し、 前記各通話路段を構成するスイッチエレメントは、各
回線位置に対応した１あるいは複数の入力端子及び出力
端子を、第１の入力端子及び第１の出力端子として持
ち、 各通話路段間は、任意の通話路段ｋ（但しｋ≧１）の
回線位置ｐ（但し０≦ｐ≦Ｎ−１）に対応した第１の出
力端子を、通話路段（ｋ＋１）の回線位置ｑ（０≦ｑ≦
Ｎ−１）に対応した第１の入力端子に、整数ｐを整数ｑ
に１対１に置換する置換アルゴリズムに従って、第１の
リンクを介して接続すると共に、 入回線の入力端子側から数えてａ段目（但し１≦ａ≦
n,n＝log₂N）の通話路段においては、該通話路段のスイ
ッチエレメントは、回線位置に対応した、前記第１の出
力端子とは別の出力端子を、前記第１の出力端子とは別
に、第２の出力端子として持ち、 （ａ＋１）段目及びそれ以降の通話路段のスイッチエ
レメントは、回線位置に対応した、前記第１の入力端子
及び第１の出力端子とは別の入力端子及び出力端子を、
前記第１の入力端子及び第１の出力端子とは別に、第２
の入力端子及び第２の出力端子として持ち、 前記ａ段目及びそれ以降の通話路段における通話路段
間は、通話路段ｋ（但しｋ≧ａ）の回線位置ｐ（０≦ｐ
≦Ｎ−１）に対応した第２の出力端子を、通話路段（ｋ
＋１）の同じ回線位置ｐに対応した第２の入力端子に、
第２のリンクを介して接続することとした。

〔作用〕

本発明では、通信情報の経路選択のために接続先アド
レスの他に判断回数情報を加えることで、通信情報のリ
ンク競合がある場合、判断回数情報をリセットして次の
通話路段から再度ルーチングを開始し、また、ルーチン
グ処理の完了した通信情報はその位置を確保して出力さ
れるため、段数を大きくとればとるほど高スループット
な特性が得られる。

〔実施例〕

第１図は本発明の第一の実施例（入回線16×出回線1
6）を示す説明図である。

第１図で、230−０〜230−15は入回線、231−０〜231
−15は出回線、200−０〜200−15は接続情報付与回路、
201−０〜201−15は接続情報除去回路、211−０〜217−
７は通信情報に付与されている接続情報より出力するリ
ンクを決定する回路（以後、スイッチエレメントとい
う）である。ここで、スイッチエレメント21k−０〜20k
−15は通話路段ｋ（但しｋ＝１〜７）を形成する。

221−０−０〜228−15−１は接続情報付与・除去回路
やスイッチエレメント間を接続するリンクで、通話路段
ｋへ入力される実線のリンク（以後置換リンクと呼ぶ）
に上から順に22k−０−０〜22k−15−０の記号を付し、
点線で示されるリンク（以後等価リンクと呼ぶ）に上か
ら順に22k−０−１〜22k−15−１の記号を付した。

以後、各スイッチエレメントの入出力端子の位置は上
から０、１、…、15と数え、２進数４ビット（p₃,p₂,
p₁,p₀）で位置を表わすものとし、置換リンクに接続し
ている端子の位置を端子（p₃,p₂,p₁,p₀）^０で表わし、
等価リンクに接続している端子の位置を端子（p₃,p₂,
p₁,p₀）^１で表わす。

まず、スイッチエレメント間のリンク配線の態様につ
いてのべる。

位置（p₃,p₂,p₁,p₀）の接続情報付与回路は、通話路
段１の同じ位置の入力端子（p₃,p₂,p₁,p₀）^０に接続さ
れる。通話路段１の出力端子（p₃,p₂,p₁,p₀）^０は、通
話路段２の入力端子（p₀,p₂,p₁,p₃）^０（つまり通話路
段１の出力端子位置を表わす４ビットp₃,p₂,p₁,p₀のビ
ット位置をp₀,p₂,p₁,p₃の如く置き換えることによって
表された端子位置）に接続される。同様に、通話路段２
の出力端子（p₃,p₂,p₁,p₀）^０は通話路段３の入力端子
（p₃,p₀,p₁,p₂）^０に接続され、通話路段３の出力端子
（p₃,p₂,p₁,p₀）^０は通話路段４の入力端子（p₃,p₂,p₀,
p₁）^０に接続され、通話路段４の出力端子（p₃,p₂,p₁,p
₀）^０は通話路段５の入力端子（p₀,p₂,p₁,p₃）^０に接続
され、以下同様に接続される。通話路段ｋ（ｋ≧ｓ）の
出力端子（p₃,p₂,p₁,p₀）^１は通話路段（ｋ＋１）の入
力端子（p₃,p₂,p₁,p₀）^１に接続される。最終通話路段
７の出力端子（p₃,p₂,p₁,p₀）^１には、同じ位置（p₃,
p₂,p₁,p₀）の接続情報除去回路に接続される。

第１図は入回線16×出回線16の例であったが、一般的
には、位置（p_n-1,p_n-2,…,p₀）の接続情報付与回路は
通話路段１の入力端子（p_n-1,p_n-2,…,p₀）^０に接続さ
れ、通話路段｛ｉ（ｎ−１）＋ｊ｝（ｉ＝0,1,2,…,1≦
ｊ≦ｎ−１）の出力端子（p_n-1,p_n-2,…,p₀）^０は通話
路段｛ｉ（ｎ−１）＋ｊ＋１｝の入力端子（p_n-1,…,p
_n-j+1,p₀,p_n-j-1,…,p_n-j）^０に接続され、通話路段ｋ
（ｋ≧ｎ）の出力端子（p_n-1,p_n-2,…,p₀）^１は通話路
段（ｋ＋１）の入力端子（p_n-1,p_n-2,…,p₀）^１に接続
され、最終通話路段の出力端子（p_n-1,p_n-2,…,p₀）^１
は位置（p_n-1,p_n-2,…,p₀）の接続情報除去回路に接続
される。

以下、スイッチ回路網の動作を説明する。

接続情報付与回路から接続情報除去回路への経路選択
は通信情報に付与された接続先情報（接続先アドレス）
と判断回数情報（残り判断回数）により決定される。接
続情報付与回路は入回線から入力される通信情報に接続
先アドレス及び残り判断回数の初期値（４）を付与し、
接続情報除去回路はそれらの情報を除去する。

ここで判断回数情報の初期値はｎをとる。入回線数を
Ｎとすると、Ｎ＝2ⁿで表わされ、ｎは整数である。第１
図の実施例では、Ｎ＝16＝2⁴であるので、ｎ＝４が判断
回数情報の初期値となる。この判断回数情報は、転送さ
れるべき通信情報と共に通話路段を経ることによって初
期値４から減じられていく。

接続先の接続情報除去回路201−ｐのアドレスは２進
表示で（d₃,d₂,d₁,d₀）、ここで、ｐ＝d₃・2³＋d₂・2²
＋d₁・2¹＋d₀・2⁰と与えられる。通話路段｛１（ｎ−
１）＋ｊ｝（ｉ＝0,1,2,…,1≦ｊ≦ｎ−１）のスイッチ
エレメントは、通信情報に付与された判断回数情報（残
り判断回数）が２以上であれば上記接続先アドレスのビ
ットd_4-jをみて、その値が０ならば上側の出力置換リン
クに、１ならば下側の出力置換リンクに出力しようとす
る。残り判断回数が１であれば接続先アドレスのビット
位置d₀をみてそれが０ならば上側の出力等価リンクに、
１ならば下側の出力等価リンクに出力しようとする。

両入力端子から入力される通信情報がリンク競合を起
こさないならば通信情報に付与されている判断回数情報
（残り判断回数）を１減少して次段に出力し、その結果
残り判断回数が０ならば当該通話路段において出力等価
リンクに出力し、判断回数が０より大きければ出力置換
リンクに出力する。リンク競合を起こしたら、勝ったも
の（勝ち負けの判定については後述）に対しては上記と
同じ制御を行い、負けたものに対しては残り判断回数を
初期値（４）にリセットし、希望とは反対の出力置換リ
ンクに出力する。通話路段４以降では、通信情報は指定
された接続情報除去回路の位置に到達しており、等価リ
ンク（すでに述べたように、破線で示した水平方向に直
線状のリンク）を通って接続情報除去回路に到達する。

以下、具体的な例をもって詳しく説明する。

例として、接続情報付与回路200−０から、接続情報
除去回路201−９に接続する場合を考える。

第1A図はそのときの接続経路を図示した説明図であ
り、第1B図は、そのときの各通話路段における接続情報
の変化を示した説明図であるので、以下、これらの図を
参照してルーチング動作を説明する。

接続情報付与回路200−０は、第1B図（ａ）に見られ
るように、接続先である接続情報除去回路201−９のア
ドレス（９の２進数表現は1001）として接続先アドレス
（1001）、残り判断回数（初期値ｎ＝４）、総判断回数
（ｎ＝４）を転送すべき情報に付与して、スイッチ回路
網に入力する。ただし総判断回数は残り判断回数をリセ
ットするために付与したもので通信情報に付与しなくと
もスイッチエレメントにもつ等、他の方法も考えられる
ので、付与することが絶対の条件ではない。

ここで、残り判断回数は処理しやすいように１の個数
でその数を表わしている（当然、その数を２進表示とし
て減算する等の方法も考えられる）。接続情報付与回路
200−０からリンク221−０−０を通してスイッチエレメ
ント211−０に入力された通信情報は、残り判断回数が
４であり通話路段の番号が（ｊ＝）１であるので判断ビ
ットはd_n-j＝d_4-1＝d₃＝１である。１は下側の置換リン
クに出力することを意味するからリンク競合がなければ
スイッチエレメント211−０は第1B図（ｂ）の様に残り
判断回数を１減らし、その結果残り判断回数が３である
のでリンク222−８−０でスイッチエレメント212−４に
通信情報を送る。

第1B図では、接続先アドレスにおける判断ビットを取
り出しやすくするためd₀を除いてビット列を先頭側に１
ビットずつ巡回シフトさせた。スイッチエレメント212
−４では残り判断回数が３であり、通話路段の番号が
（ｊ＝）２であるので判断ビットはd_4-2＝d₂＝０であ
る。０は上側の置換リンクに出力することを意味するか
らリンク競合がなければスイッチエレメント212−４は
第1B図（ｃ）のように残り判断回数を１減らし、その結
果残り判断回数が２となり、これをリンク223−８−０
でスイッチエレメント213−４に通信情報と共に送る。
スイッチエレメント213−４では、残り判断回数が２で
あり、通話路段の番号が３であるので判断ビットはd_4-3
＝d₁＝０である。０は上側の置換リンクに出力すること
を意味するからリンク競合がなければスイッチエレメン
ト213−４は第1B図（ｄ）のように残り判断回数を１減
らし、その結果残り判断回数が１となり、リンク224−
８−０でスイッチエレメント214−４に通信情報と共に
送られる。スイッチエレメント214−４では残り判断回
数が１であるので判断ビットはd₀＝１である。１は下側
の等価リンクに出力することを意味するからリンク競合
がなければスイッチエレメント214−４は第1B図（ｅ）
のように残り判断回数を１減らし、その結果残り判断回
数が０になり、リンク225−９−１でスイッチエレメン
ト215−４に通信情報と共に送られる。それ以降、等価
リンク226−９−１、227−９−１、228−９−１を通っ
て接続情報除去回路201−９に到る。

また、例としてスイッチエレメント212−４でリンク
競合が起こり負けた場合を考える。スイッチエレメント
212−４では、第1B図（ｆ）のように残り判断回数を初
期値（４）にリセットし希望とは反対（d₂＝０であっ
た）の置換リンク223−12−０でスイッチエレメント213
−６に送る。スイッチエレメント213−６では残り判断
回数が４であり、通話路段の番号が３であるので判断ビ
ットはd_4-3＝d₁＝０である。０は上側の置換リンクに出
力することを意味するからリンク競合がなければスイッ
チエレメント213−６は第1B図（ｇ）のように残り判断
回数を１減らし、その結果残り判断回数が３となり、リ
ンク224−12−０でスイッチエレメント214−６に通信情
報と共に送られる。スイッチエレメント214−６では残
り判断回数が３であり、通話路段の番号が４〔ｉ（ｎ−
１）＋ｊ＝１・３＋１〕、判断ビットはd_4-1＝d₃＝１で
ある。１は下側の置換リンクに出力することを意味する
からリンク競合がなければスイッチエレメントは第1B図
（ｈ）のように残り判断回数を１回減らし、その結果残
り判断回数が２となり、リンク225−13−０でスイッチ
エレメント215−６に通信情報と共に送られる。スイッ
チエレメント215−６では残り判断回数が２であり、通
話路段の番号が５（＝１・３＋２）、判断ビットはd_4-2
＝d₂＝０である。０は上側に置換リンクに出力すること
を意味するからリンク競合がなければスイッチエレメン
トは第1B図（ｉ）のように残り判断回数を１減らし、そ
の結果残り判断回数が１となり、リンク226−９−０で
スイッチエレメント216−４に通信情報と共に送られ
る。スイッチエレメント216−４では残り判断回数が１
であるので判断ビットはd₀＝１である。１は下側の等価
リンクに出力することを意味するからリンク競合がなけ
ればスイッチエレメント216−４は第1B図（ｊ）のよう
に残り判断回数を１減らし、その結果残り判断回数が０
となり、リンク227−９−１でスイッチエレメント217−
４に通信情報と共に送られる。以降、リンク228−９−
１を通って接続情報除去回路201−９に到る。

通話路段ｎ以降（第１図ではｎ＝４）のスイッチエレ
メントは第２図に於てその構成を詳しく示している。該
スイッチエレメントは、第２図に見られるように、入力
制御回路（IC0とIC1）、出力制御回路（OC0とOC1）、中
央制御回路（CC）及び競合制御回路（TC0とTC1）から構
成される。

第３図は、第２図における各回路の制御手順を示した
流れ図である。

第３図（イ）は、入力制御回路ICx（入力制御回路はI
C0とIC1の如く複数あるので一般的にICxとして表わす）
の制御手順を示した流れ図、第３図（ロ）は中央制御回
路CCの制御手段Ｉを示した流れ図、第３図（ハ）は中央
制御回路CCの制御手順IIを示した流れ図、第３図（ニ）
は出力制御回路OCxの制御手順を示した流れ図、であ
る。

第２図、第３図（イ）を参照する。入力制御回路IC0
は、置換リンク22k−ｌ−０（ｋ＝ｉ（ｎ−１）＋j,l＝
０〜15）を介して通信情報とそれに付与された接続情報
を受領する。そして残り判断回数rxが１か否か調べ、１
であれば、それによって接続先アドレスにおける判断ビ
ットcxはビット位置d₀であると決定し、残り判断回数rx
が１でなければ、それによって判断ビットcxはビット位
置d_n-jであると決定して、その結果を中央制御回路CCに
送る。そこで次に「中央制御回路CCにおける判断」ステ
ップに移行する。

第３図（ロ）は「中央制御回路CCにおける判断」ステ
ップの詳細を示している。即ち中央制御回路CCは、入力
制御回路IC0からそこで決定した判断ビットc₀及び残り
判断回数r₀を受領し、かつ入力制御回路IC1からもそこ
で決定した判断ビットc₁及び残り判断回数r₁を受領す
る。残り判断回数も中央制御回路CCに送るようにしたの
は、入力制御回路IC0に入力された通信情報と入力制御
回路IC1に入力された通信情報とが出力リンクの競合を
起こしたとき、その勝ち負けを、残り判断回数の大小に
よって決めることとしたからである（本例では、残り判
断回数の小さい方を勝ちとする）。

そこで先ず中央制御回路CCでは、判断ビットc₀とc₁を
比較して両者の値が等しければ、これは出力リンクの競
合が起きたことを意味するから、次に残り判断回数r₀と
r₁の比較に移行する。その結果、判断回数r₀がr₁より小
さければ入力制御回路IC0を勝ち（OK）とし、入力制御
回路IC1を負け（NG）として入力制御回路IC0とIC1にそ
れぞれ通知する。残り判断回数r₀とr₁の比較の結果、r₀
がr₁より小さくなければ、入力制御回路IC1を勝ち（O
K）とし、入力制御回路IC0を負け（NG）として入力制御
回路IC0とIC1にそれぞれ通知する。

判断ビットc₀とc₁を比較した結果、両者の値が等しく
なければ、リンク競合は起きないわけであるから入力制
御回路IC0とIC1の両方ともOKとして両入力制御回路にそ
の旨を通知する。これで第３図（ロ）の制御手順は終了
する。

次に再び第３図（イ）の制御手順に戻り、入力制御回
路ICxでは、OKを貰った場合には、判断回数rxから１を
引き、残りの数を改めて判断回数rxとして、判断ビット
cxによって指定された出力制御回路OCxへ出力する。NG
を貰った場合には、判断回数rxをｎ（初期値）に戻した
後、指定されたのとは反対の出力制御回路OCxへ送る。
これで第３図（イ）の制御手順は終了する。

第２図、第３図（ニ）を参照する。入力制御回路ICx
から通信情報に付与された接続情報を受領した出力制御
回路OCxは、残り判断回数rxが０か否か調べ、０であれ
ばそのまま出回線の位置に転送する等価リンク（破線の
リンク）に出力するため、競合制御回路TCxに送る。０
でなければ、置換リンクを介して次の通話路段へ送り、
ルーチングを継続する。競合制御回路TCxでは、等価リ
ンク22k−ｌ−１（又は22k−（ｌ＋１）−１）から入力
された通信情報と出力制御回路OCxから入力された通信
情報が競合を起こす場合にその制御を行うものである。

第３図（ハ）に示す中央制御回路CCの制御手順IIは、
第３図（イ）における「中央制御回路CCにおける判断」
ステップの他の例を示している。

この場合は、中央制御回路CCで、判断ビットc₀とc₁を
比較して両者の値が等しければ、出力リンクの競合（具
体的に述べれば出力制御回路OCxの競合）が起きるわけ
であるが、更に残り判断回数を調べ、残り判断回数が１
であれば、それは出力制御回路OCxから競合制御回路TCx
を介して等価リンクに向かう通信情報であり、残り判断
回数が２又はそれ以上であれば、それは出力制御回路OC
xから置換リンクに向かう通信情報であるので、そうい
うことなら同じ出力制御回路OCxに送ってもリンク競合
は起きないので両方の入力制御回路IC0とIC1にOKを出す
ようにしたもので、そのために残り判断回数を詳しく調
べるステップが付加されている。

第３図（ロ）の中央制御回路CCの制御手順Ｉで、残り
判断回数r₀とr₁が等しい場合には、入力制御回路IC0とI
C1のどちらかを予め指定しておいてその指定しておいた
方にOKを出すようにしても良く、或いはそのときランダ
ムに決めるようにしても良い。第３図（ロ）の中央制御
回路CCの制御手順IIにおいても全く同様である。

また競合制御回路TCxにおける競合に対しては、各競
合制御回路TCxにバッファを設けることも考えられる。

第４図は本発明の他の実施例（第１図に示した実施例
を拡張した実施例）を示す説明図である。

第４図の実施例では、リンク配線アルゴリズムは、１
≦ｋ≦ｎ−１を満たす通話路段ｋの出力端子（p_n-1,p
_n-2,…,p₁,p₀）^１も通話路段（ｋ＋１）の同じ位置の入
力端子（p_n-1,p_n-2,…,p₁,p₀）^１に接続して等価リンク
を張るというアルゴリズムである。

この時、スイッチ回路網に通信情報と共に入力される
接続情報の中の残り判断回数を以下のように設定してル
ーチングを開始する。すなわち入回線位置を〔s_n-1,…,
s₁,s₀〕、指定された出回線位置を〔d_n-1,…,d₁,d₀〕と
すれば、ある範囲の値ｍ（１≦ｍ≦ｎ−１）に対し
〔s_m,…,s₁〕＝〔d_m,…,d₁〕ならば、スイッチ回路網へ
の入力前に残り判断回数を（ｎ−ｍ）とする。

これによってルーチングが完成することは、既に述べ
た実施例の場合と同様明らかである。これによってルー
チングが完成する理由を付言すれば以下の通りである。
通話路段１からは、ビット情報d_n-1,d_n-2,・・・,d₁の
順でルーチングを行って出力される位置が決まっていく
わけであるから、入力回線位置の中のサブビット列
（s_m,・・・,s₁）_２と接続先アドレスの中のサブビット
列（d_m,・・・,d₁）_２が等しければd_m,・・・,d₁を用い
たルーチングは必要ない。すなわち、ビットd_n-1からd
_m+1までの判断とビットd₀の判断、すなわち、（ｍ−
ｎ）回の判断でルーチングは完了する。このため、残り
判断回数は（ｍ−ｎ）としてよい。また、この残り判断
回数の処理は呼設定時に行なえば良く、通信情報転送時
は単にその結果を付与するだけで良い。

ところで、出線への競合制御には競合したら負けたも
のを通話路段１の入力側で待機させる方法と、競合した
スイッチエレメントの競合制御回路内に待機させる方法
が考えられる。前者は認可信号を返す等の方法で実行で
き、後者は競合制御回路間である転送制御を行うことで
実行できる。その方法には、バス型スイッチで用いられ
ているような周知の方法も当然用いることが可能であ
る。以下では、後者のバッファを含むタイプについての
競合制御回路の一例について説明する。

第５図は第２図における競合制御回路430の具体的な
構成例を示すブロック図である。

同図に見られるように、通話路段ｋ（≧ｎ）の競合制
御回路は、通話路段（ｋ−１）からの等価リンク22k−
ｌ−１と通話路段ｋからの入力440を選択するセレクタS
ELとその選択手順を制御するセレクタ制御回路SCとから
なっている。

この例では通話路段ｋからの入力440は一旦バッファB
UFに蓄積されると仮定し、通信情報の順序逆転を起こさ
ないように出力順序情報を用いてバッファBUFからの出
力を制御する。出力順序情報は出力の順番を表わすもの
で、バッファBUFに通信情報が入力される度にセレクタ
制御回路SCはその出力順序を記憶する。バッファBUFへ
の入力があったときには出力順序情報の数を１だけ増や
す。出力順序１のものはバッファBUFから出力される。

第5A図はセレクタ制御回路SCの制御手順を示す流れ図
である。同図を参照してより具体的に説明する。

前の通話路段からは通信情報とともに経路600を通し
て出力順序情報が送られて来る。出力順序情報を受け取
るとバッファBUFに蓄積されている通信情報の出力順序
を１だけ減少する（これらの順序は減少される前は当然
２以上である）。バッファBUFに新たに通信情報が入力
される（OCからの情報によって知る）ならば出力順序情
報の値、即ち出力順序を記憶し、出力順序情報の値を１
だけ増加する。バッファBUFの中に出力順序１の通信情
報があれば、その通信情報をセレクタSELから出力し、
無ければ等価リンク22k−ｌ−１を出力側に接続する
（セレクタは通常は前段からの入力を通過させるよう等
価リンク22k−ｌ−１を出力側に接続している）。最後
に経路601を通して次段のセレクタ制御回路に出力順序
情報を転送する。最終段のセレクタ制御回路は第ｎの通
話路段のセレクタ制御回路に出力順序情報を送る。但
し、最終段では出力順序情報を転送する前に、次の通信
情報の出力順序に合わせるためにその値を１だけ減少す
る（同一出力位置のバッファにある通信情報のうち一つ
が出力されるから）。但し、その値が１であれば１のま
まとする。

又、同一の入回線から転送されてくる同一のアドレス
情報をもつ複数の通信情報の順序の保存を行う別の方法
としては、接続情報付与回路で、順次番号を付与し、接
続情報除去回路でその順序番号により並べかえる方法も
ある。

通話路段（ｎ−１）以前のスイッチエレメントは上記
の構成で等価リンク及び競合制御回路がない形である。
上記の構成をそのまま用いても何ら問題はない。

また、最終の通話路段までに出力位置に到達できなか
った通信情報についてはいろいろな対処法が考えられる
が、例えば、最終通話路段の置換リンク（第１図には記
入されていないが出力できるようにする）に出力された
ものを同じ位置の接続情報付与回路に戻し残り判断回数
をリセットして再入力する方法、あるいは、最終段以降
に更に冗長段を設け、それらの段ではリンク競合が起き
ても別の方路へは送らずバッファリングしてルーチング
制御を行う方法（最終段以降ではリンク使用率は非常に
低くなっているため、スループットはそれほど下げな
い）、あるいは前述のように、通信情報のデータを入力
する前に接続情報だけ入力して、出力位置に達したもの
に対しては接続情報付与回路に認可信号を返送するよう
にし、認可信号を受けた通信情報をバッファに転送し、
受けなかった通信情報は次の機会に再入力する方法等が
考えられる。

また、スイッチエレメントのバッファが一杯になった
時の対処法もいろいろと考えられるが、例えば通信情報
の残り判断回数をリセットして置換リンクに出力し、次
の段から再ルーチングさせる方法などがあろう。

第６図は本発明にかかるスイッチ回路網の増設法を示
す説明図である。第１図に示した規模16×16のスイッチ
回路網を32×32の規模に拡張したものである。通話路段
４の出力側でスイッチ回路を分割し（例えば700と70
1）、同じ部分スイッチ回路網（700と702、701と703）
を並列に置き、拡張のための通話路段を各々の部分スイ
ッチ回路網の入力側に置き、スイッチエレメント間を前
述のリンク配線法に従って接続する。

一般には、規模2ⁿ×2ⁿで、全通話路段がｓ（ｎ−１）
＋１（ｓ≧１）のスイッチ回路網を規模2ⁿ⁺¹×2ⁿ⁺¹に拡
張するには通話路段ｎ、2n−１、3n−２、…、（ｓ−
１）（ｎ−１）＋１の出力側で分割し、同じ部分スイッ
チ回路網を並列に置いて、拡張のための通話路段を各々
の部分スイッチ回路網の入力側に置き、スイッチエレメ
ント間を前述のリンク配線法に従って接続する。このよ
うに既存のリンク配線を張り替えることなく容易に増設
が可能である。また、本発明にかかるスイッチ回路網は
通話路段がｎ以上であれば任意の通話路段でも動作可能
であることを付言しておく。

第７図は、本発明にかかる自己ルーチング通話路のス
ループット特性を示している。入回線使用率は１、負荷
は均一に分散、出力位置に到達できなかったものは即廃
棄すると仮定した。ここでは冗長段は（ｎ−１）段を単
位として付加するものとし、横軸で１はn,2は2n−1,3は
3n−２を表わす。通話路段数の大きくすればするほどス
ループットが向上し１に近づくことがわかる。

第８図は参考文献２のスイッチ回路網と同一段数での
スループット比較をした図である。入回線使用率は１、
負荷は均一に分散すると仮定した。本発明による方が非
常に優れているのがわかる。

以上に述べた実施例は、あくまで実施例であり、本発
明の技術思想の範囲内で、周知のものによって別の装置
を作り出すことも可能である。例えば、スイッチ回路網
のリンク配線アルゴリズムが異なるだけで本発明と同じ
ように接続先アドレスと残り判断回数を用いて制御を行
なうもの（例えば、リンク配線をパーフェクトシャッフ
ル形とし、リンク競合を起こしたならば、残り判断回数
をリセットして再び接続先アドレスの上位ビットから判
断を行なうもの）、残り判断回数ではなく判断された回
数を用いて（判断回数を判断される毎に１を加えてゆ
く）その値が総判断回数に等しくなったときに等価リン
クに取り込むもの、中央制御回路の機能（通信情報の選
択）を各出力制御回路にもたせるように分散して配置し
たもの、競合制御回路の制御を変えただけのもの等を挙
げることができる。

第９図は本発明の更に別の実施例（16×16）を示す説
明図である。同図において、930−０〜930−15は入回
線、931−０〜931−15は出回線、900−０〜900−15は接
続情報付与回路、901−０〜901−15は接続情報除去回
路、911−０〜917−７は通信情報に伴なう接続情報より
出力すべきリンクを決定する回路（スイッチエレメン
ト）である。ここで、スイッチエレメント91k−０〜91k
−７は通話路段ｋ（ｋ＝１〜７）を形成する。921−０
−０〜928−15−１は接続情報付与回路やスイッチエレ
メント間を接続するリンクで、通話路段ｋへ入力される
実線のリンク（置換リンク）及び点線のリンク（等価リ
ンク）をそれぞれ上から順に92k−０−０〜92k−15−０
及び92k−０−１〜92k−15−１とした。

以後、各スイッチエレメントの入出力端子の位置は上
から０、１、…、15と数え、２進数で位置（p₃,p₂,p₁,p
₀）にあり、置換リンクに接続されている端子及び等価
リンクに接続されている端子をそれぞれ、端子（p₃,p₂,
p₁,p₀）^０、端子（p₃,p₂,p₁,p₀）^１と呼ぶ。

まず、スイッチエレメント間の接続関係について述べ
る。接続情報付与回路の出力端子（p₃,p₂,p₁,p₀）^０は
通話路段１の入力端子（p₂,p₁,p₀,p₃）^０に接続され、
通話路段１の出力端子（p₃,p₂,p₁,p₀）^０は通話路段２
の入力端子（p₂,p₁,p₀,p₃）^０に接続され、通話路段２
の出力端子（p₃,p₂,p₁,p₀）^０は通話路段３の入力端子
（p₂,p₁,p₀,p₃）^０に接続され、通話路段３の出力端子
（p₃,p₂,p₁,p₀）^０は通話路段４の入力端子（p₂,p₀,p₁,
p₃）に接続され、以下同様に接続される。通話路段ｋ
（ｋ≧１）の出力端子（p₃,p₂,p₁,p₀）^１は通話路段
（ｋ＋１）の入力端子（p₃,p₂,p₁,p₀）^１に接続され
る。最終通話路段７の出力端子（p₃,p₂,p₁,p₀）^１は位
置（p₃,p₂,p₁,p₀）の接続情報除去回路に接続される。

第９図はスイッチ規模が16×16の実施例であったが、
一般的には、接続情報除去回路の出力端子（p_n-1,p_n-2,
…,p₀）^０は、通話路段１の入力端子（p_n-2,p_n-3,…,
p₁,p₀,p_n-1）^０に接続され、通話路段ｋ（ｋ≧１）の出
力端子（p_n-1,p_n-2,…,p₀）^０は通話路段（ｋ＋１）の
入力端子（p_n-2,p_n-3,…,p₁,p₀,p_n-1）^０に接続され、
通話路段ｋの出力端子（p_n-1,p_n-2,…,p₀）^１は通話路
段（ｋ＋１）の点線の入力端子（p_n-1,p_n-2,…,p₀）^１
に接続され、最終通話路段の出力端子（p_n-1,p_n-2,…,p
₀）^１は位置（p_n-1,p_n-2,…,p₀）の接続情報除去回路に
接続される。

以下、スイッチ回路網の動作を説明する。

接続情報付与回路から接続情報除去回路への経路選択
は通信情報に付与された接続先アドレスと残り判断回数
情報により決定される。接続情報付与回路は入回線から
入力される通信情報に接続先アドレス及び残り判断回数
の初期値ｎ（この場合４）を付与し、接続情報除去回路
はそれらの情報を除去する。

接続情報除去回路901−ｐのアドレスは２進表示で（d
₃,d₂,d₁,d₀）、ここで、ｐ＝d₃・2³＋d₂・2²＋d₁・2¹＋
d₀・2⁰と与えられる。

各スイッチエレメントでは、これらのビットの内、残
り判断回数（ｒ）桁のビット（即ち、ビットd_r-1）をも
とに接続を行ない、あるビットで接続が成功した時に残
り判断回数を１減少させる。例えば、初期の状態では、
残り判断回数がｎであるから、ビットd_n-1を基に接続を
行なって残り判断回数を（ｎ−１）にし、次の段ではビ
ットd_n-2を基に接続を行なう。

第10図は、第９図におけるスイッチエレメントの一構
成例を示すブロック図である。

第10図においてTI_0-0、TI_0-1、TI_1-1、TI_1-0は入力端
子対応部、S_ijは４×４のスイッチ、Ｃは入力端子対応
部から送られてくる通信情報の接続情報から、スイッチ
Ｓを制御するスイッチ制御回路、T0_0-0、T0_0-1、T
0_1-1、T0_1-0は出力端子対応部である。

入力側のリンクから通信情報が入力されると、入力端
子対応部は通信情報を一時蓄積し、接続情報をスイッチ
制御回路Ｃに送出する。スイッチ制御回路Ｃは４つの入
力端子対応部から送られてくる接続情報を解釈し、スイ
ッチを制御する。このため最大４つの接続情報が同時に
入力端子対応部から出力端子対応部へスイッチを通し転
送される。

スイッチエレメントでの接続判断及び接続情報の処理
を以下に示す。説明を簡単にするため、接続をTIとTOの
間で説明する。なお、接続は後述の有効ビットが有効で
ある通信情報に対してのみ行なわれる。

＜接続規則例＞ （１）入力端子対応部にあるすべての通信情報の残り判
断回数が２以上の場合 通常は、通信情報に付与された接続先アドレスのう
ち、残り判断回数桁のビット（即ち、残り判断回数をｒ
とするとビットd_-1）が０であればT0_0-0に、１であれば
T0_1-0に接続し、残り判断回数を１減少させる。入力端
子対応部にあるすべての通信情報の内で同時に２つある
いは３つの通信情報が入力端子対応部にあり、それらの
判断ビットが同一である場合、その１つを通常の接続通
りに接続し、その他はT0_0-1あるいはT0_1-1に接続し、残
り判断回数はそのまま変更しない。リンク競合時の勝ち
負けは、例えば残り判断回数の少ない方を勝ちとする等
があろう。

同一スイッチエレメント内で同時に４つの通信情報
が入力端子対応部へ入力され、それらすべての通信情報
の判断ビットがすべて０あるいは１の時は、３つまでの
通信情報は（１）と同様の規則に従って接続され、残
りの１つの通信情報はその通信情報をあいている方のT0
x_-1（ｘ＝0or1）に接続し、残り判断回数を全判断回数
値にリセットする。

（２）入力端子対応部にあるすべての通信情報の内で残
り判断回数が１あるいは０である通信情報が１つある場
合 通信情報の残り判断回数が１の場合、接続先アドレ
スビット列のうちビットd₁が０であればT0_0-1に、１で
あればT0_1-1に優先的に接続し、残り判断回数を０にす
る。通信情報の残り判断回数が０の場合、通信情報はTI
x_-1（ｘ＝0or1）から入力され、同じ添字の出力T0x_-1に
優先的に接続され、残り判断回数はそのまま０とする。

その他の通信情報は、接続先アドレスビット列に基
づいて上記（１）の規則により接続される。（２）の
条件下では、残り３つの通信情報の判断ビットがすべて
０あるいは１の時は、２つまでの通信情報は（１）と
同様の規則に従って接続し、残りの１つの通信情報はあ
いている方のT0x_-0（ｘ＝0or1）に接続し、残り判断回
数を全判断回数値ｎにリセットする。

（３）入力端子対応部にあるすべての通信情報の内で残
り判断回数が１あるいは０である通信情報が２つある場
合 残り判断回数が１あるいは０である通信情報は、上記
（２）の規則に従って接続される。その他の通信情報
は、その判断ビットに基づいて上記（１）の規則に従
って接続される。通信情報が入力端子対応部に４つあ
り、残り判断回数が１あるいは０でない通信情報の判断
ビットが両方共０あるいは１の時は、１つの通信情報は
（１）の規則にしたがって接続できるが、もう一つの
通信情報は（１）の接続ができないので、その一方を
入力端子対応部あるいは出力端子対応部に設置したバッ
ファで蓄積し競合を一時的に吸収する。

（４）残り判断回数が１あるいは０の通信情報が３つ以
上になる場合 その場合には、入力端子対応部、あるいは出力端子対
応部に設置したバッファを用いて出線競合を一次的に吸
収する。

以上のような接続を繰り返し、通信情報は指定された
出回線位置に到達するまで、残り判断回数と接続先アド
レスビット列によりルーチングを行なう。

＜接続規則例終り＞ 第11図は通信情報に付与される接続情報のフォーマッ
ト例を示す説明図である。同図において、f_aは通信デー
タの有効／無効を示す有効ビット、f_rは残り判断回数を
示すビット列、f_dは接続先アドレスを表わすビット列、
f_raは全判断回数を表わすビット列、f_dataは通信情報
（データ）である。

残り判断回数の減算法の例としては、残り判断回数ｎ
（＝log₂N）を２進数表示（ｂビット:bはlog₂（ｎ）≦
ｂ＜log₂（ｎ）＋１を満たす整数）して減算する方法
や、残り判断回数を１の個数（ｎビット）で表わし判断
が行なわれる毎に１の個数を減らす（シフトする）方法
がある。

第12図は、回線数８、通話路段数５の場合の本発明に
かかるルーチングの例を示す説明図であり、入回線
（０、１、２、３、４、５、６、７）から出回線（６、
３、０、２、５、１、７、４、）へのルーチングの場合
を示している。

入回線０から出回線６へのルーチングを考える。通話
路段１に入力される前に通信情報には接続情報として接
続先アドレス（１、１、０）及び残り判断回数３が付与
される。通話路段１のスイッチエレメントE_11-0では、
残り判断回数が３であるのでビットd₂＝１をみて下の第
１の出力端子に接続しようとするが、リンクの競合が起
こったため、残り判断回数をそのままにして上の第２の
出力端子に接続し、リンクL_22-0-1によりスイッチエレ
メントE_12-0に転送する。

E_12-0ではもう一度d₂をみてリンク競合がなかったの
で残り判断回数を１減らして下の第１の出力端子に接続
し、リンクL_23-2-0でスイッチエレメントE_13-1に転送す
る。

E_13-1では通信情報の残り判断回数が２であるのでビ
ットd₁＝１から下の第１の出力端子に接続しようとし、
リンク競合がなかったのでリンクL_24-6-0を通してスイ
ッチエレメントE_14-4に転送する。E_14-4では残り判断回
数が１でd₀＝０であるので上の第２の出力端子に接続し
リンクL_25-6-1を通してスイッチエレメントE_15-4に転送
し、E_15-4では残り判断回数が０であるので位置を変え
ない第２の出力端子に接続し、最終的にリンクL_26-6-1
を通して指定の出力情報除去回路に転送する。

第14図〜第16図は第１図と第９図のつながりを説明す
る図である。第１図の構成では、スイッチ内での衝突が
起きれば残り判断回数をリセットした。これは、各段間
のリンク配線が全く異なるので、一度負けると次の段以
降でルーチングを始めからやり直す必要があるからであ
る。第９図の構成では、実線のリンク配線は各段間で全
く同じである。それ故、（実線のリンク及び小スイッチ
での位置入換え）の操作を４回行なえば目的の出線位置
に到達する。このために、位置を変えないリンクを設け
れば、衝突が起きても位置を変えないリンクに転送する
事で次の段でもう一度同じビットでの判断を行なうこと
ができる。即ち、衝突したら残り判断回数をリセットす
るのではなく、残り判断回数をそのままとして、次の段
で同じビットでもう一度トライができる。

第９図では、スイッチ内衝突用の回避リンクと出線に
直接出すためのリンクが同じになっている。これを分け
て描いたのが第14図である（スイッチ内衝突用のリンク
は２本でなくとも１本でも３本以上でもかまわない）。
第15図はスイッチエレメントの構成、第16図は制御手順
である。逆に言えば、第９図は第14図の位置を変えない
リンク４本を２本で共用した形となっており、そのため
制御がやや複雑となる。共有のリンクへの接続には、残
り判断回数が０及び１のものが優先される。

また、第９図では入力端子対応部と出力端子対応部の
間の接続は４×４のスイッチでなされるとしているが、
当然第15図の様にしてもよい。また、残り判断回数を処
理する機能のどの回路にもたせるか（ICかOCか）も同様
にしてもよい。

以上に述べた実施例は、あくまで実施例であるから、
本発明の技術思想の範囲内で、周知のものによって別の
装置を作り出すことも可能である。例えば、スイッチ回
路網のリンク配線アルゴリズムが異なるだけで本発明の
場合と同じように接続先アドレスと残り判断回数を用い
て制御を行なうもの（例えば、第１の端子間を接続する
リンク配線をパーフェクトシャッフルの逆の形にしてス
イッチ回路網を構成し、接続先アドレスを最下位ビット
から順に見るもの）等を挙げることができる。

〔発明の効果〕

本発明によれば、転送すべき通信情報の経路選択のた
めに、接続情報として接続先アドレスの他に残り判断回
数情報を加えることで、通信情報のリンク競合がある場
合、残り判断回数をリセットして次の通話路段から再度
ルーチングを開始し、また、ルーチング処理の完了した
通信情報はその位置を確保して出力されるため、段数を
大きくとればとるほど、ノンブロックなスイッチに近い
特性を得ることができ、また、競合制御用のバッファを
加えればさらに高スループットな特性が得られるという
大きな利点がある。

また、ルーチング経路が多数あるため、故障発生時に
故障箇所を迂回してルーチングを続行できるという耐故
障性がある。例えば、通話路段ｋのスイッチエレメント
Ａで故障が起きた時には、その入力端子に接続される通
話路段（ｋ−１）の複数のスイッチエレメントに対し、
スイッチエレメントＡ行きの出力端子の使用を禁止し、
通信情報の持つルーチングビットがその出力端子を指定
している場合には、別の出力端子に接続すると共に残り
判断回数をリセットすることで、故障したスイッチエレ
メントを迂回し、ルーチングを続行することができる。
また、すべてのスイッチエレメントが同一のアルゴリズ
ムで動作でき、増設性に優れることから、その適用範囲
が広い。

【図面の簡単な説明】

第１図は本発明の一実施例を示す説明図、第1A図は第１
図の実施例における接続経路を図示した説明図、第1B図
は各通話路段における接続情報の変化状況を示した説明
図、第２図は第１図における通話路段ｎ以降のスイッチ
エレメントの構成例を示すブロック図、第３図は第２図
における各回路の制御手順を示した流れ図、第４図は本
発明の他の実施例を示す説明図、第５図は第２図におけ
る競合制御回路の構成例を示すブロック図、第5A図は第
５図におけるセレクタ制御回路の制御手順を示す流れ
図、第６図はスイッチ回路網の増設法を示す説明図、第
７図は本発明にかかる自己ルーチング通話路のスループ
ット特性を示す特性図、第８図は従来技術と本発明のス
ループット特性比較図、第９図は本発明の更に別の実施
例を示す説明図、第10図は第９図におけるスイッチエレ
メントの構成例を示すブロック図、第11図は通信情報に
付与される接続情報のフォーマット例を示す説明図、第
12図は本発明による場合のルーチング例を示す説明図、
第13図は自己ルーチング回路の従来例を示す構成図、第
14図は第９図を詳細に描き直した回路図、第15図は第14
図におけるスイッチエレメントを示す構成図、第16図は
制御手順を示す流れ図、である。 符号の説明 230−０〜230−15……入回線、231−０〜231−15……出
回線、200−０〜200−15……接続情報付与回路、201−
０〜201−15……接続情報除去回路、211−０〜217−７
……スイッチエレメント、221−０−０〜228−15−１…
…リンク

Claims (10)

(57)【特許請求の範囲】
1. 【請求項１】Ｎ（＝2ⁿ、但しｎは整数）本の入回線とＮ
   本の出回線を収容し、その間に複数の通話路段とそれら
   を接続するリンクを配し、特定の入回線から通話路段を
   介して特定の出回線へ至る通信情報の転送を、該通信情
   報に付与した接続情報を用いて行う自己ルーチング通話
   路において、 前記接続情報を、接続先アドレスを表わす複数ビットか
   ら成るアドレス情報と、転送途中の各通話路段において
   出力方途を決定するのに前記アドレス情報を構成する複
   数ビットの中のどのビット位置の値を見て決定すべきか
   を各通話路段において指示する情報である判断回数情報
   と、により構成すると共に、 前記判断回数情報は、転送されるべき通信情報と共に通
   話路段を経ることによって初期値から値が増加又は減少
   されてゆく情報であるところ、 前記入回線と最初の通話路段の間にあって、前記接続情
   報として、アドレス情報と判断回数情報の初期値からな
   る情報を、転送すべき通信情報に付与する入回線対応に
   設けた接続情報付与回路と、 接続情報に含まれる判断回数情報により指示されるビッ
   ト位置を、アドレス情報を構成する前記複数ビットの中
   から選んで見て、その値によって出力方途としての出側
   リンクを決定し、判断回数情報の値の増加又は減少を次
   段への出力に先立って行うスイッチエレメントをそれぞ
   れ含む前記通話路段の各々と、 最後の通話路段と前記出回線との間にあって、転送され
   てきた通信情報からそれに付与されていた接続情報を除
   去する出回線対応に設けた接続情報除去回路とを、具備
   し、 前記各通話路段を構成するスイッチエレメントは、各回
   線位置に対応した１あるいは複数の入力端子及び出力端
   子を、第１の入力端子及び第１の出力端子として持ち、 各通話路段間は、任意の通話路段ｋ（但しｋ≧１）の回
   線位置ｐ（但し０≦ｐ≦Ｎ−１）に対応した第１の出力
   端子を、通話路段（ｋ＋１）の回線位置ｑ（０≦ｑ≦Ｎ
   −１）に対応した第１の入力端子に、整数ｐを整数ｑに
   １対１に置換する置換アルゴリズムに従って、第１のリ
   ンクを介して接続すると共に、 入回線の入力端子側から数えてａ段目（但し１≦ａ≦n,
   n＝log₂N）の通話路段においては、該通話路段のスイッ
   チエレメントは、回線位置に対応した、前記第１の出力
   端子とは別の出力端子を、前記第１の出力端子とは別
   に、第２の出力端子として持ち、 （ａ＋１）段目及びそれ以降の通話路段のスイッチエレ
   メントは、回線位置に対応した、前記第１の入力端子及
   び第１の出力端子とは別の入力端子及び出力端子を、前
   記第１の入力端子及び第１の出力端子とは別に、第２の
   入力端子及び第２の出力端子として持ち、 前記ａ段目及びそれ以降の通話路段における通話路段間
   は、通話路段ｋ（但しｋ≧ａ）の回線位置ｐ（０≦ｐ≦
   Ｎ−１）に対応した第２の出力端子を、通話路段（ｋ＋
   １）の同じ回線位置ｐに対応した第２の入力端子に、第
   ２のリンクを介して接続して成ることを特徴とする自己
   ルーチング通話路。
2. 【請求項２】請求項１に記載の自己ルーチング通話路に
   おいて、同一の入回線から転送されてくる同一のアドレ
   ス情報を持つ複数の通信情報が、順序逆転を起こすこと
   なく同一の順序で同一の出回線から出力してゆくことを
   可能にする順序保存手段を具備することを特徴とする自
   己ルーチング通話路。
3. 【請求項３】Ｎ（＝2ⁿ、但しｎは整数）本の入回線とＮ
   本の出回線を収容し、その間に複数の通話路段とそれら
   を接続するリンクを配し、特定の入回線から通話路段を
   介して特定の出回線へ至る通信情報の転送を、該通信情
   報に付与した接続情報を用いて行う自己ルーチング通話
   路において、 前記接続情報を、接続先アドレスを表わす複数ビットか
   ら成るアドレス情報と、転送途中の各通話路段において
   出力方途を決定するのに前記アドレス情報を構成する複
   数ビットの中のどのビット位置の値を見て決定すべきか
   を各通話路段において指示する情報である判断回数情報
   と、により構成すると共に、 前記判断回数情報は、転送されるべき通信情報と共に通
   話路段を経ることによって初期値から値が減少されてゆ
   く情報であるところ、 前記入回線と最初の通話路段の間にあって、前記接続情
   報として、アドレス情報と判断回数情報の初期値からな
   る情報を、転送すべき通信情報に付与する入回線対応に
   設けた接続情報付与回路と、 接続情報に含まれる判断回数情報により指示されるビッ
   ト位置を、アドレス情報を構成する前記複数ビットの中
   から選んで見て、その値によって出力方途としての出側
   リンクを決定し、判断回数情報の値の減少を次段への出
   力に先立って行うスイッチエレメントをそれぞれ含む前
   記通話路段の各々と、 最後の通話路段と前記出回線との間にあって、転送され
   てきた通信情報からそれに付与されていた接続情報を除
   去する出回線対応に設けた接続情報除去回路とを、具備
   し、 前記各通話路段を構成するスイッチエレメントは、回線
   位置ｐおよび（ｐ＋１）（但しｐ＝0,2,・・,N−２）に
   対応した２個の入力端子及び２個の出力端子を第１の入
   力端子及び第１の出力端子として持ち、 入回線の入力端子側から数えてｎ段目（但しｎ＝log
   ₂N）の通話路段においては、該通話路段のスイッチエレ
   メントは、回線位置ｐおよび（ｐ＋１）に対応した、前
   記第１の出力端子とは別の２個の出力端子からなる第２
   の出力端子を前記第１の出力端子とは別に持ち、（ｎ＋
   １）段目及びそれ以降の通話路段のスイッチエレメント
   は、回線位置ｐおよび（ｐ＋１）に対応した、前記第１
   の入力端子及び第１の出力端子とは別の２個の入力端子
   からなる第２の入力端子及び２個の出力端子からなる第
   ２の出力端子を、前記前記第１の入力端子及び第１の出
   力端子とは別に持ち、 回線位置ｐを２進表示でｎビットで（p_n-1,p_n-2,・・
   ・,p₁,p₀）_２と表わすとき、 入回線（p_n-1,p_n-2,・・・,p₁,p₀）_２に接続された前記
   接続情報付与回路を、第１段目の通話路段の回線位置
   （p_n-1,p_n-2,・・・,P₁,P₀）_２に対応する第１の入力端
   子に接続し、 最終通話路段を除く任意の通話路段を第｛ｉ（ｎ−１）
   ＋ｊ｝段目の通話路段とするとき（但しｉ＝0,1,2,・・
   ・、１≦ｊ≦ｎ−１）、該｛ｉ（ｎ−１）＋ｊ｝段目の
   通話路段の回線位置（p_n-1,p_n-2,・・・,p_n-j+1,p_n-j,p
   _n-j-1,・・・,p₁,p₀）_２に対応する第１の出力端子を、
   整数（X_n-1,X_n-2,・・・,X_n-j+1,X_n-j,X_n-j-1,・・・,X
   ₁,X₀）_２を整数（X_n-1,X_n-2,・・・,X_n-j+1,X₀,X_n-j-1,
   ・・・,X₁,X_n-j）に置換する置換アルゴリズムに従って
   置換することにより得られる、 ｛ｉ（ｎ−１）＋ｊ＋１｝段目の通話路段の回線位置
   （p_n-1,p_n-2,・・・,p_n-j+1,p₀,p_n-j-1,・・・,p₁,
   p_n-j）_２に対応する第１の入力端子に接続し、 入力回線の入力端子側から数えてｎ段目及びそれ以降の
   通話路段で、最終通話路段以外の通話路段における通話
   路段間では、通話路段ｋ（但しｋ≧ｎ）の、回線位置
   （p_n-1,p_n-2,・・・,p₁,p₀）_２に対応する第２の出力端
   子を、通話路段（ｋ＋１）の回線位置（p_n-1,p_n-2,・・
   ・,p₁,p₀）_２に対応する第２の入力端子に接続し、 最終通話路段の回線位置（p_n-1,p_n-2,・・・,p₁,p₀）_２
   に対応する第２の出力端子を出回線（p_n-1,p_n-2,・・
   ・,p₁,p₀）_２に接続された前記接続情報除去回路に接続
   し、 前記接続情報付与回路は、接続情報として、接続先アド
   レスを表わすアドレス情報（d_n-1,d_n-2,・・・,d₁,d₀）
   _２と初期値ｎの判断回数情報を設定しておいて、転送す
   べき情報に付与し、各通話路段のスイッチエレメントで
   は、通信情報に付与されている接続情報を見て、その出
   力方途としての出側リンクを決定したら、該接続情報の
   中の判断回数情報の値を減少する処理をして、新たな判
   断回数情報として接続情報を再構成して、通信情報と共
   に、決定した前記出側リンクを介して次段のスイッチエ
   レメントへ送る如くし、 第｛ｉ（ｎ−１）＋ｊ｝段目の通話路段のスイッチエレ
   メントは、前記通信情報を前段のスイッチエレメントか
   ら第１の入力端子を通して受取った時点で、該通信情報
   の判断回数情報の値が２以上の場合は、前記接続先アド
   レス情報を構成するｎビット（d_n-1,d_n-2,…,d_n-j+1,d
   _n-j,d_n-j-1,…,d₁,d₀）_２のうち、d_n-jのビット値が０
   ならば、前記第１の出力端子を構成する２個の出力端子
   のうちの一方である上側端子を、１ならば前記第１の出
   力端子を構成する２個の出力端子のうちの他方である下
   側端子を、それぞれ出力方途として選択し、 前記通信情報の判断回数情報の値が１の場合は、d₀のビ
   ット値が０ならば、前記第２の出力端子を構成する２個
   の出力端子のうちの一方である上側端子を、１ならば前
   記第２の出力端子を構成する２個の出力端子のうちの他
   方である下側端子を、それぞれ出力方途として選択し、
   第２の入力端子を通して受取った通信情報はその回線位
   置をかえず、同じ回線位置の第２の出力端子を出力方途
   として選択することを基本とし、 各通話路段のスイッチエレメントでは、第１の入力端子
   に２組の通信情報が入力された場合、それらが同一の出
   力端子に向かわず競合しない場合には、それらに付与さ
   れている判断回数情報の値をそれぞれ１だけ減らした上
   で、決定された出力端子に転送し、入力された２組の通
   信情報が同一の出力端子に向かい競合する場合には、そ
   の競合に負けたと判定された方の通信情報は、それに付
   与されている判断回数情報を値ｎにリセットした後、決
   定した前記出力端子位置とは異なる位置の第１の出力端
   子に転送する如くしたことを特徴とする自己ルーチング
   通話路。
4. 【請求項４】Ｎ（＝2ⁿ、但しｎは整数）本の入回線とＮ
   本の出回線を収容し、その間に複数の通話路段とそれら
   を接続するリンクを配し、特定の入回線から通話路段を
   介して特定の出回線へ至る通信情報の転送を、該通信情
   報に付与した接続情報を用いて行う自己ルーチング通話
   路において、 前記接続情報を、接続先アドレスを表わす複数ビットか
   ら成るアドレス情報と、転送途中の各通話路段において
   出力方途を決定するのに前記アドレス情報を構成する複
   数ビットの中のどのビット位置の値を見て決定すべきか
   を各通話路段において指示する情報である判断回数情報
   と、により構成すると共に、 前記判断回数情報は、転送されるべき通信情報と共に通
   話路段を経ることによって初期値から値が減少されてゆ
   く情報であるところ、 前記入回線と最初の通話路段の間にあって、前記接続情
   報として、アドレス情報と判断回数情報の初期値からな
   る情報を、転送すべき通信情報に付与する入回線対応に
   設けた接続情報付与回路と、 接続情報に含まれる判断回数情報により指示されるビッ
   ト位置を、アドレス情報を構成する前記複数ビットの中
   から選んで見て、その値によって出力方途としての出側
   リンクを決定し、判断回数情報の値の減少を次段への出
   力に先立って行うスイッチエレメントをそれぞれ含む前
   記通話路段の各々と、 最後の通話路段すなわち最終通話路段と前記出回線との
   間にあって、転送されてきた通信情報からそれに付与さ
   れていた接続情報を除去する出回線対応に設けた接続情
   報除去回路とを、具備し、 前記各通話路段を構成するスイッチエレメントは、回線
   位置ｐおよび（ｐ＋１）（但しｐ＝0,2,・・,N−２）に
   対応した２個の入力端子及び２個の出力端子を第１の入
   力端子及び第１の出力端子として持ち、 入回線の入力端子側から数えて１段目の通話路段すなわ
   ち最初の通話路段においては、該通話路段のスイッチエ
   レメントは、回線位置ｐおよび（ｐ＋１）に対応した、
   前記第１の出力端子とは別の２個の出力端子からなる第
   ２の出力端子を前記第１の出力端子とは別に持ち、２段
   目及びそれ以降の通話路段のスイッチエレメントは、回
   線位置ｐおよび（ｐ＋１）に対応した、前記第１の入力
   端子及び第１の出力端子とは別の２個の入力端子からな
   る第２の入力端子及び２個の出力端子からなる第２の出
   力端子を、前記前記第１の入力端子及び第１の出力端子
   とは別に持ち、 回線位置ｐを２進表示でｎビットで（p_n-1,p_n-2,・・
   ・,p₁,p₀）_２と表わすとき（但しｎ＝log₂N）、 入回線（p_n-1,p_n-2,・・・,p₁,p₀）_２に接続された前記
   接続情報付与回路を、第１段目の通話路段の回線位置
   （p_n-1,p_n-2,・・・,p₁,p₀）_２に対応する第１の入力端
   子に接続し、 最終通話路段を除く任意の通話路段を第｛ｉ（ｎ−１）
   ＋ｊ｝段目の通話路段とするとき（但しｉ＝0,1,2,・・
   ・、１≦ｊ≦ｎ−１）、該｛ｉ（ｎ−１）＋ｊ｝段目の
   通話路段の回線位置（p_n-1,p_n-2,・・・,p_n-j+1,p_n-j,p
   _n-j-1,・・・,p₁,p₀）_２に対応する第１の出力端子を、
   整数（X_n-1,X_n-2,・・・,X_n-j+1,X_n-j,X_n-j-1,・・・,X
   ₁,X₀）_２を整数（X_n-1,X_n-2,・・・,X_n-j+1,X₀,X_n-j-1,
   ・・・,X₁,X_n-j）に置換する置換アルゴリズムに従って
   置換することにより得られる、｛ｉ（ｎ−１）＋ｊ＋
   １｝段目の通話路段の回線位置（p_n-1,p_n-2,・・・,p
   _n-j+1,p₀,p_n-j-1,・・・,p₁,p_n-j）_２に対応する第１の
   入力端子に接続し、 最終通話路段以外の通話路段における通話路段間では、
   通話路段ｋ（但しｋ≧１）の回線位置（p_n-1,p_n-2,・・
   ・,p₁,p₀）_２に対応する第２の出力端子を、通話路段
   （ｋ＋１）の回線位置（p_n-1,p_n-2,・・・,p₁,p₀）_２に
   対応する第２の入力端子に接続し、 最終通話路段の回線位置（p_n-1,p_n-2,・・・,p₁,p₀）_２
   に対応する第２の出力端子を出回線（p_n-1,p_n-2,・・
   ・,p₁,p₀）_２に接続された前記接続情報除去回路に接続
   し、 前記接続情報付与回路は、接続情報として、接続先アド
   レスを表わすアドレス情報（d_n-1,d_n-2,・・・,d₁,d₀）
   _２と、転送すべき通信情報の入回線番号（s_n-1,s_n-2,・
   ・・,s₁,s₀）_２がある値ｍ（但し１≦ｍ≦ｎ−１）に対
   して（s_m,・・・,s₁）_２＝（d_m,・・・,d₁）_２を満たす
   ならば（ｎ−ｍ）を、満たさないならばｎを初期値とす
   る判断回数情報と、を設定しておいて転送すべき情報に
   付与し、各通話路段のスイッチエレメントでは、通信情
   報に付与されている接続情報を見て、その出力方途とし
   ての出側リンクを決定したら、該接続情報の中の判断回
   数情報の値を減少する処理をして新たな判断回数情報と
   して接続情報を再構成して、通信情報と共に、決定した
   前記出側リンクを介して次段のスイッチエレメントを送
   る如くし、 第｛ｉ（ｎ−１）＋ｊ｝段目の通話路段のスイッチエレ
   メントは、前記通信情報を前段のスイッチエレメントか
   ら第１の入力端子を通して受取った時点で、該通信情報
   の判断回数情報の値が２以上の場合は、前記接続先アド
   レス情報を構成するｎビット（d_n-1,d_n-2,…,d_n-j+1,d
   _n-j,d_n-j-1,…,d₁,d₀）_２のうち、d_n-jのビット値が０
   ならば、前記第１の出力端子を構成する２個の出力端子
   のうちの一方である上側端子を、１ならば前記第１の出
   力端子を構成する２個の出力端子のうちの他方である下
   側端子を、それぞれ出力方途として選択し、 前記通信情報の判断回数情報の値が１の場合は、前記接
   続先アドレス情報を構成するｎビット（d_n-1,d_n-2,…,d
   _n-j+1,d_n-j,d_n-j-1,…,d₁,d₀）_２のうち、d₀のビット値
   が０ならば、前記第２の出力端子を構成する２個の出力
   端子のうちの一方である上側端子を、１ならば前記第２
   の出力端子を構成する２個の出力端子のうちの他方であ
   る下側端子を、それぞれ出力方途として選択し、第２の
   入力端子を通して受取った通信情報はその回線位置をか
   えず、同じ回線位置の第２の出力端子を出力方途として
   選択することを基本とし、 各通話路段のスイッチエレメントでは、第１の入力端子
   に２組の通信情報が入力された場合、それらが同一の出
   力端子に向かわず競合しない場合には、それらに付与さ
   れている判断回数情報の値をそれぞれ１だけ減らし上
   で、決定された出力端子に転送し、入力された２組の通
   信情報が同一の出力端子に向かい競合する場合には、そ
   の競合に負けたと判定された方の通信情報は、それに付
   与されている判断回数情報を値ｎにリセットした後、決
   定した前記出力端子位置とは異なる位置の第１の出力端
   子に転送する如くしたことを特徴とする自己ルーチング
   通話路。
5. 【請求項５】請求項３に記載の自己ルーチング通話路に
   おいて、入回線の入力端子側から数えてｎ番目の通話路
   段を含むそれ以降の通話路段を構成する前記スイッチエ
   レメントが、 第１の入力端子に接続される各回線位置に対応した入力
   制御回路と、該入力制御回路から転送すべき通信情報に
   付与された接続情報を入力され、その出力方途を決定し
   てその旨を前記入力制御回路に通知する中央制御回路
   と、決定された方途に従って前記入力制御回路から送出
   されてくる通信情報を受信し、第１の出力端子に接続す
   べきか、後述の競合制御回路に接続すべきか、を決定し
   て出力する各回線位置に対応した出力制御回路と、第２
   の入力端子と前記出力制御回路とに接続され、第２の入
   力端子からの通信情報と前記出力制御回路からの通信情
   報とが競合するとき、競合制御によりどちらか一方を選
   択して第２の出力端子に出力する各回線位置に対応した
   競合制御回路と、から成ることを特徴とする自己ルーチ
   ング通話路。
6. 【請求項６】請求項４に記載の自己ルーチング通話路に
   おいて、前記各通話路段を構成するスイッチエレメント
   が、 第１の入力端子に接続される各回線位置に対応した入力
   制御回路と、該入力制御回路から転送すべき通信情報に
   付与された接続情報を入力され、その出力方途を決定し
   てその旨を前記入力制御回路に通知する中央制御回路
   と、決定された方途に従って前記入力制御回路から送出
   されてくる通信情報を受信し、第１の出力端子に接続す
   べきか、後述の競合制御回路に接続すべきか、を決定し
   て出力する各回線位置に対応した出力制御回路と、第２
   の入力端子と前記出力制御回路とに接続され、第２の入
   力端子からの通信情報と前記出力制御回路からの通信情
   報とが競合するとき、競合制御によりどちらか一方を選
   択して第２の出力端子に出力する各回線位置に対応した
   競合制御回路と、から成ることを特徴とする自己ルーチ
   ング通話路。
7. 【請求項７】請求項５又は６に記載の自己ルーチング通
   話路において、前記中央制御回路は、二つの入力制御回
   路に入力された二つの通信情報が、それぞれの出力方途
   として同じ出力制御回路を選ぶものであることを前記二
   つの通信情報に付与された二つの接続情報から知ったと
   きは、両接続情報の判断回数情報の値を比較してその大
   小により何れか一方を決定するか、判断回数情報の値が
   同じときは、何れか一方をランダムに決定するか、或い
   は予め何れかを指定しておき、その指定しておいた方を
   決定する回路から成ることを特徴とする自己ルーチング
   通話路。
8. 【請求項８】請求項５又は６に記載の自己ルーチング回
   路において、前記中央制御回路は、二つの入力制御回路
   に入力された二つの通信情報が、それぞれの出力方途と
   して同じ出力制御回路を選ぶものであることを前記二つ
   の通信情報に付与された二つの接続情報から知ったとき
   は、 一方の接続情報に含まれる判断回数情報の値を調べてそ
   れが１を示し、他方の接続情報に含まれる判断回数情報
   の値を調べてそれが２又はそれ以上の値を示すときは、
   前記判断回数情報の値が１の通信情報は第２の出力端子
   へ、前記判断回路情報の値が２又はそれ以上の通信情報
   は第１の出力端子へ、それぞれ向かうものとして、第１
   の出力端子と第２の出力端子を備える前記の同じ出力制
   御回路を、前記二つの通信情報がそれぞれの出力方途と
   して選ぶことを決定し、 そうでない場合には、両接続情報の判断回数情報の値を
   比較してその大小により何れか一方を決定するか、判断
   回数情報の値が同じときは、何れか一方をランダムに決
   定するか、或いは予め何れかを指定しておき、その指定
   しておいた方を決定する回路から成ることを特徴とする
   自己ルーチング通話路。
9. 【請求項９】Ｎ（＝2ⁿ、但しｎは整数）本の入回線とＮ
   本の出回線を収容し、その間に複数の通話路段とそれら
   を接続するリンクを配し、特定の入回線から通話路段を
   介して特定の出回線へ至る通信情報の転送を、該通信情
   報に付与した接続情報を用いて行う自己ルーチング通話
   路において、 前記接続情報を、接続先アドレスを表わす複数ビットか
   ら成るアドレス情報と、転送途中の各通話路段において
   出力方途を決定するのに前記アドレス情報を構成する複
   数ビットの中のどのビット位置の値を見て決定すべきか
   を各通話路段において指示する情報である判断回数情報
   と、により構成すると共に、 前記判断回数情報は、転送されるべき通信情報と共に通
   話路段を経ることによって初期値から値が減少されてゆ
   く情報であるところ、 前記入回線と最初の通話路段の間にあって、前記接続情
   報として、アドレス情報と判断回数情報の初期値からな
   る情報を、転送すべき通信情報に付与する入回線対応に
   設けた接続情報付与回路と、 接続情報に含まれる判断回数情報により指示されるビッ
   ト位置を、アドレス情報を構成する前記複数ビットの中
   から選んで見て、その値によって出力方途としての出側
   リンクを決定し、判断回数情報の値の減少を次段への出
   力に先立って行うスイッチエレメントをそれぞれ含む前
   記通話路段の各々と、 最後の通話路段すなわち最終通話路段と前記出回線との
   間にあって、転送されてきた通信情報からそれに付与さ
   れていた接続情報を除去する出回線対応に設けた接続情
   報除去回路とを、具備し、 前記各通話路段を構成するスイッチエレメントは、回線
   位置ｐおよび（ｐ＋１）（但しｐ＝0,2,・・,N−２）に
   対応した２個の入力端子及び２個の出力端子を第１の入
   力端子及び第１の出力端子として持ち、 入回線の入力端子側から数えて１段目の通話路段すなわ
   ち最初の通話路段においては、該通話路段のスイッチエ
   レメントは、回線位置ｐおよび（ｐ＋１）に対応した、
   前記第１の出力端子とは別の２個の出力端子からなる第
   ２の出力端子を前記第１の出力端子とは別に持ち、２段
   目及びそれ以降の通話路段のスイッチエレメントは、回
   線位置ｐおよび（ｐ＋１）に対応した、前記第１の入力
   端子及び第１の出力端子とは別の２個の入力端子からな
   る第２の入力端子及び２個の出力端子からなる第２の出
   力端子を、前記前記第１の入力端子及び第１の出力端子
   とは別に持ち、 回線位置ｐを２進表示でｎビットで（p_n-1,p_n-2,・・
   ・,p₁,p₀）_２と表わすとき（但しｎ＝log₂N）、 入回線（p_n-1,p_n-2,・・・,p₁,p₀）_２に接続された前記
   接続情報付与回路を、第１段目の通話路段の回線位置
   （p_n-2,・・・,p₁,p₀,p_n-1）_２すなわち（入回線位置を
   示すｎビットのうちで、ビットp_n-1をビットp₀の後に巡
   回シフトする置換によって得られる位置）に対応する第
   １の入力端子に接続し、 最終通話路段を除く任意の通話路段ｋ（但しｋ≧１）の
   回線位置（p_n-1,p_n-2,・・・,p₁,p₀）_２に対応する第１
   の出力端子を、通話路段（ｋ＋１）の回線位置（p_n-2,
   ・・・,p₁,p₀,p_n-1）_２すなわち（通話路段ｋの回線位
   置を示すｎビットのうちで、ビットp_n-1をビットp₀の後
   に巡回シフトする置換によって得られる位置）に対応す
   る第１の入力端子に接続し、 最終通話路段以外の任意の通話路段ｋの回線位置
   （p_n-1,p_n-2,・・・,p₁,p₀）_２に対応する第２の出力端
   子を、通話路段（ｋ＋１）の回線位置（p_n-1,p_n-2,・・
   ・,p₁,p₀）_２に対応する第２の入力端子に接続し、 最終通話路段の回線位置（p_n-1,p_n-2,・・・,p₁,p₀）_２
   に対応する第２の出力端子を出回線（p_n-1,p_n-2,・・
   ・,p₁,p₀）_２に接続された前記接続情報除去回路に接続
   し、 前記接続情報付与回路は、接続情報として、接続先アド
   レスを表わすアドレス情報（d_n-1,d_n-2,・・・,d₁,d₀）
   _２と初期値ｎの判断回数情報と、を設定しておいて転送
   すべき情報に付与し、 各通話路段のスイッチエレメントでは、通信情報に付与
   されている接続情報の中の判断回数情報の値を見てそれ
   が０のときは、第２の出力端子を出力方途として選択す
   ると共に判断回数情報の値は０のままとし、 判断回数情報の値が１のときは、接続情報の中の接続先
   アドレスを構成するｎビット（d_n-1,d_n-2,…,d₁,d₀）_２
   の中のビット位置d₀の値を見てそれが０であれば、前記
   第２の出力端子を構成する２個の出力端子のうちの一方
   である上側端子を、１であれば前記第２の出力端子を構
   成する２個の出力端子のうちの他方である下側端子を、
   出力方途として選択すると共に判断回数情報の値を０と
   し、 判断回数情報の値が２又はそれ以上のときは、接続情報
   の中の接続先アドレスを構成するｎビット（d_n-1,d_n-2,
   …,d₁,d₀）_２の中で、判断回数情報の値をｒとすると
   き、ビット位置d_r-1の値を見てそれが０であれば、前記
   第１の出力端子を構成する２個の出力端子のうちの一方
   である上側端子を、１であれば前記第１の出力端子を構
   成する２個の出力端子のうちの他方である下側端子は、
   出力方途として選択すると共に判断回数情報の値を１だ
   け減らし、 各通話路段のスイッチエレメントでは、複数組の通信情
   報が入力された場合、それら各情報に付与されている接
   続情報の中の接続先アドレスを構成するｎビット中の判
   断すべきビット位置のビット情報が共に０或いは共に１
   である場合には、複数組の中の一つの通信情報を前記の
   約束に従ってその出力方途を決定し、その他の通信情報
   は、前記第２の出力端子を構成する２個の出力端子のう
   ちの一方である上側端子或いは、前記第２の出力端子を
   構成する２個の出力端子のうちの他方である下側端子を
   その出力方途として選択して、判断回数情報の値はその
   ままとして変更せず、 判断回数情報の値が２又はそれ以上の値の通信情報で、
   前記第２の出力端子をその出力方途として選択できない
   ものは、前記の約束に従った通常の接続とは異なる、第
   １の出力端子を構成する２個の出力端子のうちの一方で
   ある上側端子或いは、第１の出力端子を構成する２個の
   出力端子のうちの他方である下側端子を出力方途として
   選択し、判断回数情報の値を値ｎにリセットし、ルーチ
   ングを継続させるようにして成ることを特徴とする自己
   ルーチング通話路。
10. 【請求項１０】請求項９に記載の自己ルーチング回路に
    おいて、前記通話路段の各スイッチエレメントは、 複数個の入力端子に対応してつながる複数個の入力回路
    と、複数個の出力端子に対応してつながる複数個の出力
    回路と、前記複数個の入力回路と複数個の出力回路との
    間を交換接続するスイッチ回路と、前記複数個の入力回
    路から各入力回路で受信した通信情報に付与されている
    接続情報を与えられ、それに従って前記スイッチ回路を
    制御して前記複数個の入力回路と複数個の出力回路との
    間を交換接続するスイッチ制御回路と、から成ることを
    特徴とする自己ルーチング通話路。