JPH0349336A - 多段ネットワーク制御装置とその方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は通信ネットワークの制御に係わり、特に回線交
換式ネットワークとパケット交換式ネットワークの両方
に適用することが出来、利用可能なネットワークの経路
を迅速に決定してそのような経路を介する通信を可能に
する構成に関する。

［従来の技術］ 交換ネットワークを通る経路の捜し出しを実行すること
が要求されたときは、そのネットワークを介して回線交
換式ネットワーク或いはパケット交換式ネットワークが
確立され得る速度は事実上制限される。この経路捜し出
しの処理には、基本的に確定すべきことが二つ、即ち、
１）ある与えられたネットワーク人口とある与えられた
ネットワーク出口との間に一つ以上の経路を識別するこ
と、２）こ些ら識別された経路の中のどれかが空き状態
であるか否かを決定すること、３）もし前記識別された
経路の中で一つ以上の経路が空き状態であれば、一つの
経路を特定の通信に利用するために選択すること、の三
つが含まれる。−旦、ある空き経路が選択されると、そ
の経路を介する通信を可能とするために更に制御動作が
必要となる。「ベル・システム・テクニカル・ジャーナ
ル（Ｂ、ｅｌｌ　　Ｓｙｓｔｅｍ　　　Ｔｅｃｈｎｉｃ
ａｌ　　Ｊｏｕｒｎａｌ）Ｊ、１９６４年９月号の２２
０８頁乃至２２１４頁に掲載されている、Ａ。

フェイナ−（Ａ、　　　Ｆｅ１ｎｅｒ）氏等の論文に開
示されているように、ＩＥＳＳ　（登録商標）交換機の
設計において決定すべき基本的な事項は、経路捜し出し
の機能を交換機の回線網自体から分離することである。

セントラル・プロセッサーは全経路の捜索を行ない、そ
のメモリーに関連する全ての交換情報の連続した記録を
保持する。ネットワークの経路捜し出し要求を実行する
一つの方法は、考えられる入口・出口の５対に対する経
路の全構成要素、例えばその人口・出口の対を相互に接
続する、全ネットワーク経路に関するネットワークのノ
ード或いはリンクを定義付ける情報を記憶する手段を必
要とする。−旦、全部の経路構成要素が回線接続要求に
応じて識別されると、構成要素の話中／空き情報が空き
経路を決定するために読み出さ社る。実際には、この方
法は時間が掛かり、且つ規模が大きくステージが多いネ
ットワーク、例えば５１２Ｘ５１２の９ステージネツト
ワークにとっては高価である。幾つかのネ・ットワーク
においては、比較的に速く且つ次雑でない経路捜し出し
アルゴリズムを展開するために、ネットワークの一定の
通常的特性が幸いにも使用可能である。しかしながら、
他にそのようなアルゴリズムが現在知られていない多く
のネットワークが存在している。ネットワークの設計は
、音声情報、画像情報、データ情報に亘る広い種類の通
信、特にフォトニック（光）通信領域で履行されるよう
に設計されたネットワークに発展し、且つ回線交換式接
続或いはパケット交換式接続が高い速度で要求されるの
で、有効な経路捜し出しアルゴリズムが無い為、そのア
ルゴリズムが在れば、特定の応用に極めて良く適合する
であろうと思われるネットワーク設計の使用を妨げてい
る。

（解決手段） 上記従来の問題点は、第一ネットワークを通じての経路
捜し＝出しが、第一ネットワークと位ｉｌｌ幾何学的に
等価である第二ネットワークに関連して実行されるネッ
トワーク制御装置での本発明の原理に従って解決するこ
とが出来、技術的な発展を達成することが出来る。ここ
に述べる実施例の装置においては、クロスオーバ型ネッ
トワークを通じての（光通信領域で履行するのに便利な
）経路捜し出しが、例えば多重ステージ同時的経路捜し
出し処理と反数の回線接続要求処理とを用いる極めて有
効なシャツフル型ネットワークの経路捜し出しアルゴリ
ズムを使用する、位用幾同学的に等価なシャツフル型ネ
ットワークに関連して実行される。

本発明による方法は、第一ネットワークとメモリー手段
とを有する装置で使用される。このメモリー手段は、第
一ネットワークとは相違するものの位）ｎ幾何学的には
等ｋｔｌｉな第二ネットワークの経路に関する話中／空
き情報を記憶する。このメモリー手段は、第一ネットワ
ークを介する回線接続要求に応じて、空き状態として記
憶されている第二ネットワークの経路を識別するために
読み出される。

例示されたネットワーク制御装置（第１図）は５１２Ｘ
５１２の多重ステージ・クロスオーバ型ネットワーク（
第３８図）を制御するために用いられる。この第二制御
装置は多重ステージ・シャツフル型ネットワークである
。この制御装置は、それぞれがそのシャツフル型ネット
ワークのステージの中の一つのステージに関するステー
ジの話中／空き情報を記憶する複数のメモリーを持って
いる。クロスオーバ人口からクロスオーバ出口へのクロ
スオーバ型ネットワークを介する回線接続要求は、クロ
スオーバ人力部にλ・Ｉ応するシャツフル人口とクロス
オーバ出口に対応するシャツフル出口とを最初に決定す
ることによって処理される。

所定のシャツフル入口から所定のシャツフル出口への空
き経路としてステージ・メモリーによって記憶されてい
る経路を識別すると、χ・Ｊ応するクロスオーバ型ネッ
トワーク経路が決定され、このクロスオーバ型ネットワ
ークはその所定のクロスオーバ型ネットワーク経路がク
ロスオーバ入口からクロスオーバ出口へ通信出来るよう
に制御され、識別されたシャツフル型ネットワーク経路
がそのステージ・メモリーに話中状態としてマークされ
、且つシャツフル入口、シャツフル出口、及び識別され
たシャツフル型ネットワーク経路に関連する経路情報が
経路メモリーに記憶される。

クロスオーバ型ネットワークの四線接続をクロスオーバ
人口から切り離す要求は、先ず対応するシャツフル人口
を決定することによって処理される。続いて、シャツフ
ル型ネットワ〜り経路とシャツフル出口とが、経路メモ
リーから読み出された経路情報に基づいて決定される。

その後、このクロスオーバ型ネットワークは、そのシャ
ツフル型ネットワーク経路に対応するクロスオーバ型ネ
ットワーク経路が動作出来ないように制御され、そのシ
ャツフル型ネットワーク経路はステージ・メモリーに空
き状態としてマークされ、且つ経路情報が経路メモリー
から消去される。

別に、上記の経路捜し出し処理は内部プログラムの制御
下で単一のプロセッサーによって実行することも可能で
ある。

本発明の一つの特定の例示的実施例は、５１２Ｘ５１２
の多重ステージ・クロスオーバ型ネットワーク１２００
　（第３８図）を制御するネットワーク制御装置１３０
０（第１図）に用いられる。

ネットワーク１２００の規模及びその規模のネットワー
クで経路捜し出しを遂行することの潜在的な複雑さを良
く理解するために、先ず１６Ｘ１６のクロスオーバ型ネ
ットワーク１１７０（第３４図乃至第３６図）に；及し
、１つステージ間のクロスオーバ接続パターンに＝及す
る。第３７図は１６Ｘ１６のネットワーク１１７０の規
模と５１２Ｘ５１２のネットワーク１２００の１３７　
ｔＭとを…対的に表わす図である。更に中間的な規模を
持つ１２８Ｘ　１２８のネットワークが示されている。

クロスオーバ型ネットワーク１２００（第３８図）は１
５個のステージを有するが、ステージ１．２．３．１３
．１４及び１５は交換機能を遂行せず、単にＦ−８のフ
ァン・アウト／ファン・インを履行するために用いられ
る。ネットワーク制御装置１３００は、クロスオーバ型
ネットワーク１２００に対し複数のステージ制御部１２
０１乃至１２０９を介して個々にステージ４乃至１２に
関する経路捜し出し、接続及び切断を遂行させるために
用いられる。この実施例においては、交換ステージ４乃
至１２のノードは第６図のノードのような完全な能力を
持つ交換ノードである。

ネットワーク制御装置１３００（第１図）は、それぞれ
がクロスオーバ型ネットワーク１２００のリンク・ステ
ージの中の一つのリンク・ステージにステージの話中／
空き情報を記憶する複数のメモリー１３１２を有する。

ステージの話中／空き情報はクロスオーバ型ネットワー
ク１２００の特定人口からクロスオーバ型ネットワーク
１２００の特定出口への空き経路を捜し出すために、全
ステージ・メモリー１３１２から同時に組み合わされる
。クロスオーバ型ネットワーク１２００は、特定入口か
ら特定出口への経路を８個有する。各ステージ・メモリ
ー１３１２は、８個の全経路に対するステージの話中／
空きビットを、特定入口及び特定出口に基づいてアドレ
スすることが出来る一つの記憶場所に記憶する。これら
ステージの話中／空きビットは全経路及び全ステージに
対して同時に読み出される。８個の話中／空きチエツク
ユニットが、８個の経路の全部について総合的な話中／
空き状態を決定する。空き経路選択ユニット１３１６は
個々の通信に使用するために空き経路の中の一つの空き
経路を選択する。全ステージ・メモリー１３１２は、選
択された経路を話中状態として規定し直すために同時に
更新される。

信号は選択された経路を通信可能にするようにノード・
ステージ制御部１２ｏ１乃至１２ｏ９へ伝送され、その
経路を規定する情報が経路メモリ１３１８に古き込まれ
る。回線遮断要求が受信されると、ステージの話中／空
き情報はＩＧび空き状態を表わすために全ステージ・メ
モリー１３１２内で同時に変更される。信号はその経路
を通じる通信が出来なくなるようにするためにステージ
１、制御部１２０１乃至１２０９（第３８図）へ伝送さ
れ、その経路情報は”経路メモリー１３１８　（第１図
）から消去される。

クロスオーバ型ネットワーク１２００では、二つの回線
接続要求が衝突状態には無いこと、即ち第一人口から第
一出口へのクロスオーバ型ネットワーク１２００の８個
の経路のどれもが第二人口から第二出口へのクロスオー
バ型ネットワーク１２００の８個の経路のどれとも衝突
していないことの可能性が極めて高い。非接続経路チエ
ツクユニット１３０６（第４６図）は、ネットワーク経
路のどれらかが上記二つの回線接続要求に関して衝突す
るかどうかを決定する。ステージ・メモリー１３１２は
、衝突の可能性が無いことが決定されているときのみ、
更新される前に第二人口から第二出口への空き経路を見
出だすためにアクセスされる。この非接続経路チエツク
は第一人口と第二人口とに関連付けられている入口２進
数の対応するビットを論理的に組み合わせ、且つ第一出
口と第二出口とに関連付けられている出口２進数の対応
するビットを論理的に組み合わせることによって達成さ
れる。

第一の複数処理技法では、話中／空き情報がステージ・
メモリー１３１２から読み取られ、それに続いて空き状
態を識別するために話中／空きチエツクユニット１３１
４と空き経路選択ユニット１３１６とによって処理され
る。この識別処理と同時に、ステージ・メモリー１３１
２は再び別の衝突が無い経路捜し出しを達成するために
アクセスされる。

別のネットワーク制御装置１３０１　（第４６図）は、
各ステージに一対のメモリー、即ち第−及び第二ステー
ジ・メモリー１３１２を持っている。第二の複数処理技
法では、これら第一ステージ・メモリー１３１２及び第
二ステージ・メモリー１３１２が二つの経路捜し出しを
実行するために同時に読み取られる。続いて、識別され
た経路は第一ステージ・メモリー１３１２及び第二ステ
ージ・メモリー１３１２の両方に、話中状態としてマー
クされる。この制御装置１３０１はまた、更に回線接続
要求処理時間を短縮するために第一複数処理技法を使用
する。

ネットワーク制御部Ｖ！！１３００　（第１図）では、
ステージ・メモリー１３１２がクロスオーバ型ネットワ
ーク１２００と位相幾−１学的に等価であるシャツフル
型ネットワークに関する語中／空き情報を記憶する。特
定のクロスオーバ入口がら特定のクロスオーバ出口への
クロスオーバ型ネットワーク１２００を介する回線接続
要求は、対応するシャツフル入口及び対応するシャツフ
ル出口を決定するクロスオーバ型からシャツフル型への
変換ユニット１３０４（第５０図）によって処理される
。所定のシャツフル人口から決定されたシャツフル出口
への空き経路としてステージ・メモリー１３１２　（第
１図）によって定義されている経路を識別すると、信号
が対応するクロスオーバ型ネットワーク１２００の経路
を動作可能にし、１つシャツフル入口、シャツフル出口
及び識別されたシャツフル型ネットワーク経路に関連す
る経路情報が経路メモリー１３１８に記憶される。

クロスオーバ型ネットワーク１２００の回線接続を特定
のクロスオーバ人口から切り離す要求が受信された後で
、対応するシャツフル入口がクロスオーバ型からシャツ
フル型への変換ユニット１３０４によって得られる。経
路メモリー１３１８が読み取られ、且つその関連するシ
ャツフル型ネットワーク経路と出口とが決定される。そ
の後、信号が対応するクロスオーバ型ネットワーク１２
００の経路が動作出来なくなるように動作するノード・
ステージ制御装置１２０１乃至１２０９に伝送され、識
別されたシャツフル型ネットワーク経路がステージ・メ
モリー１３１２に空き状態としてマークされ、１１つ１
肥憶されている経路情報が経路メモリー１３１８から消
去される。

（実施例の説明） 本発明の説明は、以下の２つの部分から構成される。第
１に、ブロックを減少させたネットワークトポロジーに
ついて説明する。このトポロジーは、フォトニック領域
で実施されるのが望ましい。

第２に、速く経路を発見し、ブロックを減少させたネッ
トワークを介して通信を確立するネットワーク制御構成
について述べる。

（以下余白） ネットワークトポロジー 第２図は、拡張（ファンアウト）セクション１６１０と
、完全シャツフル等価ネットワーク１６２０と、および
集束（ファイン）セクション１６３０とからなるシステ
ム１６００の線図である。システム１６００はＮ−４個
の入口およびＭ−４個の出口とを有する。完全シャツフ
ル等価ネットワーク１６２０は、２×２ノードからなる
４つのノード段（ステージ）１６２１−０．１６２１−
１．１６２１−２．１６２１−３と、および各々が連続
するノード段を完全シャツフル相互接続させるところの
３つのリンク段１６２２−０．１６２２−１．１６２２
−２とを含む。拡張セクション１６１０は、Ｎ−４個の
入口を第１ノード段１６２１−０の１６個（Ｎ個より大
）の入力に拡張する。

集束セクション１６３０は最終ノード段１６２１−３の
１６個（Ｍ個より大）の出力をＭ−４個の出口へ集束す
る。システム１６００は、Ｎ個の入口の各々とＭ個の出
口の各々との間に、２以上の経路を有する。ノード段１
６２１−０．１６２１−１．１６２１−２．１６２１−
３の個々のノードは、シャツフルネットワーク制御ｇ＝
　１６５０からの命令に応答して、対応の膜制御器１６
４０゜１６４１．１６４２．１６４３によって制御され
る。

拡張セクション１６１０とおよび集束セクション１６３
０との３つの代替態様を、第３図、第４図、第５図に示
す。拡張セクション１７１０　（第３図）においては、
Ｎ−４個の入口の各々は、ノード段１６２１−０の４個
の入力に直接接続されている。集束セクション１７３０
においては、ノード段１６２１−３の４個の出力が、Ｍ
−４個の出口の各々に直接接続されている。拡張セクシ
ョン１８１０　（第４図）は、１×４ノードの単一段１
８１１を有し、集束セクション１８３０は４×１ノード
の単一段１８３１を有する。拡張セクション１９１０　
（第５図）は１×２ノードの２つの段１９１１．１９１
２ををし、集束セレクション１９３０は２×１ノードの
２つの段１９３１．１９３２を有する。拡張セクション
１７１０．１８１０．１９１０の各々は、Ｎ個つ入口の
各々を、本文内で定義されるような完全シャツフル維持
パターン内でノード段１６２１−０の多重入力に接続す
る。集束セクション１７３０．１８３０．１９３０の各
々は、ノード段１６２１−３の多重出力を、本文内で定
義されるような完全シャツフル維持パターン内でＭ個の
出口の各々に接続する。

システム１６００において使用される３種類の代替２×
２交換ノード１５１０．１５２０．１５３０を第６図、
第７図、第８図に示す。ｎ個の入力と、ｍ個の出力とを
有するノードは、それが、ｍｉｎ　　（ｎ、ｍ１個の信
号を同時に伝送可能ならば、それは全容量ノードである
という。ノードが一時に１つの信号のみしか伝送出来な
いならば、そのノードは一容量ノードであるという。−
容量ノードには、入力または出力のいずれかを選択可能
であるものと、選択不能なものとがある。

全容量ノードであるノード１５１０　（第６図）は、２
つの選択器１５１１．１５１２を含む。選択器１５１１
は、選択信号Ｓ１に応答してノード入力■１、Ｉ２のい
ずれかをノード出力０１に接続する。選択器１５１２は
、選択信号Ｓ２に応答してノード入力１１、Ｉ２のいず
れかをノード出力０２に接続する。

入力選択可能−容量ノードであるノード１５２０（第７
図）は、２つのＡＮＤゲート１５２１．１５２２と、１
つのＯＲゲー）１５２３とを含む。

ＡＮＤゲー）１５２１は、選択信号Ｓ１に応答して、信
号を入力１１からＯＲゲート１５２３を経由して両方の
出口０１．０２に伝送する。ＡＮＤゲート１５２２は、
選択信号Ｓ２に応答して信号を入力Ｉ２からＯＲゲート
１５２３を経由して、両方の出力０１．０２に伝送する
。任意の時間においては、選択信号Ｓ１、Ｓ２のうちの
１つのみが論理１である。

選択不能−容量ノードであるノード１５３０（第８図）
は、１つのＯＲゲート１５３１と、１つのＡＮＤゲート
１５３２とを含む。制御信号Ｃが論理１であるとき、Ａ
ＮＤゲー）−１５３２は入力１１、Ｉ２における信号の
論理和集合を両方の出力０１．０２に伝送する。制御信
号Ｃが論理０であるとき、ＡＮＤゲート１５３２は論理
０を両方の出口０１．０２に伝送する。任意の時間にお
いては、入力１１．１２のうちの１つのみが能動信号を
受取る。

ノード１５３０は、本明細書でｎｘｍモジュールと呼称
されるさらに一般化された交換ノードの特殊例を示す。

ｎ個の入力とｍ個の出力とを有するｎｘｍモジュールは
、ｎ個の入力における信号の論理和集合をｍ個の出力す
べてに経路選択するか、ｎ個の入力における信号のいず
れをもｍ個の出力のいずれにも経路選択しないか、のい
ずれかである。もしｎｘｍモジュールのネットワークが
、ｎＸｍモジュールのたかだか１個の入力が能動信号を
有するように制御されるならば、ｎＸｍモジュールは信
号をｍ個の出力のすべてに経路選択するか、ｍ個の出力
を空き（アイドル）のままにするか、のいずれかである
。ノード１５３０は２×２モジユールであり、本明細書
では２モジユールともいう。

システム１６００　（第５図）が、完全シャツフル等価
ネットワーク１６２０の交換ノードとしてのノード１５
３０、拡張セクション１９１０、集束セクション１９３
０のような、２モードを使用して具体化されたとき、完
全シャツフル等価ネットワーク１６２０の２モジユール
は、２モジユールのいずれもただ１つの能動入力信号し
か有しないように、必要に応じて個々に不能化（ｄｉｓ
ａｂｌｅ）されるかまたは可能化（ｅｎａｂｌｅ）され
る。

最終拡張ノード段１９１２の２モジユールも、Ｎ個の入
力のある１つで受取られた信号が、ノード段１６２１−
０の２つの２モジユールのみに伝送されるように個々に
不能化されるかまたは可能化される（第５図に図示せず
）。特定の２モジユール出力がある論理値にロックされ
てしまうような故障に対するシステム１６００の許容度
を改善するために、拡張セクションおよび集束セクショ
ンのすべての２モジユールを制御可能にしても良い。

第９図は、Ｎ−４個の入口と、Ｍ−１６個の出口とを有
するシステム１６０１の線図である。システム１６０１
は、集束セクション１６３０が必要とされていないこと
を除けば、システム１６００（第２図）と同一である。

第１０図は、Ｎ−１６個の入口と、Ｍ−４個の出口とを
有するシステム１６０２の線図である。

システム１６０２は、拡張セクション１６１０が必要と
されていないことを除けば、システム１６００（第２図
）と同一である。

システム１６００のようなシステムのブロッキング特性
について説明する前に、厳密に非ブロッキングなネット
ワークの機能的原理について説明する。ネットワークが
厳密非ブロッキングであるための条件は、任意の入力−
出力対の間の最小経路数が、その対の間でブロック可能
な最大経路数を超えていなければならないということで
ある。

しかし、ネットワークが、厳密に非ブロッキングである
ための十分条件（しかし必要条件ではない）は、任意の
入力−出力対の間の最小経路数が任意の入力−出力対の
間でブロック可能な最大経路数を超えることである。式
の形で表示すれば、この十分条件は次の様になる； 経路≧ブロックされる経路＋１ ネットワークが有効であるための属性は、経路とブロッ
クされる経路との数の変動が、任意の人力−出力対選択
に対して、きわめてわずかなこと（または全く変動しな
い）である。

単一段の厳密に非ブロッキングなネットワーク１００２
を第１１図に示す。ネットワーク１００２において、任
意の入力−出力対の間の経路の最少数は１に等しい。各
水平レールは入力に１対１で関係し、また各垂直レール
は出力に１対１で関係するので、ブロックされる経路は
存在しない。

したがって、次の関係を得る。

経路−１≧ブロツクされる経路＋１−０＋１したがって
、ネットワーク１００２は、厳密非ブロツキングオツド
ワークである。ネットワーク１００２にはＮＸＭ個の交
差点があるが、−時に使用される交差点の数は多くとも
ｍ　ｉ　ｎ　　（Ｎ、　Ｉｖｌ）である。より効率的な
ネットワークを形成するために、ブロックされる可能性
のある経路数よりもさらに多くの経路を形成してしかも
同時に交差点の数を減少するように多重段が使用される
。

２４Ｘ２４の厳密非ブロツキング３段クロス（Ｃ１ｏｓ
）ネットワーク１００４を第１２図に示す。各々の入口
と出口との間には、それぞれ中間段のスイッチを１つず
つ通過する５つの経路が存在する。任意の入口（出口）
は、そのスイッチ上の他の２個の入口（出口）によって
２つの経路がブロックされることもある。したがって、
厳密非ブロツキング条件を適用すると、次の関係を得る
：５≧（２＋２）　＋１゜ ネットワーク１００４内の交差点の数は３×５×８＋８
Ｘ８ｘ５＋５ｘ３ｘ８−５６０である。比較のために計
算すると、２４Ｘ２４クロスバ−ネットワークは５７６
個の交差点を有する。

−膜化厳密非ブロッキング３段クロスネットワーク１０
０６を第１３図に示す。（第１３図においては段間リン
クは省略されている。）厳密非ブロツキング条件をネッ
トワーク１００６に適用すると、任意のへカー出力対の
間の経路の最小数はｒである。ブロックされる経路の最
大数は（ｎ　−１）＋（ｎ−１）に等しく、したがって
、ｒ≧ｎ十ｍ−１であるならば、ネットワーク１００６
は厳密非ブロッキングである。８段クロスネットワーク
において、ある最内の各スイッチを３段クロスネットワ
ークで単に置き換えることにより、Ｓ段°クロスネット
ワークから反復的にＳ＋２段クロスネットワークが形成
可能である。第１４図に示すような厳密非ブロツキング
５段クロスネットワーク１００８は、図示されている数
の段間リンクを有する。ホトニック（光）領域において
クロスネットワークを具体化するときの２つの問題点は
＝１）交換要素が正方形でなくかつ大型であること、２
）股間リンクの数が異なること（位置的に中心に行くほ
ど増加する）である。

多段相互接続ネットワーク（ＭＩＮ）１０１０を第１５
図に示すが、このネットワーク（ＭＩＮ）は次の５つの
条件によって定義される；（１）ＭＩＮは、ある任意数
Ｓのノード段を有する； （２）段ｉには、１０個のノードがあり、各々ノードは
ｎ　個の入力と、ｍ１個の出力とを有する。； （３）異なる段にあるノードは、異なるｎｌ、ｍｌの値
を有する： （４）１≦ｉ≦Ｓ−１において、段ｉ内のノードの出力
は、（リンクを経由して）段ｉｌｌ内のノードの入力に
接続される； （５）１≦ｉ≦Ｓ−１に対しては、ｒｉｍｔ−１＋ｌ　
　　ｉｌｌ　　’ 拡張−級化シャッフル（ＥＧＳ）ネットワーク１０１２
を第１６図に示す。ＥＧＳは特定仕様のリンク相互接続
パターンを備えたＭＩＮである。

任意の段ｉにおいて、ノードには連続的に０からｒｌ−
１までの番号が付けられ、また特定ノードの出力には連
続的に０からのｍｌ−１までの番号が付けられている。

次に段ｉのノードの出力には、連続的に０からｒｉ　ｍ
＋　−１までの番号が付けられ；したがって、Ｘ１番目
のノード上のＯｉ番目の出力には、ｘ　ｓ　ｍ　ｌ　＋
Ｏｓの番号が付けられている。ＥＧＳ相互接続パターン
は次のように説明できる。段ｉ内の出力ｘ　＝　ｍ　ｔ
　＋　Ｏｘは段ｉｌｌ内のノード（ｘｉ　”ｉ　＋Ｏｉ
　）ｍｏｄｒＤｌに接続される。この相互接続パターン
は、リンクを次の膜内のノードに連続的に割り当てる（
いわゆる完全シャツフル）。ＥＧＳ相互連続パターンの
主要な意味は、与えられた２つの段の中の任意の２つの
ノード間の経路の数が、１より大きい数だけ異なること
はないことである。ｉくｊに対しては、段ｉ内のノード
と段ｊ内のノードとの間の経路の数は であり、ここで　Ｘ　はＸ以上の範囲の最小整数を示し
、また　Ｘ　はＸ以下の範囲の最大整数を示す。Ｎ−ｎ
　ｔ　　ｒ　ｓ個の入口とＭＩ−ｍＳ「８個の出口とを
有するＥＧＳネットワークを考えてみる。

１工意の入口−出口対の間の経路の最小数は、によって
与えられる。

ＥＧＳネットワークの例１０１４を第１７図、第１８図
に示す。入力Ｘと出力ｙとの間の経路の数を求めるため
に、次の計算を行う。

入力Ｘと出力ｙとのチャネルグラフ（線図）Ｌ（ｘ、ｙ
）は、Ｘとｙとの間のすべての和集合（ｕｎｉｏｎ）で
ある。ブロックされる経路の数の上限を求めるためには
、任意のチャネルグラフをインターセクト（ｉｎｔｅｒ
ｓｅｃｔ　；交差）可能な呼の数と、６呼がブロック可
能な経路の数とを求めなければならない。チャネルグラ
フを第１９図に太線で示す。

第２０図において、チャネルグラフＬ　（ｘ、　　ｙ）
は、破線で示されている。１つのインターセクト呼（第
２０図において太線で示す）はＬ　（ｘ、　　ｙ）の３
つの経路の１つをブロックする。ノード段ｉからノード
段ｊ（ｊ＞ｉ）へのｊ−ｉリンク上でＬ　（ｘ、ｙ）と
インターセクトする呼を考えてみる。ノード段ｋからノ
ード段に＋１へのリンクを段にリンクとして表すことに
する。インターセクト呼Ｃ（ｉ、ｊ）のリンクｉによっ
てブロックされる入力Ｘと出力ｙとの間の経路の数は、
ＸからＣ（ｉ、ｊ）の段ｉノードへの経路の数と、Ｃ（
ｉ、ｊ）の段ｊ＋ｌノードからｙへの経路の数との積で
与えられる。任意の入力（すなわち段１ノード）から任
意の段ｉノードへの経路の最大数は、 であり、また任意の段ｉ＋１から任意の出力（すなわち
８段ノード）への経路の最大数はである。したがって、
Ｘとｙとの間の経路のうちＣ（ｉ、ｊ）のリンクｉによ
ってブロックされる経路の最大数は、 である。リンクｉ＋１によってブロックされる経路の追
加数は、 与えられることがわかる。

ブロックされる経路（ｉ、ｊ） ネットワーク１０１２　（第２１図）を参照するとき、
次のことを考慮されたい。

ｎｌ≦Ｎ１■ｎ、　　　　　はｋにおいて非減少である
ので、１≦に≦ｔに対して によって与えられる。第２項の引算項は、第１項がリン
クｉによってブロックされるいくつかの経路；すなわち
、リンクｉを経由してリンクｌ十１に到達するすべての
これらの経路を含むことに対する補正である。Ｃ（ｉ、
ｊ）の残りのリンクの各々に対して同様な補正を行うと
、Ｃ（ｉ、ｊ）によってブロックされる経路の数は次式
によってであるようなある段ｔが存在しなければならな
い。

同様に、Ｕ≦に≦Ｓに対して ブロックされる経路（ｉ。

ｊ） であるような段Ｕが存在しなければならない。

すべての入口は、すべての段ｔ＋１ノードに至る少なく
とも１つの経路を有することと、インクセクト呼Ｃ（ｉ
、ｊ）はｉ≦ｔ＋１を有し、となる。

ここで通常のように、 ｔ＋１≧Ｕ つ さなければならないことである。この情報のすべてを使
用して、ブロックされる経路に対する表現が、 は、すべてのインターセクト呼に対して定数である。し
たがって、単一のインターセクト呼によってブロックさ
れる経路上の上限が、エントリー！、１、出発点プラス
定数の分離的関数である。

ここで、チャネルグラフをインターセクト可能な呼の最
大数を求めることが残されている。単一のインターセク
ト呼によってブロックされる経路の数はエントリー点、
出発点プラス定数の分離的関数であるので、各段におい
てエントリー点、シかも出発可能な呼の最大数を求める
だけでよい。

ある呼のエントリー点および出発点を組み合わせる必要
は無い。ここで、特定の条件に合致するネットワークの
連続段の任意のセットに対して成立するＥＧＳネットの
重要な性質（前方同一後方向不変特性といわれる）を考
える。もし前方向−後方向不変特性が、ネットワークの
ある部分に対して成立するならば、各段における着呼お
よび発呼の最大数は極端に減少可能である。

前方向−後方向不変特性（ＦＢＩＰ）はつぎのように説
明可能である。ある段ｉノードによって到達されること
が可能なすべての段ｊノードは正確に同一セットの段ｉ
ノードに到達する。

Ｈ１％　　　　が、「ｊを割り切れるならば、１ ＦＢＩＰはＥＧＳネットワーク内の段１５段ｊに対して
成立する。ネットワーク１０１４に対する段３と段５と
のあるノード間の経路が第２２図内で太線で示されてい
る。任意の段３ノードによって到達されることが可能な
すべての段５ノードは正確に同一セットの段３ノードに
到達する。ＦＢＩＰは、それがインターセクト呼を著し
く減少しかつ多段モジュール化を形成する。

第２３図に示すネットワーク１０１２を参照して、ＦＢ
ＩＰが段１から段ｉまでに対して成立すれると仮定する
。したがって、ある入口Ｘによって到達されることが可
能なすべての段ｉノードは正確に同一セットの第１段ノ
ードすなわち入口に到達する。任意の段ｉノードはたか
だかｎｎｐ　　　　個の入口（段ｉから段１までの１ （第２３図の点Ａ）までのチャネルグラフＬ　（ｘ。

ｙ）に入ることが可能である。同様に、もしＦＢＩＰが
段ｉ＋２から段Ｓまでに対して成立するな究 達することが可能である。最悪のケースを考えて、段ｉ
において、または段ｉの前で入るすべての呼が段【＋１
において、または段ｉ＋１の前で出ることおよび段ｉ＋
２の後で出るすべての呼が段ｉ＋１においてまたは段ｉ
＋１の後で入ることと仮定しよう。したがって、１≦ｉ
≦Ｓ−２のあるｉられる。ｉに対して最小化し、かった
かだか、ｍ１ｎ（Ｎ−１、Ｍ−１１個の呼がチャネルグ
ラフをインターセクト可能であることを考慮して、チャ
ネルグラフをインターセクトする呼の最大数ωは、 Ｐが　　　ｒＩｎｐ”　　が成立するすべての段１か１ ら段ｉまでのものに対して、また　　ｒＩ”ｐ　’　＝
ｐ＝ｊ が成立するすべての段ｊから段Ｓまでのものに対して成
立するならばそれは妥当である。

したがって、これまでに、 （１）任意の入口−出口対の間にすくな（とも（２）段
ｉにおいてチャネルグラフに入り、かつ段ｊにおいてチ
ャネルグラフを出る呼によってブロックされるたかだか によって与えられるという結果をえる。この結果を得る
のに使用される独立変数は、もしＦＢＩ対してＭを割り
切れるならば、チャネルグラフをインターセクトするた
かだか が存在するということを求めてきた。したがって、さら
に求めなければならないものは、チャネルグラフの各段
において入りかつ出るところの呼の最大数である。

ネットワーク１０１２　（第２３図）において、段１か
ら段ｊまでの点Ａにおいて、たかだかｒＩｎＰ−１個の
呼がＬ　（ｘ、ｙ）に入ることがｌ 可能である。しかしまた、段１から段ｉまでにたかだか
Ｗ個の呼が入ることが可能である。ネットワーク１０１
２の段ｉ＋２から段Ｓまでの点Ｂかから出ることが可能
である。しかしまた、段ｉ＋２から段ＳまでたかだかＷ
個の呼がでることが可能である。したがって、ｍ１ｎ（
１”’Ｉｎ、−１．ω）　個の呼ｐ＝１ が段１から段ｉまでに入ることが可能であり、までに入
ることか可能である。段ｉ−１から入る呼の最大数を仮
定すると、段ｉにおいて入るたかだか 得られる。

また同様に、 段ｌにおいて出るたかだ 得られる。

ここで厳密非ブロツキングＥＧＳネットワークであるた
めの基本的条件は； において出る呼の最大数、 ロックされる経路の数、 ωはインターセクト呼の最大数、およびおいて入る呼の
最大数、 はすべでのインターセクト呼に対するブロックされる経
路の一定成分である。

したがって、次のことが厳密弁ブロッキングＥＧＳネッ
トワークに対する基本定理ということか可能である：Ｎ
−ｎ、ｒ、個の入口と、Ｍ　−ｍ　８ｒ　個の出口とを
有する任意のＥＧＳネットワーりであって、そのネット
ワークにおいて、ロックされる経路の数、 り切れ、 また ｎｍｐ≦ω。

丙 に対して、 ■ｍＰ　　　がＭを割り切れ、 ｊ トワークにおいて、 およびそのネッ であり、 ｔは −Ｃ ｎｎｐ□。

Ｒ となるようなｉの最大値、 Ｕは　　ｒＩｍＰ□、　　となるようなｊの最小値、で
あるところの任意のＥＧＳネットワークは点対点接続に
対して厳密に非ブロッキングである。

以上の展開は、全容量ノード（容量−ｍｉｎ（ｎ、、ｍ
、ｌ）を仮定してきた。同様な展開は、選択可能−容量
ノードに対して、また選択不能−容量ノードに対して行
うことが可能である。変数αを導入することによって別
の結果を同時に得ることができ、全容量ノードに対して
はα−１、選択可能−容量ノードに対してはα−０、選
択不能−容量ノードに対してはα−−１である。したが
って、厳密非ブロッキングＥＧＳネットワークに対する
基本定理は次のように言える： Ｎ−ｎ１ｒ１個の入口と、Ｍｍｍ、’ｒｓ個の出口とを
有する任意のＥＧＳネットワーク（ここで全容量ノード
に対してα−１、選択可能−容量ノードに対してα−０
、選択不能−容量ノードに対してα−−１） であって、 そのネットワークにおい Ｕは　■ｍＰ！Ｊ・　となるようなｉの最小値、１ 一ジ ■）　　がＭを割り切れ、 −」 ワークにおいて、 およびそのネット であり、 ｔは ここで、 ■ｎ−ぎ。

Ｌ となるようなｉの最大値、 であるところの任意のＥＧＳネットワークは点対点接続
に対して厳密非ブロッキングである。

ＥＧＳネットワークの設計にきわめて大きなフレキシビ
リティがあることは、主として、非ブロツキング動作に
対する条件が総体的（グローバル）なものであり、かつ
その条件がＮ、Ｍ、α、およびｎｉとｍｌとの種々の積
にのみ依存としていることからきている。このように、
一般に、非ブロツキング条件は特定の０１とｍ、との間
の関係には関係しない。

非ブロッキングＥＧＳネットワークの一例１０１６を第
２４図に示す。このネットワークの各役向の出力リンク
が次の段（完全シャツフル）内のノードに順次に割り当
てられるならば、ネットワークの現状接続状態にかかわ
らず、任意の空き人力は、任意の空き出力に接続が可能
であり、すなわちこのネットワークは厳密非ブロッキン
グである。

多段相互接続ネットワーク（ＭＩＳ）Ｇは、次の２条件
のいずれかが成立するならば、完全シャツフル等価ネッ
トワークであると言われる。

条件１； Ｇのすべての段ｉに対して、 のみであるならば、Ｇの段ｉ＋１内のノードβが、Ｇの
段ｌ内のノードαに接続されるように、Ｇの段１ノード
ｒ、から、整数セット＋０．１．・・・ｒ、−１１への
１対１マツピングｖ１が存在する。

ＥＧＳネットは、各Φ、が単に同一マツピングであると
きに、条件１が成立するという点で、完全シャツフル等
価ネットワークである。

のみであるならば、Ｇの段ｉ内のノードαが、Ｇの段ｉ
＋１内のノードβに接続されるように、Ｇの段ｉノード
ｒ１から、整数セット（０，１，・・・条件２； Ｇのすべての段ｉに対して、 トのＳマツピングΦ　を表し、 トのＳマッピングマ、を表す。

拡張手段は、次の２条件のいずれかが成立するならば、
完全シャツフル保持パターンにおいて、ＧのＮ個の入口
の各々を、Ｇの第１段ノードの多重入力に接続するもの
と言える。

条ｌ牛１　ｅ　： １ｒＩ Ｃ１が整数、　−’ｉ＝’　　であり、集束手段は、次
の２条件のいずれかが成立するならば、完全シャツフル
保持パターンにおいて、Ｇの最終段Ｓのノードの多重出
力をＧのＭ個の出口の各々に接続するものと言える。

（ここで　　φ１εＣ１，）のみであるならば、入口α
がＧの段１内のノードβに結合されるように、ＧのＮ個
の入口から整数セット　［０，１，・・・Ｎ−１１への
１対１マツピングΦｌが存在する。

条件１ｃ： Ｃ１が整数・　　、、−＝Ｆ′Ｔあり・条件２ｅ： ｌ　ｒＩ Ｃ２が整数、　、＝Ｆであり、 （ここで　Ｖｘ　ＩＥ　Ｃ２，）のみであるならば、Ｇ
の段１内のノードβがＧの入口αに接続されるように、
ＧのＮ個の入口から整数セットｉｏ、　　１゜・・・、
Ｎ−１）への１対１マツピング■ｌが存在する。

（ここで　　もεＣ１，）のみであるならば、Ｇの段Ｓ
内のノードαが出口βに接続されるように、ＧのＭ個の
出口から整数セット＋０．　１．・・・１Ｍ−１）への
１対１マツピングΦ０が存在する。

条件２ｃ： （ここで　ψＳ＠Ｃ２・　　　）のみであるならば、出
口が６の段Ｓ内のノードαに接続されるように、ＧのＭ
個の出口から整数セット（０，１，・・・９Ｍ−１）へ
の１対１マツピングマ０が存在する。

このような拡張手段とおよび集束手段とを備えたネット
ワークＧは、Ｎ個のＩＸＦノードの拡張段と、後続のＧ
の８個の段と、後続のＭ個のＦ′×１ノードの集束段と
からなるＳ＋２段の完全シャツフル等価ネットワークと
等測的に表すことが可能である。もし条件１（２）が成
立するならば、Φｌ　（ｔＦｌ）が、Ｎ個の入口ノード
に適用されて、条件１ｅ（２ｅ）に従って、入口ノード
αがＧの段１内のノードβに接続され、およびΦ。（′
ｖｏ）がＭ個の出口ノードに適用されて、条件ＩＣ（２
Ｃ）に従って、Ｇの段Ｓ内のノードαが出口ノードβに
接続される。厳密非ブロツキング条件に関する上記の定
理は、このようなネットワークに適用される。

第２５図に示すクロスオーバーネットワーク１０２０は
完全シャツフル等価ネットワークである。

このことは、各役向のノードのラベル付けと段の間の相
互接続とを調べることによって、容易に確認できる。完
全シャツフル等価ネットワークに、このような規則化さ
れた物理的相互接続パターンが存在することは、具体化
を考慮するときに重要である。

段ごとに２に個の２Ｘ２ノードを設けたクロスオーバー
ネットワークにおいては、各リンク段ｉは２ｒ１個の分
割を有するクロスオーバ相互接続パターンからなり、こ
こでｒＨｅ　Ｉ（ｋ）＝　１０．１．−、に−１）であ
る。

ｒＩに対して選択される種々の値は、ネットワークの性
能および接続性に大いに影響する。

「１選択の１つのきわめて有用なパターン（完全シャツ
フル等価ネットワークを形成する）は、１　（Ｋ）の任
意の順列によってｒｔ、ｒ２．・・・「ｋを与える事で
あり、 ｉ≧ｋに対しては　　　ｒ、＝５ （ここでＪ＝１”（１−’）ｍｏａｔ）　；すなわちｒ
ｋ＋１　＝　ｒｌ、ｒｋ＋２　＝ｒＴｏ”’ｊ２ｋ　＝
　ｒｋ＋　　などである０完全シャツフル等価ネットワ
ーク群にないネットワークに対応する多くの他の有用な
パターンが存在する。

第２６図に示すＥＧＳネットワーク１０２２は゛完全シ
ャツフル等価ネットワークの重要な特殊ケースを示す。

ネットワーク１０２２においては、Ｓ≧３．　ｎ１＝１
．　ｍ１＝Ｆ、　ｒ１＝Ｎ、　ｎ５＝Ｆ、　Ｍ５＝ｌ、
　ｒ５＝Ｎ、であり、また、ここで、次のように定義す
る。

Ｐ　（Ｂ）−ある空き状態の入口および出口が接続可能
出ない（ブロックされる）確率。

Ｐ　（Ｆ）−段２ないし段Ｓ−１内のあるｎｘリノード
が故障のために伴用不能である確率。

０ＣＣ−ある入口または出口が話中である確率。

α−〇　−容量ｎＸｎノード（選択可能）に対して。

α−１全容量ｎＸｎノードに対して。

すると： Ｎ、　Ｆ、　ｎ、　Ｓ、　Ｐ　（Ｂ）　、　ＯＣＣおよ
びαはによって近似的に関係づけされる。

３≦Ｓ≦２１ｏｇ、Ｎ＋１−ａに対して、次のように定
義する：すなわち ８段を有するネットワークに対してＰ、ＣＢ）　＝　Ｐ
（Ｂ）。

このとき： Ｐ　　　（Ｂ）およびＰ　　（Ｂ）は、ｓｏｌ　　　　
　　　　　ｓ ｐｓ＋、ＯＢ）　：ｐ、（Ｂ）［ｎ（１−Ｐ（Ｆ））−
（ｒｓｌ）ｎ’−ｘＯＣＣＩＦＩによって近似的に関係
づけられる。

Ｐ−止凹孟 ｎ”（１−Ｐ（Ｆ））　　　　　ならば、指数は１より
大であり、Ｐ（Ｂ）はＳに対して２乗で減少する；すな
わちＳに対してプロットされたこの劇的な効果を表すた
めに、 Ｐｓ（Ｂ）＝　１０−’ およびＰＳ＋１（Ｂ）　＝　［Ｐｓ（Ｂ）］２と仮定す
る。

において有意である。適用例に使用されるネットワーク
に対するひかえめなしきい値である。

このとき ＰＳ＋４（Ｂ）＝　［１０−８１”　＝　１Ｏ−１６（
以下余白） となる。従って、このようなネットワークにおいて、単
に４個の段を加えることによって、ブロッキングの確率
を１０−１から１Ｏ−ｔ８に減少した。

ブロッキングの確率に対する前の近似表示は、８段のノ
ードを備え、段ｉがｎ　ＩＸ　ｍ　１ノードからなり、
Ｎ−１ｌｎ１「１個の入口とＭＩＩｌｌｒ８ｍ８個の出
口とを有する任意の完全シャツフル等価ネ・ソトワーク
Ｇに対して一般化可能である。Ｐ　（Ｆ）−Ｏ，０ＣＣ
−１、α−１と置くと、Ｇにおけるブロッキングの確率
Ｐ　（Ｇ）は、近似的に、で与えられる。

Ｐ（０）≦、５ は、 ブロッキングの確率がすべて ネットワーク制御 第１６図に示すネットワーク１０１２は、リンクを連続
的に次の段のスイッチに単に割り当てた相互接続パター
ン、すなわち完全シャツフル相互接続を有するＥＧＳネ
ットである。ネットワーク１０１２において任意の入口
Ｘと任意の出口ｙとの間の経路の数Ｐは、 によって与えられる。Ｉ　　（ｋ）は整数セット（０゜
１、・・・、に−１１を表すものとする。入口Ｘから出
口ｙへのある経路を３列の数字（ｘ、Ｐ’、ｙ）、ここ
でＰ＊はＩ　　（Ｐ）の要素、で表す。経路（ｘ、Ｐ＊
、ｙ）は、　Ｍ４　　に対して段ｉのを通過する。

段！ と段ｉ１１ との間のリンクを段ｉ リンクとして表す。経路（ｘ、Ｐ＊、Ｙ）はｌ≦ｉ≦Ｓ
−１，に対して段ｌのスイッチを利用する。

第２７図はスイッチが全容量、ｃａｐ（ＳＨ）＝ｍｉｎ
（ｎＬ、ｍ４）であるネットワーク１０１２において、
経路探索（ハント）を行うのに使用される経路探索処理
の流れ図である。処理は、ブロック１１０２から始まり
、以前に未チエツクの経路Ｐ＊が選択される。

ブロック１１０４において、１≦ｌ≦Ｓ−１の範囲すべ
てのｉに対してＬ　　（ｘ、Ｐ”、ｙ）の話中／空き状
態がチエツクされる。判定ブロック１１０６において、
すべてのＬ　　（ｘ、Ｐ＊、ｙ）が空きでないと判定さ
れると、処理は判定ブロック１１１０へ進む。ブロック
１１１０において、他の未チエツク経路があるか否かが
判定される。

もしあれば処理は、ブロック１１０２に戻り、新たな未
チエツク経路に対して、処理の流れ図が反復される。し
かし、判定ブロック１１１０において、他の未チエツク
経路が存在しないと判定されたならば、処理は、ブロッ
ク１１１２に分岐して、ここで入口Ｘと出口ｙとの間の
全ての経路が、ブロックされていると結論づけられる。

ネットワーク１０１２のスイッチは全容量であると仮定
されたので、第２７図の流れ図においてリンクＬ、が凰 チエツクされる。

第２８図はスイッチが一容量すなわちＣａＰ（Ｓ、）＝
　１゜であるネットワーク１０１２において、経路探索
（ハント）を行うのに使用される経路探索処理の流れ図
である。処理はブロック１１２２から始まり、ここでは
以前に未チエツクの経路Ｐ零が選択される。ブロック１
１２４において、１≦ｉ≦Ｓの範囲の全てのｉに対して
Ｓ　　（ｘ、Ｐ＊、ｙ）の話中／空き状態がチエツクさ
れる。判定ブロック１１２６において、全てのＳ　ｌ　
　（Ｘ　、Ｐ　’　、ｙ　）が空きであるか否かの判定
がなされる。

全てのＳｉ　　（ｘ、Ｐ”、ｙ）力惰きであるならば、
処理はブロック１１２６からブロック１１２８に進み、
ここで入口Ｘを出口ｙに接続するために、経路Ｐ＊が使
用可能であると結論づけられる。ブロック１１２６にお
いて、全てのＳ、（ｘ、Ｐ＊ｙ）が空きでないと判定さ
れたならば、処理は判定ブロック１１３０へ進む。ブロ
ック１１３０において、他の未チエツク経路があるか否
かが判定される。あれば、処理はブロック１１２２に戻
り、新たな未チエツク経路に対して処理の流れ図が反復
される。しかし、もし判定ブロック１１３０において、
他の未チエツク経路が存在しないと判定されたならば、
処理は、ブロック１１３２に分岐し、て、ここで入口Ｘ
と出口ｙとの間の全ての経路がブロックされているとは
結論づけられる。ネットワーク１０１２のスイッチは一
容量であると仮定されたので、第２８図の流れ図におい
てはスイッチＳ１がチエツクされる。

ネットワーク１０１２に対する経路探索を行うときに、
平行作業が可能である。全てのｉおよび＊ Ｐ　に対する全てのＳｉ　　（ｘ、Ｐ”、Ｖ）またはＬ
　ｒ　　（ｘ、Ｐ　＊＋　　ｙ　）の話中／空き状態が
同時に読取り可能であり、したがって、全てのＰ経路に
ついて、それらが話中かまたは空きかを同時に求めるこ
とが可能である。もし空きがあれば、このとき空きとし
て見出されたち、のの中から、特定の経路が選択される
。

考えているネットワークが、ＥＧＳネットワークでなく
、ＥＧＳネットワークの異種同形のモデルであるならば
、経路選択アルゴリズムを適用する前に、入口Ｘおよび
出口ｙはそれらのＥＧＳ等価物にマツプ化されなければ
ならない。スイッチを作動するには逆のマツプ化が必要
とされる。

もし各人口／出口対に対する全ての経路が他の全ての入
口／出口対に対する全ての経路から分離されているなら
ば、多重接続の上にオーバーラツプ動作を行うことが可
能である。

便宜上、　　　　　ｎｍｊ　＝　Ｍ＋、　　　　と表す
。

もしＭがＭｌを割切れるならば、以前に与えら１ ｐ＝− Ｎ＝Ｍ＝２”、　ｎＩ＝ｍ５　＝　１．　ｍ１＝ｎ５　
＝２’＝Ｆであり一かつ２≦１５ｓ−１に対してｎ、−
ｍ、＝２　（こ１ こでｎ、には整数）であるところのネットワークＧを考
える。このとき、 Ｍｌ　＝　２Ｓ−２ｘ　Ｆ　＝　２Ｓ−２Ｘ　２”　ｘ
　２ｓ＋に一２マタ、　ｒｌ　＝　ｒ５　＝　Ｎ　＝　
Ｍ　＝　２”　　　　と１２≦ｉ≦Ｓ−１に対して、　
ｒ、　＝　”　”　”　＝　２ｎ＋に一１とが得られる
。さらに、２≦ｉ≦Ｓに対してＭ、　：　２５−ｉであ
る。

したがって、項ｘＭ、＋Ｐ傘Ｍ＋ｙは、Ｘ２５＋に−２
＋　Ｐ”２”　＋　ｙとなり、ｘｓＶは整数値０，１．
・・・、２−１の範囲であり、Ｐ＊は整数値０，１．・
・、２Ｓ＋に〜酬２−１　　の範囲である。従って、　
　Ｐ“２ｎ　　は値Ｏ＋２ｒ′＋””＋”２ｒ″＋”’
＋２ｓ＋に−２−”　　　　　　　　ヲ有Ｌ、またＰ”
２”　＋　Ｙ　　はＯから　２５＋に−２−１までの全
ての整数値の範囲である。また、　　Ｘ・２Ｓ＋に−２
は、値０．２５＋に−２，、，２Ｓ＋に＋ｎ−２−２５
＋に−２を有し、従って、Ｘ２５＋に−２＋　ｐｉｉ２
ｆｌ　＋　ｙ　　は０から　２５＋に＋ｎ−２−１　　
　までの全ての整数値の範囲である。従って、ｘＭｌ　
＋　Ｐ”Ｍ　＋　ｙ　＝　ｘ２Ｓ＋に−２＋　Ｐ”２’
　＋　ｙ　　　は次のようなＳｔに＋ｎ−２ビットの２
進数として表すことが可能である； ２進数を２Ｓ−′で割って、底関数をとることは、２進
数をＳ−ｉ桁だけ右に移動することと等価である。従っ
て、 ２進数に等価である： ｎ＋に−１ ２進数のモジュロ（法）２　　　は２進数の最古側ｎ＋
１（−１ビツトによって与えられる。従っ２進数に等価
である・ ２≦ｉ≦Ｓ−１に対して、次の表現を考えてみる。

従って、Ｓｔ　　（ｘ、Ｐ＊、ｙ）は、ｘＭｌ　＋　Ｐ
”Ｍ　＋　ｙ、　　の２進表示の右からｌｏｇ　２Ｍ。

ビットだけ移動されたｌｏｇ　２　ｒ　＋　ビットの窓
（ウィンドウ）によって与えられる。同様に、Ｌｌ（ｘ
、Ｐ＊、ｙ）はｘＭ、　＋　Ｐ”Ｍ　＋　ｙ、　の２進
表示の右からｌｏｇ　２　Ｍ＝＋１　ビットだけ移動さ
れたｌｏｇ　２（ｒ、ｍ、）ビットの窓によって与えら
れる。

１ シャツフルネットワークのスイッチおよびリンクの入口
／出口および経路番号に対する関係を、第２９図に示す
例示的ネットワーク１１４０について説明する。第３０
図は、単一２進数を形成するための、入口１３７、経路
４１７、出口２９１の連鎖２進表示を示す。第３１図は
、２進数の連続ビットの中のある数を単に選択すること
により、ある役向の特定のスイッチの決定が可能である
ことを示す。段２のスイッチと段１６のスイッチとを識
別するために使用される特定の１１個の連続ビットが第
３１図に示されている。同様に、段２および段１６内の
特定のリンクを識別するために使用される１２個の連続
ビットもまた示されている。１１個のビットストリング
は２０４８個のスイッチの中から１個を識別する。１２
個のビットストリングは、４０９６個のリンクの中から
１個を識別する。第３１図にはまた、スイッチおよびリ
ンクを識別するために使用された連続ビットに隣接する
ビットを基礎にして、種々の段の特定の入力および圧力
を識別するための方法も示されている。たとえば、段２
、段１６の入力が識別され、段１、段２、段１６の出力
が、識別されている。

ネットワーク１１４０に対しては、出力経路選択は「自
己経路選択」であって、入力に対しては独立である。

クロスオーバネットワークとシャツフルネットワークと
は異種同形である。２つのネットワークタイプの種々の
段の間の変換を第３２図に略図で示す。第３２図におい
て識別されている特定の変換が、本明細書内で第１表−
第３表に記載されている。第３２図において、ブロック
１１５０内に識別されているクロスオーバネットワーク
のｉ段のスイッチおよび出力とブロック１１５４内に識
別されているシャツフルネットワークの段ｉのスイッチ
および出力とは、ブロック１１５２の変換１，２，３．
４によって関係づけられている。同様に、ブロック１１
６０内に示されているクロスオーバーネットワークの段
ｉ＋１に対するスイッチおよび入力と、ブロック１１６
４内に示されているシャツフルネットワークの段ｉ＋１
に対するスイッチおよび入力とは、ブロック１１６２の
変換９．１０，１１．１２よって定義されているように
、関係づけられている。クロスオーバネットワークに対
する段ｉのスイッチおよび出力番号と、クロスオーバネ
ットワークに対する段ｉ＋１のスイッチおよび入力番号
との間の変換は、ブロック１１５６の変換１３．１４．
１５．１６によって定義されている。シャツフルネット
ワークの連続段の間の対応関係は、ブロック１１５８の
変換５゜６．７．８によってあたえられる。変換工ない
し１６が第１表−第３表に記載されている。各変換に対
して、変換されるべき数値はＢｎ−１・・・８１Ｂｏに
よって表されるｎビットの２進数である。

第 表 ここで、５１２Ｘ５１２クロスオーバネツトワーク１２
００（第３８図）を制御するための装置について説明す
る。このようなネットワークの大きさをよりよく理解す
るために、まず１６Ｘ１６クロスオーバネツトワーク１
１７０（第３４図−第３６図）を参照して、段から段へ
のクロスオーバ接続のパターンに注目されたい。第３７
図は、１６Ｘ１６ネツトワーク１１７０と５１２Ｘ５１
２ネツトワーク１２００との相対的大きさを示したもの
である。そこには中間的大きさである１２８Ｘ１２８ネ
ツトワークも示されている。クロスオーバネットワーク
１２００　（第３８図）は１５個の段を含むニしかじ、
段１．　２．　３．　１Ｂ、　　１４．１５は、スイッ
チング機能を行わず、ファンアウト／ファンインＦ−８
を実行するためにのみ使用される。クロスオーバネット
ワーク制御器１３００は、それぞれ段４ないし段１２に
、付属の複数の膜制御器１２０１ないし１２０９を介し
て、ネットワーク１２００に対して経路探索、接続およ
び切断を行うのに使用される。この実施例に対しては、
交換段４ないし１２のノードは第５図のノードのような
全容量交換ノードである。ファンアウト段１．２．３の
ノードおよびファンイン段１３．１４．１５のノードお
よびファンイン段１３．１４．１５のノードは、それぞ
れ、単純ファンアウト要素および単純ファンイン要素で
ある。

プログラム内蔵制御下で操作される単一プロセッサとし
て、またはバー・下ウェア論理回路装置として具体化が
可能なりロスオーバネットワーク制御器１３００は、た
とえば第３９図、第４０図に示す制御処理を実行して、
それぞれ接続および切断をおこなわせる。

接続処理（第３９図）は、与えられた接続要求に対する
ネットワーク１２００の入口／出口対がブロック１４０
２内の待ち行列に記憶されたときに開始する。記憶され
た入口／出口対が処理されるべきとき、ブロック１４０
４において、人口および出口の番号が、ネットワーク１
２００にトポロジー的に等価のシャツフルネットワーク
の対応する入口および出口各号へ変換される。次にブロ
ック１４６０において本文で後に説明する処理を用いて
分離経路チエツクが行われ、これにより、この接続要求
に対して可能なある経路が、同時処理されている他の接
続要求に対して可能なある経路とインターセクトするか
を判定する。進行中の他の接続要求と衝突がなければ、
実行はブロック１４０８に移り、ここで等価シャツフル
ネットワークの入口から出口までの全ての経路に付属す
るスイッチまたはリンクが決定される。ネットワーク１
２００においては、スイッチ（またはノード）は全容量
スイッチであるので、ネットワークを通過する与えられ
た経路のリンクを決定すれば十分である。もしネットワ
ークスイッチが一容量スイッチであるならば、ネットワ
ークを通過する与えられた経路の経路要素が一旦決定さ
れると、ブロック１４１２において経路メモリが更新さ
れ、これにより等価シャツフルネットワークに対する入
口番号、出口番号および経路番号を用いて空き経路を定
義する。ブロック１４１４において、ネットワーク段制
御器１２０１ないし１２０９に対し接続命令が送られる
。

さらに、識別された経路に対しては、その経路要素（ス
イッチまたはリンク）は、全ての段に対しブロック１４
１６において話中とマークされる。

ブロック１４０６に戻って、もし与えられた接続要求が
、処理中の他の接続要求と衝突すると判定されたならば
、与えられた接続要求に関する情報が、ブロック１４２
０において待ち行列内に記憶される。ブロック１４１０
において、他の接続要求の１つに対して、空き行列が一
旦見出だされると、ブロック１４２０の待ち行列に対し
て、情報が提供される。次にブロック１４０６の非接続
経路チエツクが反復される。ブロック１４１０において
、接続要求に対し空き経路が見出されなかったならば、
ブロック１４２２、ブロック１４２４が実行される。ブ
ロック１４２２においては、接続処理が完了したとの報
告が、ブロック１４２０の待ち行列に対してなされる。

ブロック１４２４においては、不成功に終った接続要求
は後に再び処理可能であるというようなブロッキング障
害報告がブロック１４０２の待ち行列に対してなされる
。

切断処理（第４０図）は、与えられた切断要求に対する
ネットワーク１２００の入口がブロック１４４０内の待
ち行列内に記憶されたときに開始する。記憶された入口
が処理されるべきとき、ブロック１４４２において、入
口番号がネットワーク１２００にトポロジー的に等価の
シャツフルネットワークの対応する入口番号に変換され
る。ブロック１４４４において経路メモリを指示するの
、にシャツフル入口番号が使用され、これにより接続用
のシャツフル出口番号および経路番号を決定する。ブロ
ック１４４８において、ネットワーク段制御器１２０１
ないし１２０９に対し切断命令が送られる。さらに、識
別された経路に対しては、その経路要素（スイッチまた
はリンク）は全ての段に対し再び空きとマークされる。

ネットワーク制御器１３００のハードウェア実施態様を
第４２図−第４４図に示す。特定のネットツー２１２０
０人ロ／出ロ対を指定する接続要求は接続要求待ち行列
１３０２内に記憶される。

９ビツトの２進クロスオーバ入口番号および９ビツトの
２進クロスオーバ出口番号は、対応する９ビツトのシャ
ツフル入口番号および９ビツトのシャツフル出口番号へ
変換するために、クロスオーバからシャツフルへのマツ
プ化装置１３０４（’３５０図）に伝送される。シャツ
フル入口および出口番号は、接続〆切断要求待ち行列１
３０５内に記憶され、次に分離（非接続）経路チエツク
装置１３０６（第４６図）に伝送される。装置１３０６
は、現在の入口／出口番号対が、他の入口／出口番号対
に関連する経路とは分離したリンクであるネットワーク
１２００内の経路、を形成するかどうかを判定する。２
以上の接続要求がネットワーク１２００内に分離経路を
形成するとき、本明細書では操作のオーバーラツプモー
ドと称されるものの中で、多重の接続要求および経路探
索が同時に処理可能である。次に接続／切断要求待ち行
列１３０８内にシャツフル人口／出口番号が記憶される
。経路探索が実行されるべきとき、接続要求待ち行列１
３０８は、ネットワーク１２００のリンク段４ないし１
１に対応するリンクのためのリンクの話中／空きビット
を記憶する複数のメモリ１３１２に読取要求信号を伝送
する。（リンク段ｉはノード段ｉとノード段ｉ＋１との
間のリンク段である。）９ビツトのシャツフル入口信号
および９ビツトのシャツフル出口信号も、また接続要求
待ち行列１３０８から並列に伝送され、メモリ１３１２
の位置をアドレスするのに、入口信号および出口信号の
中の所定のものが使用される。

ネットワーク１２００において、任意の指定された入口
／出口対に付属して８つの経路がある。

各メモリ１３１２は各々ビットからなる５１２の位置（
メモリー位置）を有する。与えられたメモリ１３１２の
５１２の位置の各々は、第３０図のように連鎖結合され
た入口番号、経路番号および出口番号によって形成され
る２進数から抽出された所定の９ビツトの異なる値に対
応する。しかし、任意の段に対する経路番号は抽出され
ない。この結果、メモリ１３１２の位置は、与えられた
入口／出口番号対に付属の８つの経路の各々に対するリ
ンク段の話中／空き状態を定義する。メモリ１３１２の
アドレスされた位置の全ての８ビツトは読取られ、同時
にたとえば多重入力ＯＲゲートとして態様化された複数
の経路話中／空きチエツク装置１３１４によって結合さ
れる。経路チエツク装置１３１４の１つは、その入力信
号がリンクの空き状態を指示したときに空き信号を伝送
する。

空き経路選択装置１３６１　（第５１図）は、装置１３
１４の各々から話中／空き信号を受取り、定義された空
き経路の１つを所定の方法で選択する。

次に、空き経路選択装置１３１６は、８つの経路の中の
選択された１つに対応する２進数を伝送する。装置１３
１６はまた、実際に経路が見出されなかったならば、経
路ブロック指示信号を伝送する。経路ブロック指示信号
は、接続要求待ち行列１３０２に送り戻されて、接続要
求が後に反復可能となるようにする。経路ブロック指示
信号の反転は、話中ビットをメモリ１３１２の各々内に
書き込むための書込要求信号として使用される。空き経
路番号は、メモリ１３１２に伝送されてさらに特定経路
と、従って、入口および出口番号によってアドレスされ
た位置の特定ビットとを識別する。さらに、書出要求に
応答して、経路メモリ１３１８が更新され、経路メモリ
１３１８は、シャツフル入口によって定義されたアドレ
スにおいて、シャツフル出口各号と選択された空き経路
番号とを記憶する。

切断要求待ち行列１３２０は、切断されるべきクロスオ
ーバ入口を、対応するシャツフル入口に変換するための
クロスオーバからシャツフルへのマツプ化装置１３０４
に伝送することによって、切断をおこなう。次にシャツ
フル入口は、経路メモリ１３１８をアドレスするのに使
用される。切断要求待ち行列１３２０は、経路メモリ１
３１８に読取要求信号を伝送して、シャツフル入口アド
レスによって定義された経路メモリ１３１８の位置に記
憶されているシャツフル出口は、次に、シャツフル入口
とともに、待ち行列１３０５と、分＃（非接続）経路チ
エツク装置１３０６と待ち行列１３０８とを経由して、
アドレスメモリ１３１２に伝送される。アドレスされた
経路メモリ１３１８の位置はまた、切断されるべき経路
の経路各号も含む。読取られた経路番号は、並列にメモ
リ１３１２の各々に伝送され、空き状態に戻されるべき
特定ビットをさらに指定する。その後、切断要求待ち行
列１３２０は、メモリ１３１２内で空き状態への変更を
おこなわせる書込要求を伝送し、かつまた、その接続に
関する情報を経路メモリ１３１８から削除する。ノード
段制御器１２０１．１２０９の各々はトランスレータを
含み、トランスレータは、シャツフル入口、出口および
経路信号の所定の結合を形成して、新たな経路の部分と
して可能化されるかまたは切断のために不能化されるべ
きノードとノード入力からノード出力への接続を決定す
る。これらのトランスレータの設計（ｘ、Ｐ’、ｙ）を
決定するための推理に類似した推理に従って、Ｉｉ　　
（ｘ、Ｐ＊、ｙ）（Ｓｔ（ｘ、Ｐ＊、ｙ）上に使用され
る入力）とを決定可能である。

２≦１≦Ｓ−１に対しては、ｒ、−２°＋に一１！ Ｍ、−２、およびｎ　−２１であり、ｌ−１ １ｒ　　　　　　　　　　　　　　ｉ （ｘ、Ｐ’、ｙ）はｘＭ　　十Ｐ＊Ｍ＋ｙの２進表示の
右からｎ十に一１＋Ｓ−ｉビットだけ移動した１ビツト
の窓によって与えられる。

零　　　　　　　　　　　　　　零 次に００（ｘ、　Ｐ　＋　　ｙ）はｘ　ｌｖｌ　１＋Ｐ
　　Ｍ　＋ｙの２進表示の右から５−１−１ビツトだけ
移動した１ビツトの窓によって与えられる。

Ｓ、　　（ｘ、　Ｐ本、　ｙ）、１．　　（ｘ、　Ｐ”
、　ｙ）、１ Ｑ、（ｘ、Ｐ本、ｙ）をシャツフル領域からクロスオー
バ領域へマツプ化するためには、第１表における表現（
３）、（４）と、第３表における表現（１２ａ）のそれ
ぞれを利用する。必要な排他的ＯＲ機能はハードウェア
内に容易に態様化され、またこれらの機能への入力はｘ
Ｍ　　十Ｐ’Ｎｉ＋ｙの２進表示から直接得られる。ク
ロスオーバからシャツフルへのマツプ化装置１３０４　
（第５０図）は、適切な入口および出口信号を結合する
１セツトの排他的ＯＲゲートを含む。ネットワークは、
８個のファンアウトおよびファンインを有するので、全
体ネットワークは、１ないし８のファンアウトのための
３つの段と、スイッチイングのための９つの段と１ない
し８のファンインのための３つの段とからなる合計１５
の段で構成されるものと解釈可能である。ファンアウト
／ファンインは、各々８個の入口／出口のうちの１つ（
４個のスイッチのうちの１つの入口／出口）を選択的に
装備することによって達成される。次に選択された５１
２個入口および出口スイッチは、第１表の表現（１）を
用いてシャツフル領域にマツプ化される。

結果として得られた論理を第５０図に示す。

メモリ１３１２は、各々リンク話中／空きビットを記憶
する５１２Ｘ８のランダムアクセスメモリである。経路
話中／空きチエツク装置１３１４はＯＲゲートとして態
様化される。選択装置１３１６（第５１図）はＡＮＤ、
ＮＡＮＤ、ＯＲ，ＮＯＲゲートを配置して態様化され、
これにより３つの経路信号を用いて選択空き経路を定義
し、経路ブロック指示信号と古き込み要求信号との両方
の目的に使用される単一信号を発生する。

分離経路チエツク装置１３０６は、第４６図に示す論理
配置を基礎としている。チエツクされる２つの入力／出
力対は、（Ｘ９．Ｘ８、Ｘｌ、Ｘ６、Ｘ５、Ｘ４、Ｘ３
、Ｘ２、ＸＩ）−（Ｙ９゜Ｙｇ、Ｙ７．Ｙ６．Ｙ５．Ｙ
４．Ｙ３．Ｙ２．Ｙｌ）および（ｘ９．　　ｘ８．　ｘ
７．　ｘ６．　ｘ５．　ｘ４、ｘ３．ｘ２．ｘｉ）−（
ｙ９．ｙ８．ｙ７゜ｙ６．ｙ５．ｙ４．ｙ３．ｙ２．ｙ
ｌ）として表されている。装置１３０６の論理配置は、
第４９図に示すネットワーク１３３０内でＩＸ２　　で
ある第１段の要素によって示されるようなファンアウト
から独立であり、２　×１要素である最終段要素によっ
て示されるようなファンインから独立である分離経路を
チエツクするために適用可能である。装置１３０６の論
理配置は、入口／出口対に対してｘ　Ｍ　ｌ＋　Ｐ　”
　Ｍ　”　）’の２進表示を考えてみる。

Ｌ　　（ｘ、Ｐ’、ｙ）は、４≦ｉ≦１１に対するこれ
らの２進値の右から＋ｏｇ２Ｍ１＋１−１２−ｔビット
だけ移動したｌｏｇ　２　　（ｒ　１　ｍｌ）　−ｎ　
＋　ｋ−９＋３−１２ビツトの窓によって与えられる。

段１，２．３のずれの段のリンクも、ただ１つの入口に
よってアクセス可能であり（ファンアウトの３つの段）
および段１２．１３．１４のいずれの段のリンクもただ
１つの出口によって、アクセス可能である（ファンイン
の３つの段）ので、Ｌ、は、４≦１≦１１に対してのみ
考えれば良い。

次に、 Ｌ　　　（ｘ、Ｐ本、　　ｙ）、Ｌ　　　（ｘ”、Ｐ本
、　ｙ゛）４ を考えてみる。

Ｒ４（ｘ、Ｐ傘、ｙ）＝　Ｘ＠Ｘ７Ｘ６Ｘ５）ζ４Ｘ３
Ｘ２Ｘ１ｐＰＰＹ９Ｌ＜（ｘ’＋Ｐ”＋ｙ’）＝　ｘｓ
ｘ７ｘ６ｘｓｘａｘｓｘ２ｘｌＰｐＰＹｑｐｐｐの領域
は、可能な８つの値の全てをとることが可能なので、こ
れらの２セツトのリンクは、残りのビットの少なくとも
１つの位置において異なるならば、そのときのみ分離し
ている。

従っ、て、これら２つのリンクセットは、もしＤ４＋＝
　（ｘ８ΦＸｓ）＋　（Ｘｌ　ｅ　ｘｔ）＋　−＋　（
Ｘｌ　ΦＸθ＋α９Φ）’９）＝１ならば、分離してい
る。

Ｄ５　＝（Ｘｔ　ｅｘ７）＋・＝＋（Ｘ１ｅｘｌ）＋（
Ｙｇ　ｅｙｇ）＋αｓ　ｅｙｓ）＝１Ｄｎ＝（ＸｔΦＸ
Ｉ　）　＋　（ＹｇΦｙ９）　＋　・＝　＋　（ＹｚΦ
ｙｚ）＝１゜に到達するであろう。リンクの全セットは
、各々Ｄ、−１であるか、またはＩ）ｙ　＝　Ｄ４　ｘ
Ｄ５　Ｋ　”’　ｘＤｌｌ　Ｈ１である場合のみ分離し
ている。第４６図に示す論理はＤｒのプール代数の実行
である。

２つの入口／出口対がリンク分離していると判定された
ときは、接続を形成するための経路探索機能は、第４７
囚のタイミング図表に示すようにオーバーラツプ作業モ
ード内で実行可能である。

図示のように、メモリ１３１２の読取りを行うのに必要
な時間と、ＯＲゲート１３１４とおよび空き経路選択装
置１３１６とからなる論理回路要素のそれに続いて行わ
れる演算と；および経路メモリ１３１８の書き込みとな
らびに話中ビットのメモリ１３１２への書き込みとのた
めのそれに続く時間と；が第４７図ではＲ１、Ｌｌ、Ｗ
ｌで示されている。第２の接続要求のための対応する時
間はＲ２、Ｒ２、Ｗ２で示されている。図示のように、
第２の読取りは、第１の読取り結果が論理ゲートの幾つ
かのレベルを通過して伝搬中である。

第４８図に示すように、ネットワーク制御器メモリの多
重コピー等が使用れるときは、第４５図に示すように、
対応する４つの書き込みが行われる前に、４つの読み込
みを行うことが可能である。

代替態様として、第１の入口と第１の出口との間の経路
、および第２の入口と第２の出口との間の経路、で衝突
があるかどうかをチエツクする代わりに、選択された経
路があたかも衝突することがないかのごとく単に処理し
、もし衝突が起きた場合は、第２の入口と第２の出口と
の間で代替経路を選択することが可能である。衝突の存
在は、第２の選択経路に対する話中空き指示信号のいず
れかが話中とマークされているかどうかで検出される：
話中とマークされている場合は、すでに話中として検出
したものを除き、その第２の経路に対する話中−空き指
示信号は、空きとして保留されなければならず、第２の
入口および出口の間の代替経路の探索が行われる。

多くのＥＧＳネットワークにおいては、２つの接続要求
が分離している確率は高い。Ｎ個の入口およびＮ１個の
出口と、８個の段と、および段ｉにおける各スイッチ上
にｎ３個の入口および段ｉにおける各スイッチ上にｍ０
個の出口、ここでｒＩｎＪ≦Ｎ　に対して　Ｎ”　Ｏｍ
ｏｄ［ｎ、　　　およびＦｌ　　　　　　　　　　　　
　　　　　　　　　　　　１−＋とを有する。ＥＧＳネ
ットワークを考えてみよう。

Ｌ　（ａ、ｂ）を人口ａと出口すとの間の全ての経路内
の全てのリンクのセット、Ｓ　（ａ、ｂ）を人口ａと出
口すとの間の全ての経路の全てのスイッチのセット、お
よびΦを空すなわちゼロセットと定義する。これらの定
義を用いて次の定理を説明する。

リンク分離経路の定理： もしｔ≧Ｕのみならば、 ＬＣｘ＋ｙ）　（Ｉ　Ｌ（ｘ’、ｙ’）　＝φスイッチ
分離経路の定理： もしｔ≧Ｕのみならば、 Ｓ（ｘ、ｙ）○Ｓ（Ｘ’、’／’）　＝φＸおよびＸ′
はＮ個の入口のセットから交υに選ばれ、すなわちＸお
よびＸ′は同じ入り口であってもよい。同様に、ｙおよ
びｙ−はＭ個の出口のセットから交替に選ばれる。この
ケースに対しては変数β−０とセットする。

ＬｗＪ　　はＷ以下の範囲の最大整数、および ｒｗｌ　　はＷ以上の範囲の最小整数である。

ケース１； ＸおよびＸ′もｙおよびｙ−もいずれもＮ個の人口およ
びＭ個の出口のそれぞれのセットから交替では選ばれ無
い。従って、　　Ｓ７　及びＳ８　である。このケース
にたいしてはβ−１とセットする。

リンク分離経路の確率： Ｌ（ス、ｙ＞○Ｌ（ｘ’、ｙ）＝φ　である確率は、任
意に選択されたｘ、ｙおよびＸ′、ｙ′に対しては、２
つのケースを考える。： ケース０： （ト）−β）１ によってえられる。

スイッチ分離経路の確率； Ｓ（ｘ、ｙ）（Ｉ　Ｓ（ｘ’、ｙ’）　＝φ　である確
率は１通りの方法がある。

２つの入口／出口対を選択するには、 −５１２、Ｓ−９に対しては、インターセクト経由を有
する２つの入口／出口対を選択するにはによって与えら
れる。

ｌｏｇ２　Ｎ≦Ｓ≦２　ｌｏｇ２　Ｎ：に対して；Ｐ（
分Ｊｉｆｉ）−Ｐ（与えられた入口／出口対の間の全て
の経路は他の入口／出口対空スイッチおよびリンクが分
離している）− また２つの入口／出口対を選択するには従って、 いくつかの経路に対して、共通のスイッチを有する２つ
の入口／出口対を選択するには、さらに、Ｐ（３対のう
ち少なくとも２対が分離）−，９９９９９６１３、Ｐ（
各４対が他の３対から分１１ｆｌｉ）　−、９０９４、
Ｐ（５対のうちある４対が分り−，９９６である。

【図面の簡単な説明】

第１図は、第３８図の５１２Ｘ５１２多段クロスオーバ
ネットワークを制御する例示的ネットワーク制御器の線
図； 第２図は、拡張セクション、完全シャツフル等価ネット
ワーク及び集束セクションからなるシステムに＆、Ｊす
る実例的ネットワークトポロジーの線図； 第３図、第４図及び第５図は、異なる拡張及び集束態様
を有する第２図のネットワークトポロジーの線図： 第６図、第７図及び第８図は、第２図のシステムにおい
て使用される全容量ノード、選択可能−容量モード及び
選択不能−容量ノードのそれぞれの線図； 第９図は、集束セクションのない第２図のネットワーク
トポロジーに類似のネットワークトポロジーの線図； 第１０図は、拡張セクションのない第２図のネットワー
クトポロジーに類似のネットワークトポロジーの線図； 第１１図は、弔−段の厳密非ブロツキングネットワーク
の線図； 第１２図は、厳密非ブロツキング３段クロス（ｅｌｏｓ
）ネットワークの線図； 第１３図は、−膜化厳密非ブロッキング３段クロス（ｃ
ｌｏｓ）ネットワークの線図；第１４図は、厳密非ブロ
ツキング５段クロス（ｅｌｏｓ）ネットワークの線図； 第１５図は、多段相互接続ネットワーク（ｋｌｌＮ）の
線図； 第１６図は、拡張−級化シャッフル（ＥＧＳ）ネットワ
ークとここでは呼ばれるＭＩＮの特殊タイプの線図； 第１７図及び１８図は、例示的ＥＧＳネットワークの線
図； 第１９図は、第１７図及び第１８図のネットワークの人
口Ｘから出口ｙまでのチャネルグラフＬ（Ｘ％Ｖ）を示
す線図； 第２０図は、第１９図のチャネルグラフＬ　（ｘ。 Ｖ）の他に中−のインターセフＩ・呼を示す線図；第２
１図及び第２３図は、ネットワークにり、１する非ブロ
ッキングタライテリヤ（ＪＩ！べりを求めるのに使用さ
れる第１６図のネットワークの線図；第２２図は、前方
向−後方向不変特性ＣＦＢＩＰ）とここでは呼ばれるネ
ットワーク特性を説明するのに使用される第１８図の線
図； 第２４図は、例示的非ブロッキングＥＧＳネットワーク
の線図； 第２５図は、特定の完全シャツフル等価ネットワークロ
スオーバ（または゛トクロスオーバ）ネットワークの線
図： 第２６図は、完全シャツフル等価ネットワークの重要な
特殊ケースを表わすＥＧＳネットワークの線図； 第２７図は、全容量ノードを白°する第１６図のＥＧＳ
ネットワークにおける経路探索機能を実行するのに使用
される経路探索処理の流れ図；第２８図は、−容量ノー
ドを白゛する第１６図のＥＧＳネットワークにおける経
路探索機能を実行するのに使用される経路探索処理の流
れ図第２９図は、シャツフルネットワークのスイッチ及
びリンクの入口、経路及び出口番号に対する関係を説明
するのに使用される例示的シャツフルネットワークの線
図； 第３０図は、単一２進数を形成するための第２９図のネ
ットワークに対する入口、経路及び出口番号の連鎖２進
数表示を示す線図； 第３１図は、単一２進数から第２９図のネットワークに
対するスイッチ、リンク、人力及び出力を決定すること
を示す線図； 第３２図は、２つの異種同形のタイプのネットワーク即
ちクロスオーバネットワークとシャツフルネットワーク
との間の変換であってここでは第１表−第３表に記載さ
れているところの変換の略示図； 第３４図、第３５図、第３６図は、第３３図に従って配
置されたとき、１次元配列のノードを用いた１６Ｘ１６
の２次元クロスオーバネットワークが形成される線図： 第３７図は、第３４−第３６図の１６Ｘ１６クロスオー
バネツトワークと、１２８Ｘ１２８クロスオーバネツト
ワークと及び第３８図の５１２×５１２クロスオーバネ
ツトワークとの相対的大きさを示す線図； 第１３８図は、５１２Ｘ５１２クロスオーバネツトワー
ク及び対応のクロスオーバネットワーク制御器の線図： 第３９図は、第３８図のクロスオーバネットワーク制御
器に対する接続要求処理の流れ図；第４０図は、第３８
図のクロスオーバネットワーク制御器に対する切断要求
処理の流れ図；第４２図、第４３図、第４４図は、第４
１図に従って配置されたとき、第３８図のクロスオーバ
ネットワークのハードウェア論理回路態様が形成される
ところの線図； 第４５図は、ネットワーク制御器メモリの；（製コピー
を有する代替ネットワーク制御器態様の線図； 第４６図は、第４２図−第４４図の制御器のＩｕＪり離
し経路チエツク装置の線図； 第４７図は、第４２図−第４４図の制御器によるオーバ
ーラツプ経路探索処理を示すタイミング線図； 第４８図は、第４５図の代替制御器によるオーバーラツ
プ経路探索処理を示すタイミング線図；第４９図は、１
×２ｎ要素の第１段と２ｎ×１ｆ索のｋｋ終段とを有す
るネットワークでありかつそれに対して第４６図の切り
離し経路チエツク装置が適用可能であるネットワークの
線図；第５０図は、第４２図−第４４図の制御器の、ク
ロスオーバからシャツフルへのマツプ化装置の線図； 第５１図は、第４２図−節４４図の制御器の空き経路選
択装置の線図； 出願　　人：アメリカン　テレフォン　アンドＦＩＧ。 ３ 完全、−・−１等価礼・ｋトク ＦＩＧ。 ＦＩＧ。 ＦＩＯ。 ５ 完全ンヤフ７ｊ；等ｌフトフーク 一′−段 −ト段　ノー？Ｆｆｆｉ −ト段 ＦＩＧ。 １ ２ 完全ンーフ「２等価シト７−Ｊ！ ノード段 ノード段 ノード段 ノート′段 ＦＩＧ＝ ０ １個出力 ＦＩＧ、　　１１ ヘロ ＝田 く口 −べ ＦＩＧ。 ２５ ＦＩＧ。 ６ ＦＩＧ。 ８ ＦＩＧ。 ７ ＦＩＧ。 ９ ＦＩＧ。 ３０ ７１ツチ買トＥアＥコＩＥＨＩ弓ｐｐｐロ］［匠］＝石
Σ】＝五アラ＝口ｙ段２のリンク　　　　　　　　　　
　段１６のリンク、／段２の入力　　　　　　　　　　
１段１６の入力入力口”Ｘ＊Ｘ”ＸＰＰＰＰＰ［］ＰＰ
ＰＹＩＹＹＹＹＹＹＹ７１７５ ！−パ段 ２＆／７５ ＩＪンク段ノードｆＲ’ツク段ノー上゛Ｌ貧、！７７段 一一一゛段°ツクｆ又 ノ→゛段 ノー−段 「ルク段 ノ→゛ｌ覧ＩＬ７りＩ３≧ ｌ−ド段 ＦＩＧ− ５ ＦＩＧ。 ４ ＦＩＧ。 ３６ ネットワークの相対的大きさ ＦＩ（３、 ７ ＦＩＧ。 ９ ＦＩＧ。 ４０ ノーｉ’ｒ、１ｉｆｉ’ｌｌ！ｌ！ｆ’％ノート’ＪＲ
ｆＢ’ｌ＋ＪｌｌｌコｈＦＩＧ。 ５ ＦＩＧ。 ７ ＦＩＯ。 ８ ＦＩＧ。 ９ ＦＩＧ。 ０ 手 続 ＊ＴＩ３ 正 書（自発） 平成２年６月

Claims (13)

【特許請求の範囲】
1. （１）第一ネットワークとメモリー手段とを有する多段
   ネットワークの制御方法において、前記メモリー手段に
   、前記第一ネットワークとは、相違するが位相幾何学的
   に（ｔｏｐｏｌｏｇｉｃａｌｌｙ）等価な第二ネットワ
   ークの各経路に関する話中／空き情報の記憶を行なうス
   テップ、 前記第一ネットワークを通じる回線接続要求に応じて、
   前記第二ネットワークの経路のうちで空き状態として定
   義されている経路を識別するために前記メモリー手段の
   読み取りを行なうステップ、 を有することを特徴とする多段ネットワーク制御方法。
2. （２）前記第一ネットワークは、複数の入口と複数の出
   口とを有し、前記第二ネットワークは、複数の入口と複
   数の出口とを有し、前記回線接続要求は、前記第一ネッ
   トワークの入口の特定の入口から前記第一ネットワーク
   の出口の特定の出口への前記第一ネットワークを介する
   回線接続要求であり、前記方法は更に、前記回線接続要
   求に応じて、前記第一ネットワークの特定入口に対応す
   る前記第二ネットワークの入口と、前記第一ネットワー
   クの特定出口に対応する前記第二ネットワークの出口と
   を決定するステップを有し、前記読み取りステップは、
   前記所定の第二ネットワークの入口から前記所定の第二
   ネットワークの出口への空き状態として定義されている
   前記第二ネットワークの経路を識別するために実行され
   る ことを特徴とする請求項１記載の方法。
3. （３）前記所定の第二ネットワークの入口から前記所定
   の第二ネットワークの出口への、空き状態として前記メ
   モリー手段に定義されている経路を識別する際、前記識
   別された第二ネットワークの経路に対応する前記第一ネ
   ットワークの経路を決定するステップ、 を有することを特徴とする請求項２記載の方法。
4. （４）前記所定の第一ネットワークの経路が前記第一ネ
   ットワークの特定入口から前記第一ネットワークの特定
   出口へ通信可能となるように、前記第一ネットワークを
   制御するステップ を有することを特徴とする請求項３記載の方法。
5. （５）前記所定の第二ネットワークの入口から前記所定
   の第二ネットワークの出口への、空き状態として前記メ
   モリー手段に記憶されている経路を識別する際、前記識
   別された第二ネットワークの経路を前記メモリー手段に
   話中状態としてマーキングするステップ を有することを特徴とする請求項２記載の方法。
6. （６）前記所定の第二ネットワークの入口から前記所定
   の第二ネットワークの出口への、空き状態として前記メ
   モリー手段に記憶されている経路を識別する際、前記メ
   モリー手段に、前記所定の第二ネットワークの入口、前
   記識別された第二ネットワークの経路及び前記所定の第
   二ネットワークの出口に関連する経路情報を、前記メモ
   リー手段に記憶するステップ を有することを特徴とする請求項２記載の方法。
7. （７）前記所定の第二ネットワークの入口から前記所定
   の第二ネットワークの出口への、空き状態として前記メ
   モリー手段に記憶されている経路を識別する際、前記識
   別された第二ネットワークの経路に対応する第一ネット
   ワークの経路を決定するステップ、前記所定の第一ネッ
   トワークの経路が前記第一ネットワークの特定入口から
   前記第一ネットワークの特定出口へ通信可能となるよう
   に前記第一ネットワークを制御するステップ、前記識別
   された第二ネットワークの経路を前記メモリー手段に話
   中状態としてマークするステップ、前記メモリー手段に
   前記所定の第二ネットワークの入口、前記識別された第
   二ネットワークの経路及び前記所定の第二ネットワーク
   の出口に関連する経路情報を前記メモリー手段に記憶す
   るステップ を有することを特徴とする請求項２記載の方法。
8. （８）前記第一ネットワークの特定入口からの記第一ネ
   ットワークの接続を切り離す要求に応じて、前記所定の
   第二ネットワークの入口が前記第一ネットワークの特定
   入口に対応することを確定するステップ、 この確定ステップの後に、前記記憶された経路情報に基
   づいて、前記識別された第二ネットワークの経路と前記
   所定の第二ネットワークの出口とが、前記所定の第二ネ
   ットワークの入口に関連することを決定するステップ、 前記記憶された経路情報に基づく前記決定ステップの後
   に、前記識別された第二ネットワークの経路に対応する
   前記第一ネットワークの経路を不能にするために、前記
   第一ネットワークを制御するステップ、前記識別された
   第二ネットワークの経路を前記メモリー手段に空き状態
   としてマークするステップ、前記メモリー手段から前記
   記憶された経路情報を消去するステップ を有することを特徴とする請求項７記載の方法。
9. （９）前記第一ネットワークの特定出口への前記第一ネ
   ットワークの接続切り離す要求に応じて、前記所定の第
   二ネットワークの出口が前記第一ネットワークの特定出
   口に対応することを確定するステップ、 この確定ステップの後に、前記記憶された経路情報に基
   づいて、前記識別された第二ネットワークの経路と前記
   所定の第二ネットワークの入口とが前記所定の第二ネッ
   トワークの出口に関連することを決定するステップ、 前記記憶された経路情報に基づく前記決定ステップの後
   に、前記識別された第二ネットワークの経路に対応する
   前記第一ネットワークの経路を不能にするために、前記
   第一ネットワークを制御するステップ、前記識別された
   第二ネットワークの経路を前記メモリー手段に空き状態
   としてマークするステップ、前記メモリー手段から前記
   記憶された経路情報を消去するステップ を有することを特徴とする請求項７記載の方法。
10. （１０）前記第二ネットワークが複数のステージを有し
    、前記第二ネットワークの複数の入口のそれぞれが人口
    番号で表され、これら前記第二ネットワークの複数の出
    口のそれぞれが出口番号で表され、 前記記憶ステップは、 前記各ステージに対して、前記第二ネットワークの入口
    の中の所定の入口のうちのいずれかの入口から前記第二
    ネットワークの出口の中の所定の出口のうちのいずれか
    の出口への前記第二ネットワークの全ての経路に関する
    ステージの話中／空き情報の記憶をおこない、この記憶
    は前記第二ネットワークの所定の入口から前記第二ネッ
    トワークの所定の出口への前記全ての経路の話中／空き
    情報がそれぞれ前記第二ネットワークの所定の入口及び
    前記第二ネットワークの所定の出口を表している前記入
    口及び出力部番号に基づいてアドレス可能な状態でなさ
    れる、 ことを特徴とする請求項２記載の方法。
11. （１１）前記第二ネットワークが複数のステージを有し
    、これら前記第二ネットワークの複数の人口のそれぞれ
    が入口番号で表され、前記第二ネットワークの複数の出
    口のそれぞれが出口番号で表され、 前記記憶ステップは、 前記各ステージに対して、前記第二ネットワークの入口
    の中の所定の入口のうちのいずれかの入口から前記第二
    ネットワークの出口の中の所定の出口のうちのいずれか
    の出口への前記第二ネットワークの全ての経路に関する
    ステージの話中／空き情報の記憶を行ない、この記憶は
    前記第二ネットワークの所定の入口と前記第二ネットワ
    ークの所定の出口との間の前記全ての経路の話中／空き
    情報がそれぞれ前記所定の第二ネットワーク入口及び前
    記所定の第二ネットワーク出口を表している前記入口及
    び出口番号に基づいてアドレス可能な状態でなされ、更
    に、前記第二ネットワークの所定の入口と前記第二回線
    網の所定の出口との間の前記全ての経路の中の特定の経
    路の話中／空き情報が前記特定の経路を表している経路
    番号に基づいてアドレス可能な状態でなされる、 ことを特徴とする請求項２記載の方法。
12. （１２）前記第二ネットワークが複数のステージを有し
    、前記第二ネットワークの複数の入口のそれぞれが２進
    数の入口番号で表され、前記第二ネットワークの複数の
    出口のそれぞれが２進数の出口番号で表され、 前記記憶ステップは、 前記各ステージに対して、前記第二ネットワークの入口
    の中の所定の入口のうちのいずれかの入口から前記第二
    ネットワークの出口の中の所定の出口のうちのいずれか
    の出口への前記第二ネットワークの全ての経路に関する
    ステージの話中／空き情報の記憶を行ない、この記憶は
    前記第二ネットワークの所定の入口から前記第二ネット
    ワークの所定の出口への前記全ての経路の話中／空き情
    報がそれぞれ前記第二ネットワークの所定の入口及び前
    記第二回線網の所定の出口を表している前記２進数の入
    口及び出口番号の所定のビットに基づいてアドレス可能
    な状態でなされ、 前記読み取りステップは、 前記各ステージに対して、前記第二ネットワークの所定
    の入口から前記第二ネットワークの所定の出口への前記
    第二ネットワークの全ての経路に関するステージの話中
    ／空き情報のアクセスを、それぞれ前記第二ネットワー
    クの所定の入口及び前記第二ネットワークの所定の出口
    を表している前記２進数の入口及び出口番号の所定のビ
    ットを用いて行なう ことを特徴とする請求項２記載の方法。
13. （１３）複数の入口と複数の出口とを有する第一のネッ
    トワークと、 前記第一ネットワークとは相違するが位相幾何学的に等
    価で、複数の入口と複数の出口とを有する、第二のネッ
    トワークの全ての経路に関する話中／空き情報を記憶す
    るためのメモリー手段と、前記第一ネットワークの入口
    の中の特定の入口から前記第一ネットワークの出口の中
    の特定の出口への前記第一ネットワークを介する回線接
    続要求に応じて、前記第二ネットワークの入口の中で前
    記特定の第一ネットワーク入口に対応する入口を決定す
    る手段、前記第二ネットワークの出口の中で前記特定の
    第一ネットワーク出口に対応する出口を決定する手段、
    前記第二ネットワークの所定の入口から前記第二ネット
    ワークの所定の出口への前記第二ネットワークの経路の
    中で空き状態として記憶されている経路を識別するため
    に前記メモリー手段を読み取る手段と を有することを特徴とする多段ネットワーク制御装置。