JPS60239197A - 情報分配制御方式 - Google Patents

情報分配制御方式

Info

Publication number
JPS60239197A
JPS60239197A JP9611184A JP9611184A JPS60239197A JP S60239197 A JPS60239197 A JP S60239197A JP 9611184 A JP9611184 A JP 9611184A JP 9611184 A JP9611184 A JP 9611184A JP S60239197 A JPS60239197 A JP S60239197A
Authority
JP
Japan
Prior art keywords
switch
stage
connection
switches
stage switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9611184A
Other languages
English (en)
Inventor
Toshio Shimoe
敏夫 下江
Yuji Kato
祐司 加藤
Kozo Murakami
孝三 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9611184A priority Critical patent/JPS60239197A/ja
Publication of JPS60239197A publication Critical patent/JPS60239197A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報分配制御方式に係り、特に動画、高速ファ
クシミリ、高品質音声等の高速情報の交換を行う広帯域
交換機において、CATV (ケーブルテレビ)、ステ
レオ放送サービス等の1対多接続を行う通話路制御方式
に関する。
最近の有線放送サービスとしてはCATVやステレオ音
楽等が行われており、CATVネットワーク・号−ビス
がアメリカにおいてサービスされている。また、人間の
情報入力の大部分が視覚であるという認識により、最近
では従来の音声サービスを中心とする6 4 k b 
/ s交換(狭帯域交換300〜4KHz)の他に、動
画、高速ファクシミリ等の゛広帯域情報(4MHz或い
はIOMH2程度)を扱う広帯域交換機(300〜4M
H2、或いは300〜IOMH2)が開発されようとし
ている。
ところで従来の交換機の場合は1対1加入者間の接続で
あったが、広帯域交換機において前記のCATV、ステ
レオ放送サービス等をも統合しようとすると、1つの情
報源を多数の加入者に接続する分配機能が交換通話路に
必要となる。
〔従来の技術〕
ところで交換機においてはサービスの性質上内部呼損の
ないノンブロックの通話路であることが必要であり、加
入者線が大きい場合(一般には36加入者以上といわれ
ている)クロス型の3段構成のスイッチが使用されてい
る。格子型のスイッチは、入線と出線の数をそれぞれN
とするとき、クロスポイント数はN2に比例し、3段ク
ロス型スイッチでは6N15に比例するといわれており
、Nが36以上のとき3段クロス型スイッチが有利とな
る。
従来の前記クロス型のスイッチは、例えば第1図に示す
如く、入線数、出線数が共にN=m2の場合、入線側か
ら出線側に1段目スイッチ群IS、2段目スイッチ群2
S、3段目スイッチ群3Sを配置する。そして1段目ス
イッチ群ISは、入力端m本、出力側が(2m−1)本
のmX(2m−1)のスイッチ11、−1mのm個のス
イッチで構成され、2段目スイッチ群2Sは入力側m本
、出力側m本のmXmのスイッチ21.22−・−2(
21T1−1)の(2m−1)個のスイッチで構成され
、3段目スイッチ群3Sは入力側(2m−1)本、出力
側m本の(2m−1)Xmのm個のスイッチ31、−・
−3mで構成されている。そして1−2段目スイッチと
、2−3段目スイッチとは、第4図に示す如く、−重リ
ンクで接続されている。
ここで第4図はm=3の例である。
なお3段クロス型スイッチにおける2段目スイッチの必
要数(2m−1)は次のように証明される。例えば第3
図において入線■から出線■へのパスを必要とするとき
を考える。いまこれが可能な最悪の条件は1段目スイッ
チ1mの出側で(m−1)本使用され、3段目スイッチ
31の入側で(m−1)本使用されている場合であり、
したがって2段目スイッチ群では(m−,1)+ (m
−1)= (2m−2)本のスイッチが使用できないと
きである。それ故、2段目スイッチ群ではこれに1本加
えた(2m−2)+1−2m−1のパスを用意すれば、
最悪の条件でも回線接続が可能である。これが一般にク
ロス条件と呼ばれるものである。
〔発明が解決しようとする問題点〕
ところが、このような3段クロス型スイッチを、前記目
的のために使用する場合、すなセち1つの情報源(加入
者)を複数の加入者に分配接続する場合次のような問題
が生ずる。例えば第4図において(説明の簡略化のため
、入線と出線がともに9の例を示す)、01−14.0
5−12.06−13.09−17が接続され、さらに
02が16.18という複数の加入者に分配接続されて
いる場合において、入線03と出線11とを接続しよう
としても接続することができない。すなわち1段目スイ
ッチ11ではΔ印の2本の線が空いているもののそれら
の接続先である2段目スイッチ23と24では入線05
.06によりすでに3段目スイッチ31へのルートが使
用ずみのため、出線11が未使用状態であっても入線0
3との接続ルートがないというブロッキング(内部呼損
)が生ずる。すなわち本来ノンブロッキングであるクロ
ス型スイッチにおいても、このように複数分配の場合に
はブロッキングが生ずるという問題点がある。
また、このようなことを回避するため、第5図に示す如
く、1対1接続用通話路と、1対多接続用通話路を2つ
用意して並列設置する個別接続方式もあるが、この方式
では1対多接続用通話路を構成するため格子型スイッチ
を使用するため総クロスポイント数XoはXo ” (
6N”+Nm)となりNが大きくなるにつれてハード量
が大となるという問題がある。
〔問題点を解決するための手段〕
前記の如き問題点を解決するために本発明の情報分配制
御方式では、入線が接続される1段目スイッチと出線が
接続される3Iffi目スイ・ノチと前記1111L目
スイツチと3段目スイッチの間に接続される2段目スイ
ッチからなるクロス型スイ・ノチを使用した情報接続制
御方式において、1段目スイッチ群を(mX2m)のn
(Iliのスイッチで構成し、2段目スイッチ群を(n
 X n)の2m1llilのスイ・ノチで構成し、3
段目スイッチ群を(2mXm)のn個のスイッチで構成
するとともに、2段目スイッチ群のスイッチのうち1つ
を1対多接続の分配接続用として1対1接続の場合には
未使用状態にし、1段目スイッチから複数の3vIL目
スイツチにわたる接続は前記未使用の2段目のスイ・ノ
チを用いて1対多接続を行い、同一3段目スイ・ノチ内
での分配は3段目スイッチで分配を行うとともに、前記
2段目スイッチを分配接続用に使用した場合他の2段目
スイッチの1つを未使用状態となるように再配置制御を
行うことを特徴とする。
〔作用〕
2段目スイッチ群に1対多接続を行うスイ・フチ1設け
たので1対多接続を行う場合に、第4図に示す如(1段
目スイッチでこの多接続制御を行わずに2段目スイッチ
でこの多接続巾制御を行うことができるので、ブロッキ
ングを発生することなく1対多接続を行うことができる
〔実施例〕
本発明の一実施例を第1図および第2図にもとづき説明
する。
第1図は本発明において使用する3段クロス型スイッチ
の構成図、第2図は本発明の全体構成図である・〜 第1図と前記第4図を比較すれば明らかなように、本発
明では、2段目スイッチ群2Sに1個の2¥jt目スイ
ツチ26が追加されている。そしてこの追加した2段目
スイッチ26は1対多接続用に使用し、1対1接続用に
は使用しない。この2段目スイッチ26がなくとも、前
記の如く2段目スイッチ21〜25のみで2段目のスイ
ッチの数はクロス条件(77+n−1) (第1図では
m=3)を満しているので、2段目スイッチ26を使用
しなくとも通電の1対1接続は可能である。例えば第1
図において、第4図の場合と同様に、01=14.05
−12.06−13.09−17を接続するときは各ス
イッチは実線に示す如(接続され、また02と16.1
8とを接続する場合には、点線で示す如く、2段目スイ
ッチ26で1対多接続することにより、所望の接続を行
うことができる。このとき、03と11との接続要求が
あれば、2段目スイッチ22または25を使用すること
によりこの03と11との接続を行うことができる。
また02と16.18が接続状態の場合において11と
19から02に対する接続要求がくれば、第1図の1点
鎖線の如く、2段目スイッチ26と3段目スイッチ31
.33(33は1対多接続となる)を制御することによ
り所望の分配を行うことができる。
ところで、このような第1図の状態で、他の入線に対し
ても分配接続を行うことを可能とするために、2段目ス
イッチ21〜25の1つを未使用状態に再配置すること
が必要となる。
この再配置制御は、2段目スイッチ21〜25のうち使
用率のもっとも少ないものを選び(この例では2段目ス
イッチ22)、これにおけるパスを他の2段目スイッチ
を用いるパスに再配置する。
第1図の場合には、2点鎖線で示す如く、2段目スイッ
チ23を用いて07−15のパスを再配置制御する。こ
の場合、゛クロス条件(2’m−’1)個より1個多い
2段目スイッチを使用しているので、このような再配置
制御は必らず可能である。゛そしてこのようにして空け
た2段目スイッチを使用することにより次の1対多接続
要求に対応することができる。
本発明では分配接続の場合のみ再配置を行う可能性をも
つが、通話のような1対l接続では再配置は行わない。
また再配置回数も最大m / 2程度である。すなわち
2段目スイッチは1段目スイッチおよび3段目スイッチ
の2倍の個数を持ち、しかも平均使用率は1/2と考え
られるため、全2段目スイッチの使用の1/2以上とは
ならない。
本発明の全体構成を第2図により説明する。
本発明では1段目スイッチ群l512段目スイフチ群2
Sおよび3段目スイッチ群3Sの各スイッチを制御する
ためネットワーク・プロセッサNWPを使用する。この
ネットワーク・プロセッサNWPを制御するための制御
信号がRAMで構成されるスイッチマツプSMAPに格
納されている。
このスイッチマツプSMAPには1段目スイッチ群を制
御するための1段目スイッチマツプM1と、2段目スイ
ッチ群を制御するための2段目スイッチマツプM2と、
3段目スイッチ群を制御するための3段目スイッチマツ
プM3が設けられている。
そして1対1接続要求か、1対多接続要求かによりこれ
に対応した各スイッチの制御信号が得られるので、ネッ
トワーク・プロセッサNWPはこれにもとづき各スイッ
チを制御することになる。勿論1対多接続の場合には、
このスイッチマツプにもとづき再配置制御を行うことに
なる。なお第2図において中央制御装置CCは交換装置
としての全体の制御を行うものであり、主メモリMEM
は現在使用されている各段目スイッチの状態や中央制御
装置CCが動作するために必要な各種データを保持した
りするものである。中央制御装置CCはこの現在の状態
と新らしく伝達される接続要求に対し、これに最適な制
御信号をスイッチマツプSMAPより読み出してこれを
ネットワーク・プロセッサNWPに送出し、これにより
前記の如き制御が遂行されることになる。
なお、前記説明は3段クロス型スイッチとして空間分割
スイッチを使用した例について説明したが本発明は、第
6図に示す如く、一般に使用されるT−3−Tスイッチ
を使用しても可能である。
ここでTは時間分割スイッチ、Sはハイウェイスイッチ
である。
時間分割スイッチTはフレーム中のタイムスロットの順
序を入れかえるもので、第6図(b)に示す如く、メモ
リMと選択スイッチSSと制御メモリ装置CMにより構
成することができる。すなわち入線より入力されたタイ
ムスロットのデータをメモリMの区分1.2.3−・に
順次記入し、これを制御メモリ装置CMからの制御信号
に応じて選択スイッチSSにより所望の読み出し順序で
出力することにより構成される。この時間分割スイッチ
Tが第6図(a)に示す如く、m多重されているのでm
X2m個となる。
またハイウェイスイッチは時分割多重された信号を入力
とする空間分割型のスイッチであって、例えば第6図(
C)、に示す如く、ハイウェイスイッチH3は時分割多
重されたフレーム信号F I %F2が入力されて各フ
レーム上にデータ01と11が存在するとき、接点部S
+、と822をオンにすることによりデ、−夕01.1
1を取出すことができるものである。実際には、第6図
(a)に示す2段目スイッチ、2 Sを構成するハイウ
ェイスイッチは、m X mのスイッチつまりm多重さ
れたでインチが2個あるので、第1図の場合の如く、2
m個と等価になる。
したがって、第7図に示す如く、2個のTスイッチと制
御メモリCY+で構成された1段目スイッチT+ l、
T+ 2、−T+ mと、同様の構成の3i目スイツチ
T3旨T322−7−T3および2個のハイウェイスイ
ッチSと制御メモリC,Mzで構成された2段目スイッ
チ2S、中央制御装置CCおよび主メモリMEM等で交
換機を構成し、第2図の場合と同、様に制御を行うこと
により、ブロッキングを生ずることのない1対1接続お
よび1対多接続を行うことができる。
なお前記各説、明では各1段目スイッチの入線がm2つ
まり加入者としてm2を考えたが、一般にm2以外の場
合でも同様にしてクロス条件+1の2段目スイッチを用
意すればよいことは明白である。 、 〔発明の効果〕 本発明によれば、ハード量を小さくできるクロス型スイ
ッチを使用して、ブロッキングを生ずることなく一1対
l接続および1対多段接続を可能にすることができる。
したがってCATVやステレオ音楽等、やファクシミリ
のような1対多段接続型の交換を必要とする場合にきわ
めて有効な情報分配制御方式を提供できる。
【図面の簡単な説明】 第1図は本発明において使用する3段クロス型スイッチ
の1例、第2図は本発明の一実施例構成図、第3図は3
段クロス型スイッチの説明図、第4図は従来の3段クロ
ス型スイッチの問題点説明図、第5図は従来の情報分配
例である個別通話路方式、第6図および第7図はT−3
−Tクロス型スイッチを使用した本発明の第2実施例で
ある。 図中、ISは1段目スイッチ群、2Sは2段目スイッチ
群、3Sは3段目スイッチ群、CCは中央制御装置、M
EMは主メモリ、NWPはネットワーク・プロセッサ、
SMAPはスイッチマツプを示す。 特許出願人 富士通株式会社 代理人 弁理士 山 谷 晧 榮 第1図 第2図 第3 図 第4図 第5 図 第 ら 図

Claims (1)

    【特許請求の範囲】
  1. 入線が接続される1段目スイッチと出線が接続される3
    段目スイッチと前記1段目スイッチと3段目スイッチの
    間に接続される2段目スイッチからなるクロス型スイッ
    チを使用した情報接続制御方式において、1段目スイッ
    チ群を(mX2m)のn個のスイッチで構成し、2段目
    スイッチ群を(n X n)の2m個のスイッチで構成
    し、3段目スイッチ群を(2mxm)のn個のスイッチ
    で構成するとともに、2段目スイッチ群のスイッチのう
    ち1つを1対多接続の分配接続用として1対1接続の場
    合には未使用状態にし、1段目スイッチから複数の3段
    目スイッチにわたる接続は前記未使用の2段目のスイッ
    チを用いて1対多接続を行い、同一3段目スイッチ内で
    の分配は3段目スイッチで分配を行うとともに、前記2
    段目スイッチを分配接続用に使用した場合他の2段目ス
    イッチの1つを未使用状態となるように再配置制御を行
    うことを特徴とする情報分配制御方式。
JP9611184A 1984-05-14 1984-05-14 情報分配制御方式 Pending JPS60239197A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9611184A JPS60239197A (ja) 1984-05-14 1984-05-14 情報分配制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9611184A JPS60239197A (ja) 1984-05-14 1984-05-14 情報分配制御方式

Publications (1)

Publication Number Publication Date
JPS60239197A true JPS60239197A (ja) 1985-11-28

Family

ID=14156275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9611184A Pending JPS60239197A (ja) 1984-05-14 1984-05-14 情報分配制御方式

Country Status (1)

Country Link
JP (1) JPS60239197A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0349334A (ja) * 1989-05-08 1991-03-04 American Teleph & Telegr Co <Att> 多段ネットワーク制御方法
JPH0349336A (ja) * 1989-05-08 1991-03-04 American Teleph & Telegr Co <Att> 多段ネットワーク制御装置とその方法
JPH0349444A (ja) * 1989-05-08 1991-03-04 American Teleph & Telegr Co <Att> 連続的に相互接続された複数の段からなるネットワークとその制御方法
JPH0591125A (ja) * 1991-02-27 1993-04-09 American Teleph & Telegr Co <Att> ネツトワーク制御方法及び設備
JPH0595368A (ja) * 1991-02-27 1993-04-16 American Teleph & Telegr Co <Att> ネツトワーク

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0349334A (ja) * 1989-05-08 1991-03-04 American Teleph & Telegr Co <Att> 多段ネットワーク制御方法
JPH0349336A (ja) * 1989-05-08 1991-03-04 American Teleph & Telegr Co <Att> 多段ネットワーク制御装置とその方法
JPH0349444A (ja) * 1989-05-08 1991-03-04 American Teleph & Telegr Co <Att> 連続的に相互接続された複数の段からなるネットワークとその制御方法
JPH0591125A (ja) * 1991-02-27 1993-04-09 American Teleph & Telegr Co <Att> ネツトワーク制御方法及び設備
JPH0595368A (ja) * 1991-02-27 1993-04-16 American Teleph & Telegr Co <Att> ネツトワーク

Similar Documents

Publication Publication Date Title
EP0171231B1 (en) A rearrangeable full availability multistage switching network with redundant conductors
CA1160372A (en) Trilateral duplex path conferencing system with broadcast capability
JPS60239197A (ja) 情報分配制御方式
US4901347A (en) Circuit arrangement for telecommunication switching systems, particularly PCM-time-division multiplex telephone switching systems with a central matrix and with local sub-switching matrices connected to the same
US6078585A (en) Multistage connection switch and extension method
JP2763073B2 (ja) 自己ルーティング通話路制御方式
US4406005A (en) Dual rail time control unit for a T-S-T-digital switching system
US3752931A (en) Time division multiplex exchanges
JP3059102B2 (ja) Atm交換機
US6058182A (en) Communications switch permitting transparent maintenance of switch control system
US6411619B1 (en) Remotely reconfigurable switching network
US8885655B2 (en) Switching matrix for interconnecting an access network and operator networks
US3257513A (en) Communications switching network
CA1176736A (en) Dual rail time and control unit for a t-s-t-digital switching system
JPS63209291A (ja) 通信システムにおける多段スイツチフレームのためのスイツチ装置
KR0172680B1 (ko) 사설교환기의 가입자간 통화 접속회로
JP3704953B2 (ja) 分散交換システム
JP2908130B2 (ja) 交換機内通話路スイッチ間接続方式
EP0752776B1 (en) Network architecture
JPH0799541A (ja) クロスコネクト網を利用した通信システム及び通信方法
JPS587967A (ja) 代替基幹回線の構成方式
JPH0194798A (ja) 時分割交換機
JPS585557B2 (ja) 加入者線交換通話路方式
JPH02206994A (ja) 空間分割スイツチネツトワーク
JPH04100448A (ja) 多段接続スイッチの内経路設定方法