JPS60500934A - 自己方路指定交換ネツトワ−ク - Google Patents

自己方路指定交換ネツトワ−ク

Info

Publication number
JPS60500934A
JPS60500934A JP59501353A JP50135384A JPS60500934A JP S60500934 A JPS60500934 A JP S60500934A JP 59501353 A JP59501353 A JP 59501353A JP 50135384 A JP50135384 A JP 50135384A JP S60500934 A JPS60500934 A JP S60500934A
Authority
JP
Japan
Prior art keywords
network
signal
input
classification
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59501353A
Other languages
English (en)
Other versions
JPH0681154B2 (ja
Inventor
フアング,アラン
クナウアー,スコツト カーロール
Original Assignee
アメリカン テレフオン アンド テレグラフ カムパニ−
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アメリカン テレフオン アンド テレグラフ カムパニ− filed Critical アメリカン テレフオン アンド テレグラフ カムパニ−
Publication of JPS60500934A publication Critical patent/JPS60500934A/ja
Publication of JPH0681154B2 publication Critical patent/JPH0681154B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/64Distributing or queueing
    • H04Q3/68Grouping or interlacing selector groups or stages
    • GPHYSICS
    • G08SIGNALLING
    • G08CTRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C19/00Electric signal transmission systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/15Interconnection of switching modules
    • H04L49/1515Non-blocking multistage, e.g. Clos
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • H04L49/253Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/254Centralised controller, i.e. arbitration or scheduling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 自己方路指定交換ネットワーク 本発明は固有の指定番号を有する複数の出力ポートを持つ交換ネットワークにお いて、この交換ネットワークが同時に加えられた入力信号に応答し、この入力信 号の各)々が各入力信号が方路される出力ポートの特定の1つを指定する指定番 号を含むことを特徴とする交換ネット多くの交換ネットワークは物理的なスイッ チ要素を含み、これらがリンクによって結合され、これによってネットワークの 入力端子とネットワークの出力端子との相互接続が行なわれる。任意の特定の入 力端子を任意の特定の出力端子に接続できる交換ネットワークはフルアクセス交 換ネットワークと呼れる。さらに、入力端子と出力端子の間に既に存在する接続 と無関係に接続要求を行なうことのできるフルアクセス交換ネットワークは非抑 止ネットワークと呼れる。
最もよく知られているフルアクセス、非抑止交換ネットワークは、完全NXNX N単一ステークロスバ−スイッチであるが、ここでは、N個の入力の各々がN個 の出力の各々に、クロスポイントとも呼れる物理的なスイッチ要素を介して接続 される。このようなりロスハースイソチ内にはN個の交さ点が存在する。物理的 な交さ点はる交換の柔軟性を達成するトポロジーをめてかなりの研究が行なわれ ている。しかしこれらのトポロジーは、きまって単一以上のスイッチステージを もくろんでいる。
■、ヘネチ(Benes )は彼の古典的な書籍「ネットワーク″及び電話トラ ヒック接続の数学的理論(MathematicalTheory of Co nnecting Networks and Te1ephone Traf fic ) J、アカデミツク プレス(Academic Press )  、ニューヨーク、1965年において、新規の多重ステージ交換ネットワークの 構造を説明している。このヘネチ(Benes ) ネットワークは交換ネット ワークをより小さなネットワークに順次に分解して行くことによって得られるが 、これ−2×2個のスイッチ要素によって相互接続される多重ネットワークであ る。入力A及びB並びに出力C及びDを持つとのスイッチ要素は、2つの状態の 1つを取る。動くス〃状態においては、入力A及びBが、それぞれ、出力C及び Dに接続され(A −+ C及びB −+ 1) ) 、そして、 \\クロス 〃状態においては、人力A及びBは、それぞれ、出力り及びCに接続される(  A −+ I)及びB −> c )。ヘネチ(Benes )に続いて、他の 研究者によってNXN交換ネットワークの異なる分解が試みられ、他の各種の多 重ステージ ネットワーク トポロジーが開発されたが、これらはそれぞれ長所 及び短所を持つ。
多重ステージ交換ネットワークは初期においてはほとんどが電話通信交換との関 連で使用されてきたが、最近になって、このようなネットワークが、交換ネット ワー3 りとして、あるいは処理装置自体内の並列処理装置の一部として、多くのデータ 処理用途において使用されるようになった。このようなデータ処理用途において は、これら交換ネットワークの多くは限られた柔軟性を持ち、シャフルあるいは 分類動作のような非常に限定された特定の機能を提供するのみである。分類動作 は単に順番に並んでない順次番号を再構成して、順番に並べられた順次番号を提 供するプロセスである。
コンピュータ システム内の同時並列入/出力動作の速度を向上されるため及び 使用される交さ点の数を最小限にする両方の目的から、K、 E、バッチャ−( Batcher)は、1つの有効なデジタル分類ネットワークを考案した。
彼はこの多重ステージ ネットワークを彼の論文[分類ネットワーク及びその応 用(Sorting Network and theirAppl 1cat ion i j、1968年春季合同コンピュータ会議録、ページ307−31 4 (及び合衆国特許第3,428,946号)において説明している。基本的 には、バッチャ−(Batch6r)のネットワークは、ヘネチ(13enes  )のネットワークのスイッチ要素と類似の2×2個の分類要素による相互接続 から構成され、 Nパス〃かNクロス〃のいずれかの状態を取る。バッチャ−( Batcher )の分類要素は、ヘネチ(Benea )の分類要素と、取る べき状態の決定が分類要素自体の中で、該分類要素の入力Aの所のデジタル信号 の所定の部分が、入力Bの所のデジタル信号の対応する部分より大きいか、小さ いかに基づいて行なわれる点において異なる。この分類要素の特性から、バッチ ャ−(Batcher )のネットワークは自己方路指定を構成する。
バッチャ−(Batcher )は彼の自己方路指定ネットワークが、1つの入 力が、事実上、特定の出力への接続を指定できるため、フルアクセス交換ネット ワークとして使用できることを指摘する。バッチャ−(Batcher )の方 式によると、この指定の接続は、出力ラインに順番に番号を与え、そして、その 入力の所に入力信号の一部として、所望のアドレスを提出することによって達成 される。この分類ネットワークは、このプロセスにてアドレスを分類することに よって各入力ラインからの所望の出力ラインへの接続を行なう。
並列方路指定ネットワークについての類似の研究において、D、 T土ローリ− (D、 H,Lawrie ) は、論文[アレイ プロセッサ用のデータのア クセス及びアライメント(Access and Alignment of  Data in Array Processor ) J、コンピュータに関 するトランザクション(Transactionon Computer )、 Vol、C24、Nα12.1975年12月、ページ、1145−1155に おいて、分類された一連の信号をスイッチすることのできるネットワークについ て説明する。彼はこのネットワークをオメガ ネットワークと呼ぶが、このネッ トワークは、バッチャ−(Batcher)のスイッチ要素と類似の囁パス/ク ロス〃スイッチ要素を使用し、スイッチ要素のステージあるいは行間の相互接続 は完全シャフルを構成する。この用語Nシャフル〃は、おなじみのトランプのカ ートをシャフル(切る)する動作に由来するが、このシャフル動作において、1 組のトランプの上半分が下半分から分けられ、半分にされた2組からのカートを 交互させることによって完全な1組が再構成される。形容詞六完全〃は、この交 互させる動作が、各組から、順番に、カートを一枚ずつ取ることによって遂行さ れる事実を示す。
ローリ−(D、 H,Lawrie ) によって説明されるオメガネットワー クは、バッチャ−(Batcher ) のネットワークと、これが信号を、単 にその信号を着信先アドレスの低い方から順番に分類するのでなく、その信号に よって指定される特定の着信先にスイッチする点が異なる。従って、オメカ ネ ットワークは、ネットワーク内の各要素によって指令される方路指定動作が実行 されるが、これは本来の意味での分類ネットワークではない。
データ処理分野におけるデジタル ネットワークの使用に関する研究の進展に伴 って、通信分野でのデジタルネットワークの使用が捷すます盛んとなってきた。
このような通信ネットワークは、最低限、広帯域伝送妹体、効率的な通信技術、 及び効果的な交換ネットワークを必要とする。
非常に有望なデジタル通信技術の1つはパケット交換を使用する方法である。パ ケット交換環境においては、デジタル データの小さなパケットとして、情報が 処理、着信先アドレスを含む。パケット交換に固有の長所を最大限に発揮するた めには、このような通信システム内の交換ネットワークは、非常に高速で、捷だ 、好ましくは、自己方路指定が可能であることが要求される。
パケット交換方式を使用するデジタル通信ネットワークの交換要件と分類ネット ワークの特性から考えて、バッチャ−(Batcher ) によって説明され るような自己方路指定分類ネットワークを交換の実現に使用するととVま、パケ ット交換用途において、特に効果的である。この適性は、第1に、パケットの信 号形式と自己方路指定分類ネットワークに要求される信号形式がよくマツチして いることからくる。分類ネットワークは寸た、本質的に、交換ネットワークがパ ケットの一連のセットに対して異なる状態を取るととが要求される、パケット交 換環境において最も重要である高動作速度を提供すること力加工能である。従っ て、自己方路指定交換ネットワークは、パケット交換通信ネットワークに非常に 大きな貢献をもたらすものと確信する。
しかし、残念なことに、バッチャ−(Batchcr )の分類ネットワークは 、他の分類ネットワークと同様に、これをフルアクセス交換ネットワークとして 使用することを妨げる1つの重大な問題を持つ。より具体的には、バッチャ−( Batcher )のネットワークでは、非活動ポート(つまり、指定のない着 信先)が存在する場合、適切な7 信号の順番を再構成するのみで、従って、ある信号の位置を他の信号の位置との 関係でのみ処理するため、バッチャ−(Batcher )のネットワークが正 しく動作するのは、個々のぞして全ての出力ポートが1個の、そして1個のみの 着信先を持つ時のみである。
オメガ ネットワークは、特定の接続を行なうことを意図するが、これはあるセ ットの組み合わせにおいてのみ、自己方路指定及び非抑止的な性格を持つ。つま り、入力が小さい順から並べられている場合(出力は小さい順に並べられている ものと仮定)は自己方路指定及び非抑止的な性格を持つ。しかし、未定義の着信 先が存在する場合は、このスイッチ要素によって使用されるアルゴリズムは特定 の固有の着信先アドレスを必要とするため、1つの問題が残こる。同様な理由及 び相互接続のトポロジーから、オメガ ネットワークはある特定の1つの着信先 が複数の入力信号によってめられる時にも問題を提起する。
これら問題は、本発明の交換ネットワークによって解決することが可能であるが 、本発明の交換ネットワークは、加えられた入力信号に応答してこの加えられた 入力信号をそこに含1れる指定番号の指定の順番に従って分類し、分類された信 号セットを構成するための分類ネットワーク、及びこの分類された信号セットに 応答して、この分類された信号セットの各信号を各信号内に含捷れる指定番号に よって指定される1つの特定の出力ポートに方路指定するための拡張器ネットワ ークを含む。
発明の要約 分類ネットワークをフルアクセス交換ネットワークとして使用するだめの上記の 問題を解決するためには、未指定の着信先及び複数の信号によって指定される着 信先を計算に入れること、つ1す、分類ネットワークの出力の所で信号の相対的 な順番を所望の信号着信先の絶対位置に変換することが必要でちる。本発明にお いでは、この六計算〃は幾つかのステップによって達成される。複数の信号が1 つの着信先を指定する1うな状況は、着信先に従って信号を順序づける分類ネッ トワーク並びに1個を除いて特定の着信先を指定1゛る他の全ての信号を除去す るトラップ ネットワークを使用することによって解決される。指定のない着信 先が存在する状況(は、その入力信号の各々の所望の絶対位置(つ寸り、その信 号の所望の着信先)並びにその信号の中間位置を同時に計算する自己拡張器によ って解決される。この拡張器は、入力信号の各々に対して要求されるシフトを計 算して、この計算に基づいてその入力信号を同時的に舵取りする。
拡張器のもう1つの実施態様においてCユ、オメガ ネットワークが指定のない 着信先を処理するように修正される。つまシ、トラップ ネットワークからの信 号をその適切な着信先にスイッチするように修正される。
全ての出力ポートが常に活動してなくても良いということは、全ての入力が常に 活動してなくてもよいということを含蓄する。現実の問題として、多くの交換用 途において、殆の時間、入力ポートの殆ど全てがアイドルでちる。上記の本発明 による実施態様は非活動入力ポートをそのポートへの入力信号が、例えば、最大 指定番号を持つ着信先アドレスを持つ所定の出力ポートに接続を指定するように することによって処理する。しかし、任意の時間に多数の入力ポートがアイドル でちるような実施態様においては、この発明はその入力信号と分類ネットワーク の間に自己方路指定集中機ネットワークを位置することによってよりコスト効率 を高めることができる。
集中機は活動ポートの信号をグループに集めることによって、自己方路指定分類 ネットワークの要求されるサイズを減少し、ネットワーク内を流れる信号の遅延 並びに全体的なコストの削減を達成する。
第1図は本発明の詳細な説明するための交換ネットワークのブロック図を示し; 第2図は集中機10の実施態様を示し;第3図は第2図の集中機内の方路指定ネ ットワーク13を示し; 第4図はスイッチ要素130の実施態様を示し;第5図は従来の分類ネットワー ク20の実施態様の1例を示し; 第6図はネットワーク20内の分類要素21の実施態様を示し; 第7図は第5図の分類ネットワークによる入力の特定のセットついての分類の実 現様式を示し;第8図はトラップ ネットワーク30のブロック図を示し; 第9図は第8図のトラップ ネットワーク内の要素311の実施態様を示し; 第10図は拡張器40の実施態様のブロック図を示し;第11図は第10図に示 す拡張器のスイッチ要素420の実施態様のブロック図を示し; 第12図は拡張器40の第2の実施態様を示し;第13図は拡張器40の第3の 実施態様を示し:第14図はスイッチ要素440の実施態様の1つを示し:そし て 第15図は制御ブロック50を示す。
第1図は本発明の詳細な説明するだめの交換ネットワークのブロック図を示す。
流れる信号と関連する着信先アドレスを持つ信号をスイッチするように設計され た第1図のシステムは集中機10、自己方路分類ネットワーク20、同一出力を 指定する複数の信号が存在しない時は必要でないトラップ ネットワーク30、 自己方路拡張装置40、及び制御ブロック50を含む。
本発明の詳細な説明するための以下に説明の第1図の交換ネットワークの実施態 様は、見出し欄とデータを含む信号パケットから構成されるデータ流に関して動 作する。見出し欄は活動ビット(そのパケットが正当信号を含むか、つt、a  λ10〃か、あるいは信号を含苔ないか、つ寸シNll1かを示す)及びアドレ ス欄を含む。このアドレス欄は着信先アドレス副標及び場合によってはさらに追 加の副標を含むが、最上位ビットがこの副標の第1ビット位置内に常駐する。も ちろん、本発明の原理から逸脱することなく、このフォーマットに修正を行なう ことが可能である。
活動ビット内の1によって指定される非活動は全てのビット位置において任意の いかなるヒツトパターンによって示すことも可能である。これは単に非活動入力 を高値状態に接続することによって生成される全て1から成るパターンでも良い 。全ての非活動ヒツトは、従って、実信号パケットを搬送しないが、説明の都合 上、この指定をN非活動パケット〃と呼ぶ。
入シ信号は入力ライン1000上を第1図の交換ネットワークに加えられ、そし て、ここから信号は集中機10に加えられるが、ここで活動パケットは集中機1 0の出力ライン1100の所で互いに隣接して出現するように方路される。ライ ン1100上の信号は分類ネットワーク20に加えられ、ここで、活動パケット はそのパケットの着信先アドレスに基づいて分類きれる。トラップ ネットワー ク30は1個以上の複数の信号パケットが分類ネットワーク20の出力(ライン 1200)の所で1つの特定の接続を指定するような事態を検出し、これらの1 つを残して他の全てのパケットを不活性にする。
拡張機40はトラップ ネットワーク(ライン1300 )あるいは分類ネット ワークの出力信号に関して同時的に動作する。信号が到着する入力ラインを中間 アドレスとみなすと、拡張機40は、1つの実施態様においては、この中間アド レスをパケットが指定する最終着信先(アドレス)と比較し、そして、この比較 に基づいて、このパケットを出力ライン1400の所の適尚な着信先に方路する 。さらに別の実施態様においては、拡張機4oは単にその着信先アドレスを検出 することによってその方路を決定する。ブロック50は集中機10、分類ネット ワーク20、トラップ ネットワーク30、及び拡張機40に必要な制御信号を 提供する。
集中機ネットワーク10 第1図のシステムは集中機10がない時でも完全に機能することを最初に指摘し ておきたい。しかし、そのネットワークの潜在的なユーザの数は多いが、任意の 時間における活動ユーザの数が小さいような状況での用途においては、第1のシ ステムは集中機10なしでは、本来の高効率を達成できない。この効率の低下は 、多数の潜在的ユーザを収容するためには、分類ネットワーク20は多数の入力 ライン1100及び付随の回路を持たなくてはならないが、これらのほとんどが 任意の時間において使用されないことに起因する。ネットワーク20はモジュー ル化によって経済的に構成することが可能でハするが、分類ネットワーク内の行 の数及、び各行当たシの方路指定要素の数は(第5図との関連で後に詳紺に述べ るごとく)入力ライン1100の増加とともに増加し、このコストも同様に増加 する。
任意の時間に潜在ユーザの少数のみが活動する状況は電話通信では非常に一般的 なことであるため、集中機10が頻繁に使用される。
第2図は本発明と同日に出願されたカナダ特許のN自己方路操舵ネットワーク( A Self−Routing SteeringNetwork ) ” に 開示の集中機10の略図を示す。
機能的には、集中機10はどの入力ライン1000が活動しているか(つ−1シ 、活動ビットを搬送しているか)を決定し、そして、この決定に基づいて、その 活動パケットを(第2図の)左側にシフトし、この結果、全ての活動パケットが 集中機の出力ライン1100の所ろで互いに隣接するようにする。これは集中機 10内において、入力ライン1000に応答する加算器ネットワー・り11及び 遅延ネットワーク12、並びにネットワーク11及び12に応答する方略指定ネ ットワーク13によって実現される。
要素10の活動入力ライン1100は常に(第3図の)左側に位置するため、そ して非活動出力ライン1100は常に右側に存在するため、最も右側の所定の数 のライン1100は無視することが可能であり、こうして29分分類ネットワー ク20集中機機能を十分に活用する。
集中機10の1例としての実施態様においては、加算器ネットワーク11はフリ ップフロップのアレイ及び加算器回路の連続のアレイを持つが、これは集中機の 各入力ラインに対してその入力ラインの左側の1\OIl?i!i動ビツト(活 動パケット)の数を同時的に計算して、この結果として、このライン上のパケッ トに要求される舵取りを行なう。各ラインのlt Q LJ活動ビットの合計は 、(直列演算によって)そのラインの活動ビットの逆数をそのすぐ左のラインに ついて計算された合計に加算することによって行なわれる。この結果、各入力ラ イン1000と関連する各加算器ネットワークの出力ライン116に対する2進 シフト制御信号(最下位ビットが最初)が得られる。
遅延ネットワーク12は各入力ライン1000に対する桁送シレジスタを含む。
これは入力信号を、加算器要素によって要求されるシフト制御信号を計算するた めに費やされた遅延に等しい量だけ遅延させる。
方路ネットワーク13は幾つかの方法によって実現できる。1つの実施態様はロ ーリ−(Laurie )によって説明されるオメガ(Omega )ネットワ ークに類似するものであり、第3図に示されるが、これは、シャフル パターン に相互接続されたスイッチ要素1300行を含む。
第3図は16人カネットワークに対する相互接続パターンを示す。もちろん、入 力の数は必要なたけ大きくすることができるが、この数はオメガ ネットワーク が正[2く機能するためには、2のべき数であることが必要である。第3図はさ らに各スイッチ要素130に対して2個の入力及び2個の出力が示すが、ここに 示す入力及び出力の各々に、実際には、2個のラインを代表する。1つは信号ラ インであり、この信号は遅延ネットワ・−り12のライン115にその源を発し 、そして、もう1つは制御ラインであり、このシフト制御信号は加算器ネットワ ーク11のライン116にその源を発する。行内の要素130の各入力あるいは 出力は、各行内に1つの位置指定を持つ。各位置は2進番号を持つ(例えば、第 3図の行内の最も左の入力あるいは出力はooooと指定され、最も右の入力あ るいは出力は1111と指定される)。
1つの行内の位置s、 52s3s4の要素130の出力は次の行の54S1S 283の位置の要素130の入力に接続される。
例えば、出力0110は入力0011に接続され、出力1011は人力1101 に接続される。
第3図のネットワークの各スイッチ要素130は入力A及びB並びに出力A′及 びB′を含み、 Nパス〃状態あるいはNクロス〃状態を取ることが可能である 。各スイッチ要素130が取ることのできる状態の数は、活動ビット及びスイッ チに入力される信号に対する制御信号によって定義きれる特定のアドレス ビッ トに依存する。より具体的には、最初のステージ(第3図のトップのステージ) 内のスイッチ要素130はシフト制御語の最下位ヒツトによって制御きれ、各後 続のステージ内の要素130げ、順次、シフト制御ビットの次に高いヒラ+−+ でよって制御される。以下の真理値表はスイッチ要素130が入力状態に従って 取る状態を指定するが、この真理値表に第4図の回路設計によって実現さf’L る。
真理値表 八人力 B入力 八人力 B人力 所望ス活 動 活 動 制御語 制御語 方  路 イツチビット ビット ビット ヒツト イぐ 置0 0 0 0 A− )CB−)D パス0 0 0 1 A>CB−+D パス0 010A→I) B、Cクロス 0 0 1 1 A−−÷I) B−+Cクロス0 1 00A→CB、d”  パス 0 1 0 ]、 ]A−→cB−ヤd パス0 1 10A→D B−+d  クロス0 1 11A→DB、d クロス 1 0 0 0 A−)dB、c クロス1 0 0 1 A−−→d B、、 、)D パス1 0 1 0 A→d’B、Cクロス1 0 ]、 ]、 A− >dB、D パス1、 1 0 OA−+dB、d d l、 1 0 1 A→dB□、d dl 1 1 0 A−)dB−、d d l 1 1 ]、 ]A−+d13−、、)dd*は、特に問題でないことを示 し、第4図の設計はパス位置でもクロス位置でもあり得る。
スイッチ要素130は、第4図に示すごとく、3つの機能を示す。つまυ、各デ ータ入力上の活動ビット及び各制御入力上の適当な制御語ヒツトを検出シフ、N パス〃あるいは六りロス〃スイッチングを遂行し、活動ビットに対応してシフト 制御語を進める。シフト制御語を進めることによって、ネットワーク13の行を 経て信号が伝播するのに伴って、各行にて必要な制御ビットが常に活動ビットと 一致するようにされる。これは、スイッチ及び制御要件を簡単にする。
第4図に示す図解は、データ及び制御経路を示す。ライン121.123.11 4及び115は、それぞれ、リードA、、BX C及びDのデータラインであり 、ライン122.124.132及び134け、それぞれ、リー1’AX B、 C及びI〕の制御ラインである。
上述の真理値表の論理を実現するため罠は、ANDケート125は、直接にライ ン122に接続され、寸たインバータ126を通じてライン121に接続される 。ANDゲート121まライン121に直接に接続され、芥だインバータ128 を通じてライン124に接続される。
ケート125及び127はORケート129に接続されるが、これはスイッチ1 30の状態を制御するだめの信号を生成する。この信号はDフリップフロップ1 11内に(モジュール50からの制御信号C1の助けを得て)捕獲され、そして 、セレクタ135に送くられる。セレクタ135はライン121から124上の 信号の再クロックされた複製に応答する。この再クロックはフリップフロップ1 36から139によつ1行なわれる。セレクタ135は(例えば、ANDケート 及びORケ・−トによって実現される)従来のシュアル双極/双投スイッチであ る。これはスイッチ要素130に対して、 Nパス〃 かNクロス〃状態のいず れかを確立シフ、そしてこの信号をライン131から134に加える。ライン1 31及び132は、このスイッチのC出力にデータ及び制御信号を運び、そして ライン133及び134にのスイッチのD出力にデータ及び制御信号を運こぶ。
ライン131及び133ば、それぞれ、フリップ70ツブ112及び113によ って遅延された後にライン114及び115を介してスイッチ要素130からで る。これに1データに対応(7て制御を進め制御ヒツトを一スイッチ要糸130 0次の列の所の活動ビットと止しく一致させる。
分類ネットワーク20 分類ネットワーク20は着信先アドレスに基ついてパケットの分類を行なう。ネ ットワーク20の出力の所で、各出力ライン1200−1=:のパケットの着信 先アドレスは、一方の側においては、隣接する出力ライン1200上のパケット の着信先アドレスに等しいか、あるいけその以上であり、別の側では、隣接する 出力ライン1200上のパケットの着信先アドレスに等しいか、あるいはこれよ シ小さい。第1図においては、最も左側のライン1200は最低着信先アドレス のパケットを含む。
バッチャ−(Batcher ) は合衆国特許第3,428,946号におい て、分類ネットワーク20の1つの可能な実施態様を開示する。他の実施態様も 可能であり、本発明の理解を深かめるため、第5図は、非常に単純なトポロジー を持つ実施態様を示す。
第5図の分類ネットワーク20は分類要素21の相互接続性を含む。分類要素2 1の全ての奇数行はN/2を切り上げた数(Ni’を人力ライン1100の数) の分類要素を含み、1だ、全ての偶数行は(N+1)/2を切シ上げた数の分類 要素を含む。要素21の行の数はN−1である。
各分類要素21は入力ポートA及びB並びに出力ポートC及びDを持つ。ポート Aの所の着信先アドレスがポートHの所の着信先アドレスより小さい時は、要素 21によって■パス〃状態が取られる。ポートAの所の着信先アドレスがポート Bの所の着信先アドレスよシ大きい時は、分類要素21によって、 Nクロス〃 状態が取られる。こうして、各分類ネットワークはその入力をポートCの所の信 号の着信先アドレスが常にポートDの所の着信先アドレスよシ小さくなるように する。入力の全セットの分類は各行内の連続の局部分類を行ない、これを行の相 互接続パターンと組み合せることによって達成される。この相互接続パターンは 各行の入力ポートA及びBを、それぞれ、前の行の隣接する分類要素21内の出 力ポートD及びCに接続する。
第5図かられかるように、幾つかの行の最初及び最後の分類要素は他の分類要素 の出力ポートに接続されてない1つの入力ポートを持つ。入力の数が偶数である 時は、第1の分類要素21のポートA及び全ての偶数行内の最後の分類要素21 のポートHにこの状態が起こる。入力の数が奇数である時は、この状態は、各行 内の1つの要素の1つのポートに対して起こる。要素のアイドルのAポートには 最低アドレスを持つ信号が提供され、そして、要素のアイドルのBポートには最 大アドレスを持つ信号が提供される。一方、1つの入力のみを持つ分類要素は、 1つの入力及び1つの出力を持つ単純Nパス〃装置〃(例えば、適当な遅延を提 供する桁送りレジスタ)と交換することも可能である。
第6図は分類要素21の実施態様の一例を示すが、これは、前述したごとく、入 力ポートAとBの所の信号を比較して、これら信号を比較の結果によって基づい て出力ポートCとBに転送、あるいは分類する。この比較は要素211内で行な われ、この分類はセレクタ212内で行なわれる。該セレクタは、例えば、AN D及びORゲートによって実現される相互接続された双極/双投入スイッチを使 用する。こうして分類された信号はフリップ70ツブ213及び214内に再ク ロックされ、それぞれ、出力ポートC及びDに加えられる。
要素211内の比較過程は入り着信先アドレスビットの対を、これらの(最上位 ビットが最初の)到着に伴って配り分ける。111 /L 11 Q 11対に 遭遇すると IS 1 nのアドレスの方が数学的に太きいためこの比較過程は 停止する。3つの正当状態(無判定6、A > B %及びA<B)が可能であ るため、要素211は2個のフリップフロップのみを必要とする。フリップフロ ップ215[、ANDゲート217及びインバータ218の制御下において、A >Hに遭遇すると Nセット〃され、またフリップ70ツブ126は、ANDゲ ート219及びインバータ220の制御下において、A<Bに遭遇すると、フリ ップフロップ215がセットされてない場合Nセット〃される。
クロックC2は見出しの開始においてフリップフロップ215及び216をリセ ットし、またクロックC3は着信先アドレス副標の間に比較を起動する。
分類ネットワーク20の動作をさらに理解するため、第7図は入力信号の分類ネ ットワークへの集合の例を示すが、ここには各ステージを通じての分類動作が示 される。より具体的には、第7図は、入力ライン1100の所に、8.3.5. 8.8.1.7及び4の着信先アドレス(ここで、8は非活動信号パケットを搬 送する入力ポートの所の着信先アドレス)を持ち、そして、出力ライン1200 H11、3,4,5,7,8,8及び8のシーケンスの分類された信号を持つ。
着信先アドレス8は、分類ネットワークの前に集中機がない時は、これより頻繁 に起こる。
トラップ ネットワーク30 トラップ ネットワーク30は共通の着信先を指定するパケットり存在を検出し て、このらの1つを除く他の全てを不能にし、そして除去する。任意の時間にお いて、1つのパケットのみが特定の着信先への接続をもとめる様な用途において は、第1図のシステムの正常な動作にトラップ ネットワークは必要でない。
第8図にトラップ ネットワーク30のブロック図を示す。これはトラップ ネ ットワークに加えられる信号に応答するアドレス比較ネットワーク31、及びネ ットワーク31VC応答する分離ネットワーク32を含む。
各人りラインに対して、ネットワーク31は比較器311、遅延レジスタ312 及びセレクタ313を含む。
比較器311′iその関連するライン1200の所の着信先アドレスと、その直 ぐ左のライン1200の所の信号の着信先アドレスとを比較する。遅延レジスタ 312は比較器311内の遅延を補なうための遅延を提供する。
1つの実施態様においては、セレクタ313は、関連するライン上の着信先アド レスがその左のラインの着信先アドレスと等しい毎に連続の111 II を( 遅延される信号の代わり[)その出力に転送する。もう1つの実施態様において は、見出し内に11トラツプ〃標識をセットすることによって、パケットが繰り 返されることを示す。
第9図は比較器311の1つの実施態様を示す。排他ORゲー1−314fl、 その2個の入力信号に応答して、ORゲート315に接続される。ゲート315 は7リツプ70ツブ316に接続され、そして、フリツプフロツブ316のQ出 力はORケート315に帰還される。制御器からの制御信号C4は7リツプフロ ツプ316のQ出力をフリップフロップ317内に捕獲し、そして、インバータ 318を介してフリップフロップ316をリセツ]・する。フリップ70ツブ3 17は比較器へのこの2個の久方が等しくなるたびにti 1 u となる。
比較器311の出力はセレクタ313を制御する。
311の出力がtt 1 n である時は、セレクタ313(/i非活動tt  l IIパケット(N1〃 とマークされた入力)を分離ネットワーク32に送 くる。311の出力がN0〃である時は、セレクタ313はその関連する遅延レ ジスタ312からの信号が分離ネットワーク32に通過することを許す。
分離ネットワーク32は比較器ネットワーク31によって生成された空白パケッ トを片側に移動させ、これによつT 、%(l LL のストリームの中に活動 ビットと17で初期町〃を使用する集中機10のように動作するよう実現される 。分類ネットワーク20のようなネットワークを分離ネットワークとして使用す ることもてきる。上記のもう]つの実施態様においては、トラップ標識が、集中 機10のようなネットワーク内の活動ヒツトに取って本発明の原理によると、分 類ネットワーク20あるいはオプションのトラップ ネットワークに続いて、パ ケットのそれらの着信先への同時スイッチ動作を達成する目的で、拡張器が使用 される。この同一の目的を達成づるために各種の手段を考察することができるが 、以下では、これら実施態様の3例について述べる。
最も理解(〜易いのけ拡張器40であるが、これは各パケットの着信先アドレス と引き算器ネットワーク41内のパケットの中間アドレスの差を計算1〜で、そ してパケットをこの算出差異に従って方路指定ネットワーク42に方略する6、 第10はこのような拡張器のフロック図を示す。引き算器ネットワーク4101 ライン1300上の信号に応答して、そのパケットの着信先アドレスとそのパケ ットの中間アドレスとの差異を唱−碧する1、方路指定ネットワーク42は、ラ イン1350を介して引き算器ネットワーク41に接続をれるが、これはパケッ トの要求される方路指定を実行する。
引き算器41は引き算器要素410の行とセレクタ要素4′110行を含む。各 引き算器要素410はそれに関連するライン1300上に出現する着信先アドレ スから固定の入力ポート番号(数)を引く3、この入力ポート番号はその行内の 要素410の位置に等しく、従って、第10図の最も左の引き算器要素4102 寸番号(数)0を引き、そして、右側に向って次の要素410は番号1を引き、 以下同様にされる。パケットの着信先アドレスは最上位ヒツトが最初に出現する ため、引き算器−要素410はアドレスを格納するだめの第1の桁送りレジスタ 、固定入力ボート番号を引くだめの並列引き算器、及び結果を送出するための第 2の桁送りレジスタから実現することができる。
各引き算の結果は、これは2進シフト制御語であるが、セレクタ要素411の助 けを得てその信号パケットの着信先アドレスの副標に置かれる。これによって、 引き算器ネットワーク41と方路指定ネットワーク420間のり−トの数を減少 することが可能となる。各セレクタ411は(人力リートA上の)引き算器41 0及び(入カリ−トB上の)その関連するライン1300に応答するが、該ライ ンの信号は桁送シレシスタ413によって遅延される。引き算器の結果の着信先 アドレス副標への挿入は従来の単極/水投入スイッチによって実現される3゜方 路指定ネットワーク42は行及び列に構成された方路指定要素420を含む。谷 方路指定要素420はA及びB入力並びにC出力を持つ。説明の都合上、第10 図は12個の列及び4個の行を持つが、一般に行の数はlog2 N を切り十 けた数に等しい。ここで、Nは入力ライン1350の数を示す。
方略指定要素420の各行はライン1350上の(着信先アドレス副欄内の)パ ケットのシフト制御語内の特定のヒツトのシフト指令を実行するようにアレンジ される。抑止を回避するため、要素410の最初の行はこのシフト制御語内の最 上位ビットによって指令されるシフトを実行するようにアレンジされ、そして、 要素420の第2の行は次の最上位ヒツトによって指令されるシフトを実行する にうにアレンジされ、以下同様vcされる。
方路要素420の特定の相互接続は各行内の方路要素420のその前の行内の方 路指定要素420−\の接続を定義する1つの規則に従がう。より具体的に1′ :L、(1からの順番で)1行J列の方路指定要素4(IjそのA出力がその前 の行の列j−に内の出力Cに接続され、そしてその3人力は前の行の列Jの出力 Cに接続される。指数kfd2 に等しいが、ここでMはネットワーク42内の 行の数である。上記のアルコリスI−によって−f1れに対する接続が定義され ない入力(例えば、そのJ指数が1<j<Mの範囲の外側に落ぢる接続に対する 入力)け111 JL大入力受ける。
各要素420の1つの出力が次の行内の異4る2個の要素42’ OVC接続さ れているため、1個の要素420に向けられる出力化−号−もう1つの要素42 0の所にも出現する。逆に、方略要素420の各入力の所の信号Pat、空白パ ケット、その方路指定要素のために選択された活動パケット、あるいにその方路 指定要素によって選択されるべきでない活動パケットのいずれかである。
第11図は方路指定要素420の実施態様の一例を示す。ここで、入力Aはフリ ップ70ツブ421、ノリツブフロップ442及びセレクタ425の入力431 に接続される。入力Bは7ソツプンロツプ423、ノリツブフロップ424及び セレクタ425の入力43に接続される。セレクタ425は双極/双投式スイッ チである。
フリップフロップ422及び424はセレクタ425と一緒になって、ネットワ ーク42の全てのステージにおいて、各要素420に対して要求される制御ビッ トが活動ビットにすぐ後に続くようにする。この活動ビットのすぐ後ちに制御ビ ットを続けさせる動作は、フリップ70ツブ422及び424並びにセレクタ4 25に加えられる制御信号C5の助けをかり、入力A及びBの所でシフト制御語 からその活動ヒツトに続くビットを削除し、シフト制御語内の残シのビットを( 活動ビットに対して)1クロック期間だけ進め、そして、削除されたビットを着 信先アドレス副標の終わりの所にSt Q /L を加えることによって補なう ことによって達成される。このSt Q IIは先送シ期間の間にフリップフロ ップ422及び424をリセットすることによって加えられる。削除されたビッ トは、これはシフト制御語の現在の最上位ヒツトであるが、制御信号C6の助け で7リツプ70ツブ421及び423内に同時的に捕獲される。セレクタ426 は、セレクタ425に応答する単極/双投式スイッチでちるが、これはフリップ 70ツブ423の制御下においてスイッチ420の方路指定を行なう。入力Bは 7リツプ70ツブ423内に捕獲された最上位ビットが110/7のとき選択さ れ、入力Aは入力Bが選択されず、そしてフリップフロップ421内に捕獲され た最上位ビットが八\1〃であるときに選択され、そして気1〃は入力Aも入力 Bも選択されないときに生成される。この論理はフリップフロップ423の真出 力及びフリップ70ツブ421の反転出力に応答するANDゲート427並びに ゲート427及びセレクタ426に応答するORゲート428によって達成され る。ゲート428の出力信号は要素420から出る前に7リツプフロツブ429 内で再クロックされる。
拡張器40の説明のための第2の実施態様はネットワーク41の引き算器動作と ネットワーク42の方路指定動作を結合する。第12図に示すこの拡張器43の 相互接続の構造は第10図に示す方路指定ネットワーク42の相互接続の構造と 殆んど同一であるが、しかし、この相互接続された要素(要素430)は比較機 能(これは先の実施態様の引き算機能に代わる)及び方路指定機能の両方を行な う。各要素430はA及びB入力並びにC−及びD出力を持つ。入力Aの所での 活動信号(A\0〃活動ビット)I′i入力Aを選択させるが、一方、入力Aの 所の非活動信号(N1〃活動ビツト)は入力Bを選択させる。次にしいき値と選 択された信号が比較される。各要素430は異なるしいき値を使用して比較を行 なうが、全ての要素は結果に対して同一に作用する。つまり、もし着信先アドレ スがしいき値に等しいかそれ以上である時は、信号は出力D(右側)に方路され ;そうでない時は、出力C(下方向)に伝播される。信号が方路されない出力は 一1〃のストリームを受信する。任意の行内の要素430のしいき値(番号)は その左側の要素430のしいき値番号より1大きい。最も左の要素430(要素 430の第1列)のしいき値番号は最後の行から開始してシーケンス1.2.4 .8、・・・を形成する。要素430の最後の行に続いて、ANDゲート431 0行は各要素430のC出力をその左の要素のD出力に結合する。要素430の 実現装置は従来の7リツプフロツプと要素420のゲート実現装置とを並列に並 べる。
D、 H,ローリ(Lawie ) によって説明されるオメガ(Omega  )シャフル ネットワークに基礎を置く拡張器40の説明のための第3の実施態 様は、第13図に示すようなシャフル ネットワーク44を使用する。ネットワ ーク44は、第3図のネットワーク13のように、シャフル パターンに相互接 続されたスイッチ要素(ここでは、要素440)の行を持つが、ここで、入力ラ インの数142のべき数である。ネットワーク13は最下位ビットが最初に到達 するシフト制御信号に応答するが、ネットワーク44は最上位ビットが最初に到 達する着信先アドレスに応答する。この差異から、ネットワーク44はネットワ ーク13を反転したものであシ、これは単にネットワーク13をλ\転倒〃する ことによって得られることがわかる。要素440の行間の相互接続パターンはネ ットワーク13の接続のパターンと同様に定義されるが、しかし、ここでは、あ る行内の位置SI S2 S3 S4は次の行内に位置52s3s4s、に接続 する。ネットワーク44内の最上位桁は着信先アドレスの最上位ビットに応答し 、そして次の行は次のアドレスビットに応答する。
スイッチ要素440は着信先アドレスをその関連するパケットから分離するとス イッチ要素130と同一となる。しかし、妨害のないパケットに基づいて動作す るスイッチ要素440を使用する方が簡単である。スイッチ440の1つの実施 態様を第14図に示す。
第14図において、フリップフロップ441及びゲート442から445は入力 A上の活動ビット並びに入力A及びBの両方の入力上の現在最上位ビットに応答 するスイッチ制御信号を生成する。この生成された信号はフリップフロップ44 6のNセット〃入力に加えられるが、該入力には、(条件が適当である場合)こ れがゲート445によってセットされる寸前に制御信号c7によってlt Q  IIがクロックされる。ゲート441445U、A及びB入力上に適当な制御ビ ットが存在する時は、このクロック期間(つまり、活動ビットに続くすぐ後)の み起動される。入力A信号はフリップフロップ447に再クロックされ、そして セレクタ449の入力461及び463に加えられる。入力B信号はフリップ7 0ツブ448に再クロックされ、そしてセレクタ449の入力462及び463 に加えられる。セレクタ449は従来の双極/双投式スイッチである。出力46 5はフリップフロップ454及びセレクタ452の第1人力に接続され、一方、 出力466はフリップ70ツブ451及びセレクタ453の第1入力に接続され る。フリップ70ツブ454及び451 n、それぞれ、セレクタ452と45 3の第2人力に接続される。そして、これら4個の全ての要素(451−454 )は信号C8の制御下に置かれる。要素420の接続の場合と同様に、各フリッ プフロップ七セレクタの結合は活動ビットに続くビットを検出して、着信先アド レスの副標の端に11 Q Lrを挿入する。
制御ブロック50 第1図のシステムの自己方路指定構造のため、制御ブロック50は、少数の制御 信号の提供を行なうのみでよい。ネットワークの各々に必要とされる制御信号は 独立した回路によって生成することができ、そしてこの回路は各ネットワークが 次のネットワークに新パケットが開始する時期を N通知〃するパイプライン様 式に起動することができる。説明上、第15図は、集中機10及び拡張器40を シャフル ネットワークで実現する第1図のシステムを制御するために使用され る制御ブロック50の実施態様の1例を示す。
第15図において、発振器510はシステム クロックを提供し、そしてカウン タ520はこのシステム クロックをカウントダウンすることによってパケット 速度を生成する。カウンタ520の出力は1クロック期間のパルスであるが、こ れは、集中機10への入力の所の活動ビットより1クロック期間だけ先行する。
カウンタ520は要素530に供給されるが、要素530は集中機10内のネッ トワーク11及び13に対する制御信号を生成する。ネットワーク11はアドレ スをリセットするために活動ビットに先行して1つのビットを必要とする。この パルスはカウンタ520の信号によって直接に提供される。加算器ネットワーク 11の遅延の後に、方略指定ネットワーク13I7iライン115及び116上 に信号を受信し、才だスイッチ要素130の各行に対する制御信号CI(第4図 )を必要とする。この制御信号C1のセットは、カウンタ520に応答する遅延 レジスタ531とこのレジスタ531に接続するタップ桁送りレジスタ532に よって生成される。
方路指定ネットワーク13の出力は分類ネットワーク20に加えられ、ここで、 分類要素21は制御信号セットC2及びC3を必要とする。信号C2は活動ヒツ トと一致する1クロツロ期間のパルスであり、一方、信号C3はアドレス比較起 動信号であり、該信号は着信先アドレス副標の幅だけの期間を持つ。信号セット C2及びC3は第5図の要素540内で生成されるが、レジスタ541は信号セ ットC2を生成し、そして遅延レジスタ542、フリップフロップ543及びレ ジスタ544は信号セットC3を生成する。
トラップ ネットワーク30内の要素311は着信先アドレス副標以外の時に7 リツプフロツプ316をリセットする制御信号C4を必要とする。この信号はフ リップフロップ545によってレジスタ544の最後の出力を遅延することによ って得られる。
拡張器40のシャフル ネットワークの実施態様におれるのと基本的に同一の制 御信号を必要とする。この制御信号のための回路については、要素10との関連 で既に述べたため、再度の説明は必要ないであろう。
FI6.3 m θ F/θ〃 FIG、 /2 FIG、 /3 HCl2 国際調査報告

Claims (1)

    【特許請求の範囲】
  1. 1. 固有の指定番号を有する複数の出力ポートを持つ交換ネットワークにおい て、該交換ネットワークが同時に加えられる入力信号に応答し、また該入力信号 の各々が各入力信号がスイッチされる該出力ポートの特定の19を指定するだめ の該指定番号を含み、該スイッチネットワークが: 該加見られた入力信号に応答して、該加見られた入力信号をそれに含まれる指定 番号の指定の順番に分類することによって分類された信号セットを形成するため の分類ネットワーク(20);及び 該分類された信号セットに応答して該分類された信号セットの各信号を各信号に 含まれる指定番号によって指定される特定の1つの出力ポートに方略指定するた めの拡張器ネットワーク(40)を含むことを特徴とする交換ネットワーク。 2、請求の範囲第1項に記載の交換ネットワークにおいて、 該分類された信号セットの各信号の方路指定が該分類された信号セット内の各信 号の位置と該信号の各々に含1れる指定番号との両方に関連していることを特徴 とする交換ネットワーク。 3、請求の範囲第1項に記載の交換ネットワークにおいて、 該分類ネットワーク(20)が複数の入力ポート及び1からNの指定番号を持つ 出力ポート持ち;該拡張器ネットワーク(40)が該分類ネットワークの出力ポ ートに接続された1からNの指定番号を持つ複数の入力ポート及び1からMの指 定番号を持つ出力ポートを持ち;そして 該分類ネットワーク(20)が同時に加えられる入力信号に応答し、該入力信号 の各々がM以下あるいはMに等しい着信先アドレスを含み、そしてMが各入力信 号が加えられる該拡張器ネットワークの該出力ポートの特定の1つに対応し、 該分類ネットワーク(20)が着信先アドレスの指定の順番に従って入力信号を 分類した後に、最低着信先アドレスを持つ該入力信号を指定番号1を持つ該分類 ネットワークの出力ポートに加え、そして、順次、次に大きな番号の着信先アド レスを持つ信号を次に大きな指定番号金持つ出力ポートに加えることを特徴とす る交換ネットワーク。 4、請求の範囲第1項に記載の交換ネットワークにおいて、 該拡張器ネットワーク(40)が該分類された信号セットの各信号の方路指定を 各信号に含1れる着信先番号と該分類信号セット内の各信号の位置との差に基づ いて遂行する手段を含むことを特徴とする交換ネットワーク。 5、請求の範囲第1項に記載の交換ネットワークにおいて、 該拡張器ネットワーク(40)が: しいき値と該スイッチ要素に加えられる信号の指定番号とを比較し、当該比較に 基づいて信号の方路指定をするスイッチ要素を含むことを特徴とする交換ネット ワーク、・ 6 請求の範囲第1項に記載の交換ネットワークにおいて、 該拡張器ネットワーク(40)が: しいき値と該スイッチ要素に加えられる信号の指定番号とを比較し、そしてこの 比較に基づいて信号の方路指定をするスイッチ要素を含むことを特徴とする交換 ネットワーク。 7 請求の範囲第1項に記載の交換ネットワークにおいて、 該交換ネットワークがさらに: 該分類されたセットに応答して、該分類された信号セット内に1個以上の信号が 同一の指定番号を含む事態の発生を検出し、そして、このような事態が発生する 毎に1つのみを残して該分類されたセット信号の全てを除去することを特徴とす る交換ネットワーク。 8 請求の範囲第1項に記載の交換ネットワ−クにおいて、 該指定の順番が上昇であることを特徴とする交換ネットワーク。 9 請求の範囲第1項に記載の交換ネットワークにおいて、 該指定の順番が下降であることを特徴とする交換ネットワーク。
JP59501353A 1983-03-28 1984-03-08 自己方路指定交換ネツトワ−ク Expired - Lifetime JPH0681154B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US479668 1983-03-28
US06/479,668 US4516238A (en) 1983-03-28 1983-03-28 Self-routing switching network
PCT/US1984/000349 WO1984004015A1 (en) 1983-03-28 1984-03-08 A self-routing switching network

Publications (2)

Publication Number Publication Date
JPS60500934A true JPS60500934A (ja) 1985-06-20
JPH0681154B2 JPH0681154B2 (ja) 1994-10-12

Family

ID=23904924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59501353A Expired - Lifetime JPH0681154B2 (ja) 1983-03-28 1984-03-08 自己方路指定交換ネツトワ−ク

Country Status (9)

Country Link
US (1) US4516238A (ja)
EP (1) EP0138952B1 (ja)
JP (1) JPH0681154B2 (ja)
KR (1) KR920004917B1 (ja)
CA (1) CA1207418A (ja)
DE (1) DE3484260D1 (ja)
ES (1) ES8605348A1 (ja)
IT (1) IT1173756B (ja)
WO (1) WO1984004015A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02113749A (ja) * 1988-10-24 1990-04-25 Oki Electric Ind Co Ltd シリアルコンパレータおよびそれを有するエレメントスイッチ
JPH02174341A (ja) * 1988-11-07 1990-07-05 American Teleph & Telegr Co <Att> パケット交換システム

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0148395B1 (de) * 1984-01-05 1991-02-06 ANT Nachrichtentechnik GmbH Breitbandkoppelfeld in Matrixform
US4583219A (en) * 1984-07-16 1986-04-15 At&T Bell Laboratories Trunk for packet switching
US4627048A (en) * 1984-10-09 1986-12-02 At&T Bell Laboratories Routing address bit selection in a packet switching network
US4644533A (en) * 1985-05-06 1987-02-17 American Telephone & Telegraph Company Packet switch trunk circuit queueing arrangement
US4701906A (en) * 1985-06-27 1987-10-20 American Telephone And Telegraph Company, At&T Bell Laboratories Packet switching network with multiple packet destinations
US4734907A (en) * 1985-09-06 1988-03-29 Washington University Broadcast packet switching network
US4703475A (en) * 1985-12-04 1987-10-27 American Telephone And Telegraph Company At&T Bell Laboratories Data communication method and apparatus using multiple physical data links
US4696000A (en) * 1985-12-12 1987-09-22 American Telephone And Telegraph Company, At&T Bell Laboratories Nonblocking self-routing packet and circuit switching network
US4789980A (en) * 1986-08-18 1988-12-06 American Telephone & Telegraph Company, At&T Bell Laboratories Switching techniques for FDM communication systems
US7058062B2 (en) * 1986-09-16 2006-06-06 Hitachi, Ltd. Packet switching system having self-routing switches
US6005867A (en) * 1986-09-16 1999-12-21 Hitachi, Ltd. Time-division channel arrangement
US5740156A (en) * 1986-09-16 1998-04-14 Hitachi, Ltd. Packet switching system having self-routing switches
US5043979A (en) 1986-09-16 1991-08-27 Hitachi, Ltd. Time-division channel arrangement
US4817084A (en) * 1986-10-16 1989-03-28 Bell Communications Research, Inc. Batcher-Banyan packet switch with output conflict resolution scheme
US4761780A (en) * 1986-12-22 1988-08-02 Bell Communications Research, Inc. Enhanced efficiency Batcher-Banyan packet switch
US4782478A (en) * 1987-03-04 1988-11-01 Bell Communications Research, Inc. Time division circuit switch
US4813038A (en) * 1987-06-29 1989-03-14 Bell Communications Research, Inc. Non-blocking copy network for multicast packet switching
GB8720605D0 (en) * 1987-09-02 1987-10-07 British Telecomm Communications switch
EP0310759B1 (de) * 1987-09-30 1993-06-16 Siemens Aktiengesellschaft Sortiereinheit für einen Vermittlungsknoten mit einer Vielzahl von digitalen Koppelfeldern für schnelle, asynchrone Datenpaketvermittlungsnetze
US4797880A (en) * 1987-10-07 1989-01-10 Bell Communications Research, Inc. Non-blocking, self-routing packet switch
US4885739A (en) * 1987-11-13 1989-12-05 Dsc Communications Corporation Interprocessor switching network
JP2595025B2 (ja) * 1988-03-18 1997-03-26 株式会社日立製作所 空間分割形スイッチを用いた高速パケット交換装置
US5105424A (en) * 1988-06-02 1992-04-14 California Institute Of Technology Inter-computer message routing system with each computer having separate routinng automata for each dimension of the network
US4893304A (en) * 1988-09-02 1990-01-09 Bell Communications Research, Inc. Broadband packet switch with combined queuing
US4899335A (en) * 1988-12-21 1990-02-06 American Telephone And Telegraph Company, At&T Bell Laboratories Self routing packet switching network architecture
US5131041A (en) * 1989-11-30 1992-07-14 At&T Bell Laboratories Fault tolerant interconnection networks
US5172371A (en) * 1990-08-09 1992-12-15 At&T Bell Laboratories Growable switch
US5179552A (en) * 1990-11-26 1993-01-12 Bell Communications Research, Inc. Crosspoint matrix switching element for a packet switch
US5124978A (en) * 1990-11-26 1992-06-23 Bell Communications Research, Inc. Grouping network based non-buffer statistical multiplexor
US5197064A (en) * 1990-11-26 1993-03-23 Bell Communications Research, Inc. Distributed modular packet switch employing recursive partitioning
US5166926A (en) * 1990-12-18 1992-11-24 Bell Communications Research, Inc. Packet address look-ahead technique for use in implementing a high speed packet switch
US5157654A (en) * 1990-12-18 1992-10-20 Bell Communications Research, Inc. Technique for resolving output port contention in a high speed packet switch
US5130984A (en) * 1990-12-18 1992-07-14 Bell Communications Research, Inc. Large fault tolerant packet switch particularly suited for asynchronous transfer mode (ATM) communication
US5229991A (en) * 1991-01-30 1993-07-20 Washington University Packet switch with broadcasting capability for atm networks
US5257266A (en) * 1991-02-27 1993-10-26 General Dynamics Corporation, Space Systems Division Computer and communications systems employing universal direct spherics processing architectures
EP0598027A1 (en) * 1991-08-05 1994-05-25 Honeywell Inc. Crossbar with return net for scalable self-routing non-blocking message switching and routing system
JPH0744544B2 (ja) * 1992-01-17 1995-05-15 富士通株式会社 自己ルーチング機能付き相互接続網
US5341369A (en) * 1992-02-11 1994-08-23 Vitesse Semiconductor Corp. Multichannel self-routing packet switching network architecture
US5327420A (en) * 1992-05-20 1994-07-05 Xerox Corporation Method for building multi-bit parallel Batcher/banyan networks
US5274642A (en) * 1992-06-05 1993-12-28 Indra Widjaja Output buffered packet switch with a flexible buffer management scheme
US5287347A (en) * 1992-06-11 1994-02-15 At&T Bell Laboratories Arrangement for bounding jitter in a priority-based switching system
US5555543A (en) * 1995-01-03 1996-09-10 International Business Machines Corporation Crossbar switch apparatus and protocol
US5495476A (en) * 1995-01-26 1996-02-27 International Business Machines Corporation Parallel algorithm to set up benes switch; trading bandwidth for set up time
US5841775A (en) * 1996-07-16 1998-11-24 Huang; Alan Scalable switching network
US6160853A (en) * 1998-02-09 2000-12-12 At&T Corp Modem concentrator
US20010030785A1 (en) * 2000-02-23 2001-10-18 Pangrac David M. System and method for distributing information via a communication network
US6999453B1 (en) 2001-07-09 2006-02-14 3Com Corporation Distributed switch fabric arbitration
US7336612B1 (en) * 2001-07-27 2008-02-26 Sprint Communications Company L.P. Switching system for telecommunication networks
US7397796B1 (en) 2003-08-21 2008-07-08 Smiljanic Aleksandra Load balancing algorithms in non-blocking multistage packet switches
US8265070B2 (en) 2008-12-15 2012-09-11 Oracle America, Inc. System and method for implementing a multistage network using a two-dimensional array of tiles
US20130027416A1 (en) * 2011-07-25 2013-01-31 Karthikeyan Vaithianathan Gather method and apparatus for media processing accelerators
TW202117932A (zh) * 2019-10-15 2021-05-01 瑞昱半導體股份有限公司 積體電路及動態腳位控制方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3428946A (en) * 1965-08-26 1969-02-18 Goodyear Aerospace Corp Means for merging data
FR2430141A1 (fr) * 1978-06-29 1980-01-25 Glowinski Albert Reseau de commutation numerique a division du temps bit a bit
FR2447652A1 (fr) * 1979-01-24 1980-08-22 Materiel Telephonique Operateur pour reseau de commutation de donnees numeriques par paquets
JPS587953A (ja) * 1981-07-06 1983-01-17 Nippon Telegr & Teleph Corp <Ntt> パケツト交換方式

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02113749A (ja) * 1988-10-24 1990-04-25 Oki Electric Ind Co Ltd シリアルコンパレータおよびそれを有するエレメントスイッチ
JPH02174341A (ja) * 1988-11-07 1990-07-05 American Teleph & Telegr Co <Att> パケット交換システム

Also Published As

Publication number Publication date
EP0138952A1 (en) 1985-05-02
ES8605348A1 (es) 1986-03-16
EP0138952A4 (en) 1988-02-18
KR920004917B1 (ko) 1992-06-22
DE3484260D1 (de) 1991-04-18
JPH0681154B2 (ja) 1994-10-12
WO1984004015A1 (en) 1984-10-11
ES531025A0 (es) 1986-03-16
EP0138952B1 (en) 1991-03-13
CA1207418A (en) 1986-07-08
KR840008235A (ko) 1984-12-13
IT8420234A0 (it) 1984-03-26
US4516238A (en) 1985-05-07
IT1173756B (it) 1987-06-24

Similar Documents

Publication Publication Date Title
JPS60500934A (ja) 自己方路指定交換ネツトワ−ク
Chiu The odd-even turn model for adaptive routing
KR900006793B1 (ko) 패킷 스위치 다중 대기행렬 NxM 스위치 노오드 및 처리 방법
JPS62503208A (ja) パケット順次分配機能を持つ自己ル−ティングパケット交換ネットワ−ク
JP2523207B2 (ja) 多段ネットワ―ク制御方法
US6061345A (en) Crossbar routing switch for a hierarchical crossbar interconnection network
EP0397370A2 (en) Network control arrangement for processing a plurality of connection requests
EP0397371A1 (en) Network control arrangement based on topological equivalence
US5602844A (en) Self routing crossbar switch suitable for use as a switching fabric in an ATM switch
Seo et al. The composite banyan network
CA1207877A (en) Self-routing steering network
Tagle et al. A high-performance fault-tolerant switching network for B-ISDN
Raghavendra et al. A two phase multicast routing algorithm in self-routing multistage networks
Lee et al. New self-routing permutation networks
McMILLEN et al. Dynamic rerouting tag schemes for the augmented data manipulator network
Zhou et al. Adaptive message routing in a class of fault-tolerant multistage interconnection networks
Prakash et al. ATM switch: As an Application of VLSI in Telecommunication System
Shih Fault-tolerant wormhole routing for hypercube networks
Ng et al. On improving the performance of shared buffered banyan networks
JP3012313B2 (ja) コピースイッチ網
Payne III et al. High speed interconnection using the Clos network
Chakrabarty et al. Dynamic Path Selection Algorithm for Beneš Networks
Chung et al. A new deadlock prevention scheme for nonminimal adaptive wormhole routing
Ciminiera et al. Interconnection networks for MIMD machines
Keum et al. Design and Analysis of the Symmetric Banyan Network (SBN): A Min with High Performance and High Fault Tolerance