JPH0681154B2 - 自己方路指定交換ネツトワ−ク - Google Patents

自己方路指定交換ネツトワ−ク

Info

Publication number
JPH0681154B2
JPH0681154B2 JP59501353A JP50135384A JPH0681154B2 JP H0681154 B2 JPH0681154 B2 JP H0681154B2 JP 59501353 A JP59501353 A JP 59501353A JP 50135384 A JP50135384 A JP 50135384A JP H0681154 B2 JPH0681154 B2 JP H0681154B2
Authority
JP
Japan
Prior art keywords
network
signal
input
classification
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59501353A
Other languages
English (en)
Other versions
JPS60500934A (ja
Inventor
フアング,アラン
カーロール クナウアー,スコツト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPS60500934A publication Critical patent/JPS60500934A/ja
Publication of JPH0681154B2 publication Critical patent/JPH0681154B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/64Distributing or queueing
    • H04Q3/68Grouping or interlacing selector groups or stages
    • GPHYSICS
    • G08SIGNALLING
    • G08CTRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C19/00Electric signal transmission systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/15Interconnection of switching modules
    • H04L49/1515Non-blocking multistage, e.g. Clos
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • H04L49/253Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/254Centralised controller, i.e. arbitration or scheduling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

【発明の詳細な説明】 本発明は固有の指定番号を有する複数の出力ポートを持
つ交換ネツトワークにおいて、この交換ネツトワークが
同時に加えられた入力信号に応答し、この入力信号の各
々が各入力信号が方路される出力ポートの特定の1つを
指定する指定番号を含むことを特徴とする交換ネツトワ
ークに関する。
2.先行技術の説明 多くの交換ネツトワークは物理的なスイツチ要素を含
み、これらがリンクによつて結合され、これによつてネ
ツトワークの入力端子とネツトワークの出力端子との相
互接続が行なわれる。任意の特定の入力端子を任意の特
定の出力端子に接続できる交換ネツトワークはフルアク
セス交換ネツトワークと呼れる。さらに、入力端子と出
力端子の間に既に存在する接続と無関係に接続要求を行
なうことのできるフルアクセス交換ネツトワークは無閉
塞ネツトワークと呼れる。
最もよく知られているフルアクセス、無閉塞交換ネツト
ワークは、完全N×N単一ステージ クロスバースイツ
チであるが、ここでは、N個の入力の各々がN個の出力
の各々に、クロスポイントとも呼ばれる物理的なスイツ
チ要素を介して接続される。このようなクロスバースイ
ツチ内にはN個の交さ点が存在する。物理的な交さ点は
高価であるため、N2個以下の交さ点を要求し、望まれる
交換の柔軟性を達成するトポロジーを求めてかなりの研
究が行なわれている。しかしこれらのトポロジーは、き
まつて単一以上のスイツチステージをもくろんでいる。
V.ベネチ(Benes)は彼の古典的な書籍「ネツトワーク
及び電話トラヒツク接続の数学的理論(Mathematical
Theory of Connecting Networks and Telephone
Traffic)」、アカデミツク プレス(Academic Pres
s)、ニユーヨーク、1965年において、新規の多重ステ
ージ交換ネツトワークの構造を説明している。このベネ
チ(Benes)ネツトワークは交換ネツトワークをより小
さなネツトワークに順次に分解して行くことによつて得
られるが、これは2×2個のスイツチ要素によつて相互
接続される多重ネツトワークである。入力A及びB並び
に出力C及びDを持つこのスイツチ要素は、2つの状態
の1つを取る。“パス”状態においては、入力A及びB
が、それぞれ、出力C及びDに接続され(A→C及びB
→D)、そして、“クロス”状態においては、入力A及
びBは、それぞれ、出力D及びCに接続される(A→D
及びB→C)。ベネチ(Benes)に続いて、他の研究者
によつてN×N交換ネツトワークの異なる分解が試みら
れ、他の各種の多重ステージ ネツトワーク トポロジ
ーが開発されたが、これらはそれぞれ長所及び短所を持
つ。
多重ステージ交換ネツトワークは初期においてはほとん
どが電話通信交換との関連で使用されてきたが、最近に
なつて、このようなネツトワークが、交換ネツトワーク
として、あるいは処理装置自体内の並列処理装置の一部
として、多くのデータ処理用途において使用されるよう
になつた。このようなデータ処理用途においては、これ
ら交換ネツトワークの多くは限られた柔軟性を持ち、シ
ヤフルあるいは分類動作のような非常に限定された特定
の機能を提供するのみである。分類動作は単に順番に並
んでない順次番号を再構成して、順番に並べられた順次
番号を提供するプロセスである。
コンピユータ システム内の同時並列入/出力動作の速
度を向上されるため及び使用される交さ点の数を最小限
にする両方の目的から、K.E.バツチヤー(Batcher)
は、1つの有効なデジタル分類ネツトワークを考案し
た。彼はこの多重ステージ ネツトワークを彼の論文
「分類ネツトワーク及びその応用(Sorting Network
and their Application)」、1968年春季合同コンピ
ユータ会議録、ページ307−314(及び合衆国特許第3,42
8,946号)において説明している。基本的には、バツチ
ヤー(Batcher)のネツトワークは、ベネチ(Benes)の
ネツトワークのスイツチ要素と類似の2×2個の分類要
素による相互接続から構成され、“パス”か“クロス”
のいずれかの状態を取る。バツチヤー(Batcher)の分
類要素は、ベネチ(Benes)の分類要素と、取るべき状
態の決定が分類要素自体の中で、該分類要素の入力Aの
所のデジタル信号の所定の部分が、入力Bの所のデジタ
ル信号の対応する部分より大きいか、小さいかに基づい
て行なわれる点において異なる。この分類要素の特性か
ら、バツチヤー(Batcher)のネツトワークは自己方路
指定を構成する。
バツチヤー(Batcher)は彼の自己方路指定ネツトワー
クが、1つの入力が、事実上、特定の出力への接続を指
定できるため、フルアクセス交換ネツトワークとして使
用できることを指摘する。バツチヤー(Batcher)の方
式によると、この指定の接続は、出力ラインに順番に番
号を与え、そして、その入力の所に入力信号の一部とし
て、所望のアドレスを提出することによつて達成され
る。この分類ネツトワークは、このプロセスにてアドレ
スを分類することによつて各入力ラインからの所望の出
力ラインへの接続を行なう。
並列方路指定ネツトワークについての類似の研究におい
て、D.H.ローリー(D.H.Lawrie)は、論文「アレイ プ
ロセツサ用のデータのアクセス及びアライメント(Acce
ss and Alignment of Data in Array Processo
r)」、コンピユータに関するトランザクシヨン(Trans
action on Computer)、Vol.C−24、No.12、1975年12
月、ページ、1145−1155において、分類された一連の信
号をスイツチすることのできるネツトワークについて説
明する。彼はこのネツトワークをオメガ ネツトワーク
と呼ぶが、このネツトワークは、バツチヤー(Batche
r)のスイツチ要素と類似の“パス/クロス”スイツチ
要素を使用し、スイツチ要素のステージあるいは行間の
相互接続は完全シヤフルを構成する。この用語“シヤフ
ル“は、おなじみのトランプのカードをシヤフル(切
る)する動作に由来するが、このシヤフル動作におい
て、1組のトランプの上半分が下半分から分けられ、半
分にされた2組からのカードを交互させることによつて
完全な1組が再構成される。形容詞“完全”は、この交
互させる動作が、各組から、順番に、カードを一枚ずつ
取ることによつて遂行される事実を示す。
ローリー(D.H.Lawrie)によつて説明されるオメガネツ
トワークは、バツチヤー(Batcher)のネツトワーク
と、これが信号を、単にその信号を着信先アドレスの低
い方から順番に分類するのでなく、その信号によつて指
定される特定の着信先にスイツチする点が異なる。従つ
て、オメガ ネツトワークは、ネツトワーク内の各要素
によつて指令される方路指定動作が実行されるが、これ
は本来の意味での分類ネツトワークではない。
データ処理分野におけるデジタル ネツトワークの使用
に関する研究の進展に伴つて、通信分野でのデジタルネ
ツトワークの使用がますます盛んとなつてきた。このよ
うな通信ネツトワークは、最低限、広帯域伝送媒体、効
率的な通信技術、及び効果的な交換ネツトワークを必要
とする。
非常に有望なデジタル通信技術の1つはパケツト交換を
使用する方法である。パケツト交換環境においては、デ
ジタル データの小さなパケツトとして、情報が処理、
伝送及び交換されるが、各パケツトは、それらの中に、
着信先アドレスを含む。パケツト交換に固有の長所を最
大限に発揮するためには、このような通信システム内の
交換ネツトワークは、非常に高速で、また、好ましく
は、自己方路指定が可能であることが要求される。
パケツト交換方式を使用するデジタル通信ネツトワーク
の交換要件と分類ネツトワークの特性から考えて、バツ
チヤー(Batcher)によつて説明されるような自己方路
指定分類ネツトワークを交換の実現に使用することは、
パケツト交換用途において、特に効果的である。この適
性は、第1に、パケツトの信号形式と自己方路指定分類
ネツトワークに要求される信号形式がよくマツチしてい
ることからくる。分類ネツトワークはまた、本質的に、
交換ネツトワークがパケツトの一連のセツトに対して異
なる状態を取ることが要求される、パケツト交換環境に
おいて最も重要である高動作速度を提供することが可能
である。従つて、自己方路指定交換ネツトワークは、パ
ケット交換通信ネツトワークに非常に大きな貢献をもた
らすものと確信する。
しかし、残念なことに、バツチヤー(Batcher)の分類
ネツトワークは、他の分類ネツトワークと同様に、これ
をフルアクセス交換ネツトワークとして使用することを
妨げる1つの重大な問題を持つ。より具体的には、バツ
チヤー(Batcher)のネツトワークでは、非活動ポート
(つまり、指定のない着信先)が存在する場合、適切な
交換動作が不可能となる。分類ネツトワークは単に入力
信号の順番を再構成するのみで、従つて、ある信号の位
置を他の信号の位置との関係でのみ処理するため、バツ
チヤー(Batcher)のネツトワークが正しく動作するの
は、個々のそして全ての出力ポートが1個の、そして1
個のみの着信先を持つ時のみである。
オメガ ネツトワークは、特定の接続を行なうことを意
図するが、これはあるセツトの組み合わせにおいての
み、自己方路指定及び無閉塞的な性格を持つ。つまり、
入力が小さい順から並べられている場合(出力は小さい
順に並べられているものと仮定)は自己方路指定及び無
閉塞的な性格を持つ。しかし、未定義の着信先が存在す
る場合は、このスイツチ要素によつて使用されるアルゴ
リズムは特定の固有の着信先アドレスを必要とするた
め、1つの問題が残こる。同様な理由及び相互接続のト
ポロジーから、オメガ ネツトワークはある特定の1つ
の着信先が複数の入力信号によつて求められる時にも問
題を提起する。
これら問題は、本発明の交換ネツトワークによつて解決
することが可能であるが、本発明の交換ネツトワーク
は、加えられた入力信号に応答してこの加えられた入力
信号をそこに含まれる指定番号の指定の順番に従つて分
類し、分類された信号セツトを構成するための分類ネツ
トワーク、及びこの分類された信号セツトに応答して、
この分類された信号セツトの各信号を各信号内に含まれ
る指定番号によつて指定される1つの特定の出力ポート
に方路指定するための拡張器ネツトワークを含む。
発明の要約 分類ネツトワークをフルアクセス交換ネツトワークとし
て使用するための上記の問題を解決するためには、未指
定の着信先及び複数の信号によつて指定される着信先を
計算に入れること、つまり、分類ネツトワークの出力の
所で信号の相対的な順番を所望の信号着信先の絶対位置
に変換することが必要である。本発明においては、この
“計算”は幾つかのステツプによつて達成される。複数
の信号が1つの着信先を指定するような状況は、着信先
に従つて信号を順序づける分類ネツトワーク並びに1個
を除いて特定の着信先を指定する他の全ての信号を除去
するトラツプ ネツトワークを使用することによつて解
決される。指定のない着信先が存在する状況は、その入
力信号の各々の所望の絶対位置(つまり、その信号の所
望の着信先)並びにその信号の中間位置を同時に計算す
る自己拡張器によつて解決される。この拡張器は、入力
信号の各々に対して要求されるシフトを計算して、この
計算に基づいてその入力信号を同時的に舵取りする。
拡張器のもう1つの実施態様においては、オメガ ネツ
トワークが指定のない着信先を処理するように修正され
る。つまり、トラツプ ネツトワークからの信号をその
適切な着信先にスイツチするように修正される。
全ての出力ポートが常に活動してなくても良いというこ
とは、全ての入力が常に活動してなくてもよいというこ
とを含蓄する。現実の問題として、多くの交換用途にお
いて、殆の時間、入力ポートの殆ど全てがアイドルであ
る。上記の本発明による実施態様は非活動入力ポートを
そのポートへの入力信号が、例えば、最大指定番号を持
つ着信先アドレスを持つ所定の出力ポートに接続を指定
するようにすることによつて処理する。しかし、任意の
時間に多数の入力ポートがアイドルであるような実施態
様においては、この発明はその入力信号と分類ネツトワ
ークの間に自己方路指定集中機ネツトワークを位置する
ことによつてよりコスト効率を高めることができる。集
中機は活動ポートの信号をグループに集めることによつ
て、自己方路指定分類ネツトワークの要求されるサイズ
を減少し、ネツトワーク内を流れる信号の遅延並びに全
体的なコストの削減を達成する。
図面の簡単な説明 第1図は本発明の原理を説明するための交換ネツトワー
クのブロツク図を示し; 第2図は集中機10の実施態様を示し; 第3図は第2図の集中機内の方路指定ネツトワーク13を
示し; 第4図はスイツチ要素130の実施態様を示し; 第5図は従来の分類ネツトワーク20の実施態様の1例を
示し; 第6図はネツトワーク20内の分類要素21の実施態様を示
し; 第7図は第5図の分類ネツトワークによる入力の特定に
セツトについての分類の実現様式を示し; 第8図はトラツプ ネツトワーク30のブロツク図を示
し; 第9図は第8図のトラツプ ネツトワーク内の要素311
の実施態様を示し; 第10図は拡張器40の実施態様のブロツク図を示し; 第11図は第10図に示す拡張器のスイツチ要素420の実施
態様のブロツク図を示し; 第12図は拡張器40の第2の実施態様を示し; 第13図は拡張器40の第3の実施態様を示し; 第14図はスイツチ要素440の実施態様の1つを示し;そ
して 第15図は制御ブロツク50を示す。
詳細な説明 システムの全体構成 第1図は本発明の原理を説明するための交換ネツトワー
クのブロツク図を示す。流れる信号と関連する着信先ア
ドレスを持つ信号をスイツチするように設計された第1
図のシステムは集中機10、自己方路分類ネツトワーク2
0、同一出力を指定する複数の信号が存在しない時は必
要でないトラツプ ネツトワーク30、自己方路拡張装置
40、及び制御ブロツク50を含む。
本発明の原理を説明するための以下に説明の第1図の交
換ネツトワークの実施態様は、見出し欄とデータを含む
信号パケツトから構成されるデータ流に関して動作す
る。見出し欄は活動ビツト(そのパケツトが正当信号を
含むか、つまり“0"か、あるいは信号を含まないか、つ
まり“1"かを示す)及びアドレス欄を含む。このアドレ
ス欄は着信先アドレス副欄及び場合によつてはさらに追
加の副欄を含むが、最上位ビツトがこの副欄の第1ビツ
ト位置内に常駐する。もちろん、本発明の原理から逸脱
することなく、このフオーマツトに修正を行なうことが
可能である。
活動ビツト内の1によつて指定される非活動は全てのビ
ツト位置において任意のいかなるビツトパターンによつ
て示すことも可能である。これは単に非活動入力を高値
状態に接続することによつて生成される全て1から成る
パターンでも良い。全ての非活動ビツトは、従つて、実
信号パケツトを搬送しないが、説明の都合上、この指定
を“非活動パケツト”と呼ぶ。
入り信号は入力ライン1000上を第1図の交換ネツトワー
クな加えられ、そして、ここから信号は集中機10に加え
られるが、ここで活動パケツトは集中機10の出力ライン
1100の所で互いに隣接して出現するように方路される。
ライン1100上の信号は分類ネツトワーク20に加えられ、
ここで、活動パケツトはそのパケツトの着信先アドレス
に基づいて分類される。トラツプ ネツトワーク30は1
個以上の複数の信号パケツトが分類ネツトワーク20の出
力(ライン1200)の所で1つの特定の接続を指定するよ
うな事態を検出し、これらの1つを残して他の全てのパ
ケツトを不活性にする。拡張機40はトラツプ ネツトワ
ーク(ライン1300)あるいは分類ネツトワークの出力信
号に関して同時的に動作する。信号が到着する入力ライ
ンを中間アドレスとみなすと、拡張機40は、1つの実施
態様においては、この中間アドレスをパケツトが指定す
る最終着信先(アドレス)と比較し、そして、この比較
に基づいて、このパケツトを出力ライン1400の所の適当
な着信先に方路する。さらに別の実施態様においては、
拡張機40は単にその着信先アドレスを検出することによ
つてその方路を決定する。ブロツク50は集中機10、分類
ネツトワーク20、トラツプ ネツトワーク30、及び拡張
機40に必要な制御信号を提供する。
集中機ネツトワーク10 第1図のシステムは集中機10がない時でも完全に機能す
ることを最初に指摘しておきたい。しかし、そのネツト
ワークの潜在的なユーザの数は多いが、任意の時間にお
ける活動ユーザの数が小さいような状況での用途におい
ては、第1のシステムは集中機10なしでは、本来の高効
率を達成できない。この効率の低下は、多数の潜在的ユ
ーザを収容するためには、分類ネツトワーク20は多数の
入力ライン1100及び付随の回路を持たなくてはならない
が、これらのほとんどが任意の時間において使用されな
いことに起因する。ネツトワーク20はモジユール化によ
つて経済的に構成することが可能ではあるが、分類ネツ
トワーク内の行の数及び各行当たりの方路指定要素の数
は(第5図との関連で後に詳細に述べるごとく)入力ラ
イン1100の増加とともに増加し、このコストも同様に増
加する。
任意の時間に潜在ユーザの少数のみが活動する状況は電
話通信では非常に一般的なことであるため、集中機10が
頻繁に使用される。
第2図は本発明と同日に出願されたカナダ特許の“自己
方路操舵ネツトワーク(A Self-Routing Steering
Network)”に開示の集中機10の略図を示す。
機能的には、集中機10はどの入力ライン1000が活動して
いるか(つまり、活動ビツトを搬送しているか)を決定
し、そして、この決定に基づいて、その活動パケツトを
(第2図の)左側にシフトし、この結果、全ての活動パ
ケツトが集中機の出力ライン1100の所ろで互いに隣接す
るようにする。これは集中機10内において、入力ライン
1000に応答する加算器ネツトワーク11及び遅延ネツトワ
ーク12、並びにネツトワーク11及び12に応答する方路指
定ネツトワーク13によつて実現される。
要素10の活動入力ライン1100は常に(第3図の)左側に
位置するため、そして非活動出力ライン1100は常に右側
に存在するため、最も右側の所定の数のライン1100は無
視することが可能であり、こうして、分類ネツトワーク
20は集中機機能を十分に活用する。
集中機10の1例としての実施態様においては、加算器ネ
ツトワーク11はフリツプフロツプのアレイ及び加算回路
の連続のアレイを持つが、これは集中機の各入力ライン
に対してその入力ラインの左側の“0"活動ビツト(活動
パケツト)の数を同時的に計算して、この結果として、
このライン上のパケツトに要求される舵取りを行なう。
各ラインの“0"活動ビツトの合計は、(直列演算によつ
て)そのラインの活動ビツトの逆数をそのすぐ左のライ
ンについて計算された合計に加算することによつて行な
われる。この結果、各入力ライン1000と関連する各加算
器ネツトワークの出力ライン116に対する2進シフト制
御信号(最下位ビツトが最初)が得られる。
遅延ネツトワーク12は各入力ライン1000に対する桁送り
レジスタを含む。これは入力信号を、加算器要素によつ
て要求されるシフト制御信号を計算するために費やされ
た遅延に等しい量だけ遅延させる。
方路ネツトワーク13は幾つかの方法によつて実現でき
る。1つの実施態様はローリー(Laurie)によつて説明
されるオメガ(Omega)ネツトワークに類似するもので
あり、第3図に示されるが、これは、シヤフル パター
ンに相互接続されたスイツチ要素130の行を含む。第3
図は16入力ネツトワークに対する相互接続パターンを示
す。もちろん、入力の数は必要なだけ大きくすることが
できるが、この数はオメガ ネツトワークが正しく機能
するためには、2のべき数であることが必要である。第
3図はさらに各スイツチ要素130に対して2個の入力及
び2個の出力が示すが、ここに示す入力及び出力の各々
は、実際には、2個のラインを代表する。1つは信号ラ
インであり、この信号は遅延ネツトワーク12のライン11
5にその源を発し、そして、もう1つは制御ラインであ
り、このシフト制御信号は加算器ネツトワーク11のライ
ン116にその源を発する。行内の要素130の各入力あるい
は出力は、各行内に1つの位置指定を持つ。各位置は2
進番号を持つ(例えば、第3図の行内の最も左の入力あ
るいは出力は0000と指定され、最も右の入力あるいは出
力は1111と指定される)。1つの行内の位置S1S2S3S4
要素130の出力は次の行のS4S1S2S3の位置の要素130の入
力に接続される。例えば、出力0110は入力0011に接続さ
れ、出力1011は入力1101に接続される。
第3図のネツトワークの各スイツチ要素130は入力A及
びB並びに出力A′及びB′を含み、“パス”状態ある
いは“クロス”状態を取ることが可能である。各スイツ
チ要素130が取ることのできる状態の数は、活動ビツト
及びスイツチに入力される信号に対する制御信号によつ
て定義される特定のアドレス ビツトに依存する。より
具体的には、最初のステージ(第3図のトツプのステー
ジ)内のスイツチ要素130はシフト制御語の最下位ビツ
トによつて制御され、各後続のステージ内の要素130
は、順次、シフト制御ビツトの次に高いビツトによつて
制御される。以下の真理値表はスイツチ要素130が入力
状態に従つて取る状態を指定するが、この真理値表は第
4図の回路設計によつて実現される。
スイツチ要素130は、第4図に示すごとく、3つの機能
を示す。つまり、各データ入力上の活動ビツト及び各制
御入力上の適当な制御語ビツトを検出し、“パス”ある
いは“クロス”スイツチングを遂行し、活動ビツトに対
応してシフト制御語を進める。シフト制御語を進めるこ
とによつて、ネツトワーク13の行を経て信号が伝播する
のに伴つて、各行にて必要な制御ビツトが常に活動ビツ
トと一致するようにされる。これは、スイツチ及び制御
要件を簡単にする。
第4図に示す図解は、データ及び制御経路を示す。ライ
ン121、123、114及び115は、それぞれ、リードA、B、
C及びDのデータラインであり、ライン122、124、132
及び134は、それぞれ、リードA、B、C及びDの制御
ラインである。
上述の真理値表の論理を実現するためには、ANDゲート1
25は、直接にライン122に接続され、またインバータ126
を通じてライン121に接続される。ANDゲート127はライ
ン121に直接に接続され、またインバータ128を通じてラ
イン124に接続される。ゲート125及び127はORゲート129
に接続されるが、これはスイツチ130の状態を制御する
ための信号を生成する。この信号はDフリツプフロツプ
111内に(モジユール50からの制御信号C1の助けを得
て)捕獲され、そして、セレクタ135に送られる。セレ
クタ135はライン121から124上の信号の再クロツクされ
た複製に応答する。この再クロツクはフリツプフロツプ
136から139によつて行なわれる。セレクタ135(例え
ば、ANDゲート及びORゲートによつて実現される)従来
のジユアル双極/双投スイツチである。これはスイツチ
要素130に対して、“パス”か“クロス”状態のいずれ
かを確立し、そしてこの信号をライン131から134に加え
る。ライン131及び132は、このスイツチのC出力にデー
タ及び制御信号を運び、そしてライン133及び134はこの
スイツチのD出力にデータ及び制御信号を運こぶ。ライ
ン131及び133は、それぞれ、フリツプフロツプ112及び1
13によつて遅延された後にライン114及び115を介してス
イツチ要素130からである。これはデータに対応して制
御を進め制御ビツトをスイツチ要素130の次の列の所の
活動ビツトと正しく一致させる。
分類ネツトワーク20 分類ネツトワーク20は着信先アドレスに基づいてパケツ
トの分類を行なう。ネツトワーク20の出力の所で、各出
力ライン1200上のパケツトの着信先アドレスは、一方の
側においては、隣接する出力ライン1200上のパケツトの
着信先アドレスに等しいか、あるいはその以上であり、
別の側では、隣接する出力ライン1200上のパケツトの着
信先アドレスに等しいか、あるいはこれより小さい。第
1図においては、最も左側のライン1200は最低着信先ア
ドレスのパケツトを含む。
バツチヤー(Batcher)は合衆国特許第3,428,946号にお
いて、分類ネツトワーク20の1つの可能な実施態様を開
示する。他の実施態様も可能であり、本発明の理解を深
かめるため、第5図は、非常に単純なトポロジーを持つ
実施態様を示す。
第5図の分類ネツトワーク20の分類要素21の相互接続続
行を含む。分類要素21の全ての奇数行はN/2を切り上げ
た数(Nは入力ライン1100の数)の分類要素を含み、ま
た、全ての偶数行は(N+1)/2を切り上げた数の分類
要素を含む。要素21の数は行のN−1である。
各分類要素21は入力ポートA及びB並びに出力ポートC
及びDを持つ。ポートAの所の着信先アドレスがポート
Bの所の着信先アドレスより小さい時は、要素21によつ
て“パス”状態が取られる。ポートAの所の着信先アド
レスがポートBの所の着信先アドレスより大きい時は、
分類要素21によつて、“クロス”状態が取られる。こう
して、各分類ネツトワークはその入力をポートCの所の
信号の着信先アドレスが常にポートDの所の着信アドレ
スより小さくなるようにする。入力の全セツトの分類は
各行内の連続の局部分類を行ない、これを行の相互接続
パターンと組み合せることによつて達成される。この相
互接続パターンは各行の入力ポートA及びBを、それぞ
れ、前の行の隣接する分類要素21内の出力ポートD及び
Cに接続する。
第5図からわかるように、幾つかの行の最初及び最後の
分類要素は他の分類要素の出力ポートに接続されてない
1つの入力ポートを持つ。入力の数が偶数である時は、
第1の分類要素21のポートA及び全ての偶数行内の最後
の分類要素21のポートBにこの状態が起こる。入力の数
が奇数である時は、この状態は、各行内の1つの要素の
1つのポートに対して起こる。要素のアイドルのAポー
トには最低アドレスを持つ信号が提供され、そして、要
素のアイドルのBポートには最大アドレスを持つ信号が
提供される。一方、1つの入力のみを持つ分類要素は、
1つの入力及び1つの出力を持つ単純“パス”装置”
(例えば、適当な遅延を提供する桁送りレジスタ)と交
換することも可能である。
第6図は分類要素21の実施態様の一例を示すが、これ
は、前述したごとく、入力ポートAとBの所の信号を比
較して、これら信号を比較の結果によつて基づいて出力
ポートCとBに転送、あるいは分類する。この比較は要
素211内で行なわれ、この分類はセレクタ212内で行なわ
れる。該セレクタは、例えば、AND及びORゲートによつ
て実現される相互接続された双極/双投入スイツチを使
用する。こうして分類された信号はフリツプフロツプ21
3及び214内に再クロツクされ、それぞれ、出力ポートC
及びDに加えられる。
要素211内の比較過程は入り着信先アドレスビツトの対
を、これらの(最上位ビツトが最初の)到着に伴つて配
り分ける。“1"−“0"対に遭遇すると、“1"のアドレス
の方が数字的に大きいためこの比較過程は停止する。3
つの正当状態(無判定、A>B、及びA<B)が可能で
あるため、要素211は2個のフリツプフロツプのみを必
要とする。フリツプフロツプ215は、ANDゲート217及び
インバータ218の制御下において、A>Bに遭遇すると
“セツト”され、またフリツプフロツプ126は、ANDゲー
ト219及びインバータ220の制御下において、A<Bに遭
遇すると、フリツプフロツプ215がセツトされてない場
合“セツト”される。クロツクC2は見出しの開始におい
てフリツプフロツプ215及び216をリセツトし、またクロ
ツクC3は着信先アドレス副欄の間に比較を起動する。
分類ネツトワーク20の動作をさらに理解するため、第7
図は入力信号の分類ネツトワークへの集合の例を示す
が、ここには各ステージを通じての分類動作が示され
る。より具体的には、第7図は、入力ライン1100の所
に、8,3,5,8,8,1,7及び4の着信先アドレス(ここで、
8は非活動信号パケツトを搬送する入力ポートの所の着
信先アドレス)を持ち、そして、出力ライン1200は、1,
3,4,5,7,8,8及び8のシーケンスの分類された信号を持
つ。着信先アドレス8は、分類ネツトワークの前に集中
機がない時は、これより頻繁に起こる。
トラツプ ネツトワーク30 トラツプ ネツトワーク30は共通の着信先を指定するパ
ケツトり存在を検出して、このらの1つを除く他の全て
を不能にし、そして除去する。任意の時間において、1
つのパケツトのみが特定の着信先への接続をもとめる様
な用途においては、第1図のシステムの正常な動作にト
ラツプ ネツトワークは必要でない。
第8図にトラツプ ネツトワーク30のブロツク図を示
す。これはトラツプ ネツトワークに加えられる信号に
応答するアドレス比較ネツトワーク31、及びネツトワー
ク31に応答する分離ネツトワーク32を含む。
各入りラインに対して、ネツトワーク31は比較器311、
遅延レジスタ312及びセレクタ313を含む。比較器311は
その関連するライン1200の所の着信先アドレスと、その
直ぐ左のライン1200の所の信号の着信先アドレスとを比
較する。遅延レジスタ312は比較器311内の遅延を補なう
ための遅延を提供する。1つの実施態様においては、セ
レクタ313は、関連するライン上の着信先アドレスがそ
の左のラインの着信先アドレスと等しい毎に連続の“I"
を(遅延される信号の代わりに)その出力に転送する。
もう1つの実施態様においては、見出し内に“トラツ
プ”標識をセツトすることによつて、パケツトが繰り返
されることを示す。
第9図は比較器311の1つの実施態様を示す。排他ORゲ
ート314は、その2個の入力信号に応答して、ORゲート3
15に接続される。ゲート315はフリツプフロツプ316に接
続され、そして、フリツプフロツプ316のQ出力はORゲ
ート315に帰還される。制御器からの制御信号C4はフリ
ツプフロツプ316のQ出力をフリツプフロツプ317内に捕
獲し、そして、インバータ318を介してフリツプフロツ
プ316をリセツトする。フリツプフロツプ317は比較器へ
のこの2個の入力が等しくなるたびに“1"となる。
比較器311の出力はセレクタ313を制御する。311の出力
が“1"である時は、セレクタ313は非活動“1"パケツト
(“1"とマークされた入力)を分離ネツトワーク32に送
くる。311の出力が“0"である時は、セレクタ313はその
関連する遅延レジスタ312からの信号が分離ネツトワー
ク32に通過することを許す。
分離ネツトワーク32は比較器ネツトワーク31によつて生
成された空白パケツトを片側に移動させ、これによつ
て、“1"のストリームの中に活動ビツトとして初期“1"
を使用する集中機10のように動作するよう実現される。
分類ネツトワーク20のようなネツトワークを分離ネツト
ワークとして使用することもできる。上記のもう1つの
実施態様においては、トラツプ標識が、集中機10のよう
なネツトワーク内の活動ビツトに取つて代わる。
拡張器ネツトワーク40 本発明の原理によると、分類ネツトワーク20あるいはオ
プシヨンのトラツプ ネツトワークに続いて、パケツト
のそれらの着信先への同時スイツチ動作を達成する目的
で、拡張器が使用される。この同一の目的を達成するた
めに各種の手段を考察することができるが、以下では、
これら実施態様の3例について述べる。
最も理解し易いのは拡張器40であるが、これは各パケツ
トの着信先アドレスと引き算器ネツトワーク41内のパケ
ツトの中間アドレスの差を計算して、そしてパケツトを
この算出差異に従つて方路指定ネツトワーク42に方路す
る。第10はこのような拡張器のブロツク図を示す。引き
算器ネツトワーク41は、ライン1300上の信号に応答し
て、そのパケツトの着信先アドレスとそのパケツトの中
間アドレスとの差異を計算する。方路指定ネツトワーク
42は、ライン1350を介して引き算器ネツトワーク41に接
続されるが、これはパケツトの要求される方路指定を実
行する。
引き算器41は引き算器要素410の行とセレクタ要素411の
行を含む。各引き算器要素410はそれに関連するライン1
300上に出現する着信先アドレスから固定の入力ポート
番号(数)を引く。この入力ポート番号はその行内の要
素410の位置に等しく、従つて、第10図の最も左の引き
算器要素410は番号(数)0を引き、そして、右側に向
つて次の要素410は番号1を引き、以下同様にされる。
パケツトの着信先アドレスは最上位ビツトが最初に出現
するため、引き算器要素410はアドレスを格納するため
の第1の桁送りレジスタ、固定入力ポート番号を引くた
めの並列引き算器、及び結果を送出するための第2の桁
送りレジスタから実現することができる。
各引き算の結果は、これは2進シフト制御語であるが、
セレクタ要素411の助けを得てその信号パケツトの着信
先アドレスの副欄に置かれる。これによつて、引き算器
ネツトワーク41と方路指定ネツトワーク42の間のリード
の数を減少することが可能となる。各セレクタ411は
(入力リードA上の)引き算器410及び(入力リードB
上の)その関連するライン1300に応答するが、該ライン
の信号は桁送りレジスタ413によつて遅延される。引き
算器の結果の着信先アドレス副欄への挿入は従来の単極
/双投入スイツチによつて実現される。
方路指定ネツトワーク42は行及び列に構成された方路指
定要素420を含む。各方路指定要素420はA及びB入力並
びにC出力を持つ。説明の都合上、第10図は12個の列及
び4個の行を持つが、一般に行の数はlog2Nを切り上げ
た数に等しい。ここで、Nは入力ライン1350の数を示
す。
方路指定要素420の各行はライン1350上の(着信先アド
レス副欄内の)パケツトのシフト制御後内の特定のビツ
トのシフト指令を実行するようにアレンジされる。抑制
を回避するため、要素410の最初の行はこのシフト制御
語内の最上位ビツトによつて指令されるシフトを実行す
るようにアレンジされ、そして、要素420の第2の行は
次の最上位ビツトによつて指令されるシフトを実行する
ようにアレンジされ、以下同様にされる。
方路要素420の特定の相互接続は各行内の方路要素420の
その前の行内の方路指定要素420への接続を定義する1
つの規則に従がう。より具体的には、(1からの順番
で)i行j列の方路指定要素40はそのA出力がその前の
行の列j−k内の出力Cに接続され、そしてそのB入力
は前の行の列j出力Cに接続される。指数kは2M-iに等
しいが、ここでMはネツトワーク42内の行の数である。
上記のアルゴリズムによつてそれに対する接続が定義さ
れない入力(例えば、そのj指数が1jMの範囲の
外側に落ちる接続に対する入力)は“1"入力を受ける。
各要素420の1つの出力が次の行内の異なる2個の要素4
20に接続されているため、1個の要素420に向けられる
出力信号はもう1つの要素420の所にも出現する。逆
に、方路要素420の各入力の所の信号は、空白パケツ
ト、その方路指定要素のために選択された活動パケツ
ト、あるいはその方路指定要素によつて選択されるべき
でない活動バケツトのいずれかである。
第11図は方路指定要素420の実施態様の一例を示す。こ
こで、入力Aはフリツプフロツプ421、フリツプフロツ
プ442及びセレクタ425の入力431に接続される。入力B
はフリツプフロツプ423、フリツプフロツプ424及びセレ
クタ425入力43に接続される。セレクタ425は双極/双投
入スイツチである。フリツプフロツプ422及び424はセレ
クタ425と一緒になつて、ネツトワーク42の全てのステ
ージにおいて、各要素420に対して要求される制御ビツ
トが活動ビツトにすぐ後に続くようにする。この活動ビ
ツトのすぐ後ちに制御ビツトを続けさせる動作は、フリ
ツプフロツプ422及び424並びにセレクタ425に加えられ
る制御信号C5の助けをかり、入力A及びBの所でシフト
制御語からその活動ビツトに続くビツトを削除し、シフ
ト制御語内の残りのビツトを(活動ビツトに対して)1
クロツク期間だけ進め、そして、削除されたビツトを着
信先アドレス副欄の終わりの所に“0"を加えることによ
つて補なうことによつて達成される。この“0"は先送り
期間の間にフリツプフロツプ422及び424をリセツトする
ことによつて加えられる。削除されたビツトは、これは
シフト制御語の現在の最上位ビツトであるが、制御信号
C6の助けでフリツプフロツプ421及び423内に同時的に捕
獲される。セレクタ426は、セレクタ425に応答する単極
/双投入スイツチであるが、これはフリツプフロツプ42
3の制御下においてスイツチ420の方路指定を行なう。入
力Bはフリツプフロツプ423内に捕獲された最上位ビツ
トが“0"のとき選択され、入力Aは入力Bが選択され
ず、そしてフリツプフロツプ421内に捕獲された最上位
ビツトが“1"であるときに選択され、そして“1"は入力
Aも入力Bも選択されないときに生成される。この論理
はフリツプフロツプ423の真出力及びフリツプフロツプ4
21の反転出力に応答するANDゲート427並びにゲート427
及びセレクタ426に応答するORゲート428によつて達成さ
れる。ゲート428の出力信号は要素420から出る前にフリ
ツプフロツプ429内で再クロツクされる。
拡張器40の説明のための第2の実施態様はネツトワーク
41の引き算器動作とネツトワーク42の方路指定動作を結
合する。第12図に示すこの拡張器43の相互接続の構造は
第10図に示す方路指定ネツトワーク42の相互接続の構造
と殆んど同一であるが、しかし、この相互接続された要
素(要素430)は比較機能(これは先の実施態様の引き
算機能に代わる)及び方路指定機能の両方を行なう。各
要素430はA及びB入力並びにC及びD出力を持つ。入
力Aの所での活動信号(“0"活動ビツト)は入力Aを選
択させるが、一方、入力Aの所の非活動信号(“1"活動
ビツト)は入力Bを選択させる。次にしいき値と選択さ
れた信号が比較される。各要素430は異なるしいき値を
使用して比較を行なうが、全ての要素は結果に対して同
一に作用する。つまり、もし着信先アドレスがしいき値
に等しいかそれ以上である時は、信号は出力D(右側)
に方路され;そうでない時は、出力C(下方向)に伝播
される。信号が方路されない出力は“1"のストリームを
受信する。任意の行内の要素430のしいき値(番号)は
その左側の要素430のしいき値番号より1大きい。最も
左の要素430(要素430の第1列)のしいき値番号は最後
の行から開始してシーケンス1、2、4、8、…を形成
する。要素430の最後の行に続いて、ANDゲート431の行
は各要素430のC出力をその左の要素のD出力に結合す
る。要素430の実現装置は従来のフリツプフロツプと要
素420のゲート実現装置とを並列に並べる。
D.H.ローリ(Lawie)によつて説明されるオメガ(Omeg
a)シヤフル ネツトワークに基礎を置く拡張器40の説
明のための第3の実施態様は、第13図に示すようなシヤ
フル ネツトワーク44を使用する。ネツトワーク44は、
第3図のネツトワーク13のように、シヤフル パターン
に相互接続されたスイツチ要素(ここでは、要素440)
の行を持つが、ここで、入力ラインの数の2のべき数で
ある。ネツトワーク13は最下位ビツトが最初に到達する
シフト制御信号に応答するが、ネツトワーク44は最上位
ビツトが最初に到達する着信先アドレスに応答する。こ
の差異から、ネツトワーク44はネツトワーク13を反転し
たものであり、これは単にネツトワーク13を“転倒”す
ることによつて得られることがわかる。要素440の行間
の相互接続パターンはネツトワーク13の接続のパターン
と同様に定義されるが、しかし、ここでは、ある行内の
位置S1S2S3S4は次の行内の位置S2S3S4S1に接続する。ネ
ツトワーク44内の最上位行は着信先アドレスの最上位ビ
ツトに応答し、そして次の行は次のアドレスビツトに応
答する。
スイツチ要素440は着信先アドレスをその関連するパケ
ツトから分離するとスイツチ要素130と同一となる。し
かし、妨害のないパケツトに基づいて動作するスイツチ
要素440を使用する方が簡単である。スイツチ440の1つ
の実施態様を第14図に示す。
第14図において、フリツプフロツプ441及びゲート442か
ら445は入力A上の活動ビツト並びに入力A及びBの両
方の入力上の現在最上位ビツトに応答するスイツチ制御
信号を生成する。この生成された信号はフリツプフロツ
プ446の“セツト”入力に加えられるが、該入力には、
(条件が適当である場合)これがゲート445によつてセ
ツトされる寸前に制御信号C7によつて“0"がクロツクさ
れる。ゲート443−445は、A及びB入力上に適当な制御
ビツトが存在する時は、このクロツク期間(つまり、活
動ビツトに続くすぐ後)のみ起動される。入力A信号は
フリツプフロツプ447に再クロツクされ、そしてセレク
タ449の入力461及び463に加えられる。入力B信号はフ
リツプフロップ448に再クロツクされ、そしてセレクタ4
49の入力462及び462に加えラれる。セレクタ449は従来
の双極/双投入スイツチである。出力465はフリツプフ
ロツプ454及びセレクタ452の第1入力に接続され、一
方、出力466はフリツプフロツプ451及びセレクタ453の
第1入力に接続される。フリツプフロツプ454及び451
は、それぞれ、セレクタ452と453の第2入力に接続され
る。そして、これら4個の全ての要素(451−454)は信
号C8の制御下に置かれる。要素420の接続の場合と同様
に、各フリツプフロツプとセレクタの結合は活動ビツト
に続くビツトを検出して、着信先アドレスの副欄の端に
“0"を挿入する。
制御ブロツク50 第1図のシステムの自己方路指定構造のため、制御ブロ
ツク50は、少数の制御信号の提供を行なうのみでよい。
ネツトワークの各々に必要とされる制御信号は独立した
回路によつて生成することができ、そしてこの回路は各
ネツトワークが次のネツトワークに新パケツトが開始す
る時期を“通知”するパイプライン様式に起動すること
ができる。説明上、第15図は、集中機10及び拡張器40を
シヤフル ネツトワークで実現する第1図のシステムを
制御するために使用される制御ブロツク50の実施態様の
1例を示す。
第15図において、発振器510はシステム クロツクを提
供し、そしてカウンタ520はこのシステム クロツクを
カウントダウンすることによつてパケツト速度を生成す
る。カウンタ520の出力は1クロツク期間のパルスであ
るが、これは、集中機10への入力の所の活動ビツトより
1クロツク期間だけ先行する。カウンタ520は要素530に
供給されるが、要素530は集中機10内のネツトワーク11
及び13に対する制御信号を生成する。ネツトワーク11は
アドレスをリセツトするために活動ビツトに先行して1
つのビツトを必要とする。このパルスはカウンタ520の
信号によつて直接に提供される。加算器ネツトワーク11
の遅延の後に、方路指定ネツトワーク13はライン115及
び116上に信号を受信し、またスイツチ要素130の各行に
対する制御信号C1(第4図)を必要とする。この制御信
号C1のセツトは、カウンタ520に応答する遅延レジスタ5
31とこのレジスタ531に接続するタツプ桁送りレジスタ5
32によつて生成される。
方路指定ネツトワーク13の出力は分類ネツトワーク20に
加えられ、ここで、分類要素21は制御信号セツトC2及び
C3を必要とする。信号C2は活動ビツトと一致する1クロ
ツロ期間のパルスであり、一方、信号C3はアドレス比較
起動信号であり、該信号は着信先アドレス副欄の幅だけ
の期間を持つ。信号セツトC2及びC3は第15図の要素540
内で生成されるが、レジスタ541は信号セツトC2を生成
し、そして遅延レジスタ542、フリツプフロツプ543及び
レジスタ544は信号セツトC3を生成する。
トラツプ ネツトワーク30内の要素311は着信先アドレ
ス副欄以外の時にフリツプフロツプ316をリセツトする
制御信号C4を必要とする。この信号はフリツプフロツプ
545によつてレジスタ544の最後の出力を遅延することに
よつて得られる。
拡張器40のシヤフル ネツトワークの実施態様において
も、ネツトワーク44は集中機10に対して要求されるのと
基本的に同一の制御信号を必要とする。この制御信号の
ための回路については、要素10との関連で既に述べたた
め、再度の説明は必要ないであろう。
フロントページの続き (72)発明者 クナウアー,スコツト カーロール アメリカ合衆国 07726 ニユージヤーシ イ,イングリツシユタウン,ユニオン ヒ ル ロード,ボツクス 220,アール.デ ー.3 (56)参考文献 特開 昭58−7953(JP,A) 米国特許3428946(US,A) IEEE Trans.on Comp uters,C−24〔12〕P.1145−1155 Proceedings Globec om(1984−11.)P.121−125

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】固有の指定番号を有する複数の出力ポート
    (1400)を有する交換ネットワークにおいて、該交換ネ
    ットワークは同時に加えられる複数の入力信号に応動
    し、該入力信号の各々は各入力信号がスイッチされるべ
    き該出力ポートの特定の一つを指定する指定番号を含
    み、 該交換ネットワークは、 該複数の入力信号に応動して、該入力信号を、該指定番
    号の小さい順若しくは大きい順序で分類することにより
    信号セットを形成する分類ネットワーク(20)、及び 該分類ネットワークから出力された該信号セットに応動
    して、該信号セットの各信号を各信号に含まれる該指定
    番号によって指定される該出力ポートの特定の一つに方
    路指定するための拡張器ネットワーク(40)を含むこと
    を特徴とする交換ネットワーク。
  2. 【請求項2】請求の範囲第1項に記載の交換ネットワー
    クにおいて、 該分類された信号セットの各信号の方路指定が該分類さ
    れた信号セット内の各信号の位置と該信号の各々に含ま
    れている指定番号との両方に関連していることを特徴と
    する交換ネットワーク。
  3. 【請求項3】請求の範囲第1項に記載の交換ネットワー
    クにおいて、 該分類ネットワーク(20)が複数の入力ポート及び1か
    らNの指定番号を有する出力ポートを有し、 該拡張器ネットワーク(40)は該分類ネットワークの出
    力ポートに接続された1からNで指定される複数の入力
    ポート及び1からM(MはN以下)で指定される出力ポ
    ートを有し、該拡張器ネットワークの1からMで指定さ
    れる出力ポートは該指定番号と対応し、そして、 該分類ネットワーク(20)は、該入力信号を該指定番号
    の小さい順序若しくは大きい順序で分類した後に、最低
    指定番号を有する入力信号を指定番号1を有する該拡張
    器ネットワークの入力ポートに加え、そして順次、次に
    大きな指定番号を有する信号を次に大きな指定番号を有
    する該入力ポートに加えることを特徴とする交換ネット
    ワーク。
  4. 【請求項4】請求の範囲第1項に記載の交換ネットワー
    クにおいて、 該拡張器ネットワーク(40)は、各信号に含まれる指定
    番号と該分類信号セット内の各信号の位置との差に基づ
    いて該信号セットの各信号の方路指定を遂行する手段を
    含むことを特徴とする交換ネットワーク。
  5. 【請求項5】請求の範囲第1項に記載の交換ネットワー
    クにおいて、該拡張器ネットワーク(40)は、 閾値を該スイッチ要素に加えられた信号の指定番号と比
    較し、当該比較に基づいて信号を方路指定するスイッチ
    要素を含むことを特徴とする交換ネットワーク。
  6. 【請求項6】請求の範囲第1項に記載の交換ネットワー
    クにおいて、 該信号セットに応動して、該信号セット内に1個以上の
    信号が同一の指定番号を含む事態の発生を検出し、そし
    て、このような事態が発生する毎に1つのみを残して該
    分類されたセット信号の全てを除去するトラップネット
    ワーク(30)を含むことを特徴とする交換ネットワー
    ク。
JP59501353A 1983-03-28 1984-03-08 自己方路指定交換ネツトワ−ク Expired - Lifetime JPH0681154B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US479668 1983-03-28
US06/479,668 US4516238A (en) 1983-03-28 1983-03-28 Self-routing switching network
PCT/US1984/000349 WO1984004015A1 (en) 1983-03-28 1984-03-08 A self-routing switching network

Publications (2)

Publication Number Publication Date
JPS60500934A JPS60500934A (ja) 1985-06-20
JPH0681154B2 true JPH0681154B2 (ja) 1994-10-12

Family

ID=23904924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59501353A Expired - Lifetime JPH0681154B2 (ja) 1983-03-28 1984-03-08 自己方路指定交換ネツトワ−ク

Country Status (9)

Country Link
US (1) US4516238A (ja)
EP (1) EP0138952B1 (ja)
JP (1) JPH0681154B2 (ja)
KR (1) KR920004917B1 (ja)
CA (1) CA1207418A (ja)
DE (1) DE3484260D1 (ja)
ES (1) ES8605348A1 (ja)
IT (1) IT1173756B (ja)
WO (1) WO1984004015A1 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0148395B1 (de) * 1984-01-05 1991-02-06 ANT Nachrichtentechnik GmbH Breitbandkoppelfeld in Matrixform
US4583219A (en) * 1984-07-16 1986-04-15 At&T Bell Laboratories Trunk for packet switching
US4627048A (en) * 1984-10-09 1986-12-02 At&T Bell Laboratories Routing address bit selection in a packet switching network
US4644533A (en) * 1985-05-06 1987-02-17 American Telephone & Telegraph Company Packet switch trunk circuit queueing arrangement
US4701906A (en) * 1985-06-27 1987-10-20 American Telephone And Telegraph Company, At&T Bell Laboratories Packet switching network with multiple packet destinations
US4734907A (en) * 1985-09-06 1988-03-29 Washington University Broadcast packet switching network
US4703475A (en) * 1985-12-04 1987-10-27 American Telephone And Telegraph Company At&T Bell Laboratories Data communication method and apparatus using multiple physical data links
US4696000A (en) * 1985-12-12 1987-09-22 American Telephone And Telegraph Company, At&T Bell Laboratories Nonblocking self-routing packet and circuit switching network
US4789980A (en) * 1986-08-18 1988-12-06 American Telephone & Telegraph Company, At&T Bell Laboratories Switching techniques for FDM communication systems
US7058062B2 (en) * 1986-09-16 2006-06-06 Hitachi, Ltd. Packet switching system having self-routing switches
US6005867A (en) * 1986-09-16 1999-12-21 Hitachi, Ltd. Time-division channel arrangement
US5740156A (en) * 1986-09-16 1998-04-14 Hitachi, Ltd. Packet switching system having self-routing switches
US5043979A (en) 1986-09-16 1991-08-27 Hitachi, Ltd. Time-division channel arrangement
US4817084A (en) * 1986-10-16 1989-03-28 Bell Communications Research, Inc. Batcher-Banyan packet switch with output conflict resolution scheme
US4761780A (en) * 1986-12-22 1988-08-02 Bell Communications Research, Inc. Enhanced efficiency Batcher-Banyan packet switch
US4782478A (en) * 1987-03-04 1988-11-01 Bell Communications Research, Inc. Time division circuit switch
US4813038A (en) * 1987-06-29 1989-03-14 Bell Communications Research, Inc. Non-blocking copy network for multicast packet switching
GB8720605D0 (en) * 1987-09-02 1987-10-07 British Telecomm Communications switch
EP0310759B1 (de) * 1987-09-30 1993-06-16 Siemens Aktiengesellschaft Sortiereinheit für einen Vermittlungsknoten mit einer Vielzahl von digitalen Koppelfeldern für schnelle, asynchrone Datenpaketvermittlungsnetze
US4797880A (en) * 1987-10-07 1989-01-10 Bell Communications Research, Inc. Non-blocking, self-routing packet switch
US4885739A (en) * 1987-11-13 1989-12-05 Dsc Communications Corporation Interprocessor switching network
JP2595025B2 (ja) * 1988-03-18 1997-03-26 株式会社日立製作所 空間分割形スイッチを用いた高速パケット交換装置
US5105424A (en) * 1988-06-02 1992-04-14 California Institute Of Technology Inter-computer message routing system with each computer having separate routinng automata for each dimension of the network
US4893304A (en) * 1988-09-02 1990-01-09 Bell Communications Research, Inc. Broadband packet switch with combined queuing
JPH02113749A (ja) * 1988-10-24 1990-04-25 Oki Electric Ind Co Ltd シリアルコンパレータおよびそれを有するエレメントスイッチ
US4891803A (en) * 1988-11-07 1990-01-02 American Telephone And Telegraph Company Packet switching network
US4899335A (en) * 1988-12-21 1990-02-06 American Telephone And Telegraph Company, At&T Bell Laboratories Self routing packet switching network architecture
US5131041A (en) * 1989-11-30 1992-07-14 At&T Bell Laboratories Fault tolerant interconnection networks
US5172371A (en) * 1990-08-09 1992-12-15 At&T Bell Laboratories Growable switch
US5179552A (en) * 1990-11-26 1993-01-12 Bell Communications Research, Inc. Crosspoint matrix switching element for a packet switch
US5124978A (en) * 1990-11-26 1992-06-23 Bell Communications Research, Inc. Grouping network based non-buffer statistical multiplexor
US5197064A (en) * 1990-11-26 1993-03-23 Bell Communications Research, Inc. Distributed modular packet switch employing recursive partitioning
US5166926A (en) * 1990-12-18 1992-11-24 Bell Communications Research, Inc. Packet address look-ahead technique for use in implementing a high speed packet switch
US5157654A (en) * 1990-12-18 1992-10-20 Bell Communications Research, Inc. Technique for resolving output port contention in a high speed packet switch
US5130984A (en) * 1990-12-18 1992-07-14 Bell Communications Research, Inc. Large fault tolerant packet switch particularly suited for asynchronous transfer mode (ATM) communication
US5229991A (en) * 1991-01-30 1993-07-20 Washington University Packet switch with broadcasting capability for atm networks
US5257266A (en) * 1991-02-27 1993-10-26 General Dynamics Corporation, Space Systems Division Computer and communications systems employing universal direct spherics processing architectures
EP0598027A1 (en) * 1991-08-05 1994-05-25 Honeywell Inc. Crossbar with return net for scalable self-routing non-blocking message switching and routing system
JPH0744544B2 (ja) * 1992-01-17 1995-05-15 富士通株式会社 自己ルーチング機能付き相互接続網
US5341369A (en) * 1992-02-11 1994-08-23 Vitesse Semiconductor Corp. Multichannel self-routing packet switching network architecture
US5327420A (en) * 1992-05-20 1994-07-05 Xerox Corporation Method for building multi-bit parallel Batcher/banyan networks
US5274642A (en) * 1992-06-05 1993-12-28 Indra Widjaja Output buffered packet switch with a flexible buffer management scheme
US5287347A (en) * 1992-06-11 1994-02-15 At&T Bell Laboratories Arrangement for bounding jitter in a priority-based switching system
US5555543A (en) * 1995-01-03 1996-09-10 International Business Machines Corporation Crossbar switch apparatus and protocol
US5495476A (en) * 1995-01-26 1996-02-27 International Business Machines Corporation Parallel algorithm to set up benes switch; trading bandwidth for set up time
US5841775A (en) * 1996-07-16 1998-11-24 Huang; Alan Scalable switching network
US6160853A (en) * 1998-02-09 2000-12-12 At&T Corp Modem concentrator
US20010030785A1 (en) * 2000-02-23 2001-10-18 Pangrac David M. System and method for distributing information via a communication network
US6999453B1 (en) 2001-07-09 2006-02-14 3Com Corporation Distributed switch fabric arbitration
US7336612B1 (en) * 2001-07-27 2008-02-26 Sprint Communications Company L.P. Switching system for telecommunication networks
US7397796B1 (en) 2003-08-21 2008-07-08 Smiljanic Aleksandra Load balancing algorithms in non-blocking multistage packet switches
US8265070B2 (en) 2008-12-15 2012-09-11 Oracle America, Inc. System and method for implementing a multistage network using a two-dimensional array of tiles
US20130027416A1 (en) * 2011-07-25 2013-01-31 Karthikeyan Vaithianathan Gather method and apparatus for media processing accelerators
TW202117932A (zh) * 2019-10-15 2021-05-01 瑞昱半導體股份有限公司 積體電路及動態腳位控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3428946A (en) * 1965-08-26 1969-02-18 Goodyear Aerospace Corp Means for merging data
JPS587953A (ja) * 1981-07-06 1983-01-17 Nippon Telegr & Teleph Corp <Ntt> パケツト交換方式

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2430141A1 (fr) * 1978-06-29 1980-01-25 Glowinski Albert Reseau de commutation numerique a division du temps bit a bit
FR2447652A1 (fr) * 1979-01-24 1980-08-22 Materiel Telephonique Operateur pour reseau de commutation de donnees numeriques par paquets

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3428946A (en) * 1965-08-26 1969-02-18 Goodyear Aerospace Corp Means for merging data
JPS587953A (ja) * 1981-07-06 1983-01-17 Nippon Telegr & Teleph Corp <Ntt> パケツト交換方式

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEETrans.onComputers,C−24〔12〕P.1145−1155
ProceedingsGlobecom(1984−11.)P.121−125

Also Published As

Publication number Publication date
EP0138952A1 (en) 1985-05-02
JPS60500934A (ja) 1985-06-20
ES8605348A1 (es) 1986-03-16
EP0138952A4 (en) 1988-02-18
KR920004917B1 (ko) 1992-06-22
DE3484260D1 (de) 1991-04-18
WO1984004015A1 (en) 1984-10-11
ES531025A0 (es) 1986-03-16
EP0138952B1 (en) 1991-03-13
CA1207418A (en) 1986-07-08
KR840008235A (ko) 1984-12-13
IT8420234A0 (it) 1984-03-26
US4516238A (en) 1985-05-07
IT1173756B (it) 1987-06-24

Similar Documents

Publication Publication Date Title
JPH0681154B2 (ja) 自己方路指定交換ネツトワ−ク
KR900006793B1 (ko) 패킷 스위치 다중 대기행렬 NxM 스위치 노오드 및 처리 방법
KR950003656B1 (ko) 멀티플 패킷 목적지를 갖는 패킷 스위칭 회로망과, 패킷 루팅 방법
US6335930B1 (en) Multi-stage interconnection network for high speed packet switching
EP0588104A2 (en) Multipath torus switching apparatus
JPS62503208A (ja) パケット順次分配機能を持つ自己ル−ティングパケット交換ネットワ−ク
US6061345A (en) Crossbar routing switch for a hierarchical crossbar interconnection network
JP3745443B2 (ja) 回線群による同期スイッチングを用いるatmスイッチ
JPH0574977B2 (ja)
US5051985A (en) Contention resolution in a communications ring
EP0142332B1 (en) Interconnection networks
KR960027840A (ko) 테라비트급 용량의 패킷 교환 장치 및 방법
May et al. Hiper: A compact narrow channel router with hop-by-hop error correction
JPH0767113B2 (ja) 自己操舵ネットワーク
Dias Packet communication in delta and related networks
Arango et al. Staged circuit switching
Matsunaga Sorting-based routing algorithms of a photonic ATM cell switch: HiPower
Lee et al. New self-routing permutation networks
JP2786246B2 (ja) 自己ルーチング通話路
JP2682153B2 (ja) マルチポイント接続用スイッチ網
Hajek et al. Delay and routing in interconnection networks
JPH04504339A (ja) 高速データパケットスイッチング回路および方法
Sakaue et al. A 0.8 μm BiCMOS ATM switch on the 800 Mbps asynchronous buffered banyan network
JP2894016B2 (ja) パケットスイッチ
Zhou et al. Adaptive message routing in a class of fault-tolerant multistage interconnection networks