KR950003656B1 - 멀티플 패킷 목적지를 갖는 패킷 스위칭 회로망과, 패킷 루팅 방법 - Google Patents

멀티플 패킷 목적지를 갖는 패킷 스위칭 회로망과, 패킷 루팅 방법 Download PDF

Info

Publication number
KR950003656B1
KR950003656B1 KR1019870700156A KR870700156A KR950003656B1 KR 950003656 B1 KR950003656 B1 KR 950003656B1 KR 1019870700156 A KR1019870700156 A KR 1019870700156A KR 870700156 A KR870700156 A KR 870700156A KR 950003656 B1 KR950003656 B1 KR 950003656B1
Authority
KR
South Korea
Prior art keywords
packet
predetermined value
packets
routing
destination
Prior art date
Application number
KR1019870700156A
Other languages
English (en)
Other versions
KR880700572A (ko
Inventor
닐 랜섬 모리스
눈 토이 윙
Original Assignee
아메리칸 델리폰 앤드 텔레그라프 캄파니
모리스 제이. 코헨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아메리칸 델리폰 앤드 텔레그라프 캄파니, 모리스 제이. 코헨 filed Critical 아메리칸 델리폰 앤드 텔레그라프 캄파니
Publication of KR880700572A publication Critical patent/KR880700572A/ko
Application granted granted Critical
Publication of KR950003656B1 publication Critical patent/KR950003656B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/16—Arrangements for providing special services to substations
    • H04L12/18—Arrangements for providing special services to substations for broadcast or conference, e.g. multicast
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356—Indirect interconnection networks
    • G06F15/17368—Indirect interconnection networks non hierarchical topologies
    • G06F15/17393—Indirect interconnection networks non hierarchical topologies having multistage networks, e.g. broadcasting scattering, gathering, hot spot contention, combining/decombining
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H04L49/201—Multicast operation; Broadcast operation

Abstract

내용 없음.

Description

[발명의 명칭]
멀티플 패킷 목적지를 갖는 패킷 스위칭 회로망과, 패킷 루팅 방법
[도면의 간단한 설명]
제 1 도는 블럭도 형태로 도시된 본 발명에 따르는 패킷 스위칭 회로망을 갖는 패킷 스위칭 시스템의 블럭도.
제 2 도는 본 발명의 스위치 노드를 사용하는 패킷 스위치 회로망의 블럭도.
제 3 도 내지 15도는 본 발명에 사용되는 패킷 포맷의 도시도.
제16도는 제 2 도의 스위치 노드(202-5)의 상세한 블럭도.
제17도는 제16도의 스위치 노드(202-5)의 입력 제어(1601)의 상세한 블럭도.
제18도는 제17도의 입력 제어(1601)의 어드레스 회로(1738)의 상세한 블럭도.
제19도는 제16도의 노드(202-5)의 출력 제어(1603)의 상세한 블럭도.
[발명의 상세한 설명]
[기술분야]
본 발명은 자체 루팅 패킷 스위칭 회로망(selfrouting packet switching network)을 통한 패킷 통신 방법 및 장치에 관한 것이다. 본 발명은 패킷내에 포함된 루팅 정보에 응답하여 상기 패킷 스위칭 회로망상의 단일 또는 다수의 목적지 포트에 상기 패킷을 통신시키는 것이다.
[발명의 배경]
패킷내에 포함된 어드레스를 토대로 데이타 패캣을 회로망을 통해 루팅시키는 스위칭 소자를 구비하는 상기 회로망을 사용하는 장점이 공지되어 있다. 이러한 회로망을 통상적으로 2진 루팅 회로망이라 칭한다. 그러한 회로망으로서 버터플라이 또는 반얀 회로망(butterfly or banyan network)를 들 수 있다. 이와 같은 회로망에서, 2개의 회로망 종단 접속부간에는 단지 하나의 통로만이 존재한다. 이 회로망은 다수의 스위치 노드를 각각 갖는 복수의 스테이지를 구비한다. 이 스테이지는 링크에 의해 상호 접속된다. 패킷 수신시, 각 스위치 노드는 어드레스 필드의 내용에 응답하여 상호 접속링크를 거쳐 패킷을 다음 스테이지에 적절히 루킹시킨다.
이러한 형태의 한 시스템이 미국 특허 제4,491,945호에 기재되어 있다. 이 특허에 기재된 시스템은 패킷 스위칭 회로망에 상호 접속되는 트렁크 제어기에 의해 각각 종단 접속되는 디지탈 트렁크에 의하여 상호 접속되는 복수의 패킷 스위치 회로망 사이에 통합된 음성 및 데이타 패킷을 통신시키도록 설계되어 있다. 이 특허는 서로 다른 패킷 스위칭 회로망을 통과하는 논리 통로를 설정하기 위하여 가입자에 의해 사용되는 호출설정 및 응답 패킷을 설명한다. 이 시스템은 2개의 서로 다른 형의 패킷을 이용하여 데이타를 통신시킨다. 트렁크 패킷(trunk packet)은 고속 디지탈 트렁크상의 정보를 전송하기 위하여 활용되고, 패킷 스위칭 회로망을 통하여 패킷을 루팅시키도록 사용되는 부가 정보 및 트렁크 패킷을 포함하는 스위칭 패킷을 경유하여 상기 패킷 스위칭 회로망을 통하여 트렁크 제어기간에 정보를 전송한다. 트렁크 제어기는 트렁크 패킷에 응답하여 스위치 패킷을 형성하고 특히 상기 패킷 스위칭 회로망을 통하여 패킷을 루팅시키도록 사용되는 어드레스를 상기 스위치 패킷의 목적지 트렁크 제어기 필드에 삽입시킨다. 스위치 패킷이 패킷 스위칭 회로망을 통하여 루팅될때, 스위치 패킷의 수신시의 각 노드는 목적지 트렁크 제어기 필드를 검사하고 다음 스테이지에서 지정된 스위치 노드에 패킷을 통신시킨다. 최초 트렁크 제어기로부터 통신되는 각 스위치 패킷은 하나의 목적지 트렁크 제어기에만 전송된다.
하나의 목적지 트렁크 제어기에만 각 스위치 패킷이 전송되도록 하는 과정은 여러가지 적절한 상황에서 수행되는 한편, 한 트렁크 제어기로부터 전송되는 패킷이 복수의 목적지 트렁크 제어기에 의해 수신되는 것이 바람직한 상황이 있다. 예를 들면 터너 시스템(turner system)에서, 스위칭 회로망의 관리 제어를 수행하는 중앙 처리기는 자체 트렁크 제어기를 통하여 상기 회로망에 부착된 각종 트렁크 제어기와 통신한다. 중앙 처리기가 한 그룹의 목적지 트렁크 제어기나 2개의 개별 트렁크 제어기에 동일한 패킷을 전송하는 것이 바람직한 상황이 발생한다. 이러한 상황의 일예로서 회의 호출기능이 회로망에 의해 수행될때를 들 수 있다. 게다가, 특정 형태의 유지 보수하는 기능중에, 스위칭 회로망에 부착된 모든 트렁크 제어기에 동일한 패킷을 전송할 수 있는 것이 바람직하다. 터너 시스템에서, 중앙 처리기는 목적지 트렁크 제어기의 각각에 한번에 하나씩 이런 패킷을 전송한다. 이러한 기술은 긴 시간을 필요로 한다.
자체 루팅 회로망은 복수의 컴퓨터를 상호 접속시키는데 종종 사용되지만, 이와 같은 회로망은 회로망에 부착된 다수의 컴퓨터에 순차적이기 보다는 동시에 주어진 패킷을 전송하기 어렵다. 예를 들면, 이러한 동시 전송의 경우는 한 컴퓨터가 다수의 다른 컴퓨터에 데이타 베이스를 전송하는 경우이다.
[발명의 요약]
본 기술의 방법 및 장치의 실시예는 패킷내의 루팅정보를 사용하는 회로망 스위칭 스테이지내의 스위치 노드에 의해 복수의 다운스트림 노드(downstream node) 또는 단일 다운스트림 노드에 패킷을 통신시키고 상기 복수의 다운스트림 노드에 통신되는 패킷의 루팅정보를 수정하여 상기 패킷을 복수의 개개 목적지와 통신시키므로써 성취된다.
상기 장치는 복수의 스위치 노드를 각각 포함하는 복수의 스테이지를 갖는 멀티스테이지 패킷 스위칭 회로망을 구비한다. 각 패킷은 복수의 신호 셋트로 이루어진 루팅 정보를 포함한다. 각 셋트는 회로망의 개개 스테이지에 의해 사용되어 패킷을 루팅시킨다. 수신된 패킷의 루트 정보의 최상위 셋트(most significant set)가 단일 목적지 패킷을 표시하는 제 1 형 신호를 포함하는 경우, 수신 노드는 상기 패킷에 응답하여 루팅 정보의 최상위 셋트의 내용에 의해 지정된 다음 순차 스테이지의 노드에 패킷을 루트시킨다. 루팅 정보의 최상위 셋트가 방송 패킷을 표시하는 제 2 형 신호를 포함하면, 수신 노드는 이 제 2 형의 신호에 응답하여 다음 순차 스테이지의 복수의 스위치 노드에 패킷을 루팅시킨다. 최종적으로 최상위 셋트가 분기 목적지 패킷을 표시하는 제 3 형 신호를 포함하면, 수신 노드는 이런형의 패킷에 응답하여 패킷의 루팅 정보의 다음 중위 셋트(more significant set)에 포함된 루팅 정보를 먼저 수정한 다음 상기 수정된 루킹 정보를 이용하여, 서로다른 수정된 루팅 정보를 갖는 복수의 단일 목적지 패킷(single destination pecket)을 형성하여 이들 패킷을 다음 순차 스테이지의 개개 스위치 노드에 루팅시킨다.
각 노드는 다음 순차 스테이지에 접속된 2출력 단자를 갖는다. 각 신호 셋트는 한 쌍의 신호를 포함하고, 제 1 형 신호는 제1 또는 제 2 소정값중 한 값을 갖는 최상위 셋트에 의해 표시된다. 제 1 형의 신호는 단일 목적지 패킷을 표시한다. 만일 상기 셋트가 제 1 소정값을 포함하면, 패킷은 제 1 출력 단자와 통신하지만, 패킷이 제 2 소정값을 포함하면, 패킷은 제 2 출력단자와 통신한다. 이 방법으로, 단일 목적지 패킷은 스위칭 회로망을 통하여 루팅된다. 방송 패킷을 표시하는 제 2 형 신호는 한 쌍의 신호가 제 3 소정값을 포함할때 발생한다.
분기 목적지 패킷(split destination packet)은 제 4 소정값을 포함하는 최상위 셋트의 쌍에 의해 표시된다. 스위치 노드는 상기 제 4 소정값에 응답하여 다음 쌍의 중위 세트의 최상위 신호를 검사하여 새로운 단일 목적지 패킷을 형성하도록 루팅 정보를 수정한다. 새로운 루팅 어드레스는 상기 제 1 소정값을 제 5 소정값인 최상위 신호를 토대로 제 1 단자에 통신되는 새로운 패킷의 대응 셋트 위치에 삽입시키고, 제 2 소정값을 제 6 소정값인 최상위 신호를 토대로 대응 셋트 위치에 삽입시키므로써 형성된다. 게다가, 이 노드는 다음 셋트의 최하위 신호를 질문하므로써 유사한 방법으로 제 2 출력 단자에 통신되는 단일 목적지 패킷을 형성한다.
상기 방법은 복수의 스위치 노드를 각각 포함하는 복수의 스테이지를 갖는 스위칭 회로망으로 기능한다. 루트 정보 신호의 셋트를 포함하는 패킷은 스위치 노드를 경유하여 스위칭 회로망을 통하여 스위칭된다. 이 방법은 루트 신호의 최상위 세트가 방송 패킷(broadcast packet)을 표시할때 하나의 스위칭 스테이지의 스위치 노드로부터 다음 순차 스테이지의 복수의 스위치 노드까지의 패킷을 통신시키는 단계와, 루트 신호의 최상위 셋트가 분할 목적지 패킷을 표시하여 단일 목적지 패킷은 수정된 패킷을 형성하는 경우 다음 세트의 루팅 신호를 수정하는 단계와, 다음 순차 스테이지의 개개 스위치 노드에 상기 각 수정된 패킷을 전송하는 단계를 포함한다.
각 스위치 노드는 다음 순차 스테이지에 접속된 2개의 출력 단자를 갖고 각 루트 신호의 셋트는 2개의 신호를 포함한다. 단일 목적지 패킷과 관게하여, 신호의 최상의 셋트가 제 1 소정값을 가지면, 노드는 제 1 출력 단자를 경유하여 다음 순서 스테이지에 패킷을 전송하고 루트 신호의 최상위 셋트가 제 2 소정값을 가지면, 이 노드는 패킷을 제 2 출력 단자에 통신시킨다.
게다가, 분기 목적지 패킷은 루트 신호의 다음 셋트의 최상위 신호를 먼저 검사하여 제 1 출력 단자에 루팅되는 단일 목적지 패킷용인 그다음 셋트에 삽입되는 루트 신호를 결정하고 다음 셋트의 최하위 신호를 검사하여 노드의 제 2 출력 단자에 루팅될 단일 목적지 패킷용 루트 신호의 셋트에 삽입되는 신호를 결정하므로써 2개의 단일 목적지 패킷으로 형성된다.
[상세한 설명]
제 1 도는 트렁크 제어기(104)와 같은 최초 트렁크 제어기로부터 제어기(105)와 같은 단일 트렁크 제어기, 트렁크 제어기(106 및 107)와 같은 그룹 트렁크 제어기 또는(107, 105)와 같은 2개의 분배된 목적지 트렁크 제어기로 패킷을 스위칭시키는 패킷 스위칭 시스템을 도시한다. 패킷 스위칭 회로망(101)은 4개일 수 있는 복수의 스위칭 스테이지를 포함하며, 각 스위칭 스테이지는 복수의 스위치 노드를 포함한다. 패킷 스위칭 회로망(101)은 제 2 도에 상세히 도시된다. 스위치 패킷은 제 3 도에 도시되어 있는데, 상기 스위치 패킷은 제 2 도에 도시된 바와 같이 패킷 스위칭 회로망(101)을 통하여 패킷을 루팅하는데 필요한 루팅 정보를 자체 목적지 트렁크 제어기 필드에 포함한다.
제 2 도의 각 노드는 입력 링크상에 수신되는 패킷에 응답하여 목적지 트렁크 제어기 필드의 내용을 토대로 이 패킷을 지정된 출력 링크에 통신시킨다. 목적지 트렁크 제어기 필드의 2개의 최상위 비트에 응답하여 이 루팅 결정을 행하고 블럭 링크 상에서 패킷을 통신시키기 전에, 스위치 노드는 목적지 트렁크 제어기 필드상에서 죄회전을 수행하여 최상위 비트가 최하위 비트가 되도록 한다. 2개의 최상위 비트는 다음 방법으로 루팅을 제어하기 위하여 사용된다. 목적지 제어기 필드의 최상위 비트가 "1"이면, 패킷은 상부 출력 링크로 향하고, 최상위 비트가 "10"이면, 패킷은 하부 출력 링크를 향하며, 최상위 비트가 "11"이면, 패킷은 동시에 상하 통로를 향하며, 최상위 비트가 "0"이면, 패킷은 동시에 상하 통로를 향하지만, 목적지 트렁크 필드는 후자 필드의 서로 다른 어드레스가 2개의 출력 링크 상에서 출력되도록 수정된다.
제 2 도에 도시된 바와 같이 스위칭 회로망(101)의 동작은 제 3 도, 제 7 도 및 제11도에 도시된 패킷을 스위칭 네트워크(101)를 통해 트렁크 제어기(104)로부터 스위칭시키는 예를 고려하면 더욱 이해를 쉽게 할 수 있다. 제 3 도에 도시된 패킷은 트렁크 제어기(104)에서 트렁크 제어기(107)로 통신되며, 제 7 도의 패킷은 노드(203-4), (203-5)의 4출력 링크에 접속된 트렁크 제어기(106, 107)와 통신하며, 제11도의 패킷은 트렁크 제어기(104)에서 제 2 도의 출력 링크(131 및 120)에 접속되는 트렁크 제어기로 통신된다. 먼저 트렁크 제어기(104)에서 트렁크 제어기(107)로의 제 3 도의 패킷의 통신을 고려하자 노드(200-7)는 입력 링크(116)로부터 수신되는 제 3 도의 패킷에 응답하여 목적지 트렁크 제어기 필드의 2개의 최상위 비트를 질물한다. 2개의 최상위 비트가 "10"이므로, 노드(200-7)는 출력 링크(205)를 경유하는 노드(201-7)에 이 패킷을 통신시킨다. 이 패킷을 노드(201-7)에 통신하기 전에, 노드(200-7)는 제 4 도에 도시된 필드에서 초래되는 목적지 트렁크 제어기 필드상에서 좌회전을 행한다. 제 4 도에 도시된 패킷의 최상위 비트가 노드(201-7)의 상부 출력 링크를 거쳐 이 패킷이 통신되도록 지정하는 "1"이기 때문에 노드(201-7)는 제 4 도에 도시된 패킷에 응답하여 이 패킷을 출력 링크(206)를 거쳐 노드(202-5)에 통신시킨다. 목적지 제어기 필드의 최상위 비트가 "10"이므로, 노드(202-5)는 제 5 도에 도시된 패킷에 응답하여 출력 링크(207)를 경유하여 노드(203-5)에 이 패킷을 통신시킨다. 노드(203-5)로 제 5 도의 패킷을 통신하기전에, 노드(202-5)는 제 6 도에 도시된 필드에서 초래되는 목적지 트렁크 제어기 필드를 회전시킨다. 목적지 트렁크 제어기 필드의 최상위 비트가 "10"이므로 노드(203-5)는 제 6 도에 도시된 패킷에 응답하여 출력 링크(120)를 경유하여 트렁크 제어기(107)에 이 패킷을 통신시킨다.
두번째에는 노드(203-4), (203-5)의 출력 링크(119), (131), (132), (120) 각각에 접속된 네개의 트렁크 제어기에 제 7 도의 패킷을 통신시킨다. 노드(200-7), (201-7)는 제 7 도 및 제8도에 도시된 패킷에 각각 응답하여 제 3 도의 패킷이 노드(202-5)에 루팅되는 것과 동일한 방법으로 노드(202-5)에 패킷을 루트시킨다. 제 9 도는 스위치 노드(202-5)에 의한 수신에 따른 패킷을 도시한다. 최상위 비트가 "11"이므로, 노드(202-5)는 제 9 도의 패킷에 응답하여 이 패킷을 출력 링크(208), (207) 각각을 경유하여 노드(203-4), (203-5)에 통신시킨다. 노드(203-4), (203-5)에 의해 수신된 패킷이 제10도에 도시된다. 목적지 제어기 필드의 2개의 최상위 비트가 "11"이므로, 노드(203-4)는 이 패킷을 링크(119) 및 (131)에 전송하고 노드(203-5)는 링크(132), (120)상에 이 패킷을 전송한다.
최종적으로, 트렁크 제어기(106), (107)로 제11도의 패킷의 통신시키는 것을 고려한다. 제11도, 제12도에 도시될 패킷은 제3도, 제4도에 도시된 패킷과 동일한 방법으로 노드(200-7), (201-7)를 각각 거쳐 노드(202-5)에 통신된다. 제13도에 도시된 패킷의 수신에, 노드(202-5)는 목적지 트렁크 제어기 필드 "0"의 최상위 비트에 응답하여 제14도의 패킷을 노드(203-5)에 전송하고 제15도의 패킷을 노드(203-4)에 전송한다. 노드(203-5)는 제14도의 패킷에 응답하여 링크(120)를 경유하여 트렁크 제어기(107)에 이 패킷을 통신시키고 노드(203-4)는 제15도의 패킷에 응답하여 출력 링크(131)에 접속된 트렁크 제어기에 이 패킷을 통신시킨다. 제14도, 제15도에 도시된 패킷을 조합하기 위해 노드(202-5)에 의해 수행되는 동작이 지금부터 설명된다.
제13도에 도시된 패킷의 수신에, 노드(202-5)는 최상위 비트 "0"에 응답하여 다음의 방법으로 목적지 트렁크 제어기 필드의 다음 하위 비트의 쌍을 고려한다. 질문되지 않은 최하위 비트의 나머지 쌍은 변경되지 않는다. 다음 최상위 비트쌍은 링크(207)를 경유하여 (202-5)의 하부 출력을 거쳐 전송되는 어드레스를 규정하고 최하위 비트쌍은 링크(208)를 경유하여 노드(202-5)의 상부 출력을 거쳐 전송되는 목적지 트렁크 제어기 필드의 내용을 결정한다. 다음 쌍의 이들 비트는 다음과 같이 최종적인 패킷의 어드레스를 결정한다. 비트가 "0"이면, "1"은 새로운 목적지 트렁크 제어기 필드에 삽입되며, 비트가 "1"이면, "10"은 새로운 목적지 트렁크 제어기 필드에 삽입된다. 새롭게 형성된 패킷을 전송하기 전에, 노드(203-5)는 2비트 좌회전 동작을 수행하여 비트 "0"이 제14도, 제15도에 도시된 목적지 트렁크 제어기 필드의 최하위 비트 위치를 점유한다.
스위치 노드(202-5)는 제16도에 더 상세히 도시된다. 다른 스위치 노드는 스위치 노드(202-5)와 설계면에서 유사하다. 스위치 노드는 2출력 제어의 어느 하나에 정보를 전송할 수 있는 2입력 제어로 구성된다. 입력 제어(1600, (1601)는 케이블을 경유하여 출력 제어(1602), (1603)에 접속된다. 예를 들면, 입력 제어(1601)는 케이블(1613)를 경유하여 출력 제어(1603)에 접속된다. 케이블(1613)은 3개의 도전체(1620), (1621), (1622)를 포함한다. 제16도의 다른 상호 접속 케이블은 케이블(1613)과 설계면에서 동일하다.
제 5 도에 도시된 패킷의 수신시, 입력 제어(1601)는 도전체(1621)를 경유하여 요청 신호를 출력 제어(1603)에 전송한다. 출력 제어(1603)로부터 그랜트 신호(grant signals)를 수신한 후 조차도, 입력 제어(1601)는 출력 제어(1603)에 전체 패킷이 전송될때까지 이 요청 신호를 연속적으로 전송한다. 출력 제어(1603)가 입력 제어(1601)로부터의 정보를 자유로이 수신할때, 출력 제어(1602)는 도전체(1622)를 경유하여 입력 제어(1601)에 그랜트 신호를 전송한다. 그랜트 신호의 수신시, 입력 제어(1601)는 도전체(1620)를 경유하여 출력 제어(1603)에 이 패킷을 전송하기 시작한다.
이제, 제 9 도 또는 13도중에 도시된 형태의 패킷을 가정하면, 입력 제어(1601)는 요청 신호를 출력 제어(1602), (1603)에 전송하고 적절한 케이블을 거쳐 동시에 양 출력 제어에 패킷의 전송을 시작하기전 이 출력 제어 각각으로부터 그랜트 신호가 다시 수신될때까지 대기한다. 제13도에 도시된 형태의 패킷이라면, 입력 제어(1601)는 새로운 루팅 정보를 적절한 출력 제어에 전송하기 전에 각 패킷의 트렁크 목적지 필드에 삽입한다.
예를 들어, 제 5 도에 도시된 패킷은 제16도에 도시된 바와 같이 다음의 방법으로 스위치 노드(202-5)를 통하여 전송된다. 입력 제어(1601)가 개시 비트를 인식할때, 개시 비트를 이미 수신할 뿐만 아니라 목적지 트렁크 제어기 필드도 수신한다. 입력 제어(1601)는 목적지 트렁크 제어기 필드의 2개의 최상위 비트를 디코드하여, 케이블(1613)를 경유하여 출력 제어(1603)에 패킷이 전송되는지를 결정한다. 입력 제어(1601)는 케이블(1613)을 경유하여 전송을 개시하도록 허락을 요청하며, 출력 제어(1603)는 케이블(1613)을 경유하여 그랜트 신호를 복귀시키며, 입력 제어(1601)는 케이블(1613)을 경유하여 출력 제어(1603)에 패킷의 전송을 개시한다. 목적지 트렁크 제어기 필드를 전송하기 전에, 입력 제어(1601)는 이 필드의 좌회전을 수행하여 목적지 트렁크 제어기 필드의 내용이 제 6 도에 도시된 바와 같이 되도록 한다. 패킷의 개시 비트의 수신시에, 출력 제어(1603)는 이 패킷을 링크(207)를 경유하여 스위치 노드(203-5)에 전송하기 시작한다.
입력 제어(1601)는 제17도에 상세히 도시된다. 입력 회로(1710)는 제어기(1704)의 제어하에서 노드(20-7)로부터 링크(206)를 경유하여 노드(201-7)의 입력 단자(1617)로부터 나오는 링크 개방 신호인 정보를 수신한다. 링크 개방 신호의 기능은 제19도를 참조로 상세히 설명된다. 입력 시프트 레지스터(1700)는 패킷의 개시를 표시하는 개시비트를 검출하기 위해 사용된다. 게다가, 입력 시프트 레지스터(1700)는 길이 레지스터(1702)에 세이브된 회로망 패킷 길이 필드를 추출하는데 사용된다. 목적지 트렁크 제어기 필드의 제 1 의 2비트는 소자(1735), (1736), (1737)에 의해 디코드되어 수행될 어드레스 동작 형태를 결정하고 그 디코딩의 결과는 도전체(1732), (1733), (1734), (1748) 각각을 경유하여 제어기(1704)에 전송된다. 목적지 트렁크 제어기 필드의 나머지는 어드레스 레지스터(1701)에 저장된다.
버퍼 시프트 레지스터(1703)는 하나의 완성 패킷을 버퍼링할 수 있다. 버퍼 시프트 레지스터(1703)는 각 64비트의 저장후에 출력을 제공한다. 이들 출력은 제어기(1704)의 제어하에서 데이타 선택기(1705)에 의해 선택되어 버퍼 시프트 레지스터(1703)의 사용되지 않은 부분을 바이패스시킨다. 이 바이패스는 패킷 전송이 출력 회로에 대해 개시하기 전에 전체 패킷을 버퍼링할 필요가 없을때 행해지고 입력 제어(1601)를 통하여 패킷의 전송을 고속화할때 행해진다. 어드레스 회로(1738), (1739)는 목적지 트렁크 제어기 필드의 좌회전을 수행하고 제14도에 도시된 형태의 패킷인 경우 새로운 트렁크 제어기 목적지 필드 정보를 발생시킨다.
입력 제어(1601)의 동작이 제13도에 도시된 패킷의 전송을 행하는 상기 예를 사용하여 좀더 상세히 설명된다. 입력 시프트 레지스터(1700)는 도전체(1711)를 경유하여 시스템 클럭(161)에 의해 연속적으로 클럭된다. 데이타가 입력 단자(1617)를 경유하여 수신되면, 상기 데이타는 입력 시프트 레지스터(1700)를 통하여 클럭된다. 일단 개시 비트가 입력 레지스터(1700)의 비트 위치(15)에 도달하면, 제어기(1704)는 이 비트를 검출하여 도전체(1713)을 경유하여 신호를 전송한다. 트렁크 제어기 목적지 필드의 다른 6비트 및 길이 필드는 도전체(1713)상의 신호 전송에 응답하여 어드레스 레지스터(1701)와 길이 레지스터(1702)에 저장된다. 목적지 제어기 필드의 2개의 최상위 비트가 "0"이므로, 도전체(1733)를 경유하여 제어기(1704)에 신호를 전송하는 디코더(1736)에 의해 디코드된다. 후자의 제어기는 상기 신호에 응답하여 케이블(1612), (1613)를 경유하여 출력 제어(1602), (1603)에 요청을 전송한다. 이들 요청이 행해지는 동안, 데이타는 입력 시프트 레지스터(1700)에서 다수의 출력 단자를 가지는 버퍼 시프트 레지스터(1703)로 시프트된다. 이들 출력 단자는 버퍼 시프트 레지스터(1703)내의 서로 다른 비트 위치에 접속된다. 제어기(1704)가 두개의 출력 제어기로부터 그랜트 신호를 수신할때, 제어기(1704)는 버퍼 시프트 레지스터(1703)의 출력에서 계산하며, 패킷의 개시 비트는 버퍼 레지스터(1703)내에 접근한다. 이것이 행해지므로서 출력 제어기로의 패킷 전송이 가능한 한 빨리 개시될 수 있다. 이 계산에 근거하여, 제어기(1704)는 데이타 선택기(1705)를 제어하여 버퍼 시프트 레지스터(1703)의 지정된 출력을 선택한다.
제어 정보는 케이블(1717)을 경유하여 데이타 선택기(1705)에 전송된다. 데이타 선택기(1705)는 버퍼 시프트 레지스터(1703)의 선택된 출력으로부터 멀티플렉서(1707)에 데이타를 전송한다. 제어기(1704)는 케이블(1704)을 거쳐 멀티플렉서(1707)을 제어하여 데이타 선택기(1705)로부터 수신된 정보를 어드레스 회로(1738), (1739)에 전송한다. 어드레스 회로(1738), (1739)가 목적지 트렁크 제어기 필드의 제 1 비트를 수신할 때, 제어기(1704)는 그 사실을 표시하는 어드레스 회로(1738), (1739)에 도전체(1745)를 경유하여 신호를 전송한다. 어드레스 회로(1738)는 제13도의 목적지 트렁크 제어기 필드에 응답하여 제15도의 목적지 트렁크 제어기 필드를 발생시키고, 어드레스 회로(1739)는 제13도의 목적지 트렁크 제어기 필드와 도전체(1745)상의 신호에 응답하여 제14도의 패킷의 목적지 트렁크 제어기 필드를 발생시킨다.
입력 제어(1601)는 다음을 제외하고 제 5 도의 패킷과 유사하게 응답한다. 디코더(1737)는 "10"인 두개의 최상위 어드레스 비트에 응답하여 도전체(1734)를 경유하여 제어기(1704)에 신호를 전송한다. 후자의 제어기는 어드레스 회로(1739)에 데이타 선택기(1705)의 출력을 보내도록 상태 멀티플렉서(1707)에 대한 신호에 응답한다. 부가하여, 도전체(1734)상의 신호에 응답하는 제어기(1704)는 출력 제어(1603)에 요청 신호를 전송한다. 부가하여, 목적지 트렁크 제어기 필드의 최상위 비트가 어드레스 회로(1739)에 도달될때, 제어기(1704)는 도전체(1746)를 경유하여 어드레스 회로(1739)에 신호를 전송한다. 후자의 회로는 도전체(1746)상의 신호에 응답하여 제 6 도에 도시된 필드에서 초래되는 목적지 트렁크 제어기 필드의 좌회전을 수행한다.
두개의 최상위 어드레스 비트가 "1"이면, 디코더(1737)는 제어기(1704)에 도전체(1748)를 경유하여 신호를 전송한다. 후자 제어기는 어드레스 회로(1738)에 데이타 선택기(1705)의 출력을 보내기 위하여 상태 멀티플렉서(1707)에 대해 그 신호에 응답한다. 부가하여, 도전체(1748)상의 신호에 응답하는 제어기(1704)는 요청 신호를 출력 제어기(1602)에 전송한다. 부가하여 목적지 트렁크 제어기 필드의 최상위 비트가 어드레스 회로(1738)에 도달할때, 제어기(1704)는 도전체(1719)를 경유하여 신호를 어드레스 회로(1738)에 전송한다. 후자의 회로는 도전체(1719)상의 신호에 응답하여 목적지 트렁크 제어기 필드의 좌회전을 수행한다.
입력 제어(1601)는 다음을 제외하고 제 5 도의 패킷과 동일한 방법으로 제 9 도에 도시된 패킷에 응답한다. 디코더(1735)는 "11"이 되는 목적지 트렁크 제어기 필드의 두개의 최상위 비트에 응답하여 도전체(1732)를 경유하여 제어기(1704)에 신호를 전송한다. 후자의 제어기는 제어 멀티플렉서(1707)를 제어하는 신호에 응답하여 데이타 선택기(1705)로부터 나오는 정보가 어드레스 회로(1738), (1739)에 전송된다. 또한, 제어기(1704)가 도전체(1746)를 경유하여 신호를 전송할때, 또한, 도전체(1719)를 경유하여 어드레스 회로(1738)에 신호를 전송한다. 어드레스 회로(1738)는 도전체(1746)를 경유하여 전송된 신호에 어드레스 회로(1739)가 응답하는 방법과 동일하게 도전체(1719)의 신호에 응답한다.
어드레스 회로(1738)는 제18도에 상세히 도시된다. 회로(1738)는 두가지 기능을 한다. 제 1 기능은 목적지 트렁크 제어기 필드에 포함된 어드레스를 2비트 만큼 좌회전시켜 최상위 비트가 두개의 최하위 비트가 되도록 한다. 상기 회전은 각 입력 제어가 두개의 최상위 비트만을 디코드하기 때문에 필요하다. 제 2 기능은 두개의 다른 목적지 및 어드레스에 전송되는 분기-목적지 패킷이 수정되어야만 한다는 것을 표시하는 "0"인 최상위 비트에 따라 목적지 트렁크 제어기 필드에서 어드레스를 갱신한다. 어드레스 회전은 소자(1800) 내지(1809)에 의해 수행된다. 시프트 레지스터(1800), (1803)는 2비트 시프트 레지스터이며, 데이타 선택기(1802)는 시프트 레지스터(1800) 또는 (1803)의 출력을 선택하도록 사용되며, 제어회로(1809)는 어드레스 회전기능의 동작을 제어한다. 제어회로(1809)가 도전체(1719)를 경유하여 제어기(1704)로부터 어드레스 필드 신호의 개시를 수신할때, 도전체(1807)를 경유하여 시프트 레지스터(1800)에, 그리고 도전체(1805)를 경유하여 시프트 레지스터(1803)에 클럭 신호를 전송한다. 이 클럭 신호는 도전체(1711)를 경유하여 시스템 클럭(165)으로부터 수신된 신호로부터 파생된다. 제어 회로(1809)는 도전체(1818)상에 전송될 시프트 레지스터(1803)의 출력을 선택하도록 도전체(1808)를 경유하여 데이타 선택기(1802)를 조절한다. 제어 회로(1809)는 도전체(1718)를 경유하여 전송된 비트수를 계수하며, 목적지 트렁크 제어기 필드의 최상위 2비트가 시프트 레지스터(1803)내에 포함될때, 제어회로(1809)는 도전체(1805)를 경유하여 시프트 레지스터(1803)에 클럭 신호를 전송하는 것을 중지하며, 시프트 레지스터(1800)의 출력을 선택하도록 데이타 선택기(1802)를 조절한다. 제어회로(1809)는 목적지 트렁크 제어기 필드의 나머지 비트가 도전체(1630)를 경유하여 전송될때까지 대기한다. 이때에, 제어회로(1809)는 시프트 레지스터(1803)에 클럭 신호를 전송하기 시작하고 시프트 레지스터(1803)의 출력을 선택하도록 데이타 선택기(1802)를 조절한다. 이 동작은 어드레스 필드의 두개의 최상위 비트를 회전시킨다.
목적지 트렁크 제어기 필드를 위해 새로운 어드레스를 발생시키는 기능은 소자(1810) 내지 (1815)에 의해 수행된다. 분기-목적지 패킷용 새로운 어드레스의 발생은 목적지 트렁크 제어기 필드의 최상위 비트쌍 후의 다음 비트쌍에 의해 제어된다. 다음 비트쌍이 시프트 레지스터(1814)에 존재할때, 프로그램된 논리 어레이(PLA)(1813)는 시프트 레지스터(1814)의 내용을 보충하여 시프트 레지스터(1812)에 상기 보충된 시프트 레지스터(1814)의 내용을 전송한다. 비트의 다음 쌍이 시프트 레지스터(1814)에 존재할때, 제어기(1704)는 도전체(1745)를 경유하여 신호를 전송한다. 그 신호에 응답하여, 단안정(1810)은 도전체(1811)에 펄스를 전송한다. 시프트 레지스터(1812)는 PLA(1813)의 출력을 내부에 저장한다. 도전체(1745)상의 신호 또한 데이타 선택기(1815)을 조절하여 출력 제어(1603)에 도전체(1620)상의 신호를 전송하도록 시프트 레지스터(1812)의 출력을 선택한다. 2비트가 시프트 레지스터(1812)로부터 전송된 후에, 제어기(1704)는 도전체(1620)상에 전송하기 위한 시프트 레지스터(1814)의 출력을 한번더 선택하는 데이타 선택기(1815)에 초래되는 도전체(1745)상에 신호 전송을 중지한다. 트렁크 제어기 목적지 필드의 나머지 비트쌍은 수정되지 않는다.
어드레스 회로(1739)는 설계면에서 어드레스 회로(1738)와 유사하지만 어드레스 회로(1739)에서 PLA(1813)와 등가인 PLA는 시프트 레지스터(1814)의 출력을 보충하는 것이 아니라 이 수정되지 않은 비트를 시프트 레지스터(1812)에 통과시키는 것이다.
출력 제어(1603)는 제19도에 상세히 도시된다. 제어 회로(1900)는 케이블(1611)과 (1613)을 경유하여 전송되는 입력 제어(1600), (1601)로부터 나오는 요청에 응답한다. 플립플롭(1901)이 셋트되면, 제어회로(1900)는 상기 케이블중 하나의 케이블을 경유하여 요청 압력 제어에 다시 그랜트 신호를 전송시키므로써 그 요청에 응답한다. 이 요청을 인지한 후에, 제어 회로(1900)는 적절한 케이블(1611) 또는 (1613)으로부터 데이타 도전체를 선택하기 위해 데이타 선택기(1903)를 조절한다. 제어 회로(1900)는 케이블(1908)를 경유하여 데이타 선택기(1903)에 적절한 제어 정보를 전송한다. 데이타 선택기(1903)는 선택된 입력 단자상에 수신된 데이타 정보를 도전체(1907)에 전송한다. 3상태 소자(1902)는 도전체(1907)상의 정보를 취하여, 노드(203-5)의 부분인 입력 회로(1905)에 링크(207)를 경유하여 이 데이타를 전송한다.
제19도에 도시된 바와 같은 출력 제어(1603)의 동작은 케이블(1613)을 경유하여 출력 제어(1603)에 데이타의 패킷을 전송하는 입력 제어(1601)의 예를 고려하여 상세히 설명된다. 입력 제어(1601)가 도전체(1613)를 경유하여 요청신호를 전송할때, 제어회로(1900)는 링크가 다른 입력 제어 회로중 하나의 회로에 의해 사용되지 않고 출력 플립플롭(1901)이 셋트된 경우 도전체(1613)을 경유하여 입력 제어(1601)에 그랜트 신호를 전송하고, 플립플롭(1901)이 셋트된다고 가정하면, 제어회로(1900)는 입력 제어(1601)에 그랜드 신호를 전송하고, 도전체상에 전송되는 데이타를 선택하도록 케이블(1908)을 경유하여 데이타 선택기(1903)를 조절하고, 이 데이타를 도전체(1907)상에 재전송한다. 부가하여, 제어회로(1900)는 3상태 소자(1902)가 링크(207)에 도전체(1907)상의 정보를 전송하도록 한다.
상기 실시예가 본 발명 원리의 일 예이며 다른 변형이 당업자에 의해 가능하다는 것은 명백하다. 특히, 당업자는 기재된 실시예를 수정하여 스위치 노드가 분기 목적지 패킷을 검출할때 스위치 노드는 다음 최상위 루팅 비트쌍을 수정할 뿐만 아니라 사기 다음 최상위 쌍에 대해 기재된 것과 유사한 방법으로 모든 나머지 최하위 루팅 비트쌍 또한 수정할 수 있다는 것을 알 수 있을 것이다. 부가하여, 어느 루팅 비트의 쌍이 루팅 기능을 수행하는데 특정 노드에 의해 사용되는지를 결정하는 또다른 방법이 이용될 수 있다는 것을 당업자는 알 수 있을 것이다.

Claims (9)

  1. 복수의 입력 및 출력 링크(206, 208)에 접속될 수 있는 스위치 노드로부터 목적지를 각각 규정하는 루트 어드레스 정보세트를 각각 갖는 패킷을 스위칭하는 스위치 노드(202-5)로서, 상기 입력 링크중 한 링크마다 각각 접속되는 복수의 입력 제어기(1601)와, 상기 출력 링크중 한 링크 마다 각각 접속되는 복수의 출력 제어기(1603)와, 상기 입력 제어기 각각을 상기 출력 제어기중 각각 한 제어기 마다 접속시키는 복수의 상호 링크(1613)를 구비하는 상기 스위치 노드에 있어서, 분기 목적지 패킷중 한 패킷의 수신에 응답하여 서로 다른 루트 어드레스 정보를 각각 갖는 제1 및 제 2 단일 목적지 패킷을 갖는 상기 분기 목적지 패킷중 한 패킷으로부터 상기 제1 및 제 2 단일 목적지 패킷을 발생시키는 발생 회로(1736, 1709, 1707, 1738, 1739)와, 상기 분기 목적지 패킷중 한 패킷의 상기 단일 목적지 패킷에 응답하여 상기 단일 목적지 패킷 각각을 상기 상호 링크를 통해서 상기 출력 제어기중 각각 한 제어기로 루팅시키는 수단을 구비하는데, 상기 스위치 노드는 방송, 분기 목적지 및 단일 목적지 패킷을 스위칭시키며, 상기 입력 제어기 각각은 상기 방송 패킷중 한 패킷 수신에 응답하여 상기 방송 패킷중 한 패킷을 상기 상호 링크를 통해서 상기 출력 제어기 모두에 루팅시키는 수단을 구비하는 것을 특징으로 하는 스위치 노드.
  2. 제 1 항에 있어서, 상기 루트 어드레스 정보 세트 각각은 두개의 어드레스 신호를 포함하고 상기 방송 루팅 수단은 제1소정값인 상기 루트 어드레스의 최상위 세트에 응답하여 상기 패킷중 한 패킷이 상기 방송 패킷중 한 패킷인지를 결정하는 수단을 구비하며, 상기 분기 목적지 발생 수단(1736)은 제 2 소정값이 최상위 세트에 응답하여 상기 패킷중 한 패킷이 상기 분기 목적지 패킷중 한 패킷인지를 결정하는 것을 특징으로 하는 스위치 노드.
  3. 제 2 항에 있어서, 상기 루트 어드레스 정보의 상기 최상위 세트를 상기 루트 어드레스 정보의 최하위 위치로 재위치시키고 상기 루트 어드레스 정보의 하위 세트를 상기 최상위 위치로 재위치시키는 수단을 더 구비하는 것을 특징으로 하는 스위치 노드.
  4. 제 3 항에 있어서, 상기 루팅 정보 세트 각각은 한쌍의 신호를 포함하고 상기 분기 목저지 발생 수단은 분기 목적지 패킷을 표시하는 상기 제 2 소정값인 상기 최상위 세트에 응답하여 상기 최상위 세트 이외의 다음 상기 루트 어드레스 정보의 최상위 신호를 검사하므로써 상기 최상위 세트의 상기 최상위 신호가 상기 제 5 소정값과 제 4 소정값일때 및 상기 최상위 세트의 상기 취상위 신호가 제 6 소정값일때 사기 제 1 단일 목적지 패킷의 대응하는 세트 위치로 제 3 소정값을 삽입시키는 수단을 구비하며, 상기 분기 목적지 발생 수단은 상기 최상위 세트 이외의 상기 루트 어드레스 정보의 다음 상기 하위 세트의 최하위 신호를 검사하여 상기 다음 하위 세트의 상기 최하위 신호가 상기 제 5 소정값과 제 4 소정값과 동일할때 및 상기 다음 하위 세트의 상기 취하위 신호가 상기 제 6 소정값과 동일할때 상기 제 2 단일 목적지 패킷의 대응 세트 위치로 상기 제 3 소정값을 삽입시키는 수단을 더 구비하는 것을 특징으로 하는 스위치 노드.
  5. 제 4 항에 있어서, 상기 제 5 소정값은 "0"과 동일하고 상기 제 6 소정값은 "1"과 동일한 것을 특징으로 하는 스위치 노드.
  6. 방송, 분기 목적지 및 단일 목적지 패킷 각각의 루트 어드레스에 응답하여 스위치 노드(202-5)를 통해서 상기 방송, 분기 목적지 및 단일 목적지 패킷을 포함하는 패킷을 루팅시키는 방법으로서, 상기 스위치 노드는 복수의 입력 링크(206)중 한 링크에 각각 접속되는 복수의 입력 제어 수단(1601)과, 복수의 출력 링크(207)중 한 링크에 각각 접속되는 복수의 출력 제어 수단(1603)과, 상기 입력 제어 수단 각각을 상기 출력 제어 수단중 각각 한 수단에 접속시키는 상호 링크(1613)를 구비하고 상기 루트 어드레스 각각은 상기 방송, 분기 목적지 및 단일 목적지 패킷을 각각 규정하는 복수의 루팅 신호를 포함하는 상기 패킷 루팅 방법에 있어서, 제 1 소정값인 상기 루팅 신호 세트중 한 세트에 의해 식별되는 상기 방송 패킷중 한 패킷에 따라서 상기 복수의 출력 제어 수단으로 상기 방송 패킷중 한 패킷을 루팅시키는 단계와, 제 2 소정값인 상기 루팅 신호 세트중 한 세트에 의해 식별되는 상기 분기 목적지 패킷중 한 패킷에 응답하여 복수의 2차 루트 어드레스를 발생시키는 단계와, 상기 2차 어드레스 및 상기 분기 목적지 패킷중 한 패킷에 응답하여 제1 및 제 2 단일 목적지 패킷을 형성하는 단계와 상기 제1 및 제 2 단일 목적지 패킷 각각을 상기 복수의 출력 제어 수단중 각각 한 수단에 통신시키는 단계를 포함하는 것을 특징으로 하는 패킷 루팅 방법.
  7. 제 6 항에 있어서, 상기 출력 제어 수단중 각각 하나의 수단에 의해 상기 복수의 단일 목적지 패킷 각각을 상기 복수의 출력 링크중 대응하는 링크를 통해서 전송하는 단계를 더 포함하는 것을 특징으로 하는 패킷 루팅 방법.
  8. 제 7 항에 있어서, 상기 루팅 신호 세트중 한 세트는 최상위 세트이고 상기 통신 단계는 상기 신호의 최상위 세트를 상기 루트 어드레스의 최하위 위치로 재위치시키고 하위 세트를 최상위 세트 위치로 재위치 시키는 단계를 더 구비하는 것을 특징으로 하는 패킷 루팅 방법.
  9. 제 8 항에 있어서, 상기 루팅 신호 세트 각각은 두개의 루팅 신호를 포함하고 상기 발생 단계는 상기 최상위 세트 이외의 하위 세트의 다음 세트인 상기 최상위 신호를 검사하여 상기 다음 세트의 최상위 루팅 신호가 제 5 소정값과 제 4 소정값일때 및 상기 다음 세트의 상기 최상위 루팅 신호가 제 6 소정값일때 상기 단일 목적지 패킷중 한 패킷의 대응 세트 위치로 제 3 소정값을 삽입시키는 단계와, 상기 최상위 세트 이외의 상기 하위 세트의 다음 세트인 최하위 신호를 검수하여 상기 다음 세트의 최하위 루팅 신호가 상기 제 5 소정값과 제 4 소정값과 동일할때 및 상기 최하위 신호가 상기 제 6 소정값과 동일할때 상기 단일 목적지 패킷중 상기 두번째 패킷의 대응하는 세트 위치로 상기 제 3 소정값을 삽입시키는 단계를 구비하는 것을 특징으로 하는 패킷 루팅 방법.
KR1019870700156A 1985-06-27 1986-06-18 멀티플 패킷 목적지를 갖는 패킷 스위칭 회로망과, 패킷 루팅 방법 KR950003656B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US06/749,562 US4701906A (en) 1985-06-27 1985-06-27 Packet switching network with multiple packet destinations
US749562 1985-06-27
PCT/US1986/001317 WO1987000372A1 (en) 1985-06-27 1986-06-18 A packet switching network with multiple packet destinations

Publications (2)

Publication Number Publication Date
KR880700572A KR880700572A (ko) 1988-03-15
KR950003656B1 true KR950003656B1 (ko) 1995-04-17

Family

ID=25014259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870700156A KR950003656B1 (ko) 1985-06-27 1986-06-18 멀티플 패킷 목적지를 갖는 패킷 스위칭 회로망과, 패킷 루팅 방법

Country Status (7)

Country Link
US (1) US4701906A (ko)
EP (1) EP0226632B1 (ko)
JP (1) JPH088590B2 (ko)
KR (1) KR950003656B1 (ko)
CA (1) CA1258113A (ko)
DE (1) DE3677351D1 (ko)
WO (1) WO1987000372A1 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE904100A (fr) * 1986-01-24 1986-07-24 Itt Ind Belgium Systeme de commutation.
IT1196791B (it) * 1986-11-18 1988-11-25 Cselt Centro Studi Lab Telecom Elemento di commutazione per reti di interconnessione multistadio autoinstradanti a commutazione di pacchetto
US4782478A (en) * 1987-03-04 1988-11-01 Bell Communications Research, Inc. Time division circuit switch
DE3881813D1 (de) * 1987-09-30 1993-07-22 Siemens Ag Sortiereinheit fuer einen vermittlungsknoten mit einer vielzahl von digitalen koppelfeldern fuer schnelle, asynchrone datenpaketvermittlungsnetze.
FR2625858A1 (fr) * 1988-01-08 1989-07-13 Lmt Radio Professionelle Procede et dispositif de commutation d'un paquet de donnees
SE462361B (sv) * 1988-03-30 1990-06-11 Ellemtel Utvecklings Ab Paketdatavaeljare
US5175765A (en) * 1989-05-09 1992-12-29 Digital Equipment Corporation Robust data broadcast over a distributed network with malicious failures
US5455865A (en) * 1989-05-09 1995-10-03 Digital Equipment Corporation Robust packet routing over a distributed network containing malicious failures
US5001702A (en) * 1989-09-26 1991-03-19 At&T Bell Laboratories Packet switching network for multiple packet types
US4991171A (en) * 1989-09-26 1991-02-05 At&T Bell Laboratories Broadcast packet switch network
DE4008078A1 (de) * 1990-03-14 1991-09-19 Standard Elektrik Lorenz Ag Kopierfaehige atm-vermittlungsstelle
WO1991015070A1 (en) * 1990-03-22 1991-10-03 Australian And Overseas Telecommunications Corporation Limited Multicasting method for a telecommunications network
WO1992010898A1 (en) * 1990-12-12 1992-06-25 Australian And Overseas Telecommunications Corporation Limited Multicasting in a fps switch
US5404461A (en) * 1991-03-29 1995-04-04 International Business Machines Corp. Broadcast/switching apparatus for executing broadcast/multi-cast transfers over unbuffered asynchronous switching networks
US5365228A (en) * 1991-03-29 1994-11-15 International Business Machines Corporation SYNC-NET- a barrier synchronization apparatus for multi-stage networks
US5250943A (en) * 1991-03-29 1993-10-05 International Business Machines Corporation GVT-NET--A Global Virtual Time Calculation Apparatus for Multi-Stage Networks
US5321813A (en) * 1991-05-01 1994-06-14 Teradata Corporation Reconfigurable, fault tolerant, multistage interconnect network and protocol
WO1993006675A1 (en) * 1991-09-26 1993-04-01 Communications Satellite Corporation Nonblocking multicast fast packet/circuit switching networks
JP2818526B2 (ja) * 1991-11-29 1998-10-30 日本電気株式会社 光ａｔｍスイッチ
GB2268374A (en) * 1992-06-23 1994-01-05 Ibm Network addressing
DE4230743C2 (de) * 1992-09-14 1994-03-17 Siemens Ag Verfahren zum Rundsenden von Zellen in einer im Asynchron-Transfer-Modus wirkenden Koppelstruktur eines Kommunikationssystems
SE515275C2 (sv) * 1992-12-14 2001-07-09 Ericsson Telefon Ab L M Paketdatanät
GB9324040D0 (en) * 1993-11-23 1994-01-12 Int Computers Ltd Data switching apparatus
US5696763A (en) * 1995-04-04 1997-12-09 Starlight Networks Multicast routing technique
US5684800A (en) * 1995-11-15 1997-11-04 Cabletron Systems, Inc. Method for establishing restricted broadcast groups in a switched network
FI103312B1 (fi) * 1996-11-06 1999-05-31 Nokia Telecommunications Oy Kytkentämatriisi
US6519697B1 (en) 1999-11-15 2003-02-11 Ncr Corporation Method and apparatus for coordinating the configuration of massively parallel systems
US6745240B1 (en) 1999-11-15 2004-06-01 Ncr Corporation Method and apparatus for configuring massively parallel systems
US6418526B1 (en) 1999-11-15 2002-07-09 Ncr Corporation Method and apparatus for synchronizing nodes in massively parallel systems
US6412002B1 (en) 1999-11-15 2002-06-25 Ncr Corporation Method and apparatus for selecting nodes in configuring massively parallel systems
WO2002026056A1 (fr) * 2000-09-28 2002-04-04 Nippon Shinyaku Co., Ltd. Produits de viande transformee pouvant renforcer la resistance du systeme moteur
US20040039839A1 (en) * 2002-02-11 2004-02-26 Shivkumar Kalyanaraman Connectionless internet traffic engineering framework
US7542464B2 (en) * 2003-05-14 2009-06-02 Fraser Alexander G Switching network
US7904584B2 (en) * 2004-02-12 2011-03-08 Broadcom Corporation Source identifier-based trunking for systems of network devices
US8614732B2 (en) * 2005-08-24 2013-12-24 Cisco Technology, Inc. System and method for performing distributed multipoint video conferencing
US7907594B2 (en) * 2006-06-01 2011-03-15 Cisco Technology, Inc. Marking keyframes for a communication session
US20080151894A1 (en) * 2006-12-22 2008-06-26 Intel Corporation Selectively hybrid input and output queued router
US9319349B2 (en) * 2013-06-20 2016-04-19 Micron Technology, Inc. Encapsulation enabled PCIE virtualisation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH591190A5 (ko) * 1975-04-25 1977-09-15 Hasler Ag
DE3036649A1 (de) * 1980-09-29 1982-05-13 Siemens AG, 1000 Berlin und 8000 München Fernsprechvermittlungsnetz zur digitalen sprachuebertragung
US4399531A (en) * 1980-09-29 1983-08-16 Rockwell International Corporation Distributed digital data communications network
US4491945A (en) * 1982-06-25 1985-01-01 At&T Bell Laboratories Fast packet switch
US4488288A (en) * 1982-06-25 1984-12-11 At&T Bell Laboratories End-to-end information memory arrangement in a line controller
US4527267A (en) * 1982-07-09 1985-07-02 At&T Bell Laboratories Method of administering local and end-to-end acknowledgments in a packet communication system
US4516238A (en) * 1983-03-28 1985-05-07 At&T Bell Laboratories Self-routing switching network
US4651318A (en) * 1984-11-30 1987-03-17 At&T Bell Laboratories Self-routing packets with stage address identifying fields

Also Published As

Publication number Publication date
WO1987000372A1 (en) 1987-01-15
JPS62503207A (ja) 1987-12-17
DE3677351D1 (de) 1991-03-07
EP0226632B1 (en) 1991-01-30
US4701906A (en) 1987-10-20
JPH088590B2 (ja) 1996-01-29
KR880700572A (ko) 1988-03-15
EP0226632A1 (en) 1987-07-01
CA1258113A (en) 1989-08-01

Similar Documents

Publication Publication Date Title
KR950003656B1 (ko) 멀티플 패킷 목적지를 갖는 패킷 스위칭 회로망과, 패킷 루팅 방법
EP0203990B1 (en) Self-routing packets with stage address identifying fields
US4488288A (en) End-to-end information memory arrangement in a line controller
EP0260364B1 (en) Broadcast packet switching network
KR940011492B1 (ko) 스위치 노드 및 그 제어방법
US4630260A (en) Self-routing multipath packet switching network with sequential delivery of packets
US4696000A (en) Nonblocking self-routing packet and circuit switching network
CA1248209A (en) Reliable synchronous inter-node communication in a self-routing network
US6215412B1 (en) All-node switch-an unclocked, unbuffered, asynchronous switching apparatus
JPH0771110B2 (ja) 自己経路選択パケツトスイツチ回路網
EP0683949B1 (en) A method for handling redundant switching planes in packet switches and a switch for carrying out the method
US7454554B1 (en) Binary base address search device and method
US5420982A (en) Hyper-cube network control system having different connection patterns corresponding to phase signals for interconnecting inter-node links and between input/output links
EP0142332B1 (en) Interconnection networks
JPH0427243A (ja) Ａｔｍセル集線方式
WO2003026212A1 (en) A switch fabric apparatus and method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020408

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee