JPH0771110B2 - 自己経路選択パケツトスイツチ回路網 - Google Patents

自己経路選択パケツトスイツチ回路網

Info

Publication number
JPH0771110B2
JPH0771110B2 JP21120385A JP21120385A JPH0771110B2 JP H0771110 B2 JPH0771110 B2 JP H0771110B2 JP 21120385 A JP21120385 A JP 21120385A JP 21120385 A JP21120385 A JP 21120385A JP H0771110 B2 JPH0771110 B2 JP H0771110B2
Authority
JP
Japan
Prior art keywords
node
packet
switch
stage
network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21120385A
Other languages
English (en)
Other versions
JPS6184945A (ja
Inventor
アルバート リー チン‐タウ
アラン モンゴメリー ウオーレン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPS6184945A publication Critical patent/JPS6184945A/ja
Publication of JPH0771110B2 publication Critical patent/JPH0771110B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3009—Header conversion, routing tables or routing tags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/254—Centralised controller, i.e. arbitration or scheduling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】 本発明は、各パケツトが回路網入力ポートから回路網出
力ポートへの径路情報を含み、回路網が複数の段から成
り、その各段が複数のスイツチノードを含みノード間リ
ンクが一つの段のスイツチノードの一つを他段の一群の
スイツチノードに結合するようなパケツト通信用のパケ
ツトスイツチ回路網に関するものである。
本発明の背景 バニアン・スイツチノードで用いられているような自己
経路選択パケツトスイツチ回路網は、パケツト内に含ま
れたアドレス情報にもとづいてパケツトを通信する。こ
のようなスイツチ回路網の一例は、第１図に説明されて
いる。第１図において、回路網の各入力および出力対の
間にはただ一つの径路しかない。例えば、トランク制御
装置100−０とトランク制御装置112−０との間には一つ
の経路しかない。この経路はノード102−０、104−０、
106−０、108−０、110−０及びリンク101−０、103−
０、105−０、107−０、109−０、111−１を通してつく
られる。ノード102−０はパケツト内のアドレス情報に
応答しパケツトをノード104−０へと径路付けを行い、
上述の径路上のそれに続くノードはアドレス情報に応答
して適切な形でパケツトを径路付けしトランク制御装置
112−０によつて受信されるように働く。さらに、トラ
ンク制御装置100−０は、トランク制御装置100−２がト
ランク制御装置112−０への径路をただ一つしか持た
ず、この径路はノード102−２、104−２、106−２、108
−０および110−０を通るものであるから、トランク制
御装置112−０への径路の一部をトランク制御装置100−
２との間で共有している。この２つの経路は最初にノー
ド108−０で出会うが、このノードはノード110−０ある
いは110−１につながる４つのトランク制御装置のうち
の一つに情報を転送するようなトランク制御装置を最大
16個持つことができる。このような不均衡なトラヒツク
条件が発生すると、トラヒツク容量はノード108−０の
最大トラヒツク容量で上限を抑えられてしまう。トラヒ
ツク集中度は前述のものよりもノード106−０の場合の
方がさらに高くなりうるということを認識しておく必要
がある。さらに、不均衡トラヒツクの問題については、
ノード108−０が障害を発生した場合、多数のトランク
制御装置がその他のあるトランク制御装置と通信できな
くなる。
自己経路選択回路網における信頼性とトラヒツクの問題
に解決を与えようとする一つの周知の方法は、Bolt,Ber
auek and Newman Incの1979年８月の報告、Report No.4
098のページIII−29からIII−76に掲載された“Develop
ment of a Voice Funnel System"という表題の報告で論
じられており、前に指摘した問題を解決するための方法
として自己経路選択回路網の入力にバニアンスイツチノ
ードの段を追加して使用することが報告されている。報
告では交換におけるこの追加段は回路網の他の段と同一
であり、スイツチ回路網において径路付けられる各パケ
ツトのアドレスフイールドにアドレスのために追加の１
ビツトを加えることによつて利用することが可能である
と提案されている。交換におけるこの追加段は第１図に
示される回路網の段（１）の前に置かれる。追加のアド
レスビツトは、スイツチ回路網の外のハードウエアある
いはソフトウエアによつて制御され、スイツチ回路網を
通る経路を決定する。ハードウエアあるいはソフトウエ
アは障害のあるノードあるいは重いトラヒツクが加わつ
ているノードを避けるようにこのビツトを使用すること
になる。
本発明の要約 問題点は、回路網が同じ段のスイツチノードを相互接続
するノード内リンクと、一つの段の一つのスイツチノー
ドを他の段のスイツチノードへ、一つの段の他のスイツ
チノードと一つの段の他のスイツチノードから他の段の
スイツチノードへの他のノード間リンクとを介して内部
結合する各ノード内リンクとを含み、一つのスイツチノ
ードが一つのパケツトの径路情報に応答してノード間お
よびノード内リンクの部分集合を選択する入力制御を含
み、入力制御がパケツトの一つを転送するためにノード
間およびノード内リンクの部分集合の一つを指示する信
号を発生するような制御装置と、パケツトを他の段の一
つのスイツチノードの集合へ出力制御を介して径路付け
する信号に応答するマルチプレクサとを含むような本発
明に従うパケツトスイツチ回路網によつて解決される。
本発明により、その段のスイツチノードは不均衡トラヒ
ツクあるいは障害のある後続の段のスイツチノードをう
回するような形で直接パケツトを相互に交換しあうこと
が可能になる。
有利な点として、以下においてパケツトの受信する段の
受信ノードとも呼ばれる各スイツチノードは、パケツト
を目的地まで転送することが可能な段からの出力リンク
の集合を決定するためにパケツト内のアドレスを調べ
る。決定した集合内のリンクの一つが受信ノード内の内
部選択回路によつて指定される。指定されたリンクが空
きならば、受信ノードはそのリンクを介してパケツトを
転送する。指定されたリンクが空でなければ、受信ノー
ドは集合内の他の空きリンク上にパケツトを転送する。
有利な点として、集合内のすべてのリンクが受信ノード
に直接結合されるのではなく、受信ノードは集合内の残
りのリンクが結合されている段の他のノードへ受信パケ
ツトを通信しなければならない。この通信は、パケツト
送出以前に希望したリンクが空きかどうかを確認するた
めに、他のノードとまず信号をやりとりするような受信
ノードによつて行われる。さらに、選択回路は、パケツ
トが使用可能な径路上にランダムに分散するよう、指定
のリンクの選択を制御するため乱数発生器を含んでい
る。
説明された方法は、それぞれ複数個のスイツチノードを
有する複数段のスイツチ回路網について機能する。与え
られた段の中のスイツチノードの個々の集合は、ノード
内リンクによつて相互接続され、２つの異なる段のノー
ドはノード間リンクによつて相互接続される。１つの段
から次の段への径路は第一段内の一つのノードと第２段
へのノード間リンクを介してあるいは第一段の第一のノ
ードとノード内リンクと第一段内の第２のノードと第２
段へのノード間リンクとを介して確立される。この方法
には、与えられたパケツトの径路情報に応答してスイツ
チノードの一つによつてノード内およびノード間リンク
の部分集合を選する段階、パケツトの通信のためノード
内およびノード間リンクの部分集合の一つを指定する信
号を発生する段階、およびパケツトを第２の段へ経路付
けをする段階が含まれる。
有利な点として、その方法にはさらに前記の第二段のノ
ードに対しパケツト通信要求を送る段階、および第２段
のノードがパケツト受入れの余裕がある場合に第２段の
ノードから要求元のノードに対しパケツト通信可能信号
が与えられるという段階が含まれる。第２段のノードが
パケツト受付け不可の場合、その方法によりさらに第一
段のノードに対しパケツト通信不可信号を転送する段階
とノード内およびノード間リンクの部分集合の中から他
の接続によりパケツトを経路付けする段階とが行われ
る。
本発明の以上の利点や特徴あるいはその他の利点や特徴
は本発明の説明のための実施例とそれに伴なう図面につ
いての以下の記述によつて明確になると考えられる。
詳細な説明 第２図は本発明の焦点であるパケツトスイツチ回路網21
5を説明するための図である。スイツチ回路網215は複数
のトランク制御装置を終端し、これらのうちの一つのト
ランク制御装置から受信したパケツトを他のトランク制
御装置へと通信する。トランク制御装置はそれに付随の
トランク上にパケツトを送受信する。トランク上に送信
される各トランクパケツトは、パケツトスイツチ回路網
215が受信パケツトを転送する相手トランク制御装置を
指定する論理アドレスを含んでいる。各トランク制御装
置は、パケツトを相手トランク制御装置へ径路付けする
ため論理アドレスを回路網215で使用するスイツチアド
レスに変換するための変換テーブルを格納するメモリー
を持つている。トランク制御装置によるトランクパケツ
トからスイツチパケツトへの変換は当業に周知のことで
ある。
典型的なスイツチパケツトは第３図に描かれている。回
路網215はスイツチパケツトの相手先トランク制御装置
フイールドに応答してスイツチパケツトを回路網215内
の多数の径路の一つを介して相手先トランク制御装置へ
転送する。この転送はアドレス情報と回路網215内の径
路の使用可能情報に応じて行われる。スイツチパケツト
が回路網215の中を転送される場合、スイツチパケツト
を受信する各スイツチノードはスイツチパケツトを次段
に転送するために相手先トランク制御装置フイールドに
よつて指定される２つの出力リンクのうちの一つを選択
する。このようにして回路網215を介して複数の径路が
与えられる。
例えば、第３図に描かれたスイツチパケツトが回路網21
5を通つてトランク制御装置200−０からトランク制御装
置212−０へと転送される場合を考えてみる。トランク
制御装置200−０はスイツチパケツトをリンク201−０を
介してノード202−０へ転送する。ノード202−０はパケ
ツトに応答して相手先トランク制御装置フイールドの最
上位ビツトを調べる；そして相手先トランク制御装置フ
イールドの最上位ビツトが“0"であるからリンク203−
０と203−４とがパケツトの通信が可能であると指定さ
れる。内部の乱数発生器によつて行われる選択にもとづ
いて、ノード202−０はリンク203−０を介してノード20
4−０にパケツトを転送するよう試みる。選択されたリ
ンクが使用中ならば、ノード202−０は線220−0;ノード
202−２および未選択リンクのリンク203−４を介してノ
ード204−２へパケツトを送信しようと試みる。パケツ
トの転送に先立ち、ノード202−２は相手先トランク制
御装置フイールドを第４図に描いた様に回転させる。
パケツトがノード204−０へ転送されると、そのノード
は相手先制御フイールドの最上位ビツトに応答して、そ
の値が“0"であるから径路の使用可能性と内部の乱数発
生器の状態にもとづいてリンク205−０あるいは205−２
のいづれかを選択する。パケツトがリンク203−４を介
してノード204−２へ転送されると、ノード204−２はノ
ード206−０から206−15からなる第３段に向けてリンク
205−４あるいは205−６のいづれかを選択する。パケツ
トはノード206−０から206−３の一つによつて受信され
る。
第３段によつて受信されたパケツトは第５図に描かれて
いる。最上位のアドレスビツトが“0"であるから、受信
ノードはそのノードに対して使用可能な偶数番のリンク
のうちの使用できるものの一つにパケツトを径路付けよ
うと試みる。例えばノード206−０はリンク207−０ある
いは207−２を介してパケツトを径路付けようと試み、
ノード206−２はリンク207−４あるいは207−６を介し
てパケツトを径路付けようと試みる。第３段の受信ノー
ドが第４段の受信ノード（ノード208−０あるいは208−
１）にパケツトを経路付けする前に、トランク制御装置
相手先フイールドは第６図に描いたように回転される。
第４段の受信ノード、ノード208−０あるいは208−１は
相手先トランク制御装置フイールドの最上位ビツトが
“0"であることに応答して、第７図に描かれたパケツト
をリンク209−０あるいは209−２を介してノード210−
０へ転送する。ノード210−０は第７図に描かれた相手
先フイールドに応答してパケツトをリンク211−１を介
してトランク制御装置212−０へ径路付けする。前述の
例はトランク制御装置200−０およびトランク制御装置2
12−０の間には複数の径路があることを説明しており、
このことはトランク200−０から200−15のいづれかから
トランク212−０から212−15のいづれかへの通信につい
ても等しくあてはまる。
第２図に描かれたようにスイツチノードの２つを対にす
るための方法は、次のように定義される。
ここで、 ▲〔Pm-1…P2P1〕n i▼ （ｍは回路網内の段数に等しく、ｎはノード番号に等し
く、ｉは段の番号に等しいとする）を段“i"内のｎ番目
のノードを表わす２進表現とする。
各“p"は１つの２進のビツトを表わす。さらに ▲［Pm-1…P2P1P0］l i▼ を段“i"内のノードに対するリンク“l"の２進表現とす
る。ノード ▲〔Pm-1…PiP1〕n i▼ の相手の２進表現は、ｉm/2の場合には、 であり、ｉ＞m/2の場合には ▲〔Pm-1…Pi…１〕n i▼ である。例えば段１のスイツチノード202−０は ▲［0000］0 1▼ で表わされ、その相手は ▲［00０］0 1▼ であるから、すなわち ▲［0010］0 1▼ である。スイツチノードの対を作るためのもう一つの方
法は、次のように定義される。ノードｎの位置とリンク
番号は前に述べたのと同じく定義されるものとする。ノ
ード ▲〔Pm-1…PiP1〕n i▼ の相手の２進表現は、ｉ＜m/2の場合には、 ▲［Pm-1…ｉ…P1］n i▼ ｉ＞m/2の場合には、 ▲［Pm-1…Pi…１］n i▼ となる。
ノード202−０と202−２の対は第８図でより詳しく説明
される。各ノードは800のような２つの入力制御回路と8
03のような２つの出力制御回路とから成る。入力制御は
内部結線809から824を介して出力制御回路と通信し、各
内部結線は通信要求信号、通信許可信号およびデータ信
号の３つの通信用の導体からなつている。通信許可信号
は通信可能信号と呼ばれることもある。信号は内部結線
813から820を含む結線220−０を介して２つのスイツチ
ノードの間を通信される。入力制御800は、受信スイツ
チパケツト内の相手先トランク制御装置フイールドのア
ドレスビツトを調べた上で出力制御に対し要求信号を内
部結線を介して転送する。
ノード202−０および202−２の動作は前に用いたトラン
ク制御装置200−０からトランク制御装置212−０へのパ
ケツトの転送の例を使つてここでさらに説明しよう。第
３図の相手先トランク制御装置フイールドの最上位ビツ
トは“0"であるから、入力制御800はリンク203−０ある
いは203−４のいづれかを介してパケツトを第２段へ転
送しなければならない。最初に選択されたリンクは内部
の乱数発生器の状態によつて決定される。内部乱数発生
器の出力が“0"の場合、入力制御800は203−０を使用し
ようと試みる。しかし内部乱数発生器の状態が“1"の場
合は、入力制御800はリンク203−４を使用しようとす
る。内部乱数発生器の状態が“0"の場合、制御800は内
部結線809を介して出力制御回路803へ要求信号を転送し
ようとする。この出力制御回路が空きの場合、入力制御
800に対し内部結線809を介して通信許可信号を返してく
る。出力制御回路803が使用中の場合、入力制御800は内
部結線813を介して出力制御回路807に対し要求信号を転
送する。出力制御回路807が空きならば、入力制御800に
対し内部結線813を介して許可信号を返してくる。そし
て入力制御800は許可信号に応答して転送を開始する。
出力制御803および807の両方が使用中の場合、入力制御
800は出力制御回路の一つから許可信号が返るまで適当
な内部結線を介して要求信号を交互に転送する。
第８図の入力制御800は第９図においてさらに詳しく示
される。入力回路910はリンク201−０からの情報を受信
しトランク制御回路200−０へリンク201−０を介して制
御装置904の制御の下でリンク開設信号を転送する。リ
ンク開設信号の機能は出力制御803について述べる後の
節で説明する。入力シフトレジスタ900はスタートビツ
トを検出するのに用いられ、このビツトはパケツトの始
まりを示す。さらに入力シフトレジスタ900は回路網パ
ケツト長フイールドを抽出するのに用いられて、これは
長さレジスタ902に蓄えられ、また相手先トランク制御
装置フイールドあるいは回路網アドレスフイールドの最
上位ビツトを抽出するのに用いられて、これはアドレス
レジスタ901に蓄えられる。バツフアシフトレジスタ903
は一つの完全なパケツトをバツフアリングすることがで
きる。バツフアシフトレジスタ903はそれぞれ64ビツト
の記憶を行つた後に出力を出す。これらの出力は制御装
置904の制御の元にバツフアシフトレジスタ903の未使用
部分をう回するようデータセレクタ905によつて選択さ
れる。このう回はパケツトの送出が出力回路に対して開
始できるようになる前に全パケツトのバツフアリングす
る必要がない場合に行われ、入力制御800を通してパケ
ツトを転送するのを高速化するために行われる。アドレ
ス回転回路906は回路網アドレスフイールドに対して前
述の左回転動作を、このアドレスがパケツトの残り部分
とともに選択された出力制御へと転送される前に実行す
る。マルチプレクサ907は制御装置904の制御の元でデー
タが転送される内部結線809、821、813あるいは814のい
づれかを選択する。制御装置904はアドレスレジスタ90
1、乱数発生器925およびリンクの使用可能状態にもとづ
いてこの選択を行う。乱数発生器925は２つのアドレス
指定されたリンクのうちの受信パケツトを通信するのに
適当な方を決定するのに用いられる。
入力制御800の動作については第３図に示したパケツト
の転送を扱うのに用いた前の例を用いてさらに説明す
る。入力シフトレジスタ900はシステムクロツク261によ
つて導体911を介して連続的にクロツクされる。リンク2
10−０を介してデータを受信すると、入力シフトレジス
タ900を通してクロツクされる。スタートビツトが入力
シフトレジスタ900のビツト位置10に到着すると、制御
装置904はこのビツトを検出し導体913上にパルスを送信
する。このパルスは長さレジスタ902が回路網パケツト
長フイールドを記憶し、アドレスレジスタ901が相手先
トランク制御装置フイールドの最上位ビツトを記憶する
ようにさせ、相手先フイールドが入力シフトレジスタ90
0にたくわえられる。
乱数発生器925の出力が“0"の場合、最上位のアドレス
ビツトがパケツトを出力制御803あるいは出力制御804に
転送することを示しているから、制御装置904は内部結
線809の導体826を経て出力制御803へ要求を送信する。
内部結線809は導体825、826および827からなる。他の内
部結線も同様な形で指定される。この要求が出されてい
る間にデータは入力シフトレジスタ900から多数の出力
端子を持つバツフアシフトレジスタ903へシフトされ
る。これらの出力端子はバツフアシフトレジスタ903内
の異なるビツト位置と結合されている。制御装置904が
導体827を介して出力制御803から許可信号を受信する
と、制御装置904はパケツトのスタートビツトがバツフ
アシフトレジスタ903内のどのビツト位置に来ているか
を判定する。この判定は出力制御803へのパケツトの送
出が最も早くなるようにして行われる。この判定にもと
づいて、制御装置904はバツフアシフトレジスタ903の然
るべき出力を選択するようデータセレクタ905を制御す
る。制御情報は結線917を介してデータセレクタ905に転
送される。データセレクタ905は導体916を経てアドレス
回転回路906に選択された出力からデータを送る。デー
タ送出前に、導体919を経てパケツト開始信号を送るこ
とによつて制御装置904はアドレス回転回路906をリセツ
トする。その後制御装置904は長さレジスタ902に蓄えら
れたパケツト長情報を結線920から読み出してこれを使
つて入力シフトレジスタに入つてきたパケツトの終りを
判定する。これが起つてシフトレジスタ903から送出が
はじまると、制御装置904は導体915を介してリンク開設
信号を送信する。信号はトライステートドライバ909と
リンク201−０を介してトランク制御装置200−０に再送
される。リンク開設信号は入力制御800がもう次のパケ
ツトを受信できることを示す。この機能については出力
制御回路を扱う節で説明する。出力制御803が使用中の
場合は、入力制御800の内部結線813を介して出力制御80
7に要求を送信し、送出は空になれば出力制御807を通し
て開始される。
アドレス回転回路906は第10図でより詳細に説明され
る。回路906の目的は、最上位ビツトが最下位ビツトに
なるようアドレスフイールドの左の１ビツトを回転する
ことにある。各入力制御は最上位ビツトのみをデコード
するので回転が必要になる。シフトレジスタ1000および
1003は１ビツトのレジスタであり、データセレクタ1002
はレジスタ1000あるいはレジスタ1003のいづれかの出力
を選択するのに用いられ、制御回路1009はアドレス回転
回路の動作を制御する。制御回路1009が導体919を経て
制御装置904からパケツト開始信号を受信すると、導体1
007を介してレジスタ1000に、導体1005を介してレジス
タ1003へクロツク信号を送信する。このクロツク信号は
導体1010を介してシステムクロツク261から受信した信
号から得る。制御回路1009は導体1008を介してデータセ
レクタ1002に対しレジスタ1003の出力が導体918上に送
出されるよう選択するような条件設定をする。その次に
制御回路1009は導体918を介して送信されるビツトの数
を計数する。回路網アドレスフイールドの最上位ビツト
がレジスタ1003に格納されると、制御回路1009は導体10
05を経てレジスタ1003にクロツク信号が送信されるのを
やめさせ、データセレクタ1002がレジスタ1000の出力を
選択するよう条件設定する。次に制御回路1009は回路網
アドレスフイールドの残りのビツトが導体918を介して
送出されるまで待つ。この時点で制御回路1009はクロツ
ク信号をレジスタ1003に送りはじめ、データセレクタ10
02がレジスタ1003の出力を選択するよう条件設定する。
この動作の結果として、回路網アドレスフイールドの最
上位ビツトが回転される。
出力制御803は第11図により詳細に示されている。制御
回路1100は入力制御800、802、805および806からの要求
に応答し、内部結線809、822、817および820を介して送
信される。フリツプフロツプ1101がセツトされると、制
御回路1100は上述の結線の一つを介して要求元の入力制
御へ許可信号を送り返して要求に答える。要求を許可し
た後に、制御回路1100はデータの導体として結線809、8
22、817あるいは820のうちの適当なものを選択するよう
データセレクタ1103の条件設定をする。制御回路1100
は、結線1108を介してデータセレクタ1103へ適切な制御
情報を転送する。データセレクタ1103は選択された入力
端子上に受信したデータ情報を導体1107上に送出する。
トライステート素子1102は導体1107上の情報を受取り、
このデータをリンク203−０を介してスイツチノード204
−０の一部である入力回路1105へ転送する。制御回路11
00は導体1109を介してトライステート素子1102の出力を
制御する。
第11図に示した出力制御回路803の動作については、結
線809を介して出力制御回路803へデータのパケツトを転
送する入力制御800についての前述の例について検討し
てさらに詳しく説明する。入力制御800が導体826を介し
て要求信号を転送すると、制御回路1100は、リンク203
−０が他の入力制御回路によつて使用されておらずフリ
ツプフロツプ1101がセツトされている場合に導体827を
介して入力制御800へ許可信号を転送する。フリツプフ
ロツプ1101がセツトされていると、制御回路1100は入力
制御800に許可信号を転能し、データが導体825上に送出
されこのデータが導体1107上に再送されるべく選択する
よう結線1108を介してデータセレクタ1103の条件設定を
する。さらに制御回路1100はトライステート素子1102を
付勢して導体1107上の情報をリンク203−０へ転送す
る。
以上に述べられた実施例は、単に本発明の原理を説明す
るだけのものと理解されたい。本発明の精神と範囲を越
えない形で当業に周知のものによつてその他の装置を考
案することも可能であろう。特に、当業に周知のものに
は、第８図で用いた乱数発生器の場所に選択フリツプフ
ロツプを使用することがまず考えられるであろう。
【図面の簡単な説明】
第１図は、ブロツク図の形で従来技術のパケツトスイツ
チ回路網の構成図； 第２図は、ブロツク図の形で本発明の主なる対象である
パケツトスイツチ回路網の構成図； 第３図から第７図は第２図のスイツチ回路網を通して転
送中のパケツト構成を示す図； 第８図は、ブロツク図の形で第２図のスイツチ回路網の
スイツチノードの構成図； 第９図は第８図の入力制御800の構成図； 第10図は第９図のアドレス回転回路906の構成図；そし
て 第11図は第８図の出力制御803の構成図である。 ＜主要部分の符号の説明＞ スイツチノード……202−０、204−０、206−０、208−
０、210−０、 入力制御……800 リンク……809、821、813、814 制御装置……908 出力制御……803 マルチプレクサ……907
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−150349（ＪＰ，Ａ)

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】各パケットが回路網入力から回路網出力へ
    の経路情報を含み、該パケットを通信するためのパケッ
    トスイッチ回路網であって、 複数のスイッチノード（202−０、204−０、206−０、2
    08−０、210−０）を各々備える複数の段と、該段のス
    イッチノードの１つを別の段のスイッチノードのセット
    へ接続するノード間リンクとを備える回路網において、
    該回路網は、同じ段のスイッチノードを相互接続するノ
    ード内リンクを備え、各々の該ノード内リンクは１つの
    段の１つのスイッチノードを該１つの段の別のスイッチ
    ノードを介して他の段のスイッチノードへ内部接続して
    おり、 該１つのスイッチノードは、１つのパケットの経路情報
    に応答してノード間及びノード内リンクの部分集合を選
    択するための入力制御（800）を備えており、 該入力制御は、指示信号を発生する乱数発生器（925）
    と、 該パケットの１つを送信のために該部分集合の１つのノ
    ード間及びノード内リンク（809、821、813、814）を指
    定するために該指示信号に応答して信号を発生する制御
    装置（904）と、 該信号に応答して該パケットの１つを該他の段の該セッ
    トの１つのスイッチノードへ、出力制御（803）を介し
    て経路付けるマルチプレクサ（907）とを備えることを
    特徴とする回路網。
  2. 【請求項２】特許請求の範囲第１項記載の回路網におい
    て、 該制御装置（904）は指定されたノード内リンクの１つ
    へ接続された該１つの段のスイッチノードへパケット通
    信要求信号を送信することを特徴とする回路網。
  3. 【請求項３】特許請求の範囲第２項記載の回路網におい
    て、 １つの該ノード間リンクを介して他の段の別のノードへ
    相互接続された接続スイッチノードは該パケットの１つ
    を記憶するバッファ（903）を備え、 該出力制御回路（803）はバッファが１つのパケットを
    記憶できる容量を有する場合、パケット通信可能信号
    （許可信号）を送信することを特徴とする回路網。
  4. 【請求項４】特許請求の範囲第３項記載の回路網におい
    て、 該出力制御回路（803）はバッファが１つのパケットを
    記憶できる容量を有しない場合にパケット通信不可能信
    号を送信する手段を備え、 該制御装置（904）が該パケット通信不可能信号に応答
    してノード内及びノード間リンクの部分集合に接続され
    たスイッチノードの他の１つへパケットの１つを通信す
    ることを特徴とする回路網。
JP21120385A 1984-09-26 1985-09-26 自己経路選択パケツトスイツチ回路網 Expired - Fee Related JPH0771110B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US654763 1984-09-26
US06/654,763 US4661947A (en) 1984-09-26 1984-09-26 Self-routing packet switching network with intrastage packet communication

Publications (2)

Publication Number Publication Date
JPS6184945A JPS6184945A (ja) 1986-04-30
JPH0771110B2 true JPH0771110B2 (ja) 1995-07-31

Family

ID=24626143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21120385A Expired - Fee Related JPH0771110B2 (ja) 1984-09-26 1985-09-26 自己経路選択パケツトスイツチ回路網

Country Status (11)

Country Link
US (1) US4661947A (ja)
JP (1) JPH0771110B2 (ja)
KR (1) KR920008451B1 (ja)
BE (1) BE903316A (ja)
CA (1) CA1234208A (ja)
CH (1) CH669292A5 (ja)
DE (1) DE3533847C2 (ja)
FR (1) FR2570907B1 (ja)
GB (1) GB2165125B (ja)
IT (1) IT1185378B (ja)
NL (1) NL8502632A (ja)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5031094A (en) * 1984-12-14 1991-07-09 Alcatel Usa Corp. Switch controller
EP0221360B1 (en) * 1985-11-04 1992-12-30 International Business Machines Corporation Digital data message transmission networks and the establishing of communication paths therein
GB2189112B (en) * 1986-04-10 1990-03-14 Stc Plc Automatic telecommunications switching system
US4780873A (en) * 1986-05-19 1988-10-25 General Electric Company Circuit switching network with routing nodes
US4985832A (en) * 1986-09-18 1991-01-15 Digital Equipment Corporation SIMD array processing system with routing networks having plurality of switching stages to transfer messages among processors
US5230079A (en) * 1986-09-18 1993-07-20 Digital Equipment Corporation Massively parallel array processing system with processors selectively accessing memory module locations using address in microword or in address register
US5146606A (en) * 1986-09-18 1992-09-08 Digital Equipment Corporation Systems for interconnecting and configuring plurality of memory elements by control of mode signals
US4864558A (en) * 1986-11-29 1989-09-05 Nippon Telegraph And Telephone Corporation Self-routing switch
US4876681A (en) * 1987-05-15 1989-10-24 Hitachi, Ltd. Packet switching equipment and a packet switching method for controlling packet switched networks
GB8720605D0 (en) * 1987-09-02 1987-10-07 British Telecomm Communications switch
US5367518A (en) * 1987-10-15 1994-11-22 Network Equipment Technologies, Inc. Self-routing switching element and fast packet switch
US5222085A (en) * 1987-10-15 1993-06-22 Peter Newman Self-routing switching element and fast packet switch
GB8724208D0 (en) * 1987-10-15 1987-11-18 Newman P Self-routing switching element
US5245603A (en) * 1987-10-15 1993-09-14 Network Equipment Technologies, Inc. High-speed determining unit for prioritizing and arbitrating among competing input signals
US4887076A (en) * 1987-10-16 1989-12-12 Digital Equipment Corporation Computer interconnect coupler for clusters of data processing devices
US4845722A (en) * 1987-10-16 1989-07-04 Digital Equipment Corporation Computer interconnect coupler employing crossbar switching
EP0312628B1 (en) * 1987-10-20 1993-12-29 International Business Machines Corporation High-speed modular switching apparatus for circuit and packet switched traffic
JP2680590B2 (ja) * 1988-01-22 1997-11-19 シャープ株式会社 データ伝送装置
US4899333A (en) * 1988-03-31 1990-02-06 American Telephone And Telegraph Company At&T Bell Laboratories Architecture of the control of a high performance packet switching distribution network
US5396491A (en) * 1988-10-14 1995-03-07 Network Equipment Technologies, Inc. Self-routing switching element and fast packet switch
US5175765A (en) * 1989-05-09 1992-12-29 Digital Equipment Corporation Robust data broadcast over a distributed network with malicious failures
US5455865A (en) * 1989-05-09 1995-10-03 Digital Equipment Corporation Robust packet routing over a distributed network containing malicious failures
GB8915137D0 (en) * 1989-06-30 1989-08-23 Inmos Ltd Message routing
US5422881A (en) * 1989-06-30 1995-06-06 Inmos Limited Message encoding
GB8915135D0 (en) * 1989-06-30 1989-08-23 Inmos Ltd Message routing
US4939726A (en) * 1989-07-18 1990-07-03 Metricom, Inc. Method for routing packets in a packet communication network
US5115433A (en) * 1989-07-18 1992-05-19 Metricom, Inc. Method and system for routing packets in a packet communication network
US5065394A (en) * 1989-08-03 1991-11-12 Pacific Bell Packet routing switch
DE3931977A1 (de) * 1989-09-25 1991-04-04 Siemens Ag Schaltungsanordnung mit wenigstens einem eingang und wenigstens einem ausgang zu einer weitergabe eines parallelisierbaren digitalisierbaren eingangssignals
US5313590A (en) * 1990-01-05 1994-05-17 Maspar Computer Corporation System having fixedly priorized and grouped by positions I/O lines for interconnecting router elements in plurality of stages within parrallel computer
US5132965A (en) * 1990-05-03 1992-07-21 Pacific Bell Nonblocking parallel banyan network
US5124978A (en) * 1990-11-26 1992-06-23 Bell Communications Research, Inc. Grouping network based non-buffer statistical multiplexor
US5197064A (en) * 1990-11-26 1993-03-23 Bell Communications Research, Inc. Distributed modular packet switch employing recursive partitioning
US5179552A (en) * 1990-11-26 1993-01-12 Bell Communications Research, Inc. Crosspoint matrix switching element for a packet switch
US5157654A (en) * 1990-12-18 1992-10-20 Bell Communications Research, Inc. Technique for resolving output port contention in a high speed packet switch
US5166926A (en) * 1990-12-18 1992-11-24 Bell Communications Research, Inc. Packet address look-ahead technique for use in implementing a high speed packet switch
US5321813A (en) 1991-05-01 1994-06-14 Teradata Corporation Reconfigurable, fault tolerant, multistage interconnect network and protocol
US5151900A (en) * 1991-06-14 1992-09-29 Washington Research Foundation Chaos router system
US5216668A (en) * 1991-08-19 1993-06-01 Pacific Bell Modulated nonblocking parallel banyan network
JPH05207062A (ja) * 1992-01-27 1993-08-13 Nec Corp パケット交換方式
JP3545777B2 (ja) * 1993-06-28 2004-07-21 富士通株式会社 ネットワーク接続型通信処理システム及びテストシステム
US5671222A (en) * 1994-06-06 1997-09-23 Lucent Technologies Inc. Multicast routing in self-routing multistage networks
US5774067A (en) * 1995-06-07 1998-06-30 International Business Machines Corporation Flash-flooding multi-stage interconnection network with parallel path seeking switching elements
GB2316572B (en) 1996-08-14 2000-12-20 Fujitsu Ltd Multicasting in switching apparatus
KR100208949B1 (ko) * 1996-10-14 1999-07-15 윤종용 확장된 링-베니언 네트워크 및 그 경로 제어방법
US6473404B1 (en) * 1998-11-24 2002-10-29 Connect One, Inc. Multi-protocol telecommunications routing optimization
US6016307A (en) 1996-10-31 2000-01-18 Connect One, Inc. Multi-protocol telecommunications routing optimization
FI103312B1 (fi) * 1996-11-06 1999-05-31 Nokia Telecommunications Oy Kytkentämatriisi
US6614781B1 (en) * 1998-11-20 2003-09-02 Level 3 Communications, Inc. Voice over data telecommunications network architecture
US6442169B1 (en) * 1998-11-20 2002-08-27 Level 3 Communications, Inc. System and method for bypassing data from egress facilities
US6885661B1 (en) 1998-12-30 2005-04-26 Nortel Networks Limited Private branch exchange built using an ATM Network
US6768736B1 (en) * 1998-12-30 2004-07-27 Nortel Networks Limited Using an ATM switch to grow the capacity of a switching stage
US6788703B2 (en) 1998-12-30 2004-09-07 Nortel Networks Limited DS0 on ATM, mapping and handling
US6804229B2 (en) * 1998-12-30 2004-10-12 Nortel Networks Limited Multiple node network architecture
US6778538B2 (en) * 1998-12-30 2004-08-17 Nortel Networks Limited Virtual junctors
US6745240B1 (en) 1999-11-15 2004-06-01 Ncr Corporation Method and apparatus for configuring massively parallel systems
US6412002B1 (en) 1999-11-15 2002-06-25 Ncr Corporation Method and apparatus for selecting nodes in configuring massively parallel systems
US6418526B1 (en) 1999-11-15 2002-07-09 Ncr Corporation Method and apparatus for synchronizing nodes in massively parallel systems
US6519697B1 (en) 1999-11-15 2003-02-11 Ncr Corporation Method and apparatus for coordinating the configuration of massively parallel systems
US6594261B1 (en) * 1999-12-22 2003-07-15 Aztech Partners, Inc. Adaptive fault-tolerant switching network with random initial routing and random routing around faults
US7324635B2 (en) 2000-05-04 2008-01-29 Telemaze Llc Branch calling and caller ID based call routing telephone features
WO2006020658A1 (en) * 2004-08-09 2006-02-23 Johnny Yau Method and apparatus for ad hoc mesh routing
US7962717B2 (en) * 2007-03-14 2011-06-14 Xmos Limited Message routing scheme
EP3259843B1 (en) 2015-02-22 2022-03-02 Flex Logix Technologies, Inc. Mixed-radix and/or mixed-mode switch matrix architecture and integrated circuit, and method of operating same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4201891A (en) * 1978-03-17 1980-05-06 International Telephone And Telegraph Corporation Expandable digital switching network
DE3068177D1 (en) * 1980-06-19 1984-07-19 Ibm Flow control mechanism for block switching nodes
JPS58150349A (ja) * 1982-03-02 1983-09-07 Mitsubishi Electric Corp パケツト通信ネツトワ−ク
US4494230A (en) * 1982-06-25 1985-01-15 At&T Bell Laboratories Fast packet switching system
US4512011A (en) * 1982-11-01 1985-04-16 At&T Bell Laboratories Duplicated network arrays and control facilities for packet switching
US4484326A (en) * 1982-11-04 1984-11-20 At&T Bell Laboratories Packet load monitoring by trunk controllers
US4550397A (en) * 1983-12-16 1985-10-29 At&T Bell Laboratories Alternate paths in a self-routing packet switching network
US4556972A (en) * 1983-12-27 1985-12-03 At&T Bell Laboratories Arrangement for routing data packets through a circuit switch

Also Published As

Publication number Publication date
BE903316A (fr) 1986-01-16
CA1234208A (en) 1988-03-15
FR2570907B1 (fr) 1989-01-06
GB2165125B (en) 1988-09-07
CH669292A5 (de) 1989-02-28
DE3533847A1 (de) 1986-04-03
DE3533847C2 (de) 1995-07-06
US4661947A (en) 1987-04-28
FR2570907A1 (fr) 1986-03-28
IT8522264A0 (it) 1985-09-25
KR920008451B1 (en) 1992-09-29
NL8502632A (nl) 1986-04-16
IT1185378B (it) 1987-11-12
KR860002763A (ko) 1986-04-28
GB2165125A (en) 1986-04-03
JPS6184945A (ja) 1986-04-30
GB8523354D0 (en) 1985-10-23

Similar Documents

Publication Publication Date Title
JPH0771110B2 (ja) 自己経路選択パケツトスイツチ回路網
EP0169208B1 (en) Self-routing packet switching network
US4701906A (en) Packet switching network with multiple packet destinations
US4630259A (en) Lockup detection and recovery in a packet switching network
US4630260A (en) Self-routing multipath packet switching network with sequential delivery of packets
US4656622A (en) Multiple paths in a self-routing packet and circuit switching network
US4491945A (en) Fast packet switch
US5502719A (en) Path allocation system and method having double link list queues implemented with a digital signal processor (DSP) for a high performance fiber optic switch
JPS62144439A (ja) 非閉塞自己ル−ト決め交換網
JPH03236651A (ja) パケット伝送用相互接続構造とパケットの伝送方法
US7142515B2 (en) Expandable self-route multi-memory packet switch with a configurable multicast mechanism
US7130302B2 (en) Self-route expandable multi-memory packet switch
JP3069528B2 (ja) Ａｔｍスイッチ
JP3309212B2 (ja) ネットワークスイッチ装置
JPS62115949A (ja) パケツト交換機
JPS6230444A (ja) 通信網制御方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees