JP2680590B2 - データ伝送装置 - Google Patents
データ伝送装置Info
- Publication number
- JP2680590B2 JP2680590B2 JP63012782A JP1278288A JP2680590B2 JP 2680590 B2 JP2680590 B2 JP 2680590B2 JP 63012782 A JP63012782 A JP 63012782A JP 1278288 A JP1278288 A JP 1278288A JP 2680590 B2 JP2680590 B2 JP 2680590B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- output
- branch
- data transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ この発明はデータ伝送装置に関し、特に、任意の時間
間隔で転送されてくるデータを、自律的かつ選択的に複
数の並列な伝送路のいずれかに予め設定したワード数即
ちパケット単位で伝送するようなデータ伝送装置に関す
る。
間隔で転送されてくるデータを、自律的かつ選択的に複
数の並列な伝送路のいずれかに予め設定したワード数即
ちパケット単位で伝送するようなデータ伝送装置に関す
る。
＜従来の技術＞ 電子計算機などを用いたデータ処理装置においては、
複数の処理ユニットをディジタル信号による通信によっ
て結合している。そして、データ処理を複数の処理ユニ
ットで分散して処理したとき、一般にそれぞれの処理ユ
ニットにおけるデータ処理の内容が異なり、各処理を行
うために必要なデータや得られた結果も異なる。例えば
特願昭61−17544の装置がある。
複数の処理ユニットをディジタル信号による通信によっ
て結合している。そして、データ処理を複数の処理ユニ
ットで分散して処理したとき、一般にそれぞれの処理ユ
ニットにおけるデータ処理の内容が異なり、各処理を行
うために必要なデータや得られた結果も異なる。例えば
特願昭61−17544の装置がある。
＜発明が解決しようとする問題点＞ 上述の複数の処理ユニット群を結合するとき、データ
の受け渡しの必要な処理ユニットをデータの処理ごとに
配線しかつ入出力ポートを設けると、ハードウェアが非
常に複雑になり、装置が大型化するとともに、コスト的
にも高価になるという問題点があった。
の受け渡しの必要な処理ユニットをデータの処理ごとに
配線しかつ入出力ポートを設けると、ハードウェアが非
常に複雑になり、装置が大型化するとともに、コスト的
にも高価になるという問題点があった。
それゆえに、この発明の主たる目的は、異なる種類の
データ群を同一のデータ伝送路を用いて伝送することが
でき、しかもそのデータの一部がもつ識別子によって、
そのデータの分岐先を特定させ、ハードウェアの配線量
を減らすことができ、かつ所望の伝送路に自律的かつ選
択的にパケット単位のデータを伝送できるようなデータ
伝送装置を提供することである。
データ群を同一のデータ伝送路を用いて伝送することが
でき、しかもそのデータの一部がもつ識別子によって、
そのデータの分岐先を特定させ、ハードウェアの配線量
を減らすことができ、かつ所望の伝送路に自律的かつ選
択的にパケット単位のデータを伝送できるようなデータ
伝送装置を提供することである。
＜問題点を解決するための手段＞ この発明にかかるデータ伝送装置は、伝送路に固有の
時間間隔以上で転送されてくるデータを自律的かつ選択
的に複数の並列な伝送路のいずれかに伝送するようにさ
れたデータ伝送装置であって、各伝送路からの送信許可
信号によってデータの送信を制御するとともに、そのデ
ータの一部がもつ伝送路を指定するための識別子に従っ
て複数の並列な伝送路のいずれかに、予め設定したパケ
ット単位のデータを伝送するかもしくは、複数の並列な
伝送路のいずれかを特定するようにしたものである。
時間間隔以上で転送されてくるデータを自律的かつ選択
的に複数の並列な伝送路のいずれかに伝送するようにさ
れたデータ伝送装置であって、各伝送路からの送信許可
信号によってデータの送信を制御するとともに、そのデ
ータの一部がもつ伝送路を指定するための識別子に従っ
て複数の並列な伝送路のいずれかに、予め設定したパケ
ット単位のデータを伝送するかもしくは、複数の並列な
伝送路のいずれかを特定するようにしたものである。
＜作用＞ この発明にかかるデータ伝送装置では、伝送すべき伝
送路が送信可能状態になっている時、データの一部がも
つ伝送路を指定するための識別子に従って、複数の並列
な伝送路のいずれかに、予め設定したパケット単位のデ
ータを伝送することができる。したがって、異なる種類
のデータが伝送路に伝送されてきても、所望の伝送路を
選択して、そのデータを伝送できるため、異なる種類の
データごとに入出力ポートを設けたり、特別な配線を設
ける必要がなくなる。
送路が送信可能状態になっている時、データの一部がも
つ伝送路を指定するための識別子に従って、複数の並列
な伝送路のいずれかに、予め設定したパケット単位のデ
ータを伝送することができる。したがって、異なる種類
のデータが伝送路に伝送されてきても、所望の伝送路を
選択して、そのデータを伝送できるため、異なる種類の
データごとに入出力ポートを設けたり、特別な配線を設
ける必要がなくなる。
＜実施例＞ 第１図はこの発明の一実施例のパケットデータを２分
岐して伝送する装置の概略ブロック図である。
岐して伝送する装置の概略ブロック図である。
まず、第１図を参照して、２つの伝送路に分岐して伝
送する例について説明する。この第１図に示す実施例に
用いられるデータ伝送路10および20はそれぞれデータを
伝送するための転送制御部とデータ保持手段とから構成
される。データ伝送路は、ｎビットから成る１ワードを
転送単位として転送制御を行う。比較判定論理部30はデ
ータの一部である出力側データ伝送路を指定するための
識別子と複数の並列な出力側データ伝送路のいずれかを
指定する分岐先指定ビットBRACHとに基づいて出力側デ
ータ伝送路指定信号MATCHを出力する手段から構成され
る。分岐制御部40は、比較判定論理部30での結果に従っ
て、複数の並列な出力側データ伝送路のいずれかに、予
め設定したワード数即ちパケット単位のデータを伝送す
る。
送する例について説明する。この第１図に示す実施例に
用いられるデータ伝送路10および20はそれぞれデータを
伝送するための転送制御部とデータ保持手段とから構成
される。データ伝送路は、ｎビットから成る１ワードを
転送単位として転送制御を行う。比較判定論理部30はデ
ータの一部である出力側データ伝送路を指定するための
識別子と複数の並列な出力側データ伝送路のいずれかを
指定する分岐先指定ビットBRACHとに基づいて出力側デ
ータ伝送路指定信号MATCHを出力する手段から構成され
る。分岐制御部40は、比較判定論理部30での結果に従っ
て、複数の並列な出力側データ伝送路のいずれかに、予
め設定したワード数即ちパケット単位のデータを伝送す
る。
次に、第１図に示した実施例の具体的な動作について
説明する。初期状態においては、出力側データ伝送路が
受信可能な状態である送信許可信号AK1およびAK2をデー
タ伝送路20に対して返送している。
説明する。初期状態においては、出力側データ伝送路が
受信可能な状態である送信許可信号AK1およびAK2をデー
タ伝送路20に対して返送している。
データ伝送路10にデータが到着した場合、そのデータ
および送信信号C10はデータ伝送路20へ返送されるとと
もにデータの一部である伝送路を指定するための識別子
は比較判定論理部30へも伝送される。比較判定論理部30
では、予め分岐先の出力側伝送路を指定する分岐先指定
ビットBRANCHが与えられており、そのビットと伝送され
てきた出力側伝送路を指定するための識別子とを照合比
較し、一致するならば比較判定論理部30の出力であるMA
TCH信号を“L"にし、不一致ならば“H"を出力する。
および送信信号C10はデータ伝送路20へ返送されるとと
もにデータの一部である伝送路を指定するための識別子
は比較判定論理部30へも伝送される。比較判定論理部30
では、予め分岐先の出力側伝送路を指定する分岐先指定
ビットBRANCHが与えられており、そのビットと伝送され
てきた出力側伝送路を指定するための識別子とを照合比
較し、一致するならば比較判定論理部30の出力であるMA
TCH信号を“L"にし、不一致ならば“H"を出力する。
尚、分岐先指定ビットBRANCHが所定の論理内容のとき
は、上記比較結果にかかわらずMATCH信号を“H"にす
る。分岐制御部40ではMATCH信号が“L"の時EAが選択さ
れ、“H"の時EBが選択され同時に両方が選択されること
は無くMATCH信号に従って出力側伝送路を特定し、特定
された出力側伝送路からの送信許可信号AK1若しくはAK2
に従って先段が空きの場合は、予め設定したワード数か
ら成るパケット単位のデータを送信し、塞りの場合は空
きになるまでデータ伝送路20で停止する。
は、上記比較結果にかかわらずMATCH信号を“H"にす
る。分岐制御部40ではMATCH信号が“L"の時EAが選択さ
れ、“H"の時EBが選択され同時に両方が選択されること
は無くMATCH信号に従って出力側伝送路を特定し、特定
された出力側伝送路からの送信許可信号AK1若しくはAK2
に従って先段が空きの場合は、予め設定したワード数か
ら成るパケット単位のデータを送信し、塞りの場合は空
きになるまでデータ伝送路20で停止する。
第２図は２ワード構成の第１ワードの一部である出力
側データ伝送路を指定するための識別子と複数の並列な
出力側データ伝送路のいずれかを指定する分岐先指定ビ
ットBRANCHとを照合比較判定すると共に、分岐先指定ビ
ットBRANCHの論理内容を判定し、該両判定結果に基づい
て、２つの出力側データ伝送路のいずれかに２ワード構
成のパケットデータを送出する実施例の具体的な回路図
である。まず、第２図を参照して、構成について説明す
る。第１図のデータ伝送路10および20はそれぞれ、転送
制御部11および21とデータ保持手段12および22とで構成
される。転送制御部11は各々１本の送信信号入力，送信
許可信号入力，送信信号出力および送信許可信号出力に
よってハンドシェイク制御に伴うデータ転送を行う。転
送制御部21は２本の異なる送信許可信号入力に対して論
理和をとる機能を内蔵しているが転送制御としては転送
制御部11と同様のハンドシェイク転送制御を行うが送信
信号出力が２本ありQ1出力よりタイミングが早いCB出力
を持っている。転送制御部11の詳細回路図を第３図に、
転送制御部21の詳細回路置図を第４図に示す。比較判定
論理部30はBRANCHビッド論理内容判定部31とコンパレー
タ32とナンドゲート33とから構成される。分岐制御部40
はＤタトプフリップフロップ41および42とから構成され
る。
側データ伝送路を指定するための識別子と複数の並列な
出力側データ伝送路のいずれかを指定する分岐先指定ビ
ットBRANCHとを照合比較判定すると共に、分岐先指定ビ
ットBRANCHの論理内容を判定し、該両判定結果に基づい
て、２つの出力側データ伝送路のいずれかに２ワード構
成のパケットデータを送出する実施例の具体的な回路図
である。まず、第２図を参照して、構成について説明す
る。第１図のデータ伝送路10および20はそれぞれ、転送
制御部11および21とデータ保持手段12および22とで構成
される。転送制御部11は各々１本の送信信号入力，送信
許可信号入力，送信信号出力および送信許可信号出力に
よってハンドシェイク制御に伴うデータ転送を行う。転
送制御部21は２本の異なる送信許可信号入力に対して論
理和をとる機能を内蔵しているが転送制御としては転送
制御部11と同様のハンドシェイク転送制御を行うが送信
信号出力が２本ありQ1出力よりタイミングが早いCB出力
を持っている。転送制御部11の詳細回路図を第３図に、
転送制御部21の詳細回路置図を第４図に示す。比較判定
論理部30はBRANCHビッド論理内容判定部31とコンパレー
タ32とナンドゲート33とから構成される。分岐制御部40
はＤタトプフリップフロップ41および42とから構成され
る。
次に、第２図に示した実施例の動作について説明す
る。初期状態において、リセット信号RESET（“L"レベ
ル）が転送制御部11および21とＤタイプフリップフロッ
プ41および42とに与えられる。それによって、転送制御
部11および21が初期リセットされ、それぞれのQ1出力
“H"レベルになり、Q2出力も“H"レベルになる。Ｄタイ
プフリップフロップ41および42はＱ出力を“H"に設定す
る。
る。初期状態において、リセット信号RESET（“L"レベ
ル）が転送制御部11および21とＤタイプフリップフロッ
プ41および42とに与えられる。それによって、転送制御
部11および21が初期リセットされ、それぞれのQ1出力
“H"レベルになり、Q2出力も“H"レベルになる。Ｄタイ
プフリップフロップ41および42はＱ出力を“H"に設定す
る。
この状態において、データ１がデータ保持手段12に与
えられ、送信信号C10（“L"レベル）が転送制御部11に
与えられると、転送制御部11は転送制御部21のQ2出力が
“H"であるため、そのQ1出力を“L"レベルにし、転送制
御部11のQ1出力が転送制御部21に伝達されるとともにデ
ータ保持手段12のクロックパルスとなりデータ１の内容
をデータ保持手段12のQiに出力しデータの一部である出
力側データ伝送路を指定するための識別子は比較判定論
理部30に入力される。比較判定論理部30では分岐先指定
ビット（BRANCHビット）と前記分岐先伝送路指定用の識
別子の一致判定を行うとともに、前記BRANCHビットで指
定される論理に従い比較判定論理部30の出力は“L"若し
くは“H"となる。一方、転送制御部21に伝達された送信
信号は送信許可信号入力AK1およびAK2が送信可能状態で
ある“H"の時、分岐制御部40に“H"から“L"へ変化する
パルス信号CBを送出するとともにQ1出力にも送出し、デ
ータ保持手段22のクロックパルスとして入力されデータ
１の内容をデータ保持手段22のQiに出力する。分岐制御
部40では転送制御部21からのCBパルス信号をＤタイプフ
リップフロップ42で２分周し、そのＱ出力がＤタイプフ
リップフロップ41のクロックパルスとして入力され、比
較判定論理部30の出力であるMATCH信号をラッチすると
ともに出力Ｑに出力する。該信号は分岐先を設定するビ
ットEAおよびEBとなり送信信号C10およびデータ１は出
力側伝送路のいずれか一方に自律的に分岐して伝送され
る。
えられ、送信信号C10（“L"レベル）が転送制御部11に
与えられると、転送制御部11は転送制御部21のQ2出力が
“H"であるため、そのQ1出力を“L"レベルにし、転送制
御部11のQ1出力が転送制御部21に伝達されるとともにデ
ータ保持手段12のクロックパルスとなりデータ１の内容
をデータ保持手段12のQiに出力しデータの一部である出
力側データ伝送路を指定するための識別子は比較判定論
理部30に入力される。比較判定論理部30では分岐先指定
ビット（BRANCHビット）と前記分岐先伝送路指定用の識
別子の一致判定を行うとともに、前記BRANCHビットで指
定される論理に従い比較判定論理部30の出力は“L"若し
くは“H"となる。一方、転送制御部21に伝達された送信
信号は送信許可信号入力AK1およびAK2が送信可能状態で
ある“H"の時、分岐制御部40に“H"から“L"へ変化する
パルス信号CBを送出するとともにQ1出力にも送出し、デ
ータ保持手段22のクロックパルスとして入力されデータ
１の内容をデータ保持手段22のQiに出力する。分岐制御
部40では転送制御部21からのCBパルス信号をＤタイプフ
リップフロップ42で２分周し、そのＱ出力がＤタイプフ
リップフロップ41のクロックパルスとして入力され、比
較判定論理部30の出力であるMATCH信号をラッチすると
ともに出力Ｑに出力する。該信号は分岐先を設定するビ
ットEAおよびEBとなり送信信号C10およびデータ１は出
力側伝送路のいずれか一方に自律的に分岐して伝送され
る。
本実施例は２ワード構成のパケットデータを２つの伝
送路に分岐する構成であるが、MATCH信号をラッチする
ためのクロックパルスを任意のワード数から成るパケッ
ト単位で発生するような分周器を用いれば、予め設定し
た任意のワード数での分岐が容易に可能となる。
送路に分岐する構成であるが、MATCH信号をラッチする
ためのクロックパルスを任意のワード数から成るパケッ
ト単位で発生するような分周器を用いれば、予め設定し
た任意のワード数での分岐が容易に可能となる。
上記実施例は、データの一部である分岐先指定用識別
子と、予め設定されており、別途与えられるBRANCHビッ
トとに基づいて分岐制御を行う構成であるが、上記識別
子のみに基づいて分岐制御を行う構成としてもよい。
子と、予め設定されており、別途与えられるBRANCHビッ
トとに基づいて分岐制御を行う構成であるが、上記識別
子のみに基づいて分岐制御を行う構成としてもよい。
＜発明の効果＞ 以上のように、この発明によれば、データに含まれる
伝送路指定用識別子に従い、予め設定されたワード数す
なわちパケット単位のデータをいずれかの伝送路に自律
的にデータを送出するようにしたので、異なる種類のデ
ータが全く任意の時間間隔をおいて入力されても、それ
ぞれのデータを所望の伝送路に自律的に伝送することが
でき、データの種類ごとに配線を設けたり、高機能な入
出力ポートを設ける必要がなくなり、伝送路の物理的収
容能力の限界までデータを受理し、かつ出力側伝送路へ
の伝送遅延時間が全くなく順次伝送させることができ
る。したがって、高速伝送とともに信頼性の高い伝送装
置が経済的に実現できる。
伝送路指定用識別子に従い、予め設定されたワード数す
なわちパケット単位のデータをいずれかの伝送路に自律
的にデータを送出するようにしたので、異なる種類のデ
ータが全く任意の時間間隔をおいて入力されても、それ
ぞれのデータを所望の伝送路に自律的に伝送することが
でき、データの種類ごとに配線を設けたり、高機能な入
出力ポートを設ける必要がなくなり、伝送路の物理的収
容能力の限界までデータを受理し、かつ出力側伝送路へ
の伝送遅延時間が全くなく順次伝送させることができ
る。したがって、高速伝送とともに信頼性の高い伝送装
置が経済的に実現できる。
第１図はこの発明の一実施例のパケットデータを２分岐
して伝送する装置の概略ブロック図である。第２図は２
ワード構成の第１ワードの一部である出力側データ伝送
路指定用識別子と複数の並列な出力側データ伝送路の何
れかを指定する分岐先指定ビットBRANCHとを照合比較判
定すると共に、分岐先指定ビットの論理内容を判定し、
該両判定結果に従って、２つの出力側データ伝送路の何
れかに２ワード構成のパケットデータを送出する実施例
の具体的な回路図である。第３図および第４図はそれぞ
れ転送制御部の一実施例の回路図である。 図において、10,20はデータ伝送路、30は比較判定論理
部、40は分岐制御部、11,21は転送制御部、12,22はデー
タ保持手段、31はBRANCHビット論理内容判定部、32はコ
ンパレータ、33はナンドゲート、41,42はＤタイプフリ
ップフロップを示す。
して伝送する装置の概略ブロック図である。第２図は２
ワード構成の第１ワードの一部である出力側データ伝送
路指定用識別子と複数の並列な出力側データ伝送路の何
れかを指定する分岐先指定ビットBRANCHとを照合比較判
定すると共に、分岐先指定ビットの論理内容を判定し、
該両判定結果に従って、２つの出力側データ伝送路の何
れかに２ワード構成のパケットデータを送出する実施例
の具体的な回路図である。第３図および第４図はそれぞ
れ転送制御部の一実施例の回路図である。 図において、10,20はデータ伝送路、30は比較判定論理
部、40は分岐制御部、11,21は転送制御部、12,22はデー
タ保持手段、31はBRANCHビット論理内容判定部、32はコ
ンパレータ、33はナンドゲート、41,42はＤタイプフリ
ップフロップを示す。
Claims (1)
- 【請求項１】任意の時間間隔で、ワード単位で転送され
てくるデータを、自律的かつ選択的に複数の並列な伝送
路の何れかに伝送するためのデータ伝送装置であって、 前記データに含まれる伝送路指定用識別子と、予め設定
されている分岐先指定ビットとの比較判定結果、及び前
記分岐先指定ビットの論理内容の判定結果の両判定結果
に基づいて、出力側伝送路指定信号を出力する比較判定
論理手段と、 該比較判定論理手段より出力される前記出力側伝送路指
定信号に基づいて、前記複数の並列な伝送路の何れか
に、前記データを予め設定した複数ワード数即ちパケッ
ト単位で送出する分岐制御手段とを設けたことを特徴と
するデータ伝送装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63012782A JP2680590B2 (ja) | 1988-01-22 | 1988-01-22 | データ伝送装置 |
| US07/259,850 US5133054A (en) | 1987-10-20 | 1988-10-19 | Data transmission apparatus for autonomously and selectively transmitting data to a plurality of transfer path |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63012782A JP2680590B2 (ja) | 1988-01-22 | 1988-01-22 | データ伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01188141A JPH01188141A (ja) | 1989-07-27 |
| JP2680590B2 true JP2680590B2 (ja) | 1997-11-19 |
Family
ID=11814969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63012782A Expired - Fee Related JP2680590B2 (ja) | 1987-10-20 | 1988-01-22 | データ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2680590B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4661947A (en) * | 1984-09-26 | 1987-04-28 | American Telephone And Telegraph Company At&T Bell Laboratories | Self-routing packet switching network with intrastage packet communication |
-
1988
- 1988-01-22 JP JP63012782A patent/JP2680590B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01188141A (ja) | 1989-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4922244A (en) | Queueing protocol | |
| US3988716A (en) | Computer interface system | |
| US4390969A (en) | Asynchronous data transmission system with state variable memory and handshaking protocol circuits | |
| US5600824A (en) | Clock generating means for generating bus clock and chip clock synchronously having frequency ratio of N-1/N responsive to synchronization signal for inhibiting data transfer | |
| EP0141659B1 (en) | Communication interface | |
| US4361876A (en) | Microcomputer with logic for selectively disabling serial communications | |
| US5408641A (en) | Programmable data transfer timing | |
| US4493053A (en) | Multi-device apparatus synchronized to the slowest device | |
| US4222116A (en) | Digital logic for separating data and clock in Manchester-encoded data | |
| JP2680590B2 (ja) | データ伝送装置 | |
| US5008880A (en) | Data transmission apparatus | |
| US5323387A (en) | Data transmission apparatus | |
| JPH04220840A (ja) | データ伝送装置 | |
| US5133054A (en) | Data transmission apparatus for autonomously and selectively transmitting data to a plurality of transfer path | |
| JPH01108661A (ja) | データ伝送装置 | |
| CA2104070C (en) | Synchronous communication system having multiplexed information transferand transition phases | |
| JP2577420B2 (ja) | データ伝送装置 | |
| JP2828995B2 (ja) | データ伝送装置 | |
| KR930007593Y1 (ko) | 장치간 데이타 입출력 인터페이스 회로 | |
| JPH02250140A (ja) | インターフェイス装置 | |
| JPH0564380B2 (ja) | ||
| JPH0424741B2 (ja) | ||
| GB2029172A (en) | NRZ/biphase microcomputer serial communication logic | |
| JPS62174857A (ja) | デ−タ伝送装置 | |
| KR0169607B1 (ko) | 인터페이스 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |