JPS62174857A

JPS62174857A - デ−タ伝送装置

Info

Publication number: JPS62174857A
Application number: JP1754486A
Authority: JP
Inventors: Hironori Terada; 浩詔寺田; Katsuhiko Asada; 勝彦浅田; Hiroaki Nishikawa; 博昭西川; Soichi Miyata; 宗一宮田; Satoshi Matsumoto; 敏松本; Hajime Asano; 浅野　一; Masahisa Shimizu; 清水　雅久; Hiroki Miura; 三浦　宏喜; Kenji Shima; 憲司嶋; Nobufumi Komori; 伸史小守
Original assignee: Mitsubishi Electric Corp; Sharp Corp; Sanyo Electric Co Ltd; Matsushita Electric Industrial Co Ltd
Current assignee: Mitsubishi Electric Corp; Sharp Corp; Sanyo Electric Co Ltd; Panasonic Holdings Corp
Priority date: 1986-01-28
Filing date: 1986-01-28
Publication date: 1987-07-31
Also published as: JPH0564381B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】し産業上の利用分野］この発明はデータ伝送装置に関し、特に、任意の時間間
隔で送信されるデータを、自立的かつ選択的に複数の並
列な伝送路のいずれかに伝送するようなデータ伝送装置
に関する。

［従来の技術］電子計算機などの処理装置は、複数の処理ユニットをデ
ィジタル信号による通信によって結合し、データ処理を
行なうようにしている。このように、複数の処理ユニッ
トによってデータ処理を分散して処理するとき、一般に
それぞれの処理ユニットにおけるデータ処理の内容が異
なり、各処理を行なうために必翌なデータや得られた結
果も異なる。

［発明が解決しようとする問題点］上述の複数の処理ユニット群を結合するとき、データの
受は渡しの必要な処理ユニットをデータの処理ごとに配
線しかつ入出力ボートを設けると、ハードウェアが非常
に複雑になり、装置が大形化するとともに、コスト的に
も高価になるという問題点があった。

それゆえに、この発明の主たる目的は、異なる種類のデ
ータ群を同一のデータ伝送路を用いて伝送することがで
き、しかもそのデータの一部あるいはそのデータに付随
する識別子によってそのデータの行先を特定させ、ハー
ドウェアの配線■を減らすことができかつ所望の伝送路
に自立的かつ選択的にデータを伝送できるようなデータ
伝送装置を提供することである。

Ｃ問題点を解決するための手段〕この発明にかかるデータ伝送装置は、任意の時間間隔で
送信されるデータを自立的かつ選択的に複数の並列な伝
送路のいずれかに伝送するようにされたデータ伝送装置
であって、各伝送路にそれぞれ送信許可信号が出力され
ているか否かを判別手段により判別し、その判別結果に
従ってデータの受信を制御するとともに、そのデータの
一部またはそのデータに付随する伝送路を指定するため
の識別子に従って、複数の並列な伝送路のいずれかにデ
ータを伝送するようにしたものである。

［作用］この発明にかかるデータ伝送装置では、伝送すべき伝送
路が送信可能状態になっているとき、データの一部また
はそのデータに付随する識別子に従って、その識別子が
表わす伝道路にデータを伝送することができろ。したが
って、異なる種類のデータが伝送路に伝送されてきても
、識別子に基づ（伝送路を選択して、そのデータを伝送
できるため、異なる種類のデータごとに入出力ボートを
設けたり、特別な配線を設ける必要がなくなる。

［発明の実施例〕第１図はこの発明の一実施例のデータを２分岐して伝送
する装置の概略ブロック図である。

まず、第１図を参照して、データを２つの伝送路に分岐
して伝送する例について簡単に説明する。

この第１図に示す実施例に用いられるデータ伝送路１，
１００．２００はそれぞれデータを伝送するためのデー
タレジスタと転送制御回路とから構成され、データ伝送
路１と並列的に識別子伝送路２が設けられる。識別子伝
送路２はタグと称される識別子を伝送するものである。

この識別子はデータ伝送路１に伝送されたデータを２つ
のデータ伝送路１００，２００のいずれかに伝送すべき
かを示すものである。

今、データ伝送路１００．２００が共に空であって、デ
ータの伝送が可能であるとき、次段のデータ伝送路（図
示せず）からＵＫ信号１０ａ、２○ａがそれぞれ制御部
１０．２０に与えられる。

また、データ伝送路１００，２００の先膜のＵＬ信号１
０ｄ、２０ｄについても同様にして、それぞれ制御部１
０．２０に与えられる。ＵＬ信号１０ｄ　、２０ｄ　は
データ伝送路１００．２００の任意の先膜から与えられ
る信号であり、該データ伝送路が空であってデータの伝
送が可能であることを示す信号である。制御部１０．２
０はそれぞれＵＫ信号１０ａ、ＵＬ信号１０ｄ、ＵＫ信
Ｑ２０ａ、ＵＬ信号２０ｄが入力されると、データ伝送
路１００およびこのデータ伝送路１００の先膜のデータ
伝送路と、データ伝送路２００およびこのデータ伝送路
２００の先膜のデータ伝送路がそれぞれ空であることを
判別し、それまでにデータを保持していれば、そのデー
タを次段へ転送し、後続の入力データに対して分岐制御
を可能にする能動状態になる。

ＮＯＲゲート４は、１ＩＪｔｌ１１０．２０カラ、それ
ぞれの制御部が空状態であり、能動化されていることを
表わず判別信号１０１）、２０ｂが入力されると、Δに
信号をデータ伝送路１および識別子伝送路２に与える。

このようにデータ伝送路１゜Ｏ，２００およびそれらの
先膜のデータ伝送路からのＵＫ倍信号よびＵＬ信号によ
って、先膜が空か空でないかに応じて１分岐制御部１０
．２０からデータ伝送路１００．２００へのデータ伝送
を許可または禁止するとともに、データ伝送路１から制
御部１０または２０への分岐、伝送を許可または禁止す
る。

識別子伝送路２はデータ伝送路１に伝送したデータが、
たとえばデータ伝送路１００に伝送すべきであることを
表わす識別子を識別子復号部３に与える。識別子復号部
３は識別子伝送路２から伝送されてきた識別子を復号し
、制御信号１０ｃをｆｉｉ’Ｊ　４１１部１０に与えて
これを能動化する。それによって、データ伝送路１から
伝送されてきたデータが制御部１０を介してデータ伝送
路１００へ伝送可能になる。逆に、識別子伝送路２から
データ伝送路２００にデータの伝送すべきことを示す識
別子が識別子復号部３に与えられると、識別子復号部３
は制御信号２０ｃを！ｌＪ　′Ｉａ部２０に与えてこれ
を１１シ動化し、データ伝送路１に伝送されてきたデー
タを、制御部２０を介してデータ伝送路２００へ伝送可
能になる。

もし、データ伝送路１００，２００．１００１７）先膜
および２００の先膜のいずれかのデータ伝送路において
、たとえばデータ伝送路１ｏ○がデータを保持している
かまたは伝送中であるときには、制御部１０に対してＵ
Ｋ信号１０ａが与えられない。同様にして、データ伝送
路１００の先膜がデータを保持しているかまたは伝送中
であるときにも、制御部１０に対してすし信号ｄが与え
られない。このため、制御部１ｏはデータ伝送路１００
ないし１０ｏの先膜が伝送中または詰まり状態であるこ
とを判別し、制御部１０に含まれるレジスフく図示せず
）に入力されているデータを記憶するとともに、ＮＯＲ
ゲート４の一方の入力端に”　Ｈ”レベル信号を与える
。

このため、ＮＯＲゲート４が閉じられ、八に信号がデー
タ伝送路１および識別子伝送路２に与えられない。すな
わち、データ伝送路１００，２００．１００の先膜およ
び２００の先膜のいずれかのデータ伝送路がデータを保
持しているかまたは伝送中であり、さらに制御部１ｏお
よび２ｏがデータを保持している場合には、データ伝送
路１に伝送されてきたデータは制御部１０および２０に
入力されずに、データ伝送路１で保持される。しかし、
データ伝送路１００および２００の先膜またはデータ伝
送路２００および２００の先膜および制御部１０または
２０が、データ伝送を完了して、詰まり状態から空状態
に遷移すれば、制御部１０または２ｏが能動化される。

それによって、データ伝送路１で保持していたデータ入
力を、識別子に従って再び自立的に分岐させることがで
きる。

第２図はバケツｉ−データを交互に２分岐する実施例の
具体的な回路図である。この実施例では、第１図に示し
たＵし信号１０ｄＪ５よび２０ｄを用いずに、すなわち
データ（伝送２８１００および２゜Ｏの空／詰まり状態
のみに応じて、選択的に分岐制御しようとするものであ
る。

まず、第２図を参照して、構成について説明する。前述
の第１図に示したデータ伝送路１からのデータはレジス
タ５に与えられる。このレジスタ５はｎビットのデータ
を一時記憶するものである。

また、第１図に示した識別子伝送路２へ伝送されてきた
識別子は、識別子復号部も兼ねたＤタイプフリップフロ
ップ２のＤ入力に与えられる。Ｃ素子（Ｃｏｉｎｃｉｄ
ｅｎｃｅ　　ｌ：Ｉｅｍｅｎｔ）　６．７はパルス信号
ＣＯに基づいて、レジスタ５およびＤタイプフリップフ
ロップ２へのデータの書込を制御するものである。

一方の制御部１０はレジスタ１１とＣ素子１２および１
３とＡＮＤゲート１４とＤタイプフリップフロップ１５
とデレーエレメント１６とＡＮＤゲート１７および１８
とから構成される。また、他方の制御部２０はレジスタ
２１とＣ素子２２および２３とＡＮＤＮＯゲート４タイ
プフリップ７０ツブ２５とデレーエレメント２６とＡＮ
Ｄゲート２７．２８とから構成される。

レジスタ１１．２１は前述のレジスタ５に記憶されたｎ
ビットのデータを一時記憶するものである。Ｃ素子１２
および１３はレジスタ１１へのデータの；Ｒ込を制御す
るものであり、Ｃ素子２２および２３はレジスタ２１へ
のデータの書込を制御するものである。Ｄタイプフリッ
プフロップ１５および２５は前述のＤタイプフリップフ
ロップ２によって復号された識別子に基づいて、レジス
タ５に記憶されているデータを制御部１０のレジスタ１
１に書込むかあるいは制御部２ｏのレジスタ２１に尖込
むかを選択的に制御するものである。

次に、第２図に示したデータ伝送装置の動作について説
明する。初期状態においては、リセット信号がＣ素子６
．７．１２．１３．２２および２３に与えられ、これら
を初期リセットするとともに、ＡＮＤゲート１４．２４
を介してＤタイプフリップフロップ１５．２５をそれぞ
れ初期リセットする。Ｄタイプフリップフロップ１５お
よび２５はそれぞれ初期リセットされたことによって、
Ｑｌ、Ｑ２の出力が共にＩＩ　Ｌ　Ｎレベルになってい
る。また、Ｃ素子１２，１３．２２および２３もそれぞ
れリセットされているために、それぞれの０１出力が“
′Ｌ″レベルになり、Ｑ２出力は１（”レベルになって
いる。

Ｃ素子１２のＱ１出力およびＣ素子２２のＱ１出力は、
それぞれＮＯＲゲート４に与えられる。

ＮＯＲゲート４は２つの入力が“Ｌ　１１レベルになっ
ているため、ＩＩ　ＨＩＩレベルのＡＫ倍信号出力する
。このＡＫ倍信号゛Ｈ′°レベルのときには、データ伝
送路１および識別子伝送路２ヘデータおよびタグの伝送
が可能であることを示している。

この状態で、データがレジスタ５に入力され、識別子が
Ｄタイプフリップフロップ２に与えられ、パルス信号Ｃ
ＯがＣ素子６に与えられる。このと゛　　さ、Ｃｍ子７
のＱ２出力は初期リセットにより、′“Ｈ”レベルにな
っている。パルス信号ＣＯが”　Ｈ”レベルになると、
Ｃ素子６の０１出力が“Ｈ″レベルなる。Ｃ素子７はＡ
Ｋ倍信号’　Ｉ−（”レベルであるため、パルス信号Ｇ
ｏがＣ素子７の０１出力に伝達される。すると、レジス
タ５はＣ素子７のＱ１出力が゛°Ｈ″レベルに立ち上が
るタイミングで、データを記憶する。Ｃ素子７のＱ１出
力はＣ素子１２．２２に伝達されようとするが、Ｄ、タ
イプフリップフロップ１５の０１出力およびＤタイプフ
リップフロップ２５の０２出力が初期リセットによりｌ
ｌ　Ｌ　Ｉ＋レベルになっているために、ｃｉ子７のＱ
１出力はＣ素子１２．２２への入力が許可されない。

一方、データとともに与えられる識別子は、たとえばデ
ータをデータ伝送路１００に伝送するために、“１゛′
を示しているものとする。Ｄタイプフリップ７０ツブ２
は識別子が“１″になっていて、Ｃ素子７のＱ１出力が
゛Ｈ″レベルに立ち上がるタイミングでＱ出力を′″Ｈ
″Ｈ″レベル０出力を”　Ｌ　”レベルにする。Ｄタイ
プフリップフロップ２の“Ｈ″レベルＱ出力は、ＡＮＤ
ゲート１８の一方の入力端に与えられる。このＡＮＤゲ
ート１８の他方の入力端には、ＣＭ子１３のＱ２出力の
遅延信号が与えられる。両方の信号が“Ｈ″レベルとき
、すなわちレジスタ１１がデ−タ伝送を完了しかつＤタ
イプフリップフロップ２のＱ出力が゛Ｈ゛ルベルになっ
たとぎ、Ｄタイプフリップフロップ１５がセラ１−され
、そのＱ１出力が゛′Ｈパレベルになるが、Ｄタイプフ
リップフロップ２５の０２出力は依然として“Ｌ″レベ
ル保持している。

Ｄタイプフリップフロップ１５の゛′ＨパレベルのＱ１
出力は、ＡＮＤゲート１７の一方の入力端に与えられる
。ＡＮＤゲート１７の他方の入力端には、Ｄタイプフリ
ップフロップ２のＱ出力が与えられるので、両方の信号
がＩＩ　Ｈ１１レベルになり、Ｃ素子７のＱ１出力がＣ
素子１２に受付けられ、そのＱ１出力に伝達される。そ
して、データ伝送路１００からの送信許可信号ＵＫ１２
が“Ｈ″レベルなると、Ｃ素子１３のＱ１出力がＨ”ル
ベルになる。そして、その立ち上がりのタイミングで、
レジスタ５に記憶されていたデータがレジスタ１１に記
憶され、データ伝送路１００に伝送可能となる。

一方、Ｄタイプフリップフロップ２５の０２出力が゛シ
′”レベルであるため、ＡＮＤゲート２７が閉じられ、
Ｃ素子２２のＱ１出力にＣ素子７のＱ１出力が伝達され
ない。このため、レジスタ２１にはパルス信号が与えら
れず、レジスタ５に記憶されたデータはレジスタ２１に
は伝送されない。

このように、識別子が１１１　ＪＪになると、レジスタ
５に記憶されたデータはレジスタ１１を介して。

データ伝送路１００に伝送されるが、データ伝送路２０
０には伝送されない。

上述のごとくして、Ｃ素子１３のＱ１出力が“ｌ−（”
レベルになり、Ｑ２出力が゛Ｌ″レベルになると、ＡＮ
Ｄゲート１４はＣ素子１３のＱ２出力の“Ｌ″レベルよ
り、Ｄタイプクリップフロップ１５をリセットする。Ｄ
タイプフリップフロップ１５はリセットされると、その
Ｑ１出力がＬ　”レベルになってＡＮＤゲート１７に与
えられる。ＡＮＤゲート１７は゛′Ｌ″Ｌ°信号が与え
られたことにより、その出力が１１１　Ｉ＋レベルとな
り、これがＣ素子１２に与えられるために、Ｃ素子１２
のＱ１出力が“Ｌ　Ｉ＋レベルになる。このとき、Ｃ素
子２２のＱ１出力も゛°Ｌ″レベルであるために、ＮＯ
Ｒゲート４は゛Ｈ″レベルの八に信号を出力する。それ
によって、後続のデータをデータ伝送路１へ伝送するこ
とが許可される。

次に、入力されたデータをデータ伝送路２００に伝送す
るために、識別子を０′°にすると、今度はＤタイプフ
リップフロップ２５がセットされ、Ｃ素子７のＱ１出力
がＣ素子２２．２３に伝達され、レジスタ２１にパルス
信号が与えられる。それによって、レジスタ５に記４ｆ
Ａされたデータがレジスタ２１に記憶されて、データ伝
送路２００に伝送可能になる。

なお、上述の説明では、データ伝送路１からのデータを
データ伝送路１００または２００のいずれか一方にのみ
伝送するようにしたが、データ伝送路１００および２０
０の両方に同時にデータを伝送することも可能である。

その場合には、Ｄタイプフリップフロップ１５．２５の
クロックパルスを作っているＡＮＤゲート１８．２８の
入力であるＤタイプフリップフロップ２のＱまたはＱの
いずれか一方の出力を共通的に与えるようにすればよい
。

このようにして、順次データ伝送路１にデータを入力し
ていったとき、データ伝送路１００または２ｏ○でデー
タが長時間保持され、円滑なデータ伝送が中断された場
合の動作について、第２図に示す実施例を参照して説明
する。たとえば、データ伝送路１００が詰まり状態で次
段へのデータ伝送を停止しており、このときデータ伝送
路１へ、さらにデータ伝送路１００の分岐を要求するデ
ータが伝送されてきたとする。データ伝送路１００が詰
まり状態であることに応じて、ＵＫ１２は″′Ｌ°゛レ
ベルに立ら下がったままであり、したがってＣ素子１３
のＱ１出力は°゛Ｈ″Ｈ″レベルされ、Ｑ２出力は１１
　Ｌ　ＩＩレベルに保持されるａＣ索子１３のＱ２出力
はＡＮＤゲート１４を介して、Ｄタイプフリップフロッ
プ１５をリセッ１〜状態に保持する。すなわち、Ｄタイ
プフリップフロップ１５のＱ１出力はＬ°”レベルに保
持されて、ＡＮＤゲート１７の一方の入力端に与えられ
る。△ＮＤゲート１７の他方の入力端には、データ伝送
路１００への分岐を示す識別子が与えられるが、ＡＮＤ
ゲート１７の出力は″°Ｌ″レベルであり、その結果と
して前記識別子を受理しない。すなわち、データ伝送路
１に新たに入力されたデータによって制御部１０を能動
化しないことになる。

しかし、上述の詰まり状態が解消し、データ伝送路１０
０がデータの伝送を再開し始めると、ＵＫ１２が°°Ｌ
゛ルベルから゛Ｈ″レベルへ遷移し、応じてＣ素子１３
のＱ１出力が゛Ｌ′°レベルに遷移し、Ｑ２出力が゛Ｈ
′ルベルに遷移する。それによって、レジスタ１１に記
憶されていたデータは、データ伝送路１００へ伝送され
る。さらに、Ｃ素子１３のＱ２出力はデレーエレメント
１６を介してＡＮＤゲート１８の一方入力端に与えられ
、他方の入力端に与えられている識別子を有効にして、
Ｄタイプフリップ７０ツブ１５のクロック入力端ＣＰ　
１を’　Ｉ−１”レベルに立ち上げる。

これにより、Ｄタイプフリップフロップ１５はセット状
態に遷移し、そのＱ１出力を“Ｈ”レベルに立ち上げる
。応じて、ＡＮＤゲート１７は、他方入力端に入力され
ている識別子を有効にしてＣＩ子１２に与える。それに
よって、”Ｈ”レベルを保持していたＣ素子７のＱ１出
力は、この時点で初めてＣ素子１２に受理され、レジス
タ５に記憶されていたデータは自立的に制皿部１０へ分
岐されて伝送される。

上述のごとく、この実施例においては、データ伝送路１
ヘデータが入力されたとき、制御部１０およびデータ伝
送路１００または制御部２ｏおよびデータ伝送路２００
の少なくとも一方の伝送路経路が詰まり状態であり、Ｌ
ＩＫｌ　２またはＵＫ２２の少なくとも一方が゛Ｌ″レ
ベルの場合、前記入力データはデータ伝送路１に保持さ
れ、制御部１０または２０へ分岐して伝送されない。し
かし、データ伝送路１００または２００が、次段へのデ
ータ伝送を完了すると、ＬＩＫｌ２またはＵＫ２２が″
゛Ｈ″Ｈ″レベルし、データ伝送路１で待たされていた
データは、入力制御部１ｏまたは２゜へ自立的に分岐さ
れて伝送される。

第３図はデータを２分岐する他の実施例の具体的な回路
図である。この実施例では、第１図に示したＵＬ信号１
０ｄおよび２０ｄを用いて、データ伝送路１００および
その先膜とデータ伝送路２００およびその先膜の空／詰
まり状態に応じて、選択的に分岐する場合を説明する。

まず、第３図を参照して、構成について説明する。この
第３図に示した装置は以下の点を除いて前述の第２図と
同じである。すなわち、制御部１０＜よ第２図に示した
デレーエレメント１６に代えてＡＮＤゲート１９を含み
、制御部２ｏも同様にして、デレーエレメント２６に代
えてＡＮＤゲー１−２９を含む。ＡＮＤゲート１９は先
膜のデータ伝送路から送られてくるＵＬ１信号とＣ素子
１３のＱ２出力を受け、ＵＬＩが’　Ｉ−１”レベルの
とき、Ｃ素子１３の２出力をＡＮＤゲート１８の一方入
力端に与える。同様にして、ＡＮＤゲート２９は先膜の
データ伝送路から送られてくるＵＬ２信号とＣ素子２３
のＱ２出力を受け、ＵＬ２が“′Ｈ″レベルであれば、
Ｃ素子２３のＱ２出力をＡＮＤゲート２８の一方入力端
に与える。

次に、第３図に示したデータ伝送装置の動作について説
明する。前述の第２図に示した実施例と全く同様にして
、リセット信号により初期化されると、データ伝送路１
００およびその先膜と、データ伝送路２００およびその
先膜も空状態、すなわらｔＪＫｌ　２．ＵＫ２２．ＩＪ
ＬｌおよびＵＬ２がすべて゛Ｈ゛ルベルになる。この状
態で、データがレジスタ５に入力され、識別子がＤタイ
プフリップフロップ２に与えられ、パルス信号ＣＯがＣ
素子６に与えられる。データとともに与えられる識別子
は、たとえばデータをデータ伝送路１００に伝送するた
めに、”　ｉ　”を示しているしのとする。この場合、
第２図に示した実施例と全く同様の動作を行なって、レ
ジスタ５に記憶されていたデータが制御部１０を介して
レジスタ１１に記憶され、データ伝送路１００　ｋ：ｆ
Ｅ送可能となるが、制御部２０へのデータ伝送は禁止さ
れる。

次に、制御部１０が、データ伝送路１００へのデータ伝
送を完了すると、ＮＯＲゲート４は”　ｌ−１”レベル
のΔに信号を出力する。それによって、後続のデータの
伝送が許可される。

次に入力されたデータをデータ伝送路２００に伝送する
ために、識別子をｏ′″にすると、今度は制御部２０が
活性化され、レジスタ５に記憶されたデータが制御部２
０を介してレジスタ２１に記憶されて、データ伝送路２
ｏ○に伝送可能となる。

なお、上述の説明では、データ伝送路１からのデータを
データ伝送路１００または２００のいずれか一方にのみ
伝送するようにしたが、データ伝送路１００および２０
０の両方に同時にデータを伝送することが可能であるこ
とは、第２図に示した実施例の場合と同様である。

上述のごとくして、順次データ伝送路１にデータを入力
していったとき、データ伝送路１００およびその先膜ま
たはデータ伝送路２００およびその先膜でデータが長時
間保持され、円滑なデータ伝送が中断された場合の動作
について、第３図に示す実施例を参照して説明する。た
とえば、データ伝送路１００およびその先膜が詰まり状
態にあり、データ伝送路１００から着目する先膜までの
データ伝送路すべてでデータが保持されていて、データ
伝送が停止している状態で、さらにデータ伝送路１００
への分岐を要求するデータが伝送路１へ入力されてきた
とする。

このとき、データ伝送路１００およびその先膜が詰まり
状態であることに応じて、ＵＫ１２およびｔＪＬｌはＬ
　ＩＩレベルに立ち下がったままであり、したがってＣ
素子１３の０１出力は”　Ｉ−１”レベルに保持され、
Ｑ２出力はＬ”レベルに保持される。ざらに、Ｃ素子１
３のＱ２出力はＡＮＤゲート・１４を介して、Ｄタイプ
フリップフロップ１５をリセット状態に保持する。すな
わち、Ｄタイプフリップフロップ１５の０１出力は゛Ｌ
″レベルに保持されて、ＡＮＤゲート１７の入力端に与
えられる。ＡＮＤゲート１７の他方入力端には、データ
伝送路１００への分岐を示す識別子が与えられるが、Ａ
ＮＤゲート１７の出力は″゛Ｌ″Ｌ″レベル、結果とし
て、前記識別子を受理しない。

すなわち、データ伝送路１に新たに入力されたデータに
よってＲＩ’Ｉ　ｎ部１０を能動化しないことになる。

次に、データ伝送路１００の着目する先膜の詰まり状態
が解消し、データの伝送を再開し始めると、ＵＬｌが゛
Ｌ″レベルから“’　Ｈ”レベルへ遷移するが、データ
伝送路１００が空状態に変化してデータの伝送を再開す
るまでの期間は、ＵＫ１２が゛Ｌ′ルベルを保持してい
る。したがって、Ｃ素子１３のＱ２出力は゛Ｌ°ルベル
を保持したままであり、ＡＮＤゲート１４を介してＤタ
イプフリップ７０ツブ１５をリセット状態に保持する。

よって、データ伝送路１００およびその先膜が詰まり状
態にある場合と同（差にして、制御部１０は能動化され
ず、入力データは伝送路１のレジスタ５に記憶されたま
ま伝送されない。

しかる後に、データ伝送路１００自身がデータの伝送を
再開し、空状ｒＰ！Ａに転じると、ＵＫ１２が”　Ｌ　
”レベルから゛Ｈ″レベルに遷移する。応じて、Ｃ素子
１３のＱ１出力は゛′Ｌ″レベルに遷移し、そのＱ２出
力はＨ”レベルに遷移し、レジスタ１１に記憶されてい
たデータは、データ伝送路１００へ伝送される。さらに
、Ｃ素子１３のＱ２出力はＡＮＤゲート１つの他方入力
端に入力されているＵＬＩを有効にして“”　ｌ−１”
レベルを出力し、したがって、ＡＮＤゲート１８の他方
入力端に入力されている識別子を有効にして、ＡＮＤゲ
ート１８はＨ”レベル信号を出力する。

ＡＮＤゲート１８の出力は、Ｄタイプフリップフロップ
１５のクロックパルス人力ＥＣＰ１に与えられ、その゛
Ｈ°°レベルへの立ち上がりエツジにおいて、Ｄタイプ
フリップフロップ１５をセットする。すなわち、Ｄタイ
プフリップフロップ１５のＱ１出力は゛°Ｈパレベルに
遷移して、ＡＮＤゲー［−１７に与えられる。応じて、
ＡＮＤゲー１〜１７は、他方入力端に入力されている識
別子を有効にして、゛″トビ°レベル信号出力し、１子
１２に与える。それによって、Ｈ”レベルを保持してい
たＣ素子７のＱ１出力は、この時点で初めてＣＭ子１２
に受理され、レジスタ５に記憶されていたデータは、自
立的に制御部１０へ分岐されて伝送される。

上述のごとく、この実施例においては、データ伝送路１
ヘデータが入力されたとき、制御部１０゜データ伝送路
１００およびその失投または制御部２０、データ伝送路
２００およびその失投の少なくとも一方の伝送経路が詰
まり状態であり、ＬＩＫ１２およびＵＬｌがＩＩ　Ｌ　
ＩＩレベルまたはＵＫ２２またはＬＩＬ２が“Ｌ　ＩＩ
レベルの場合、前記入力データは、データ伝送路１に保
持され、制御部１゜または２０へ分岐して伝送されない
。しかし、データ伝送路１００または２００の失投がデ
ータの伝送を再開し、かつデータ伝送路１００または２
ｏＯ自身が次段へのデータ伝送を完了すると、ＵＬｌ、
ＬＩＫ１２またはＵＬ２．ＵＫ２２がいずれも’　Ｈ”
レベルに遷移する。それによって、データ伝送路１で持
たされていたデータは、入力制御部１０または２ｏへ自
立的に分岐して伝送される。

第４図はデータを４分岐して伝送する実施例の戦略ブロ
ック図である。この第４図に示す例は、館述の第１図に
示した例が２つのデータ伝送路１００．２００に分岐し
て伝送するものであったのに対して、４つのデータ伝送
路１００，２００゜３００Ｊ５よび４００に分岐して伝
送できるようにしたものである。このため、各データ伝
送路１゜０．２０．０．３００および４００のそれぞれ
に対応して、制御部１０．２０．３０および４０が設【
ノられる。また、識別子復号部３は４つのデータ伝送路
１００，２００，３００ｊ５Ｊ：び４００にｙ−夕を分
岐して伝送するために、それぞれを特定する識別子を制
御部１０．２０．３０および４０に与える。

また、すべての制御部１０．２０．３０および４ｏのそ
れぞれが空状態であることを判別するために、ＮＯＲゲ
ート４ａが設けられる。この第４図に示す実施例では、
データ伝送路１００，２００．３００および４００がい
ずれも空であって、データの伝送が可能であるとき、Ｕ
Ｋ１２．ＵＫ２２、ＵＫ３２およびＵＫ４２がそれぞれ
制Ｗ部１０．２０．３０および４０に与えられる。また
、データ伝送路１００，２００，３００および４００の
失投のＵＬｌ、ＵＬ２．ＩＪＬ３およびＵＬ４について
も同様にそれぞれ制御部１０．２０．３０５よび４０に
与えられる。ＵＬｌ、ＵＬ２．ＵＬ３およびＵＬ４は、
データ伝送路１００，２００．３００および４００の任
意の失投から与えられる信号であり、該データ伝送路が
空であって、データの伝送が可能であることを示す信号
である。

制御部１０．２０，３０および４ｏは、それぞれＵＫ１
２およびＵＬｌ、ＵＫ２２およびＵＬ２゜ＵＫ３２およ
びＵＬ３．ＩＪＫ４２およびＵＬ４が入力されると、デ
ータ伝送路１００および１００の失投、２００および２
００の失投、３００および３００の失投、４００および
４００の失投がそれぞれ空であることを判別し、データ
を保持していれば該データを次段へ伝送する。そして、
後続の入力データに対して、分岐制御を可能にする能動
状態になる。

ＮＯＲゲート４ａは、制御部１０．２０．３０および４
０から、それぞれの制御部が空状態であり、能動化され
ていることを表わす判別信号が入力されると、ＡＫ信号
をデータ伝送路１および識別子伝送路２に与える。この
ようにデータ伝送路１００．２００．３００ｔ３よＵ４
００ＨよＵそれらの失投のデータ伝送路からのＵＫ倍信
号よびＵＬ倍信号よって、失投が空／詰まり状態に応じ
て、分岐制御部１０．２０．３０および４０からデータ
伝送路１００，２００，３００ｄｌｌ；び４００へのｆ
−り伝送を許可または禁止するとともに、データ伝送の
位置から制御部１０．２０．３０または４０への分岐お
よび伝送を許可または禁止する。

識別子伝送路２からは、識別子（隻号部３に対して、い
ずれのデータを伝送すべきかを表わす識別゛信号が制御
部１０，２０．３０および４０のいずれかに与えられる
。たとえば、制御部３０に対して識別信号が与えられる
と、制御部３０はデータ伝送路１からのデータをデータ
伝送路３００に伝送可能にする。また、たとえば、制御
部２０，４０に対して識別信号が与えられると、制御部
２０はデータ伝送路１からのデータをデータ伝送路２０
０に伝送可能にし、制御部４０はそのデータをデータ伝
送路４００に伝送可能にする。

もし、データ伝送路１００，２００．３００および４０
０およびそれらの先膜のいずれかのデータ伝送路におい
て、たとえばデータ伝送路１００がデータを保持してい
るかまたは伝送中であるときには、制御部１０に対して
ＵＫ１２が与えられない。同様にして、データ伝送路１
００の先膜がデータを保持しているかまたは伝送中であ
るときにも、制御部１０に対してＵＬｌが与えられない
。

このため、制御部１０はデータ伝送路１００ないし１０
０の先膜が伝送中または詰まり状態であることを判別し
、制御部１０のレジスタ１１に入力されるデータを記憶
するとともに、ＮＯＲゲート４ａの一方の入力端に″Ｈ
ＩＴレベル信号を与える。

このため、ＮＯＲゲート４ａが閉じられ、ＡＫ倍信号デ
ータ伝送路１および識別子伝送路２に与えられない。

すなわち、データ伝送路１００．２０ｏ、３００および
４００およびそれらの先膜のいずれかのデータ伝送路が
データを保持しているかまたは伝送中であり、制御部１
０．２０．３０および４０がデータを保持している場合
には、データ伝送路１に伝送されてぎた後続のデータは
制御部１０゜２０．３０または４０に入力されずに、デ
ータ伝送路１で保持される。しかし、データ伝送路１０
０．２００，３００および４００およびそれらの先膜と
、制御部１０．２０．３０または４０が、データ伝送を
完了して、詰まり状態から空状態に遷移すれば、制御部
１０．２０．３０または４０は能動化され、データ伝送
路１で保持していたデータ入力を、識別子に従って、再
び自立的に分岐して伝送することができる。

第５図はパケットデータを任意の分岐路に、任意の順序
で４分岐して転送する実施例の具体的な回路図である。

この実施例では、第４図に示したＵＬ信号１０ｄ　、２
０ｄ　、３０ｄおよび４０ｄを用いずに、すなわちデー
タ伝送路１００，２００゜３００および４００の空／詰
まり状態のみに応じて、選択的に分岐する場合について
説明する。この実施例では、４つのデータ伝送路１００
，２００．３００および４００のそれぞれを識別するた
めに、識別子はデータの一部に含まれていて、２ビツト
で構成される。この２ビツトの識別子は識別子復号部３
に与えられる。識別子復号部３はその２ビツトの識別子
に基づいて、４つの識別信号ＤＣ１，ＤＣ２，ＤＣ３お
よびＤＣ４を出力する。

ぞして、これらの識別信号ＤＣ１，ＤＣ２，ＤＣ３およ
びＤＣ４はそれぞれ制御部１０，２０．３０および４０
に与えられる。

制御部１０，２０．３０および４０は前述の第２図に示
した実施例と同様にしてそれぞれ構成されるが、ＡＮＤ
ゲート１８．２８．３８および４８には、共通的にＣ素
子７のＱ１出力が与えられている。これにより、同一の
分岐路に、連続して２回以上データを伝送することが可
能になる。すなわら、制御部３ｏはレジスタ３１とＣ素
子３２゜３３とＡＮＤゲー１−３４とＤタイプフリップ
フロップ３５とデレーニレメン１〜３６とＡＮＤゲート
３７および３８とから構成される。

同様にして、制御部４０もレジスタ４１とＣ素子４２．
４３とＡＮＤゲート４４とＤタイプフリップフロップ４
５とデレーエレメント４６とＡＮＤゲート４７および４
８とから構成される。さらに、４つの制御部１０．２０
．３０および４ｏのいずれもが選択可能状態であるとぎ
に、データ伝送路１へのデータの伝送を許可するために
、４人力ＮＯＲゲート４ａｈ＜設けられる。すなわち、
この４人力ＮＯＲゲート４ａには、Ｃ素子１２のＱ１出
力、Ｃ素子２２のＱ１出力、Ｃ素子３２のＱ１出力およ
びＣ素子４２のＱ１出力が与えられ、それらの出力がい
ずれも゛Ｌ゛ルベルのとき、“Ｈ′″レベルのＡＫ倍信
号Ｃ素子７に与え、入力データレジスタ５に伝送可能と
なる。

上述のごとく構成された４分岐データ伝送装置では、リ
セット（ｉ号による初期化の後、パルス信号ＣＯがＣ素
子６に与えられると、そのパルス信号がＣ素子７に伝達
され、レジスタ５にパルス信号が与えられる。レジスタ
５はそのパルスｉ　Ｑの立ち上がりのタイミングでデー
タを記憶する。しジスタ５に記憶されたデータのうち、
２ビツトの識別子は識別子復号部３に与えられ、復号さ
れる。

このとき、識別子復号部３０の出力として、たとえば識
別信号ＤＣ４が活性化され、ＡＮＤゲート４８に与えら
れたとすると、ＡＮＤゲートの残る１つの入力端である
Ｃ素子４３のＱ２出力の遅延信号が゛）−ビルベルのと
き、ＡＮＤゲート４８の出力は゛ト］′ルベルとなって
、Ｄタイプフリップフロップ４５のクロック人力ｆ４　
Ｇ　Ｋに与えられる。

したがって、Ｄタイプフリップフロップ４５はセットさ
れ、ＡＮＤゲート４７を介してＣ素子４２の一方の入力
を″°Ｈ″レベルにする。それによって、Ｃ素子７から
出力されたパルス信号はＣ素子４２．４３に伝達され、
レジスタ４１にパルス信号が与えられる。そのパルス信
号の立ち上がりエツジで、レジスタ５に記憶されていた
データがレジスタ４１に記憶され、データ伝送路４００
に伝送可能になる。

また、データ伝送路３００を選択するための識別子が識
別子復号部３に与えられると、識別子復号部３は識別信
号ＤＣ３を出力し、制御部３０によってレジスタ５に記
憶されたデータがデータ伝送路３００に伝送可能になる
。以下、同様にして、データ伝送路２００にデータを伝
送するための識別子が識別子復号部３に与えられると、
識別信号ＤＣ２が出力され、制御回路２０によってレジ
スタ５に記憶されたデータがデータ伝送路２００に伝送
可能になる。データ伝送路１００にデータを伝送するた
めの識別信号が識別子復号部３に与えられると、識別信
号ＤＣ１が出力され、制御回路１０によってレジスタ５
に記憶されたデータがデータ伝送路１００に伝送可能に
なる。

なお、上述の説明では、４つの伝送路１００゜２００．
３００および４００のいずれかにデータを伝送できるよ
うにしたが、これに限ることなく、２つ以上のデータ伝
送路に並列的にデータを伝送することも可能である。そ
の場合には、伝送したい複数の伝送路を識別するための
識別信号を識別子復号部３から共通に出力できるように
識別子復号部３を構成すればよい。

このようにして、順次データ伝送路１にデータを入力し
ていったとぎ、データ伝送路１００，２００．３００ま
たは４００で詰まり状態が生じた場合の動作、および前
記データ伝送路がデータ伝送を再開して、空状態に転じ
たときの動作については、第２図に示す２分岐の場合と
全く同様であるので、説明を省略するが、伝送路自体が
自立的に分岐および伝送制御を行なうことに変わりはな
い。

上）ホのごとく、この実施例では、データ伝送路１ヘデ
ータが入力されたとき、データ伝送路１００．２００，
３００および４００のうちの少なくとも１つが二重より
状態であり、ＵＫＩ　２．ＬＪＫ２２、ＵＫ３２＃よび
ＵＫ４２のうちの少なくとも１つが゛Ｌ°ルベルであり
、しかも制御部１０゜２０．３０または４ｏの少なくと
も１つが詰まり状態にある場合、前記入力データはデー
タ伝送路１に保持され、制御部１０．２０．３０または
４０へ分岐して伝送されない。しかし、前述の４つのデ
ータ伝送路のうち、少なくとも１つの各データ伝送路の
次段へデータ伝送を完了すると、前）ホの４つのＵＫ倍
信号うら対応する信号が“Ｈ″レベル遷移し、データ伝
送路１で侍たされていたデータは、タグデータに従って
、制御部１０，２０．３０または４０のいずれか１つに
自立的に分岐して伝送される。

第６図はパケッｌ−データを任意の分岐路に、任意の順
序で４分岐して伝送する他の実施例の具体的な回路図で
ある。この実施例では、前述の第３図に示しりＵ　Ｌ信
号１０ｄ　、２０ｄ　、３０ｄ　＃よび４０ｄを用いて
、すなわらデータ伝送路１００゜２００．３００および
４００およびそれらの先膜の空／詰まり状態に応じて、
選択的に分岐する場合について説明する。この実施例で
は、４つのデータ伝送路を識別するために、第５図に示
した実施例と同様にして、識別子はデータの一部に含ま
れていて、２ビツトで構成される。この２ビツトの識別
子は識別子復号部３によって４つの識別信号ＤＣ１，Ｄ
Ｃ２，ＤＣ３およびＤＣ４を出力する。そして、これら
の識別信号ＤＣ１，ＤＣ２゜Ｄ　Ｃ３ｒ３　Ｊｌ：　Ｕ
　Ｄ　Ｃ４ハそｈ　？　し制御部１０，２０゜３０５よ
び４０に与えられる。

制御部１０．２０．３０および４０は前述の第５図に示
した実施例とほぼ同様にして構成されるが、デレーエレ
メント１６．２６．３６および４６は、このＭ６図に示
す実施例では、ＡＮＤゲート１９．２９．３９および４
９に置換えられている点のみが異なる。

上述のごとく構成された４分岐データ伝送装置では、リ
セット信号による初期化後の動作については、前述の第
５図に示した実施例と全く同じ動作をするので詳細な動
作の説明については省略する。

また、順次データ伝送路１にデータを入力してイッタと
き、データ伝送路１００．２００．３００または４００
およびそれらの先膜のいずれか１つの伝送路で詰まり状
態が生じた場合の動作、および前記データ伝送路がデー
タ伝送を再開して空状態に生じたときの動作については
、前述の第３図に示した２分岐の場合と全く同様である
のでその説明を省略するが、伝送路自体が自立的に分岐
して伝送制御を行なうことには変わりはない。

上述のごとく、この実施例では、データ伝送の１へデー
タが入力されたとき、データ伝送路１００．２００．３
００および４００およびそれらの先膜のうちの少なくと
も７つのデータ伝送路が詰まり状態であり、ＵＬｌ、Ｕ
Ｌ２．ＬＩＬ３およびＵＬ４またはＵＫ１２．ＵＫ２２
．ＵＫ３２およびＵＫ４２のうちの少なくとも１つが゛
Ｌ′°レベルであり、しかも制御部１０，２０．３０ま
たは４０のうちの少なくとも１つが詰まり状態になる場
合、前記入力データはデータ伝送路１に保持され、制御
部１０．２０．３０または４ｏへ分岐して伝送されない
。しかし、前述の伝送路のうち、少なくとも１つが各デ
ータ伝送路の次段へデータ伝送を完了すると、前述の４
つのＵＬ倍信号よび４つのＵＫ倍信号うち対応する信号
が゛Ｈ′°レベルに遷移し、データ伝送路１で待たされ
ていたデータはタグデータに従って、制御部１０，２０
゜３０または４Ｑのいずれか１つに自立的に分岐して伝
送される。

［発明の効果］以上のように５この発明によれば、複数の並列な伝送路
からそれぞれ送信許可信号が出力されているか否かを判
別し、複数の伝送路のうち、データの一部またはそのデ
ータに付随する伝送路を指定するための識別子に従って
、かつ先膜の伝送路の空／詰まり状態に応じていずれか
の伝送路に自立的にデータを送信するようにしたので、
異なる？！類のデータが非同期で入力されても、それぞ
れのデータを所望の伝送路で自立的に伝送することがで
き、データの種類ごとに配線を設けたり、高典能な入出
力ボートを設ける必要がなくなり、装置を簡単に構成で
きる。したがって、この発明をたとえばパケット通信に
適用すれば、パケットの内容を並列なデータ伝送路に分
割し、そのデータを分割したとぎとは異なる順番で合成
することにより、パケットの内容を任意の順に並べ鼓え
ることも可能となる。

【図面の簡単な説明】

第１図はデータを２分岐して伝送する実施例の概略ブロ
ック図である。第２図および第３図はデータを２分岐す
る実施例の具体的な回路図である。第４図はデータを４分岐して伝送する実施例の概略ブロ
ック図である。第５図および第６図はデータを４分岐し
て伝送する実施例の具体的な回路図である。図におイテ、１，１００，２００，３００．４ｏＯはデ
ータ伝送路、２は識別子伝送路、３は識別子復号部、１
０．２０．３０．４０は１ｉｌＪｆｌＯ部、５．１１，
２１．３１．４１はレジスタ、２，１５．２５，３５．
４５はＤタイプフリップフロップ、６．７，１２，１３
，２２，２３，３２，３３．４２．４３はＣ素子、４．
４ａはＮ　ＯＲゲート、１４，２４，３４，４４．１７
．２７，３７゜４７．１８．２８，３８，４８，１９．
２９，３９．４９はＡＮＤゲート、１６，２６．３Ｇ、
４６はデレーエレメントを示す。

Claims

【特許請求の範囲】

（１）任意の時間間隔で送信されるデータを自立的かつ
選択的に複数の並列な伝送路のいずれかに伝送するため
のデータ伝送装置であって、前記複数の並列な伝送路に
それぞれ送信許可信号が出力されているか否かを判別す
る判別手段、前記判別手段の判別結果に従って、前記デ
ータの受信を制御する入力制御手段、および前記複数の伝送路のうち、前記データの一部または当該
データに付随する伝送路を指定するための識別子に従っ
て、前記複数の並列な伝送路のいずれかに前記データを
送信する出力制御手段を備えた、データ伝送装置。
（２）前記入力制御手段は、前記複数の並列な伝送路の
うち、前記データの一部または前記データに付随する識
別子によって表わされる伝送路を識別し、その伝送路に
データの送信が可能であることが前記判別手段によって
判別されたことに応じて、当該伝送路にデータを送信す
るようにした、特許請求の範囲第１項記載のデータ伝送
装置。
（３）前記出力制御手段は、前記複数の並列な伝送路の
すべてが送信可能になっていることを前記判別手段が判
別したことに応じて、当該データの一部または当該デー
タに付随する識別子で表わされる伝送路に、当該データ
を送信するようにした、特許請求の範囲第１項記載のデ
ータ伝送装置。
（４）前記入力制御手段および出力制御手段は、それぞ
れ前記識別子に基づいて、前記複数の並列な伝送路のい
ずれにデータを伝送すべきかを表わす伝送路選択信号を
出力する伝送路選択信号出力手段と、前記複数の並列な伝送路のそれぞれに対応して設けられ
、前記データ伝送が許可された場合、当該データを記憶
するための記憶手段と、前記複数の並列な伝送路のそれぞれに対応して設けられ
、前記判別手段から当該伝送路に送信許可信号が与えら
れたことを判別する判別信号が与えられかつ前記伝送路
選択手段から当該伝送路を選択するための伝送路選択信
号が与えられたことに応じて、入力を許可された前記デ
ータを当該伝送路に対応する記憶手段に記憶して、当該
伝送路に送出する伝送制御手段とを含む、特許請求の範
囲第２項または第３項記載のデータ伝送装置。
（５）前記入力制御手段は、同一伝送路を選択するため
の識別子が連続して与えられたとき、クロック信号に基
づいて、前記識別子を断続するようにした、特許請求の
範囲第２項記載のデータ伝送装置。