JPS6223254A

JPS6223254A - デ−タ伝送装置

Info

Publication number: JPS6223254A
Application number: JP16360585A
Authority: JP
Inventors: Hironori Terada; 浩詔寺田; Katsuhiko Asada; 勝彦浅田; Hiroaki Nishikawa; 博昭西川; Soichi Miyata; 宗一宮田; Satoshi Matsumoto; 敏松本; Hajime Asano; 浅野　一; Masahisa Shimizu; 清水　雅久; Hiroki Miura; 三浦　宏喜; Kenji Shima; 憲司嶋; Nobufumi Komori; 伸史小守
Original assignee: Mitsubishi Electric Corp; Sharp Corp; Sanyo Electric Co Ltd; Matsushita Electric Industrial Co Ltd
Current assignee: Mitsubishi Electric Corp; Sharp Corp; Sanyo Electric Co Ltd; Panasonic Holdings Corp
Priority date: 1985-07-23
Filing date: 1985-07-23
Publication date: 1987-01-31
Also published as: JPH0424741B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野この発明はデータ伝送ｌ１に関し、特に、任意の時間間
隔で送信されるデータを、選択的に複数の並列な伝送路
のいずれかに伝送するようなデータ伝送装置に関する。

従来の技術電子計算機などの処理装置は、複数の処理ユニットをデ
ィジタル信号による通信によって結合し、データ処理を
行なうようにしている。このように、複数の処理ユニッ
トによってデータ処理を分散して処理するとき、一般に
それぞれの処理ユニットにおけるデータ処理の内容が異
なり、各処理を行なうために必要なデータや得られた結
果も異なる。

発明が解決しようとする問題点上述の複数の処理ユニット群を結合するとき、データの
受は渡しの必要な処理ユニットをデータの処理ごとに配
線しかつ入出力ボートを設けると、ハードウェアが非常
に複雑になり、装置が大型化するとともに、コスト的に
も高価になるという問題点があった。

それゆえに、この発明の主たる目的は、異なる種類のデ
ータ群を同一のデータ伝送路を用いて伝送することがで
き、しかもそのデータの一部あるいはそのデータに付随
する識別子によってそのデータの行先を特定させ、ハー
ドウェアの配線量を減らすことができかつ所望の伝送路
に選択的にデータを伝送できるようなデータ伝送装置を
提供することである。

問題点を解決するための手段この発明に係るデータ伝送装置は、任意の時間間隔で送
信されるデータを選択的に複数の並列な伝送路のいずれ
かに伝送するようにされたデータ伝送装置であって、各
伝送路にそれぞれ送信許可信号が出力されているか否か
を判別手段により判別し、そのデータの一部またはその
データに付随する伝送路を指定するための識別子に従っ
て、制御手段により複数の並列な伝送路のいずれかにデ
ータを伝送するようにしたものである。

作用この発明に係るデータ伝送装置では、伝送すべき伝送路
が送信可能状態になっているとき、データの一部または
そのデータに付随する識別子に従って、その識別子が表
わす伝送路にデータを伝送することができる。したがっ
て、異なる種類のデータが伝送路に伝送されてきても、
識別子に基づく伝送路を選択してそのデータを伝送でき
るため、異なる種類のデータごとに入出力ボートを設け
たり、特別な配線を設ける必要がなくなる。

実施例第１図はこの発明の一実施例のデータを２分岐して伝送
する装置の概略ブロック図である。

まず、第１図を参照して、データを２つの伝送路に分岐
して伝送する例について簡単に説明する。

この第１図に示す実施例に用いられるデータ伝送路１，
１００．２００はそれぞれデータを伝送するための線路
信号と、前段のデータ伝送路が空であるか否かを伝える
ＵＫ倍信号有している。また、この実施例では、データ
伝送路１と笹列的に識別子伝送路２が設けられる。識別
子伝送路２はタグと称される識別子を伝送するものであ
る。この識別子はデータ伝送路１に伝送されたデータを
２つのデータ伝送路１００，２００のいずれかに伝送す
べきかを示すものである。

今、データ伝送路１００．２００がともに空であって、
データの伝送が可能であるとぎ、ＵＫ信＠１０ａ　、２
０ａがそれぞれ制御部１０．２０に与えられる。制御部
１０．２０はそれぞれＵＫ信号１０ａ、２０ａが入力さ
れると、データ伝送路１００，２００のそれぞれが空で
あることを判別し、それぞれ判別信号１０ｂ、２０ｂを
ＡＮＤゲート４に与える。ＡＮＤゲート４は制御部１０
゜２０からそれぞれデータ伝送路１００．２００が空で
あることを表わす判別信号１０ｂ、２０ｂが入力される
と、Ａ　Ｋ　４：５号をデータ伝送路１と識別子伝送路
２に与える。

識別子伝送路２はデータ伝送路１に伝送したデータがた
とえばデータ伝送路１００に伝送すべきであることを表
わす識別子を識別子復号部３に与える。識別子復号部３
は識別子伝送路２から伝送されてきた識別子を復号し、
制御信号１０ｃを制御部１０に与えてこれを能動化する
。それによって、データ伝送路１から伝送されてきたデ
ータが制御部１０を介してデータ伝送路１００に伝送さ
れる。逆に、識別子伝送路２からデータ伝送路２００に
データの伝送すべきことを示す識別子が識別子復号部３
に与えられると、識別子復号部３は制御信号２０Ｃを制
御部２０に与えてこれを能動化し、データ伝送路１に伝
送されてきたデータを、制御部２０を介してデータ伝送
路２００に伝送する。

もし、データ伝送路１００，２００のいずれが一方、た
とえばデータ伝送路１００がデータを伝送中であるとき
には、制御部１０に対してＵＫ信号１０ａが与えられな
い。このため、制御部１゜はデータ伝送路１００が伝送
中であることを判別し、ＡＮＤゲート４の一方の入力端
にローレベル信号を与える。このため、ＡＮＤゲート４
が期じられ、Ａｋ倍信号データ伝送路１および識別子伝
送路２に与えられなくなる。すなわち、データ伝送路１
００．２００のいずれか一方でもデータの伝送中である
場合には、データ伝送路１に伝送されてきたデータは伝
送されない。

第２図はデータを２分岐する実施例の具体的な回路図で
ある。まず、第２図を参照して、構成について説明する
。前述の第１図に示したデータ伝送路１からのデータは
レジスタ４に与えられる。

このレジスタ４はｎビットのデータを一時記憶する第１
の記憶手段を構成する。また、第１図に示した識別子伝
送路２から伝送されてきた識別子は識別子復号部３を構
成するＤタイプフリップフロップ５のＤ入力に与えられ
る。Ｃ素子（Ｃｏｉｎｃｉｄｅｎｃｅ　　Ｅｌｅｍｅｎ
ｔ）　６．７はパルス信号Ｃｏに基づいて、レジスタ４
へのデータの書込みを制御するものである。

一方の制御部１０はレジスタ１ゴとＣ素子１２および１
３とＯＲゲート１４とＤタイプフリップフロップ１５と
から構成される。また、他方の制御部２０はレジスタ２
１とＣ素子２２および２３とＯＲゲート２４とＤタイプ
フリップフロップ２５とから構成される。レジスタ１１
．２１は前述のレジスタ４に記憶されたｎビットのデー
タを一時記憶する第２の記憶手段を構成する。Ｃ素子１
２および１３はレジスタ１１へのデータの１込みを制御
するものであり、Ｃ素子２２および２３はレジスタ２１
へのデータの書込みを制御するものである。Ｄタイプフ
リップフロップ１５および２５は前述のＤタイプフリッ
プフロップ５によって復号された識別子に基づいて、レ
ジスタ４に記憶されているデータを制御部１０側のレジ
スタ１１に書込むかあるいは制御部２０のレジスタ２１
に溜込むかを選択するものである。

次に、第２図に示したデータ伝送装置の動作について説
明する。初期状態においては、リセッ［〜信号がＣ素子
６．７．１２．１３．２２および２３に与えられ、これ
らを初期リセットするとともに、ＯＲゲート１４．２４
を介してＤタイプフリップ７０ツブ１５．２５をそれぞ
れ初期リセットする。Ｄタイプフリップフロップ１５お
よび２５はそれぞれ初期リセットされたことによって、
Ｑ７．Ｑ２出力がともに１１　Ｌ　ＩＴになっている。

また、Ｃ素子１２．１３．２２および２３もそれぞれリ
セットされているため、それぞれのＱ、出力は゛Ｌ″に
なっている。

Ｃ素子１２のＱ、出力およびＣ素子２２のＱ。

出力はそれぞれへＮＯゲート８に与えられる。ＡＮＤゲ
ート８は２つの入力がＬ　ＩＴになっているため、Ｈレ
ベルのＡＫ倍信号出力する。このＡＫ信号が°゛Ｈ″の
ときには、レジスタ１１．２１にそれぞれデータが記憶
されておらず、データの伝送が可能であることを示して
いる。すなわち、Ｃ素子１２．２２はそれぞれのＱ、出
力が′Ｌ″であれば、それぞれに対応するレジスタ１１
．２１にデータが記憶されていないことを示している。

この状態で、データがレジスタ４に入力され、識別子が
Ｄタイプフリップ７０ツブ５に与えられ、パルス信号Ｃ
ＯがＣ素子６に与えられる。このとき、Ｃ素子７の０２
出力は初期リセットにより、１１　Ｈ１１になっている
。パルス信号ＣＯがＨ″になると、Ｃ素子６のＱ、出力
がＨ”になる。Ｃ素子７はＡＫ倍信号゛′Ｌ′′あるた
め、パルス信号ＣＯがＣ素子７のＱ、出力に伝達される
。すると、レジスタ４はＣ素子７のＱ、出力がＩＩ　Ｈ
Ｈに立上がるタイミングで、データを記憶する。Ｃ素子
７のＱ、出力はＣ素子１２．２２に伝達されようとする
が、Ｄタイプノリツブフロップ１５のＱ、出力およびＤ
タイプフリップ７０ツブ２５の０２出力は初期リセット
により゛Ｌ′°になっているため、Ｃ素子７のＱ１出力
はＣ素子１２．２２への入力が許可されない。

一方、データとともに与えられる識別子はたとえばデー
タをデータ伝送路１００に伝送するために、１°°を示
しているものとする。Ｄタイプフリップフロップ５は識
別子が“１″になっていて、Ｃ素子７のＱ＋比出力ＩＩ
　ＨＩＩに立上がるタイミングでＱ出力を°“Ｈ”にし
、０出力をＬ′′にする。

Ｄタイプフリップフロップ５のＱ出力がＨ″になると、
その立上がりでＤタイプフリップフロップ１５がセット
され、そのＱ１出力が゛トド′になり、Ｄタイプフリラ
ップフロツブ２５の０２出力は依然として”　Ｌ　”を
保持している。

Ｄタイプフリップフロップ１５のＱ、がＨ）′になった
ことによって、Ｃ素子７のＱ、出力が、ＨＩＩになった
ＡＫ倍信号受けるＣ素子１２の０１出力に伝達される。

そして、データ伝送路１００からの送信許可信号ＵＫ１
２が“ＨＩＩになると、Ｃ素子１３のＱ、出力が′Ｈ″
になる。そして、その立上がりのタイミングで、レジス
タ４に記憶されていたデータがレジスタ１１に記憶され
、データ伝送路１００に伝送される。

一方、Ｃ素子２２は、Ｄタイプフリップフロップ２５の
Ｑ２出力が′Ｌ″であるため、Ｃ素子２２からのＨ″の
０１出力は許可されず、Ｃ素子２３に伝達されない。こ
のため、レジスタ２１にはパルス信号が与えられないた
め、レジスタ４に記憶されたデータはレジスタ２１に記
憶されない。

このように、識別子が１″になると、レジスタ４の記憶
されたデータはレジスタ１１を介してデータ伝送路１０
０に伝送されるが、データ伝送路２００には伝送されな
い。

上述のごとくして、Ｃ素子１３のＱ、出力が１１　Ｈ１
１になると、Ｑ２出力は“°Ｌ”になる。すると、ＯＲ
ゲート１４はＣ素子１３のＱ２出力の１１１１１により
Ｄタイプフリップフロップ１５をリセットする。Ｄタイ
プフリップフロップ１５はリセットされると、そのＱ１
出力がＬ″になるため、Ｃ素子１２のＱ、出力がＩ　ｃ
、　ＩＩになる。このとき、Ｃ素子２２のＱ、出力も１
１　Ｌ　１１であるため、ＡＮＤゲート８は’　１」”
のＡＫ倍信号出力する。

それによって、次のデータの伝送が許可される。

次に入力されたデータをデータ伝送路２００に伝送する
ために、識別子が°゛Ｏ″になると、今度はＤタイプフ
リップ７０ツブ２５がセットされ、Ｃ素子７のＱ、出力
がＣ素子２２．２３に伝達され、レジスタ２１にパルス
信号が与えられ、レジスタ４に記憶されたデータがレジ
スタ２１に記憶されてデータ伝送路２００に伝送される
。

なお、上述の説明では、データ伝送路１からのデータを
データ伝送路１００または２００のいずれか一方にのみ
伝送するようにしたが、データ伝送路１００および２０
０の両方に同時にデータを伝送することも可能である。

その場合には、Ｄタイプフリップフロップ１５．２５の
クロックパルスとして、Ｄタイプフリップフロップ５の
Ｑまたは０のいずれか一方の出力を共通的に与えるよう
にすればよい。

第３図はデータを４分岐して伝送する実施例の概略ブロ
ック図である。この第３図に示す例は、前述の第１図に
示した例が２つのデータ伝送路１００．２００に分岐し
て伝送するものであったのに対して、４つのデータ伝送
路１００，２００゜３００および４ｏ○のいずれもが空
き状態のとぎに１ないし４つの伝送路に分岐して伝送で
きるようにしたものである。このために、各データ伝送
路１００，２００．３００および４００のそれぞれに対
応して制御部１０，２０．３０および４０が設けられる
。また、識別子復号部３は４つのデータ伝送路１００，
２００，３００および４００にデータを分岐して伝送す
るために、それぞれを特定する識別信号を制御部１０．
２０．３０および４０に与える。また、すべてのデータ
伝送路１００．２００．３００おＪ：’ＣＦ４００（７
）そｔＬぞれが空き状態であることを判別するためにＡ
ＮＤゲート８０Ｓ設けられる。

この第３図に示す実施例では、各データ伝送路１００．
２００，３００Ｊ５よび４００（７）それぞれが空き状
態であることをＡＮＤゲート８０が判別したとき、それ
を示す信号がデータ伝送路１および識別子伝送路２に与
えられる。そして、識別子伝送路２から識別子復号部３
に対して、いずれのデータ伝送路にデータを伝送すべき
かを表わす識別信号が制御部１０，２０．３０および４
０のいずれかに与えられる。たとえば、制御部３ｏに対
して識別信号が与えられると、制御部３０はデータ伝送
路１からのデータをデータ伝送路３００に伝送する。ま
た、たとえば制御部２０．４０に対して識別信号が与え
られると、制御部２０はデータ伝送路１からのデータを
データ伝送路２００に伝送し、制御部４０はそのデータ
をデータ伝送路４００に伝送する。

第４図はデータを４分岐して伝送する実施例の具体的な
回路図である。この実施例では、４つのデータ伝送路を
識別するために、識別子はデータの一部に含まれていて
、２ビツトで構成される。

この２ビツトの識別子は識別子復号部５０に与えられる
。識別子復号部５０はその２ビツトの識別子に基づいて
、４つの識別信号ＤＣ１，ＤＣ２゜ＤＣ３およびＤＣ４
を出力する。そして、これらの識別信号ＤＣ１ないしＤ
Ｃ４はそれぞれ制御部１０．２０．３０および４０に与
えられる。

制御部１０．２０は前述の第２図に示した実施例と同様
にして構成される。制御部３０ち同様にして、レジスタ
３１とＣ素子３２．３３とＯＲゲ−１−３４とＤタイプ
フリップフロップ３５とから構成される。同様にして、
制御部４０もレジスタ４１とＣ素子４２．４３とＯＲゲ
ート４４とＤタイプフリップ７０ツブ４５とから構成さ
れる。さらに、４つの伝送路のいずれもが空き状態であ
るときに、データの伝送を可能にするために、４人力Ａ
ＮＤゲート８ｏが設けられる。そして、この４人力ＡＮ
Ｄゲート８０には、Ｃ素子１２のＱ電比力、Ｃ素子２２
のＱ、出力、Ｃ素子３２のＱ１出力およびＣ素子４２の
Ｑ１出力が与えられ、それらの出力がいずれもＬ″のと
き、”　Ｈ”のＡＫ倍信号Ｃ素子７に与える。

上）ホのごとく構成された４分岐データ伝送装置では、
パルス信号ＣＯがＣ素子６に与えられると、そのパルス
信号がＣ素子７に伝達され、レジスタ４にパルス信号が
与えられる。レジスタ４はそのパルス信号の立上がりの
タイミングでデータを記憶する。レジスタ４に記憶され
たデータのうち、２ビツトの識別子は識別子復号部５ｏ
に与えられ、識別される。そして、識別子１１号部５０
からたとえば識別信号ＤＣ４が出力され、Ｄタイプフリ
ップフロップ４５に与えられると、このＤタイプフリッ
プフロップ４５がセットされ、Ｃ素子７から出力された
パルス信号はＣ素子４２．４３に伝達され、レジスタ４
１にパルス信号が与えられる。

それによって、レジスタ４に記憶されていたデータがレ
ジスタ４１に記憶され、データ伝送路４００に伝送され
る。

また、データ伝送路３００を選択するための識別子が与
えられると、識別子復号部５０は識別信号ＤＣ３を出力
し、制御部３０によってレジスタ４に記憶されたデータ
がデータ伝送路３００に伝送される。以下、同様にして
、データ伝送路２００にデータを伝送するための識別子
が識別子復号部５０に与えられると、識別信号ＤＣ２が
出力され、制御回路２０によってレジスタ４に記憶され
たデータがデータ伝送路２００に伝送される。データ伝
送路１００にデータを伝送するための識別信号が識別子
復号部５０に与えられると、識別信号ＤＣ１が出力され
、制御回路１０によってレジスタ４に記憶されたデータ
がデータ伝送路１００に伝送される。

なお、上述の説明では、４つの伝送路１００゜２００．
３００および４００のいずれかにデータを伝送できるよ
うにしたが、これに限ることなく、２以上の伝送路に並
列的にデータを伝送することも可能である。その場合に
は、伝送したい複数の伝送路を識別するための識別信号
を識別子復号部５０から同時に出力できるように識別子
復号部５０を構成すればよい。

第５図はデータを４分岐して伝送する他の実施例の具体
的な回路図である。この第５図に示す実施例は、識別子
復号部５０とＤタイプフリップフロップ１５，２５．３
５および４５との間にＡＮＤゲート１６，２６．３６お
よび４６をそれぞれ設け、識別子復号部５０の識別出力
ＤＣ１ないしＤＣ４をそれぞれＡＮＤゲート１６，２６
．−３６および４６の一方入力端に与え、他方入力端に
Ｃ素子７のＱ、出力を与えるようにしたものである。

このようにＡＮＤゲート１６．２６．３６および４６を
設けたのは、たとえばデータ伝送路１００に連続してデ
ータを伝送できるようにするためである。すなわち、前
述の第４図に示した実施例では、伝送路１００から４０
０まで順にデータを伝送するとき、識別子復号部５０は
データに含まれる識別子に基づいて、識別出力ＤＣＩな
いしＤＣ４を順次出力するため、Ｄタイプフリップフロ
ップ１５．２５．３５および４５を順次セットすること
ができる。

ところが、Ｄタイプフリップフロップ１５，２５．３５
および４５はそれぞれに対応する伝送ラインにデータを
伝送し終えると、リセットされる。

しかし、たとえばデータ伝送路１ｏ○に連続してデータ
を伝送するとき、識別出力ＤＣ１は連続して゛Ｈ″レベ
ルになり続ける。このため、Ｄタイプフリップフロップ
１５は最初のデータを伝送し終えるとリセットされ、こ
のとき識別出力ＤＣ１は”　Ｈ”を維持しているため、
次のデータをデータ伝送路１００に伝送しようとしても
、Ｄタイプフリップフロップ１５をセットすることがで
きない。

そこで、第５図に示した実施例では、Ｄタイプフリップ
フロップ１５のクロック入力端側にＡＮＤゲート１６を
設け、このＡＮＤゲート１６の一方入力端に識別出力Ｄ
Ｃ１を与え、他方入力端にはＣ素子７からのパルス信号
を与えるようにしたため、識別出力ＤＣ１が］」′を保
持していても、Ｃ素子７からのパルス信号によってＡＮ
Ｄゲート１６が開かれ、Ｄタイプフリップフロップ１５
をセットすることができる。したがって、連続的にデー
タ伝送路１ｏ○にデータを伝送する場合であっても、１
つのデータを伝送するごとにＤタイプノリツブ７０ツブ
１５がリセットされるが、次のデータを伝送するために
パルス信号がＣ素子６に入力されると、そのパルス信号
がＣ素子７を介してＡＮＤゲート１６に与えられるため
、Ｄタイプフリップフロップ１５がセットされ、連続し
てデータ伝送路１００にデータの伝送が可能になる。

第６図はデータを４分岐して伝送するその伯の実施例の
詳細な回路図である。前述の第４図および第５図に示し
た実施例は、入力されたデータを１つのデータ伝送路の
みならず、複数のデータ伝送路たとえばデータ伝送路１
００．２００に同時にデータの伝送が可能であったが、
この第６図に示す実施例は、空き状態になっている１つ
のデータ伝送路のみにデータの伝送を可能にしたもので
ある。そして、この実施例に示ずデータ伝送装置は、前
述の第４図および第５図と同様にして、データを記憶す
るためのレジスタ４とこのレジスタ４にデータの書込み
を制御するためのＣ素子６０と識別子を識別する識別子
復号部５０と制御回路１０ないし４０とから構成される
。

制御回路１０はレジスタ１１とＣ素子１８とＡＮＤゲー
ト１６とバッファ１７とから構成され、制御回路２０は
レジスタ２１とＣ素子２８と△ＮＤグー１〜２６とバッ
ファ２７とから構成され、制御回路３０はレジスタ３１
とＣ素子３８とＡＮＤケ−１−３６トバッフ７３７とか
ら構成され、制御回路４０はレジスタ４１とＣ素子４８
とＡＮＤゲート４６とバッファ４７とから構成される。

バッファ１７．２７．３７および４７のそれぞれの出力
はワイψ−ドＯＲ接続されて、Ｃ素子６０に与えられる
。なお、Ｃ素子１８．２８．３８．４８および６０は、
それぞれ前述の第５図の２段接続したＣ素子１２．１３
．２２．２３，３２，３３゜４２．４３および６．７を
簡略化して示している。

次に、動作について説明する。データがレジスタ４に入
力されかつパルス信号ＣＯがＣ素子６０に入力されると
、レジスタ４はＣ素子６０に伝達されたパルス信号に基
づいてデータを記憶する。

レジスタ４に記憶されたデータに含まれる識別子は識別
子復号部５ｏに与えられ、たとえばデータ伝送路３００
にデータを伝送するために識別出力ＤＣ３が識別子復号
部５０から出力される。この識別出力ＤＣ３はＡＮＤゲ
ーｉ〜３６の一方入力端に与えられ、他方入力端にはＣ
素子６０からパルス信号が与えられる。ＡＮＤゲート３
６はゲートを開き、パルス信号をＣ素子３８に与える。

Ｃ素子３８はデータ伝送路３００から送信許可信号ＵＫ
３２が入力されると、パルス信号をレジスタ３１に与え
る。したがって、レジスタ３１はレジスタ４に記憶され
たデータを記憶してデータ伝送路３００に伝送する。

一方、識別出力ＤＣ３はバッファ３７にも与えられる。

パンツ７３７の入力にはＣ素子３８のＱ２出力のＩ　Ｌ
　ｌ′倍信号与えられる。このとき、バッファ１７．２
７および４７のそれぞれの出力はハイインピーダンスに
なっている。バッファ３７はＣ゛素子３８からのＬ　”
信号を出力し、Ｃ素子６０に与える。それによって、Ｃ
素子６０はパルス信号ＣＯが入力されても、レジスタ４
に伝達しなくなる。すなわち、上述のごとくデータ伝送
路３００にデータを伝送している間は、Ｃ素子６゜がレ
ジスタ４にパルス信号を与えないため、次のデータがレ
ジスタ４に入力されても、そのデータを記憶しない。

上ｊホのごとくしてデータ伝送路３００に、レジスタ３
１に記憶されたデータを伝送し終えると、送信許可信号
ＵＫ３２が“Ｌ゛°から”　Ｈ”になり、Ｃ素子３８の
Ｑ２出力がｕ　ＨＴＴになる。このため、バッファ３７
の出力は′Ｈ″となり、次のデータの伝送が可能になる
。そして、次のデータがレジスタ４に到着次第あるいは
既に到着している場合はぞのデータに含まれる識別子に
従って前述の動作を繰返す。

発明の効果以上のように、この発明によれば、複数の並列な伝送路
からそれぞれ送信許可信号が出力されているか否かを判
別し、複数の伝送路のうち、データの一部またはそのデ
ータに付随する伝送路を指定するための識別子に従って
、いずれかの伝送路にデータを送信するようにしたので
、異なる種類のデータが入力されても、それぞれのデー
タを所望の伝送路で伝送することができ、データの種類
ごとに配線を設けたり入出力ボートを設ける必要がなく
なり、装置を簡単に構成できる。したがって、この発明
をたとえばパケット通信に適用すれば、パケットの内容
を並列なデータ伝送路に分割し、そのデータを分割した
ときとは異なる順番で合成することにより、パケットの
内容を任意の順に並べ替えることも可能となる。

【図面の簡単な説明】

第１図はデータを２分岐して伝送する実施例の概略ブロ
ック図である。第２図はデータを２分岐する実施例の具
体的な回路図である。第３図はデータを４分岐して伝送
する実施例の概略ブロック図である。第４図はデータを
４分岐して伝送する実施例の具体的な回路図である。第
５図はデータを４分岐して伝送する他の実施例の具体的
な回路図である。第６図はデータを４分岐して伝送する
その他の実施例の具体的な回路図である。図において、１，１００，２００，３００，４ｏＯはデ
ータ伝送路、２は識別子伝送路、３，５０は識別子復号
部、１ｏ、２０．３０．４０は制御部、４．１１，２１
，３１．４１はレジスタ、５．１５．２５，３５．４’
５はＤタイプフリップフロップ、６，７，１２，１３，
２２．２３，３２．３３．／１２．４３はＣ素子、１４
．２４．３４．４４はＯＲゲート、４．ｓ、　１６．２
６．３６．４６．８０はＡＮＤゲート、１７．２７，３
７．４７はバッファを示す。

Claims

【特許請求の範囲】

（１）任意の時間間隔で送信されるデータを選択的に複
数の並列な伝送路のいずれかに伝送するためのデータ伝
送装置であつて、前記複数の並列な伝送路にそれぞれ送信許可信号が出力
されているか否かを判別する判別手段、および前記複数の伝送路のうち、前記データの一部または当該
データに付随する伝送路を指定するための識別子に従つ
て、前記複数の並列な伝送路のいずれかに前記データを
送信する制御手段を備えた、データ伝送装置。
（２）前記制御手段は、前記複数の並列な伝送路のすべ
てが送信可能になつていることを前記判別手段が判別し
たことに応じて、当該データの一部または当該データに
付随する識別子で表わされる伝送路に、当該データを送
信するようにした、特許請求の範囲第１項記載のデータ
伝送装置。
（３）前記制御手段は、前記複数の並列な伝送路のうち
、前記データの一部または前記データに付随する識別子
によつて表わされる伝送路を識別し、その伝送路にデー
タの送信が可能であることが前記判別手段によつて判別
されたことに応じて、当該伝送路にデータを送信するよ
うにした、特許請求の範囲第１項記載のデータ伝送装置
。
（４）前記制御手段は、前記データを一時記憶する第１の記憶手段と、前記識別
子に基づいて、前記複数の並列な伝送路のいずれにデー
タを伝送すべきかを表わす伝送路選択信号を出力する伝
送路選択信号出力手段と、前記複数の並列な伝送路のそれぞれに対応して設けられ
、前記データを記憶するための第２の記憶手段と、前記複数の並列な伝送路のそれぞれに対応して設けられ
、前記判別手段から当該伝送路に送信許可信号が与えら
れたことを判別する判別信号が与えられかつ前記伝送路
選択手段から当該伝送路を選択するための伝送路選択信
号が与えられたことに応じて、前記第１の記憶手段に記
憶しているデータを当該伝送路に対応する第２の記憶手
段に記憶して当該伝送路に送出する伝送制御手段とを含
む、特許請求の範囲第２項または第３項記載のデータ伝
送装置。
（５）前記制御手段は、同一伝送路を選択するための識
別子が連続して与えられたとき、クロック信号に基づい
て前記識別子を断続するようにした、特許請求の範囲第
２項記載のデータ伝送装置。