JPS63503029A - デジタルイメージ通信ネットワークに用いるためのワークステーション - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ６、上記ワークステージ、ンが更に、上記の処理されたイメージを表示するため の表示デバイスを含むことヲ特徴とする請求の範囲第３項に記載の本発明。

２　上記電子処理回路が、イメージデータをビ、トマ、プ型に伸長するための手 段を含むことｔ特徴とする請求の範囲第３項に記載の本発明。

明　細　書 デジタルイメージ通信ネットワーク 本発明は、デジタルイメージ及びデータの急速送信を行うための通信ネットワー クに用いられるワークステーションに関し、より詳細には、データ処理セクショ ン及びイメージセクションであって、各々が１通信データを扱う制御チャンネル に且つイメージの排他的送信に用いられるイメージチャンネルにそれぞれ接続さ れているデータ処理セクション及びイメージセクションを有するワークステーシ ョンに関する。

（２）背景技術 分散形データ処理に対する埃在の傾向は、オフィースオートメーション及び自動 オフィース端末装置１表示装置、及びコンピュータの広範囲にわたる使用が段々 と強調されることと相俟って端末相互接続システムに対するより総合的なアプロ ーチの需要を形成してきている。パーソナルワークステーションは。

個々の事務作業者−＄務員及びプロの両方−にホストシステム。

共通データベース、周辺プリンタ、及び遠隔コンピュータネ。

トレーラへのアクセスを共有せしめることにより全体的な生産性を増すことがで きる。ワークステーション自体は、低価のキーボード／表示デバイスから小型コ ンピュータまでの範囲にわたる。

従来のワークステーションは、一般的にバス構造を通してメモリに接続されてい る中央処理装置を含んでいる。斯かるワークステーションには無数の周辺デバイ スを関連させることができ、例えば、グラフィック制御装置を関連させてＣＲＴ 表示装置を駆動することができ、ディスクドライブ制御装置を関連させて磁気デ ィスクを駆動させることができ、且つ通信制御装置を関連させてワークステーシ ョンをイネーブルしネットワーク又は他のデバイスと通信させることができる。

この型式のワークステージ、ンは、その通信径路を通してイメージを受けること ができ且つ斯かるイメージをワークステーションのＣＲＴ表示装置に表示できる ようにこれらのイメージを伸長してそれらを処理することができる。しかしなが ら、イメージの中に含まれているデータの大きな量及び伸長、スケーリング及び 回転処理の複雑性の故に、斯かる作動に要する時間はオペレータにとって許容で きないものとなる。ワークステーションの電力に応じて、この期間は、１５秒か ら５分という長さにわたっている。

オペレータの生産性が、イメージング応用が含まれている主な要因である場合、 斯かる遅延は許容できないものとなる。

従来のワークステーションを用いてイメージを扱う上での別の不都合は、ＣＰＵ （中央処理装置）が、ワークステーションにおいて扱われているイメージを管理 し且つ操作するのに必要なかなりのソフトウェアプログラムに必要なかなりの量 のメモリに付は加えられる（即ち画素毎に１ビツトに減圧される時のデータの１ ページが半メガバイトのメモリを要求する時の）大メモリに対してアクセスを有 するという要求である。明らかに。

これらの要求は、従来のワークステーションのコストを上昇せしめ且つ処理能力 の問題を依然として修正はしない。

従来のワークステーションをイメージの処理に用℃・る上での別の不都合は、ワ ークステーションが単一タスク型である場合、このワークステーションは、それ がイメージを処理して表示装置に表示することに関連するプログラムを実施して いる時の間の長い期間にわたってオペレータと通信入力の両方に応答しないよう に見えるということである。たとえ、ワークステーションが他の処理を同時に進 行せしめた差動システムのマルチタスク型であったとしても、このワークステー ションは、イメージが受けられた時間からイメージが表示装置に現われる時間ま での期間を更に延長せしめてしまう。

従来のワークステーションを用いてイメージを処理する上での更に別の不都合は 、イメージの減圧、スケーリング及び回転の全てのイメージ処理段階が、ＣＰＵ メモリにプログラムされており且つＣＰＵによって実施されるソフトウェアを用 いて実行されなければならないことである。斯かるソフトウェアの使用は、イメ ージにおける各画素又は画素の群を処理しなければならず、イメージ中の全ての 画素が処理されるまでこの作動を反復的に実行しなければならない。更に、イメ ージを表わすデータを送信するために１つのチャンネルを用いてワークステーシ ョンと通信することは、イメージ情報がその間の小さなデーターパケットでもっ て送信されている状態で、プロトコルがへ、ダ及びトレーラを用いる通信ネット ワークを要求するという負担がかかる。

不発明の目的は１通信チャンネル及びイメージチャンネルを有するデュアルチャ ンネルワークステーションを用いることにより、ワークステーションのＣＰＵが 各画素又は画素の群を処理する必要がないが、単に命令をインターフェースハー ドウェアを経由してイメージチャンネルに送り、イメージの受信及び処理に関係 するプロセスを実行するようにデーターイメージングを扱うことにある。

イメージ処理に伴う生産性を更に増加せしめるために、ハードウェアが、このハ ードウェアが減圧、スケーリング及び回転の機能を急速に且つ最少量のＣＰＵ干 渉でもって実行するように構成されるような方法でこれらの機能を実行するべく 配設される。

発明の開示 従来のワークステーションを用いてイメージを受け且つ処理することに関連する 斯かる困難に鑑みると１本発明の有意な目的は、イメージソース、スケジューリ ング手段及び複数のワークステーションを有する通信ネットワークに用いられる 改良されたイメージ検索ワークステージョ／を提供することにある。

各ワークステーションは、データ処理セクション及びイメージセクションを有し ている。データ処理セクションは、バス構造に接続されている中央処理装置（Ｃ ＰＵ）を含んでいる。このバス構造にはまた。２つのインターフェースモジュー ル、即チ通信インターフェースモジュール及びイメージ制御装置モジュールが接 続されており、これによりデータ処理セクションが、通信制御チャンネル及びイ メージセクションにそれぞれ通信を行うことができる。データ処理セクションに おけるＣＰＵは通信モジュールを経由して、イメージソース、スケジューＩＪ　 ７グ手段、及び他のワークステーションとの間の全ての通信を扱う。

イメージセクションは、イメージチャンネルから直接イメージデータを受けるこ とができる。データ処理セクションにおけるＣＰＵは、イメージ制御装置モジュ ールを経由してイメージセクションと通信し且つイメージセクションをイネーブ ルして。

それに送信されているイメージをイメージチャンネルに受け且つこれらのイメー ジをそれらを表示するために単偏することができる。

本発明はまた。好ましい実施例にお〜・て、減圧、スケーリング及び回転等の機 能を実行することによりイメージデータを処理するためにイメージセクションに おいて特別に設計されたハードウェアの使用を提供する。各機能は要求される時 、イメージを表示するに先立ちあるいは代替において、イメージをプリンタに送 り紙の上に可視イメージを供給するに先立ち、急速に且つ最小量のＣＰＵ干渉で もって実行することができる。

図面の簡単な説明 第１図は、先行技術に用いられるフレームプロトコルヲ示ス。

第２図は、本発明に係るプロ、り図である。

第３図〜第５図は、ネットワークの構成の別の諸実施例のプロ、り図である。

第６図は、バス型制御チャンネルを用いるネットワークのセグメントを示す。

第７図は、マルチライン制御チャンネルを用いるネットワークのセグメントを示 す。

第８図は、データーフローダイアグラムである。

第９図は、制御チャンネルにおける論理メツセージ及びイメージチャンネルにお けるイメージ伝送のためのタイミング図である。

第１０　ａ図〜第１０ｄ図は、トランスミ、りのオペレーションを示すフローチ ャートを示す（文字「ａ−ｄＪの意味は、これが全て１つの図面であり、Ｊａ− ｄＪベージに続いていることを示す）。

第１１ａ図〜第１１ｂ図は、レシーバの作動を示すフローチャートを示す。

第１２ａ図〜第１２ｂ図は、スケジューラの作動を示すフローチャートを示す。

第１３図は、イメージトランスミ、り及びイメージレシーバのイメージチャンネ ルへの接続を示す。

第１４図は、イメージトランスミ、りの略電気図である。

第１５ａ図〜第１５ｂ図は、トランスミ、タタ、プの略電気図である。

第１６図は、レシーバタップの略電気図である。

第１７ａ図〜第１７ｂ図は、イメージレシーバの略電気図である。

第１８図は、イメージトランスミ、りとイメージレシーバの両方のための信号タ イミング図を示す。

第１９図は、デエアルチャンネルワークステーションの電気プロ、り図である。

第２０図は、第１９図に示されているバッファメモリの電気プロ、り図である。

第２１図は、第１９図に示されている電子処理回路の電気プロ、り図である。

第２２図は、第」９図に示されているビ、トマ、プメモリの電気プロ、り図であ る。

本発明を実施するモード 本発明は１局部地域通信ネ、トワークに向けられている。このネットワークは、 ２つの通信チャンネルを用いる。１つのチャンネルは、一般的データ通信を扱い 、また第２チヤンネルのための制御チャンネルとして作用する。第２チヤンネル は、イメージチャンネルと呼ばれ、イメージ、デジタル化音声情報。

又は大パケ、トデータを排他的に運ぶことを意図されている。

この型式の２チャンネルネ、トワークの使用により、制御を分配あるいは集中し てきた。好ましい実施例は、主に中心制御を示しながら述べられるが、これは、 斯かるネットワークが実際問題、大型中央処理装置（ＣＰＵ）によって管理され ることの方が多い集中データベースに関連して用いられるからである。斯かるネ ットワークの主な機能は、遠隔のユーザにこの中心に位置しているデータベース へのアクセスを与えることにある。大型ＣＰｔＪがある適度の未使用容量を有す る可能性が非常に大きいため、ネットワークスケジューラに必要なスケジューリ ングオペレーションを取り扱うことが非常に簡単に予想され得る。

ここに述べられている本発明の概念を最小量の曖昧さでもって伝えるために、用 語及び定義の論述を始めに以下のように行う。

「チャンネル」という用語は、電気信号を伝送するための単一径路を定義するこ とを意図し且つ周波数分割又は時分割による分離を含むために広い意味で用いら れる。例えば、単一広帯域伝送は１周波数によって分離された２以上のチャンネ ルを含み得る。同様にして、制御信号を運ぶための個々のワークステーションへ のＲ８−２３２ラインによって複数のノード又はワークステーションに接続され ている中央コンピュータの使用は、まだ単一チャンネルと見なされる。「チャン ネル」という用語は、二方向径路を包含しており、これにより二方向への伝送を 行う。更に、Ｒ８−２３２又はＲ８−４２２インターフエース規格の使用は、こ の特定の型式のインターフェースに限定されることを意図していないが、これら が電子工業会（ＥＩＡ）規格であることを考慮に入れる例示的な様式で用いられ る。明らかに、多くの他のインターフェース規格が、設計者によりて用いられ。

依然として満足の行く結果を達成し得る。

これらのチャンネルを通して伝送される情報は、多数の異なった媒体１例えば、 同軸ケーブル、光学ファイバによって運ばれ、あるいは各チャンネルが周波数に よって分離された状態で伝送された電磁信号の形をとることもあり得る。他に銘 記しない限り、記述は、デジタルイメージの伝送、操作１表示及び記憶を意図し ている。デジタル信号の代わりにアナログ型信号を用いることを希望する場合は 、ここに開示されている一般的構造は、これらの型の信号を取り扱うことができ ることを理解すべきである。開示された装置にお（・てこれらのアナログ信号を 取り扱うのに必要な任意の修正は、明らかに当業者の能力の中にある。

ブロックダイアグラムの中の機能的ボックスを接続する全てのラインは実際、２ つ以上の信号径路を含んでいる。ある場合。

多重導体を示すために対角スラッシュがラインを横切って置かれているが、斯か るスラッシュを持たないラインが単一導体を表わすようになっているとは仮定さ れず、実際、斯かるラインには２つ以上の電気導体が存在し得る。

第２図は、この２つのチャンネルネットワークを用いて複数のノードに置かれて いる遠隔ワークステーションに高速度でイメージを伝送する通信ネットワークの 好ましく・実施例を示している。これらのイメージは、マイクロフィルムの書類 のイメージあるいは光学ディスクに記憶されているイメージを走査することによ って形成される。遠隔ワークステーションのオペレータによって要求される書類 イメージの種類は、保険料請求あるいは医療費請求の処理に用いられる書類の形 を取り得る。第２図は、他のものの中では、Ｒ８−２３２ライン１４乃至２２に よって複数のノード又はワークステーション４乃至１２に接続されている中央処 理装置（ＣＰＵ）２を示している。（Ｒ８−２３２＝電子工業会（ＥＩＡ）によ って設定された直列インターフェースのための均一規格。これは、信号及びケー ブリングのための規格を確立している。）同様に、ＣＰＵ２は、ケーブル２６を 経由してグーンソース２４に接続されている。またＣＰＵ２には、ラスクイメー ジプロセッサ（ＲＩＰ）とプリンタの組合せ６０が接続されている。制御チャン ネル３２を構成するのはこれらの接続体である。

イメージソース２４は、イメージチャンネル６４を経由してワークステーション ４乃至１２及びＲＩＰプリンタの組合せ３０に接続されている。デジタルイメー ジの一時的記憶は、ケーブル３８を通してイメージソースに接続されている磁気 ディスク媒体の上に置かれる。

例えば名前１日付、保険番号、による特定の書類に関するインデックス情報は、 磁気ディスク４０に記憶され、ＣＰＵ２がらのデータベース情報は、対話を通し てオペレータ作動端末装置４２と４４の間に確立される。記憶媒体における書類 の物理位置に関するインデックス情報及び書類に関する他の特徴は。

マイクロフィルム又は光学ディスクの上に置かれている書類を観察し、後日イメ ージ検索を可能にするインデックス関係を確立することにより確立される。更に 、テキストプリンタ４６は。

インデックス情報及びシステム状態に関する出方データを供給するつインデック ス情報は、磁気テープ４８の上に記録保存する目的で保存される。

中央処理装置２とワークステーション４乃至１２との間の通信は、単−Ｒ３−２ ３２ラインが各特定のワークステーションと通信している状態でＲ８−２３２ラ イン１４乃至２２を通して排他的に行なわれ、同時に情報のイメージングがイメ ージチャンネル３４を通して排他的に行なわれる。更に、ＲＩＰプリンタの組合 せ６０は、イメージチャンネル３４と及び別のＲ８−２３２ライン２８に接続さ れている。第２図に示されているイメージ管理システムは、幾つかの方法で用い ることができる。

共通の使用は、例えばワークステーション４に座っているオペレータが、磁気デ ィスク４０だげでな（磁気テープ４８にＣＰＵ２に記憶されているデータベース に参照され得る書類の記述をキーボード４ａを通してタイプすることである。磁 気テープデータは、主に、磁気テープ４８からディスク４０に転送されると思わ れる指標付はデータをバ、クア、プ又は機械に運ぶのに用いられ、これにより実 際の作業データベースを確立することスクリーン４ｂに表示してみたいと希望す る書類イメージが規定される。この書類の記述に関する情報は、キーストローク としてライン２２を通してＣＰＵ２２に至り、ＣＰＵがディスク４０又は磁気テ ープ４８の情報にアクセスすることを要求し、これにより制御チャンネル３２を 通してライン２６を経由しイメージソース２４に送られるべき特定の命令を決定 し、伝送される所望のイメージを規定する。イメージソース２４が一旦イメージ を突き止めると、イメージソース２４はライン２６を通して信号を送り、ＣＰＵ ２において実行しているスケジューリングソフトウェアにイメージチャンネル３ ４へのアクセスを許可することを要求する。このスケジューリングソフトウェア は、２つの応答、即ち第１はイメージチャンネル６４へのアクセスの許可であり 、あるいはイメージソースに待機を要求する信号をライン２６を通して送ること によるイメージチャンネルへのイメージソースのアクセスの否定のうちの１つを 与えるようにプログラムされている。最終的に、アクセスが許可され、これはＣ ＰＵ２からライン２６を通してイメージソース２４に通信される。イメージソー ス２４は、あるイメージがくることを受信ワークステーション４に制御チャンネ ル６２（即ちライン２６を通してＣＰＵ２に次にＲ８−２３２ライン２２を通し てワークステーション４に）知らせる。次に受信ワークステーション４は、この イメージを受ける状態にあることを制御チャンネル６２を経由して（即ちＲ３− ２３２ライン２２を通してＣＰＵ２に次にライン２６を経由してイメージソース に）肯定する。ＣＰＵ２におけるスケジューリングソフトウェアは、イメージソ ース２４と通信し、イメージソース２４にこのイメージを伝送することを許可す る。イメージソース２４は、イメージチャンネル３４を通してイメージを受信ワ ークステージ、ンに送る。イメージ伝送が開始した直後に、イメージソース２４ は、それがイメージチャンネル３４を使用する許可を受けたというメツセージな ＣＰＵ２におけるスケジューリングソフトウェアに送る。完全なイメージが一旦 伝送されると、イメージソース２４は、完全なイメージデータが伝送されたこと をライ／２６及びＲ８−２３２２イン２２を経由して受信ステージ、ンに知らせ る。受信ワークステーション４は、ワークステーション４がイメージチャンネル ３４を聞（ことを停止したことをイメージソース２４に知らせる消勢信号を送る 。イメージソース２４は次に、チャンネル解放信号でもってＣＰＵ２におけるス ケジューリングソフトウェアに応答する。ＣＰＵ２におけるスケジューリングソ フトウェアはＣＰＵ２におけるスケジューリングソフトウェアによって受けられ た要求の種類に応じて、イメージソース２４がイメージを更に他のワークステー ション４乃至１２にあるいはＲＩＰプリンタの組合せ３０に送るように準備する 。

第３図は、事務所環境のための２チャンネル通信ネ、トワークの代替実施例を示 しており、この中で、ＣＰＵ５０及びワークステーション５２乃至６０はＲＩＰ プリンタカ組合せ６２と共にイメージチャンネル６４と制御チャンネル３２の両 方によって結合されており、この後者は、ＥＴＨＥＲＮＥＴｏ（コネチカ。

ト州スタンフォードのゼロ、クスコーポレーションの登録商標）の形で実施され ている（第２図のＲ５−２６２フオーマツトと比較される）。この構造の変ｆヒ の結果、全体の構造に次σ）ような差が生じる。１つの差は、端末装置即ちワー クステーション５２乃至６０は、よりインテリジェントでなければならず、従っ てより複雑でなければならずその結果、第２図における端末装置４乃至１２より もより高価でなければならない。これは、第２図の制御チャンネルに用いられる Ｒ８−２３２フす−マットと比較して、制御チャンネル３２ておけるＥＴＨＥＲ ＮＥＴｏ　型フォーマ、トを支持するのに要する計算力のより昼いレベルのため に必要となる。斯くして１表示電子回路と共圧各ワークステーションは、ＥＴＨ ＥＲＮＥＴｏ　型フォーマ、トに関連する必要な機能を実行することができるレ シーバ及びトランスミ、りだけでなく、イメージチャンネルレシーバ、及びイメ ージチャンネル６４へのアクセスを制御する制御チャンネルを通して行うデータ 伝送を制御するプロセッサを含む。これは、制御チャンネル３２及びイメージチ ャンネル３４を通して行うＲ５−２６２通信を支持するためにより１１雑イヒさ れて（・ないマイクロプロセッサを要求した第２図の端末型ワークステーション ４乃至１２と比較される。

第２図に示されたと同様の方法により、先ずワークステーション５２において作 用しているオペレータに、インデキシングソフトウェアによって処理された時に データベース情報にアクセスしてオペレータが表示装置５２ｂを通して観察した いと望む書類の物理的位置を決定する記述子をキーボード５２ａを通してタイプ することにより書類のイメージを要求する。この情報は、制御チャンネル３２を 通して、イメージソース６６内の特定の書類の位置を特定するためにディスク６ ４におけるデータベース情報を参照するＣＰＵ５０に送られる。イメージソース ６６が一旦イメージチャンネル３４を通して転送されるイメージを突き止めると 、イメージソース６６は、イメージチャンネル３４を通して行われるイメージの 伝送をスケジュールする要求をＣＰＵ５０において実行されているスケジューリ ングソフトウェアにチャンネル３２を通して送る。スケジューリングプログラム は、イメージチャンネル６４へのアクセスを許可し、イメージチャンネルが得ら れない場合は、イメージチャンネルは得られた時にある種類の優先形式でもって 待機しているユーザにアクセスを許可できるように特定の数を要求に割り当てる ことにより応答する。最終的に、アクセスはトランスミ、り、この場合は、イメ ージソース６６に許可され、イメージソース６６は、イメージが来ることを制御 チャンネル６２を通してレシーバに知らせろ。この時点で、レシーバはイメージ チャンネルダをモニタすることを開始する。これが一旦行われると、ワークステ ーション５２（レシーバ）は、制御チャンネ／ｌ／３２を通してイメージソース ６６に対してイメージを受ける状態にあることを応答する。イメージ伝送は次に 、イメージチャンネル３４を通して開始する。イメージ伝送が開始した直後、イ メージソース６６は、それがイメージチャンネル３４を使用する許可を受けたと いうメツセージをＣＰＵ５０におけるスケジューリングソフトウェアに送る。一 旦送られると、イメージソース６６におけるトランスミッタは、このイメージが 送られ、レシーバの消勢をもたらしたことを制御チャンネル３２を通してワーク ステーション５２（レシーバ）に通信スる。ワークステーション５２（レシーバ ）は、この消勢は、制御チャンネル３２を通してイメージソース６６に戻すよう に肯定する。イメージソース６６は次に、イメージチャンネル３４が現在自由で あることを制御チャンネル３２からＣＰＵ５０を通してスケジューリングプログ ラムに知らせる。斯くして、このプロトコルにおける事象のシーケンスは、第２ 図に示されている位相畿何に関して述べられている事象のシーケンスと類似して いることが判る。

スケジューリングプログラムは、ＣＰＵ５０　、イメージソース６６又は多分ワ ークステーション５２乃至６００１つにおいて実行し得ることを理解すべきであ る。この場合、通信は、スケジー　ＩＪングプログラム（それが存在し得る任意 の場所）と要求’７−クステーシヨン（レシーバ）とイメージソース６６の間で 既に論じられた様式でもって行われる。

第４図及び第５図は、ネットワークの２つの付加的な位相幾何学的構成を示して おり、この中で、イメージチャンネル３４は、第２図及び第３図に示されている ような「夕、ブ」（後に一ジーチェーン」されており即ちあるワークステーショ ンから他方のワークステーションに至るループである。第４図は、位相幾何学的 構成を示しており、この中で制御チャンネルは、ワークステーション７０乃至８ ０を２つのイメージソース６９及び７１に接続せしめるためにＥＴＨＥＲＮＥで Ｄ　に類似のバス型フォーマ、トを用いている。この位相幾何学的構成の場合、 インデキシングソフトウェアは、イメージ６９又は７１の一方又は両方に存在し ており、この場合スケジューリングソフトウェアは、ワークステージ、ンの１つ １例えば８０に存在する。第５図は、ＣＰＵ７９とワークステージ、ン８２乃至 ９２の各々とイメージソース８１の間で、マルチユーザ分配型端末ネットワーク のためのＲ８−２り２）ｔ−マットに類似の点対点接続で構成されている制御チ ャンネル３２を示している。この両者の場合、イメージチャンネル（３４）は、 各及び全てのワークステージョ／に入り且つ出るように接続されており、このよ うにして、ワークステージ、ン７０乃至８０又は８２乃至９２の外部のタワ１点 を与える必要性を避けている。このシステムにおける各ワークステーション又は ノードは、信号を入力から出力に通してループしあるいは信号を受け且つそれを 再送信するために各点に双方向中継器を含み得る。

プロトコル イメージソース、レシーバ、及びイメージソースからレシーバへの単一イメージ の伝送のためのスケジューラを含む通信を更に深く理解するために、以下の通信 シナリオを述べることＫする。

第６図は、第６図がバス構造を示しているが、ここに述べられている通信シナリ オは、既に前に論じたシュアルチャンネル位相競何の他の種類にも適用できるこ とを念頭に入れて、この通信シナリオを述べるのに必要な基本成分を示している 。更に、接続１０８ａ及び１０８ｂは、イメージソース１０８へのラインがかな りの長さを有するようにするために活性成分を有し得る。同様に、１１０ａ及び １１０ｂにおける活性接続は、ワークステーション１１０接続を延長せしめる。

イメージソース１０８は、２つの接続、即ち１つは制御チャンネル３２にもう１ つはイメージチャンネル３４への接続を、イメージレシーバ１１０（ワークステ ーション）がそうであるように持たなければならない。スケジューラソフトウェ ア１０９は、制御チャンネル３２にのみ接続されており、イメージソース１０８ 又はイメージレシーバ１１０を含むシステム内の任意の場所に存在し得る。この 論述を明らかにする目的のために、イメージソース１０８がアドレスシャープ≠ １を有し、イメージレシーバ１１０がアドレス−＃−２を有し、且つスケジュー ラ１０９がアドレス≠６を有することを仮定する。イメージソース又はイメージ レシーバは、内部的に２つのエレメント、即ちコンピュータセクション及びイメ ージセクションを含んでおり、チャンネル１はコンピュータセクションに接続さ れており、チャンネル２はイメージセクションに接続されている。与えられたア ドレスにおけるこれらのセクションの各々は、コンピュータセクションが活動を 制御し且つイメージセクションの状態をモニタできるようにこれらのセクション の間に通信制御リンクを有する。

第６図の位相妓何が代替のバス位相幾何１例えばＲ８−２５２通信と関連するか をよりよく理解するために１代替の構成が第７図に示されている。この場合、チ ャンネル６２Ａは、制御チャンネル３２の一部であり且つ制御チャンネル３２の ラインＡである。これは、イメージソース１１２を制御コンピュータ１１４に接 続している。イメージソース１１２は、アドレス≠１０を有している。同様に、 チャンネル３２Ｂは、ワークステーション１１６へのラインであり、チャンネル ３２Ｃは、ワークステーション１１８へのラインであり、これらは全て、制御チ ャンネル３２の一部である別のＲ８−２５２ラインを含んでいる。これは１通信 が実際この説明の次の部分においてアドレスシャープ≠１０とアドレス−１ｔ− ２０との間に行われると言われると、２つの通信が、Ｒ８−２３２ラインを通し ておき、１つはイメージ１１２からチャンネル３２ａを経由して制御コンピュー タ１１４に行われ、この直後に制御コンピュータ１１４によるチャンネル３２ｂ を経由してのアドレスシャープ弁２０におけるワークステーション１１６への再 送信が行われることを意味する。再び、スケジューリングソフトウェアは、ネッ トワーク内の任意の場所で実行されるが、制御コンピュータ１１４において実行 される可能性が一番強い。第７図において、イメージチャンネル３４は、イメー ジソース１１２とワークステーション１１６及び１１８の間に接続されている。

イメージチャンネル６４は、制御コンピュータ１１４がイメージ情報に対するア クセスを有するという要求がない限り制御コンピュータ１１４に接続される必要 がない。

ここで、イメージソース１０８（）ランスミ、り）が既にそれが既にインデキシ ングソフトウェアを経由してアクセスし且つイメージソース内で突き止めており 、且つアドレス−＃：２におけるワークステーション１１０（レシーバ）に送信 される状態にあるイメージを送る必要があることをここに述べられていない別の プロセスを通して既に決定している第６図に示されているイメージソーストラン スミ、り（アドレス≠１）とワークステーション１１０（レシーバ）アドレス４ ＝２の間の通信シナリオを考えよう。この状態を確立するために他のトランザク ションが制御チャンネルに生じる必要があることを認めるべきである。以下のテ ーブルは、送信されるメツセージ、送信の方向。

及び送られているメツセージの種類の簡単な記述を示している。

これらの論理メツセージ送信のより詳細な説明は以下に与えられる。

論理メツセージ送信 ≠１→ｆｒ２　レシーバ−初期設定　ＲＩ−＃＋２→＋−１レシーバ−初期設定 −肯定　ＲＩＡ−４１→＋−３チャンネル−アクセス−要求　ＣＡＲ４３→≠１ 　チャンネル−アクセス−延期　ＣＡＰ≠３→≠１　チャンネル−アクセス−許 可　ＣＡＧ≠１→≠２　レシーバ−付勢　ＲＡ ＋−１→≠３　チャンネル−許可−肯定　ＣＧＡ寺１→＋２　レシーバ−消勢　 ＲＤ 尋２→≠１　レシーバ−消勢−肯定　ＲＤＡＩ＃＋１→≠３　チャンネル−解放 　ＣＲ第８図は、以下のプロトコルを用いた時の、制御チャンネル３２を通して 送信されるメツセージの全てのセンダ及びレシーバ並びにこれらの送信の方向だ けでなく送られている論理メ。

セージの種類を示すデータフローダイアグラムを示している。

ヨンは、イメージソース１０８（アドレス≠１）から制御チャンネル３２を通し てワークステーション１１０（レシーバ）アドレス″４２に行われる通信を含む 。このトランザクションは。

イメージ信号がイメージチャンネル６４を通して送信されるときにイメージ送信 の全体を受けることができるようになることを確実にするために、イメージ信号 を受けるように準備すべきこと且つこの活動が、ワークステーション１１０のイ メージセクションによるバッファメモリにおける適当な量のスペースの貯蔵（後 に論じる）を含むことをワークステーション１１０（レシーバ）ニ知うせる。ワ ークステーション１１０（レシーバ）が一旦イメージを受ける状態に置かれると 、それは、［レシーバ−初期設定−肯定＞（ＲＩＡ）メツセージをワークステー ション１１０（レシーバ）アドレス≠２からイメージソース１０８アドレス≠１ に送る。イメージソース１０８（トランスミ、り）が一旦ＲＩＡメ、セージをワ ークステーション１１０（レシーバ）アドレスを２からイメージソース１０８ア ドレスシヤープ≠１に受けると、イメージソース１０８及びワークステーション １１０（レシーバ）は、イメージチャンネル３４を通して通信できる状態に置か れる。イメージソース１０８アドレス≠１は次に、「チャンネル−アクセス−要 求Ｊ　（ＣＡＲ）メツセージをアドレス＋３におけるスケジューラソフトウェア １０９に送る。このメツセージは、スケジューラソフトウェア１０９にイメージ チャンネル５４のアクセスの許可を要求する。

この時点では、スケジューラソフトウェア１０９は、２つのメツセージの１つ、 即ちイメージチャンネル６４がイメージ信号の送信のために得られるこの時間に ないことを示す１チャンネルアクセス延期Ｊ（ＣＡＰ）に応答し得る。しかしな がら、これは、イメージチャンネル６４が既に用いられているからでありあるい は現在考慮されている要求の前に先立ってなされなければならない他の要求がイ メージチャンネル３４に対してなされているためであることを銘記せよ。これは また、送信ｆ：ＲＩＪ　。

１ＲＩＡＪ　、　「ＣＡＲＪ　、及び「ｃＡＰＪが全て、イメージチャンネル３ ４がある他の送信のためにあるいはこのシナリオにおいて考慮されている送信に 先立って要求されたことが考えられるある他のイメージの送信のために用いられ ている時間の間に生じ得ることを銘記せよ。また、何かの理由でもって要求が１ 例えば１通信シナリオにおける不完全なトランザクシロンの故に再び送られなけ ればならない場値、スケジーーラ１０９アドレス−１ｌ＋３が現在考慮されてい るイメージ送信のための初期［ＣＡＲＪメ、セージにおいて既に割り当てられて いる優先度を再確立することができるように各１ＣＡＲＪ送信には数が関連して いることを銘記すべきである。勿論、この「ＣＡＲＪメ、セージの中には、数を 含むだけでなく、スケジューリングソフトウェアが優先度の低い要求の前の高い 優先度要求を許可できるように優先度を埋め込むことが可能である。異なった優 先度を有するスケジューリングアルゴリズムは当技術においては周知であり、特 定の応用に対するコンピュータ及び処理源の利用を最適化するために種々の異な ったスケジューリングアルゴリズムが存在する。一旦スケジューラ１０９アドレ ス＋３が、イメージチャンネルがイメージの送信に対して得られることを決定す ると。

「チャンネルアクセス許可Ｊ（ＣＡＧ）メツセージは、スケジューラ１０９アド レス４Ｐ３によってイメージソース１０８アドレス≠１に送信される。ＣＡＧは 、イメージチャンネＡ／６４がこの時間に得られたか否かに応じて、ＣＡＲメ、 セージの直後に続くかあるいはＣＡＰメ、セージの直後であり得ることを銘記せ よ。一旦イメージソース１０８アドレス−＃：１がアドレス−４Ｉ−３における スケジューラ１０９からＣＡＧメ、セージを受けると。

それは、「レシーバ付勢Ｊ（ＲＡ）メツセージをアドレス≠２におけるレシーバ に送る。このＲＡメ、セージは、イメージを受けるために今付勢されるべきであ ることをレシーバ１１０に示ス。システムが唯１つのレシーバへの多重イメージ の送信を支持する場合、レシーバ１１０がそれが受けるべきイメージを特定でき るように保証するために、ＲＡ命令は、識別番号を有している。レシーバは、そ の付勢を肯定する［レシーバ付勢−肯定Ｊ　（ＲＡＡ）メツセージを有するＲＡ メツセージに応答する。

イメージソース１０８は、イメージチャンネル３４を通してのイメージ送信ＩＴ メツセージの送信を開始する。このＩＴメツセージは、ａＩ々の長さを有し得る が、レシーバ１０８がそのバ、ファメモリ（後に論じられる）において許容でき る長さより長くない。ネットワークを組み立てる際、イメージ送信の長さは、全 てのレシーバ及びトランスミ、りに対する最大限度に設定され、あるいは可変で あり、その寸法はＲＩ及びＲＩＡメ。

セージにおいて規定され得る。ＩＴメ、セージがイメージチャンネル６４？：通 して開始された直後、イメージソース１０８アドレス＝ｉｌ−１は、［チャンネ ル−許可−肯定Ｊ　（ＣＧＡ）命令を制御チャンネル３２を経由してアドレス＋ ３におけるスケジューラ１０９を通して送り、これにより、ＣＡＧ命令が受けら れ且つ処理されているという確認をスケジューラ１０９に与える。

一旦イメニンソース１０８がＩＴメ、セージの送信を完了すると、これは、完全 なメツセージを受けて且つ現在はイメージチャンネル３４によるリスニングプロ セスを消勢すべきであるということを示す［レシーバ−消勢Ｊ（ＲＤ）メツセー ジを制御チャンネル３２を通してレシーバ１１０に送る。レシーバ１１０は、「 レシーバ−消勢−肯定Ｊ　（ＲＤＡ）メツセージを制御チャンネル３２を通して イメージソース１０８アドレス≠１に送ることによりこのメツセージを肯定する 。一旦イメージソース１０８が、レシーバ１１０が消勢されたことを示すＲＤＡ 情報を受けると、これは、「チャンネル解放Ｊ（ＣＲ）メツセージをアドレス≠ ３に存在するスケジューラ１０９プログラムに送る。制御チャンネル３２を通し て送られるこのＣＲメ、セージは、イメージチャンネル３４の使用が完了し、イ メージチャンネル３４が付加的なトランザクションに対ｌ、て得られることを示 している。

１つの最終的メツセージは、スケジューラ１０９が全てのイメージソース又はセ ンダに送ることのできる「要求−要求」（ＲＲ）メツセージである。このメツセ ージは、胡在有効的なトランザクションが進行していないことをセンダに示すた めに制御チャンネル３２？：通して送られる。制御チャンネル３２を通しての通 信は、イメージチャンネル３４の使用の期間中でさえも生じ得ることを銘記すべ きである。例えば、「論理メツセージ送信」の名称を有するテーブルで見られる ように、「チャンネル許可肯定Ｊ　（ＣＧＡ）は、イメージの送信が開始した直 後に生じる。効率のために、制御チャンネル６２を通しての他の論理メツセージ 送信を前のあるいは後続のイメージ送信の期間中に生じさせることが好ましい。

メツセージ送信プロトコル及びそれらのタイミングに用いられるフィールドが第 ９図に示されている。ここに述べられているデュアルチャンネル通信ネットワー クに用いられるデータフィールドは、制御チャンネル６２による６個の論理メツ セージによって先行されることによりイメージチャンネル３４へのアクセスを得 る。これらの６個の論理メツセージの各々は、制御チャンネル３２を通してＥＴ ＨＥＲＮＥＴ’Ｂ’　により別々に送られる。斯くして、第１論理メ、セージ「 レシーバ−初期設定」（ＲＩ）は、従来のＥＴＨＥＲＮＥＴ［Ｆ］　フォーマ、 トの物理へ。

ダ１１３に先行され、これに続くデータフィールドは論理メ。

セージ１１５　「ＲＩＪを含んでいる。このデータフィールドの後には、従来の ＥＴＨＥＲＮＥＴ＠　フォーマ、トにおける物理トレーラ１１７が続く。残りの ４つの論理メツセージ又はプロトコルの各々は、ＥＴＨＥＲＮＥＴｏ　規格に合 致する物理へ、ダ１１３及び物理トレーラ１１７に先行された状態で送られる。

ＥＴＨＥＲＮＥＴ［Ｆ］　データフィールドにおける各論理メツセージ１１５は 、トランスミッタがスケジューラ１０９からイメージチャンネル６４へのアクセ スを得ることができるようにトランスミッタ１０８．スケジューラ１０９．及び レシーバ１１０の間の制御チャンネル３２による二方向通信プロトコルの一部で ある。制御チャンネル３２を通しての論理メツセージ１１５の全ては、６個のサ ブフィールド１１９？：含んでいる。第１は、タグ１２０であり、これは種々の 可能な論理メツセージ、例えばＲ１，ＣＡＧを区別する整数コードである。次は 、メツセージのソースのアドレスを識別するコードであり、メツセージのソース を示す整数であるソースアドレス１２２として知られている。第３フイールドは 、シーケンス番号１２４を含んでおり。

これは、どのイメージが送られているかを指定するトランスミ、りから始まる整 数計数である。この計数は、イメージ送信が完了する毎に増分する。コピ一番号 １２６が次に続く。即ちこれは制御メツセージが再送信されると増分する整数計 数からなる。先行する３つのサブフィールド１２２，１２４．１２６は、複写の 制御メツセージを検出し且つ診断を助けるのに用いられる。

第５のフィールドは１時間期限１２８論理メ、セージを含んでおり、重要なタイ ムアウト期間、例えばイメージ許可タイムアウトが計算される時に用いられる。

タイムアウトの絶対時間が。

イメージチャンネルの要求者がそれがチャンネルに対するアクセスを有する最大 量の時間を知るようにトランスミ、りに送信される。更に、終りから２番目の論 理メツセージである［レシーバ消勢肯定Ｊ（ＲＤＡ）は、受信イメージデータか ら計算され、制御チャンネル３２を通してイメージソース１０８に送信されて戻 されるエラーコード１３２を含んでいる。

第１０図、第１１図及び第１２図は、それぞれトランスミ。

り、レシーバ及びスケジューラのためのフローチャートを示している。

最後のセクションにおいて、制御チャンネル５２を通して行われる通信及び関連 のプロトコルが詳細に述べられていた。ここでイメージチャンネル３４に関連し たハードウェアに注意を向けることにする。

第１３図において、２つの入力信号、即ち最初の信号がイメージソース、例えば マイクロフィルム検索二二、ト又は光学ディスク（詳細には図示されていない） からイメージデータを受けるイメージデータ入力１３６である入力信号を有する イメージトランスミ、り１３４について言及されている。第２の入力は、制御チ ャンネル３２を通して通信を取り扱うイメージソースのコンピュータセクション （図示せず）から信号を受けるトランスミ、タイネーブル／ディスエーブルライ ン１６８である。

ライン１３８の信号は、イメージトランスミ、り１３４をイネーブルもしくはデ ィスエーブルする。イメージトランスミ、り１３４は、それがイメージデータ入 力１３６から受けるデータを二相マークコード化として知られているものにコー ド比し、この信号をイメージチャンネル６４を通して置かれるデータを受けるト ランスミッタタップ１４２にデータ径路１４０を経由して置く。トランスミ、タ タ、プ１４２は、差動対信号（「平行電圧デジタルインターフェース回路の電気 的特徴」のＥＩＡ規格であるＲ８−４２２型）をとり、これらを「ティー」コネ クタ１４３ａを経由してイメージチャンネル３４に置かれる適当な電圧に変換す る。また、を力が遮断された時あるいはイメージトランスミ、り１′５４がイネ ーブル／ディスエーブルライン１３８を通してディスエーブル信号を受けた時に イメージチャンネル３４から断接するのはトランスミ、タタ、プの機能でもある 。

イメージ信号は、イメージチャンネル３４に送信され、ここで、レシーバタップ １４４は、イメージチャンネル３４から「ティー」コネクタ１４５ｂを経由して 電圧をとり、これを差動対信号レベル（Ｒ８−４２２型）から成る信号に変換し て戻す。

この信号は、データ径路１４６を経由してイメージレシーバ１４８に送られ、こ こで、二相マークコード化信号は、別々の差動対、即ちイメージデータ及びクロ 、り信号に復号化される。

このイメージデータ信号は、イメージデータ出カラインを通し゛てワークステー ションのイメージセクションのバッファメモリ（後に論じられる）に出力される 。イメージトランスミッタ１３４と類似の方法により、イメージレシーバ１４日 はまた。

レシーバのコンピュータセクションから信号を受け、テータノ受信をイネーブル 又はディスエーブルするのに用いられるレシーバイネーブル／ディスエーブルラ イン１５２ａ’有している。

第１４図に示されているイメージネ、トドランスミ、りは。

２つの入カポ−）Ｙ有しており、その第１は、３対の差動入力。

即ち（１）データ有効１３６ａ、（２１ビデオデータ１３６ｂ及び（３）ビデオ クロ、り１３６ｃからなるイメージデータ入力１３６である。データ有効１３６ ａは、入来するデータが良好であることを保証するのに用いられる単なるイネー ブルラインであり、これはまた、ケーブルが接続されており且つ電力が付勢され ていることを保証する。ビデオデータ１６６ｂは、デジタルビーデオ情報の流れ である差動対信号である。１又は０の表現が装置の設計者によることを銘記すべ きである。しかしながら、イメージトランスミ、り１３４におけるビデオデータ 信号１３６ｂに対して用いられる慣習は何でも、それがレシーバ１４８の出力１ ５０ｂに現われる時と同じフォーマ、トをとる。ビデオクロツク入力１３６ｃに 現われる信号はまた、異なったビットを分離するのに用いられる差動信号でもあ る。各人米ビ、トは、ビデオ情報によってクロ、りされ且つビデオクロ、り１３ ６ｃの上方遷移の際にレベルを変えることを許される。イメージトランスミ、り １３４は、ビデオクロ、り１３６ｃの下方遷移の際にビデオデータ１３６ｂを抽 出する。イメージトランスミ、り１３４の他方の入力ボートは、トランスミ、タ イネーブル／ディスエーブルライン１６８である。前に述べたように、このライ ンは、送信をイネーブル及びディスエーブルするのに用いられる。詳細に述べる と、トランスミツタイネーブル／ディスエーブルライン１３８が昼レベルになる と、送信がイネーブルされ、信号がイメージチャンネル３４に置かれる。制御信 号が低レベルになると、送信がディスエーブＡ・され、イメージチャンネル３４ （同軸ケーブル）が、ネットワーク上の他のトランスミッタがイメージチャンネ ル３４を用いることかできるように左に浮上する。

イメージトランスミッタ１３４を経由１−てのデータ径路１４０への出力ポート は、２つの信号に加えて電力及び接地ラインを支持している。１つの信号は、ト ランスミ、タイネーブル／ディスエーブルライン１３８に現われた信号と同等で あるイネーブル信号１４０ａである。他方の信号は、２相マークコード比を用い てコードｒヒされたイメージデータ１４０ｂである。

前に述べたように、ビデオクロック１３６ｃは、ビデオクロック１３６ｃの下方 遷移の際にビデオデータ１３６ｂ？：抽出するのに用いられる。これは、インバ ータ１５６を通過した後にう、チング信号を供給するビデオクロ、り１３６ｃの 下方遷移の際にフリ、ブフロ、プ１５４がデータをう、チし、これによりビデオ 信号ＴＤ１の状態を回路において更に用いられるように保存することにより達成 される。

ビデオクロ、り１５６ｃ信号の下方遷移は、コード化回路を作動するのに検出さ れなければならない。これは、クロ、り信号を、シフトレジスタとして機能する べく共に接続されているフリ、プフロ、プ１５８及び１６０に入力することによ り達成される。フリ、プフロ、プ１５８及び１６０の各々の出力は、ＮＡＮＤゲ ート１６２に入力されている。斯くして、フリップフロップ１５８が低状態であ りフリップフロップ１６０が高状態である時、ＮＡＮＤゲート１６２の出力は負 に向かうパルスである。ＮＡＮＤゲート１６２の出力は、クロ、り信号として用 いられるように意図されているＴＣＩである。

信号ＴＣ１及びＴＤｌは、フリ、ブフロ、ブ１６４及び１６６に入力され、これ らのフリップフロ、プ１６４及び１６６はそれぞれ、データ信号ＴＤ１に存在し 得る任意の遅延を除去することによりこれらの信号の同期を行う。信号ＴＣ２は 、フリ。

プフロ、プ１６４から出力され、フリ、プフロ、プ１６８及び１７０を用いて２ クロ、り期間遅延される。次に、遅延された信号ＴＣ４及び同期化されたデータ 信号ＴＤ２は、Ｔｅ３及びＴＤ２が存在するたびに出力を供給するＡＮＤゲート １７２に入力される。この信号は、ＯＲゲート１７４の詰入力の１つに入力され る。遅延されない信号ＴＣ２は、ＯＲゲート１７４の他方の入力に置かれ、この 入力は、Ｔｅ３又はＴｅ３及びＴＤ２が存在する時に出力を生じる。この信号は 、フリ、プフロップ１７６がクロックパルスを受けるたびに出力レベルが状態を 変えるようにするためにＴ型フリ、プフロ、プとして機能するように配線されて いるＤ型フリ、プフロ、ブ１７６の入力に逼られる。ＯＲゲート１７４の出力に おいて、データがゼロの場合１つのパルスが現われ、データが１の場合、１対の パルスが発生される。従って、イメージトランスミッタ１３４のデータ径路１４ ０において、１つの工、ジ又は遷移はゼロビットを現わし、２つの工、ジ又は遷 移は１ビ、トを現わす。

第１５図におけるトランスミッタタップのオペレージダンをこれから説明する。

簡潔を期すために、この略図をＩ乃至Ｖの番号を撮られたセクションに細分割す る。

各セクションの一般的機能を先ず述べることにする。セクションＩは、送信をイ ネーブルするのに用いられ、ノードが送信することのできる最大時間を限定する 「ウォッチドッグ」タイマを供給する。セクション■は、電力が完全に適当され ない時（即ち装置がオンになったばかりの時）ノイズがイメージチャンネル３４ に置かれないように防ぐのに用いられる。セクションｔｎは、イメージデータな イメージチャンネル３４に接続するリードリレイ２０２を駆動するのに用いられ る。このセクションは、セクションＩ及び■かも出力を受け、これによりイネー ブル信号と並びにセクションＩの「ウオ、チド、グ」タイマをセクションＩの電 力モニタ回路と結合する。斯くして、送信は、モニタされた状態の全てが合致し た時に初めて生じ得る。セクション■は、イメージチャンネル５４の同軸ケーブ ルのシールド２０乙の電圧基準を用い且つシールド電圧に密接に（±１ボルト以 内）続く活性接地を与える電力調節セクションである。

セクションＶは、データドライバセクションであり、これはデータ径路１４０を 通して現われるイメージトランスミ、り１３４からのデータをとり（第１３図） 、これをリードリレイ２０２を通し「ティー」コネクタ１４３ａを経由してイメ ージチャンネル３４に送る。

セクションＩにおいて、差動イネーブル信号は、イメージトランスミッタ１３４ を通して送られ、データ径路１４０を通して運ばれる。この信号は、セクション Ｉにおいて１対の１４０ａの入力イネーブルラインとして現われる。これらのイ ネーブルラインの各々は、酸化金属バリスタ（ＭＯＶ）１Ｂ２　及び１８６によ り接地されており、これにより静電放出の際にあるいは内部回路の電位と接続さ れているケーブルとの間に生じ得る他の高電圧状態の際に電圧リミタとして作用 する。その入力に現われる信号を変換するために、差動レシーバ１８４（斯かる レシーバはアドバンスマイクロデバイスによって製造され且つＡＭ２６ＬＳ３３ として識別される）が用いられる。この反転された論理信号は、タイマ１８６　 （ＮＥ５５５として識別されるテキサスインスツルメンツタイマ）のための入力 として用いられる。

このタイマ１８６は、ビン腐２と通常放電状態にあるアースとの間に接続されて いる１０マイクロファラ、ドコンデンサ１８８を有している。イネーブル信号が 対１４０ａに現われると、差動レシーバ１８４の出力は低状態になる。このイン バータは。

通常オンになっているトランジスタＱ１及びＱ２Ｙオンにする。

これにより、コンデンサ１８８は、ゆっくりと放電を開始する。

タイマ１８６は、コンデンサ１８８の電圧をモニタする。コンデンサ１８８の両 端の電圧がしきい点に等しくなると、タイマ１８乙のピン３の出力は低状態にな る。これは、イネーブル信号が過大な時間にわたってオンになった場合にのみ生 じる。トランジスタＱ２は、タイマ１８乙のリセットピン屑４を作動せしめる。

イネーブルが先ずオンになると、ビン屑４のリセット信号は除去され、出力は高 状態を保つ。通常力作動の期間中。

イネーブル信号はコンデンサ１８８が１メガオーム抵抗１９０を通して帯電し且 つ出力を低状態にならしめるのにかかる時間よりもかなり短い時間で除去される ことを銘記すべきである。

換言すると、通常の作動において、タイマ出力は、論理イネーブルレベル（入力 イネーブル信号の論理的意味から反転される差動レシーバ１８４　（２６ＬＳ３ ３）　の出方ではない）に続く。

イネーブル信号が入力１４０ａから除去されると、コンデンサ１８Ｂは、１に抵 抗１９２を通して急速に放電する。今述べたような構成によると、同一ノードか らの多重イメージの送信が妥当に長い期間にわたって、即ち０．５秒から１秒に わたってイネーブルされ５次に短い時間にわたって、即ち１０分の１秒にわたっ てオフになることが許容され、依然として適当に作動する。

セクション■は、電源を妥当なレベルに維持する。電源のレベルが妥当な範囲の 外に外れると、イメージチャンネル３４の送信が妨げられる。正の調節電源のレ ベルをモニタするためにツェナーダイオード１９４が用いられている。トランジ スタＱ３は、電源がその全電圧レベルに近くなった時にのみオンになる。

電源の電圧レベルが通常の作動レベルの下の４ボルトまで低下すると、Ｑ４は、 オンになり、これにより１００マイクＰファラ、トコンデンサ１９６を急激に放 電せしめる。Ｑ４がオフになると、コンデンサ１９６は、２７に抵抗１９８を通 してゆっくりと帯電する。斯くして、セクション■への入カドして用いられるの はコンデンサ１９６の両端にかげられる電圧レベルである。

セクション１■は、ツェナーダイオード２００（２，８ボルト）を通してセクシ ョン■におけるコンデンサ１９６０両端の電圧をモニタし、このツェナーダイオ ードの目的は、電圧レベルが適当であるかそしてしばら（適当であったかを決定 することである。これにより、如何なる送信も許容される前に回路はオンになっ ており且つ実際に作動電圧レベルに達していることを保証する少しの余裕が与え られる。セクション■は、セクションＩにおけるタイマと結合して、これにより イメージチャンネル３４へのデータの送信ン切り換えるリードリレイ２０２を作 動せしめる。セクション■におけるタイマ１８６の出力は、トランジスタＱ５の 作動を制御するのに用いられ、トランジスタ（社）は、トランジスタＱ７’に駆 動するために低信号を与える。トランジスタＱ６は、トランジスタＱ８を駆動す るために活性低信号を与える。Ｑ７とＱ８の両方が作動している時、リードリレ イ２０２は、トランジスタＱ９を経由して駆動される。リードリレイ２０２の作 動によって、イメージチャンネル３４へのイメージデータの送信が行われる。

セクション■は、同軸ケーブル上のシールド２０３を基準として用い且つトラン ジスタＱ１０．Ｑｌｌ、Ｑ１２及びＱ１３を電圧７オロア（これは１ボルト以内 の基準電圧に続く）として用いる電圧フォロアとして作動する。同軸シールド２ ０３と信号接地（ＳＧ）との間にはコンデンサ２０４　（４，７μＦ非分極（ヒ ）が接続されており、第２コンデンサ２０６（１μＦ非分極比）が活性接地（Ａ Ｇ）と信号接地との間に接続されている。この結果、シールド信号接地と活性接 地との間の電圧相殺は、非常に早くは変ｆヒしない。活性接地は、トランジスタ ＱＩＯ乃至Ｑ１３により確立され、１対の電圧レギュレータ２０８及び２０９に 対する基準接地として用いられ、これらの電圧レギュレータは、それぞれ＋５ボ ルト及び−５ボルトを与える。トランスミ、タタ、プ内の集積回路の全てと共に 個別部品の大部分を付勢するのに用いられるのは活性接地に対する相対的なこの 電圧である。

最後のセクションであるセクションＶは、データドライバである。これは、差動 レシーバ２１０？：経由してＲ８−４２２フオーマ、トにおけるイメージの差動 データ信号を受け、この差動Ｌ／シーハ２　Ｉ　Ｑ　ノ出力は、開コレクタイン バータ２１２（斯か７１１インバータはテキサスインスツルメントによって製造 され。

５Ｎ７４ＳＯ５として識別される）の入力に送られ、このインバータ２１２は、 論理信号が低状態である時、インバータ２１２がレベルを活性接地（ＡＧ）に駆 動するようにデータ信号に作用する。データの論理状態が高状態である時、イン バータ２１２は、電圧を高状態にならしめ、これによりＱ１４及びＱ１５をオフ にならしめる。トランジスタＱ１４．Ｑ１５．Ｑ１６及びＱ１７は、ケーブル電 圧を一４ボルトと＋４ボルトの間に駆動するドライバ回路を共に訂正する。デー タ信号が論理低状態にある時。

Ｑ１４とＱ１５の両方は導通する。Ｑ１４の作動の結果、８２０オーム抵抗２１ ４の両端の電圧は、正の電源（＋５ボルト）の電圧に非常に近いレベルまで上昇 する。斯くして、Ｑ１４及びＱ１５がオンになった状態で、ケーブル電圧、負の 電源電圧（−５ボルト）のレベルの近くにまで低下する。データレベルが高状態 になると、Ｑ１４とＱ１５の両方はオフになり、この結果、Ｑ１５はもはやＱ１ ７を導通状態にしない。Ｑ１４がオフになった状態で、抵抗２１４は、Ｑ１６を 活性ｆヒしこれにより出力電圧を正の電源（＋５ボルト）のレベルに到達せしめ る。

２４オーム抵抗２２６及び２２７は、ドライバ段とイメージチャンネル３４の同 軸ケーブルとの間にインピーダンス整合を行うのに用いられることを銘記すべき である。５０オーム同軸ケーブルが用いられ、出力が、「ティー」コネクタ１４ ３ａによってイメージチャンネルに接続され、ケーブルが２つの方向にあるいは ２本のケーブルの状態で出ているため、ドライバインピーダンスは２５オームで なければならない。

レシーバタップ回路が、第１６図に示されている。レシーバタップ１４４は、前 に論じられたトランスミ、タタ、プ１４２に類似の方法でもってイメージチャン ネル３４に接続している。

タップ１４４を同軸ケーブルに物理的に接続するために「ティー」コネクタ１４ ３ｂが用いられている。レシーバタップ１４４への入力ボートは、ＭＯＶ２１６ ’を用いて、相対的電圧をシールド２０３と信号接地との間に限定する。１μＦ 非分極ｆヒコンデンサ２１８によってこれら２つの電圧の変ｆヒの割合を限定し ている。トランジスタＱ１８．Ｑ１９．Ｑ２０及びＱ２１は、電圧フォロワとし て作用し且つレシーバタップ１４４における全ての集積回路にシールド２０３の １ボルト以内の活性接地を与える。

電圧フォロワの出力における活性接地に言及するために電圧レギュレータ２２０ 及び２２１が用いられている。データ信号は。

この信号をトランジスタトランジスタ論理（ＴＴＬ）レベルニ変換する比較器２ ２２の入力に供給される。比較器の出力は、この入力に応答してＲ８−４２２フ オーマ、トの差動信号を生じろ差動ドライバ２２４に送られろ。

第１７図は、イメージレシーバ１４８ハための略図を示している。前に論じたよ うに、イメージレシーバ１４８は、その内の１つが、１つの論理信号をレシーバ イネーブル／ティスエープルライン１５２に置くレシーバの計算セクションから の制御接続である２つの入力ポー１有している。第２人力ボートは。

データ径路１４６ａＫ接続されており、このデータ径路１４６ａは、単一差動信 号対でもあり且つレシーバタップ１４４の出力から入るイメージデータに対応す る。このデータ入力径路１４６ａには差動レシーバ２２８かある。これらの差動 信号は、差動レシーバ２２８の出力に現われるＴＴＬ信号に変換される。この論 理信号は、シフトレジスタとして作用するために接続されているフリ、プフロッ プ２３０及び２６１に供給され、このシフトレジスタは、５０λＩＨｚ速度で入 力データを抽出し１次に２つのフリ、プフロップ２ろ０及び２ろ１の出力を排他 的ＯＲゲート２３２０入力に送り、このゲート２３２は、工、ジ検出を行う。入 力データ信号において工、ジが検出される如何なる時間においても、排他的ＯＲ ゲート２３２の出力において１つの５ＤλｉＨｚ　クロ、クサイクルの期間中パ ルスが存在する。この工、ジ検出は、レシーバの重要な部分である。１つの工、 ジはゲート２３２の出力において１つのパルスを発生し、これによりデータゼロ ビットな示し、これに対して、２つの工、ジのシーケンスは１対のパルスを発生 し、これによりデータ１ビ、トを示す。排他的ＯＲゲート２３２の出力は、以下 の、フリ、ブフロップ２３４　、Ｎ　Ａ　Ｎ　Ｄゲート２３５．フリ、プフ口、 プ２３６、ＮＡＮＤゲート２３７．フリ、プフロ、プ２３８、及びＮＡＮＤゲー ト２６９の一連の連系からなる６ビ、トシフトレジスタに供給される。この３ピ 、トシフトレジスタは、論理１を瑛わす２つのパルスがそれぞれが有効論理１で ある３つの異なった形でもって明示するタイミングスキューの故に必要である。

生じ得るこれら６つの形は、（１）互いに隣接する２つのパルス、（２）その間 に１つの５０ＭＨｚ　クロ、り期間を有する２つノパルス、及び（３１それらの 間に２つのブランク５０ＭＨｚ　クロ、り期間を有する２つのパルスである。従 って、第２パルスが３つの異なった位置の任意の１つであり得るため、６ピ、ト シフトレンスタが用いられなければならない。このシフトレジスタにおける３つ の位置は、これら６つの可能な場合に対応する。

シフトレジスタの最終出力は、付加的なフリ、プフロップ２４０に送られる。こ れら２つの可能なパルスの第１のパルスがフリ、プフロ、ブ２４０に達すると、 ３ピ、トシフトレジスタは。

データビ、トがゼロ又は１であるか否かを示す。これら２つのパルスの第１のパ ルスがフリ、プフロ、プ２４０に達すると。

このシフトレジスタの３つの位置は、第２パルスが受けられたか否かを見るため にモニタされなければならない。第２パルスがこれら５つの位置の任意の１つに おいて見い出される場合、データ論理１の存在を示す。しかしながら、これら６ つの位置の任意においてパルスが存在しない場合、データのビットは、論理ゼロ である。フリップフロ、ブ２４０の出力にクロックパルスがあり、この存在は、 どちらかの種類の論理ビット（この信号はＲＣ２と呼ばれる）の存在を示してい る。クロ、クバルスが６ビツトシフトレジスタを通過した後、ＮＡＮＤゲート２ ３５．２３７及び２３９は、次のど、トのデータがクロ、クバルスとして不適切 に解釈されないようにするために第２パルスを相殺するのに用いられる。フリ、 プフロップ２３４．２３６及び２６８の出力は、これら３つのフリップフロ、ブ の任意の７す、プフロップの出力にパルスが存在する場合に出力ＲＤ２を有する ＯＲゲート２４２に供給される。斯くして、ＲＣ２が高状態になると、ビットが 、このビットの論理状態即ちそれが１か０であるかを示すＲＤ２と共に存在する 。ＲＤ２は５０へ１Ｉ（ｚクロ、りの１つのクロ、り期間に対してのみ有効であ るため、これは保持されなげればならない。信号ＲＤ２及びＲＣ２は、及び２４ ４に供給される。（高い作動速度によりフリップフロ、プの間において用いられ ろゲートの限定された数のために、正しいタイミングシーケンスを維持するべく 付加的な対のフリ、プフロ、プを導入する必要がある。）ＮＡＮＤゲート２４６ ゜２４７及び２４８によって２人カマルチプレクサが形成されており、このマル チプレクサの出力は、それがデータを保持するためのレジスタとして作用する構 成となるように配線されているフリ、プフロ、プ２５０に供給している。ＮＡＮ Ｄゲート２４６．２４７及び２４８によって形成されているマルチプレクサは、 ２つの信号の１つをフリップフロップ２５０に出力することができる。これは、 ＲＤ３信号をロードすることができあるいはフリップフロ、プ２５０にそれ自身 の内容を再ロードすることができこれによりデータを保持することができる。Ｎ ＡＮＤゲー）２４６．２４７及び２４８によって形成されているマルチプレクサ の出力は、ＲＣ３が存在する時折しいデータが存在し且つフリップ７０ツブ２５ ０にこの新しいデータがロードされることを示すようにするために信号ＲＣ３に よって選択される。

ＲＣ３が除去されると、フリ、プフロ、ブ２５０の内容ハ同一に留まる。フリ、 プフロ、プ２５０の出力は、最初に送信されたイメージデータと同等である。約 ５０ナノ秒パルスであって、ＲＣ３が高状態である期間に続いて開始する出力ク ロ、り信号を供給することも必要である。これを達成するために、フリ。

プフロ、プ２５２は、フリ、プフロップ２５２がセットされた時に、これがＡＮ Ｄゲート２５６によってクリアされるまでこの状態を保つようにするためにＯＲ ゲート２５１によって駆動されたそのデータ入力と共に用いられる。従って、Ｒ Ｃ５は、フリップフロップ２５２を適当な時間にお℃・てセットし、ＡＮＤゲー ト２５６は、これを５０ナノ秒後にクリアするのに用いられる。４０ナノ秒遅延 は、シフトレジスタとして構成されているフリ、ブフロ、プ２５３乃至２５５に よって形成され、に■ゲート２５６は、その他の入力が反転された５０ＭＨｚ　 クロ。

りに接続されているため１７ナノ秒遅延を加える。斯くして、フリップフロ、プ ２５２の出力は、クロ、クライン１５０Ｃに置かれた５０ナノ秒パルスである。

活性低データ有効信号は、フリップフロ、ブ２６０の出力において再形成される ことを銘記すべきである。これは、出力ビデオクロ、りの立ち上がり工、ジと同 時に表明され、レシーバにおけるコンピュータ（図示せず）からのイネーブルラ イン１５２がオフになるまでこの状態を保つ。

第１８図は、イメージレシーバ１４８に関連するタイミング信号を示しており、 入来信号が差動対信号レベル（Ｒ３−４２２型）に復号して戻される時の状Ｂを 示している。

ワークステーション デュアルチャンネル通信ネットワークと結びついて用いられる個々のワークステ ーションをこれから詳細に論じることにする。

イメージ情報は一般的に、制御情報よりもかなり多いデータを含んでおり、この データがワークステーションあるいはイメージソース内で通信される場合、シス テムの性能のかなりの損失があり得るか、あるいは一方、この付加的なデータを 従来のワークステーション内に許容するという努力がなされる場合。

ワークステーションあるいはイメージソース内のパス構造及びデータ処理電子回 路は、イメージ送信と関連する増加した量のデータを支持するためにかなり複雑 にならなげればならない。

斯くして、第９図に示されているワークステーション２６２は、イメージ情報の 取扱いをワークスｆ−ｙヨン２６２内の制御情報の取扱いから分離している。こ れは、ワークステーション２６２を２つのセクション、即ちデータ処理セクショ ７２６４及びイメージセクション２６６に分割することによって達成される。こ の型式のワークステーションのためのアーキテクチユアは、パーソナルコンピー タに通常関連する基本的なワークステーション機仙と、イメージチャンネル３４ のワークステーションに入る高分解能圧縮ビットマ、プイメージを取り扱う能力 の両方を実行することができなければならない。

制御チャンネル６２は、ワークステーション２６２のデータ処理セクション２６ ４に入り、Ｒ８−２３２インターフエース又はＥＴＨＥＲＮＥＴ＠　インターフ ェース等の従来のインターフェースモジュールを含ム制御チャンネルインターフ ェースモジエール２６７に接続されている。ＣＰＯ２６８は、ワークステーショ ン又はパーソナルコンピュータに関連した通常の機能を実行する。ＣＰＵ２６８ は、データ径路２７０を通してキーボード２７１と通信し、必要なオペレータイ ンターフェースを行う。

ＣＰＵ２６８は、ＣＰＵパス２６９を経由してデータ処理セクション２６４にお けろ他の成分と通信する。更に、ディスクドライブ２７６は、ディスクドライブ 制御装置２７４’ａ−通してＣＰＵ２６８にＣＰＵパス２６９を経由して通信す る。成分（２６７，２６８，２７２及び２７４）の機能は全て、パーソナルコン ピュータ型のワークステーションに通常関連している機能を全て実行する。イメ ージセクション２６６とＣＰＵ２６Ｂとの間の通信を取り扱うために制御信号イ ンターフェースモジュール２７６が用いられている。

イメージチャンネル３４は、「７−イー」コネクタ１４６ｂを経由してレシーバ タップ１４４に接続されており、レシーパタ、プ１４４は、データ径路１４６を 経由してイメージレシーバ１４８に接続されている。イメージレシーバ１４８は 、イメージチャンネル６４から情報を復号ｆヒし、この復号化されたイメージ信 号をデータ径路１５０を経由してバッファメモリ２７８に送り出し、このバッフ ァメモリは、イメージチャンネル６４を経由して送られた１つ又はそれ以上のイ メージ又はイメージパケットに関連しているデータを記憶する。これらのイメー ジ又はイメージパケットは、データ径路２８１によって電子処理回路２８０に送 られる。電子処理回路２８０の機能は、バッファメモリ２７８からイメージデー タな受け且つ操作する。イメージデータが圧縮されている場合、これは、ビット マツピンクに好ましい形に伸長されなければならない。電子処理回路は。

データ径路２８２乞経由して情報ｔビットマツプメモリ２８６に送る前に先立ち イメージ情報のスケーリング５回転、ズーミング又はウィンドーインク等の機能 を果たすことができる。ビ、トマ、プメモリ２８３を通過したイメーンデータ乞 ビットマ、プフォーマ、トに記憶し且つ表示装置２８４をデータ径路２８５を経 由して反復的にり７し、シュし、イメージの安定表示を行つのはビットマ、ブメ モリ２８３の機能である。ＣＰＯ２６８が、付加的なデータを、この情報が処理 されろように電子処理回路にデータ径路２８６を通して送られ且つ文字あるいは 他の情報等のものがイメージチャンネル３４Ｙ通して受けられたイメージに加え て表示装置２８４に置かれるようにするためにデータ径路２８２を経由してビッ トマ、プメモリ２８６に送られるグラフィ、り等の制御信号インターフェースモ ジュール２７６に送ることも可能である。制御信号インターフェースは、データ ーパス２８８，２８６及び２８９を通してそれぞれバ。

ファメモリ２７８、電子処理回路２８０及びビットマ、プメモリ２８乙に直接接 続されている。

制御信号インターフェースモジュール２７６は、制御信号をデータ径路２８８を 通してバッファメモリ２７８に、データ径路２８６を通して電子処理回路２８０ に、データ径路２８９を通してビットマ、プメモリ２８乙に発生する。データ情 報は。

イメージ情報あるいはシステム内における特定の機能的成分の状態であり得る。

制御情報が一般的にＣＰＯ２６Ｂによって初めに発生されている間、その機能は 、ワークステーションの全体の機能に関連する制御及びデータ処理プログラムの 両方を実施することである。制御プログラムは一般的に、制御情報をパス２６９ を通して制御されるべき特定のモジュールに送り１例えば、制御チャンネルイン ターフェースモジュール２６７、デスモジュール２７６に送る。ワークステーシ ョン内の種々のデータ及び制御径路は、ワークステーションが実施し得る特定の 機能に関してのかなりの７レキシビリテイ乞与える。例を示すために、ここで、 イメージがイメージレシーバ１４８によってイメージチャンネルから受けられ１ 表示装置２８４に置かれ、この同じイメージがディスクドライブ２７３に記憶さ れる時に生じる制御信号の径路及び流れの記述に検討を行うことにする。

既に論じられたように、イメージを受けるプロセスにおける第１段階は、制御チ ャンネル３２が制御インターフェース２６７を通してＣＰＵ２６８にバス２６９ により通信することである。

ＣＰＵは次に、制御信号をパス２６９乞通（−で制御信号インターフェースモジ ュール２７６に送り、インターフェースモジュール２７６は、データ径路２８８ 乞通して制御信号を更にパ。

ファメモリ２７８に発生する。これらの制御信号は、データ径路１５０を経由し て入力されるイメージ信号が置かれるべきバッファメモリ２７８内の位置を限定 する。ＣＰＯ２６８は次に、バッファメモリ２７８が所要イメージ又はイメージ を含むまで。

イメージレシーバ１４８からデータ径路１５０を経由してバ。

ファメモリ２７８（再び制御ライン２８８及び制御インターフェースモジュール ２７６に通って）に来たるイメージ転送プロセスを続けてモニタする。この時点 になると、ＣＰＯ２６８は。

付加的な制御信号を制御信号インターフェースモジュール２７６に送り、これに より制御信号を更にデータ径路２８６を通して電子処理回路２８０に送る。制御 信号は、電子処理回路２８０が以下にバッファメモリ２７８におけるイメージを 処理するかン規定する入力にライン２７０を通してオペレータによるキーボード ２７１における応答に従って発生する。圧縮又は伸長、ズーミング又はスケーリ ング、及び回転等の処理オプションは、ＣＰＵ２６８によって発生され且つ制御 信号インターフェースモジュール２７６に送られる制御信号を通して活性比され る。

これらの信号は、データ径路２８８を通ってバッファメモリ２７８に且つデータ 径路２８６を通って電子処理回路２８０に送られ、これによりバッファメモリ２ ７８から電子処理回路２８０へのデータの通過を編成する。ライン２８２を通し て電子処理回路２８０が送るイメージがどこに且つどのようにビ。

トマ、プメモ！／２８３に記憶されるかを規定する制御信号がまたビットマ、プ メモリ２８３に発生される。一旦これらの制御信号がバッファメモリ２７８、電 子処理回路２８０及びビットマ、ブメモリ２８６に送られると、ＣＰＯ２６８は 、情報なバ、ファメモリ２７８からデータ径路２８１を通して制御処理回路２８ ０に転送するプロセスのための命令を発生する。処理された信号は次に、データ 径路２８２乞通してビットマ、プメモリ２８６に送られ、ここでこの信号は記憶 される。今述べたプロセスを開始するのに必要な全ての制御信号は、ＣＰＵ２６ ８からの命令に応答して制御信号インターフェースモジュール２７６によって発 生される。一旦イメージがバッファメモリ２７８から電子処理回路２８０に読み 出され、処理されたデータが通過し且つビットマツプメモリ２８乙に記憶される と。

ＣＰＵ２６８は、制御信号を更に発生し、これによりビットマツプメモリ２８６ ン活性［ヒし、イメージをデータ径路２８５を通して表示装置２８４に反復的に 送り、これによりビットマツプメモリ２８乙に記憶されている処理データのイメ ージを表示装置に保持する。元のイメージデータは依然としてバッファメモリ２ ７８の中に存在するが、バッファメモリ２７８を更に多くのイメージに対して用 いられるようにするために、このイメージデータは消去されろかあるいは、消去 される前に、先ずデータ径路２９０乞通してディスクドライブ制御２７４に送ら れ。

次にディスクドライブメモリ２７３に送られることｔ理解すべきである。再び、 このデータの通過は、メモリからデータをディスクドライブに転送するための種 糸的な技術を用いて、ＣＰＵパス２６９を通してＣＰＵ２６８により編成される 。

第２０図は、データ径路１５０を通してイメージデ−タ（１４８からイメージチ ャンネルデータな受けるバッファメモリ２７８の細部を示しており、ここでは、 イメージチャンネルデータは、ライン１５０を通して直列データを受け且つ制御 及びアドレス発生器３１０の制御の下でイメージデータを三状態データーバス３ ０６に沿った並列流に変換する直列並列コンバータ６０１に送られる。直列並列 コンバータ３０１からのデータは、三状態データーパス６０ろを経由してメモリ ５０４に送られ、ここで、データは、データ径路１５０を通してのイメージの受 信と同期して記憶される（イメージレシーバデータ出力と呼ばれろ）。

データがイメージレシーバ１４８から出力データ径路１５０を沿って流れる。直 列並列コンバータは、実際のイメージデータであるライン６０８の直列データ流 を王状態データーバス６０６における並列信号に変換する。このプロセスが同期 的に行われていることを保証するために、ライン３０９におけるクロック信号は 、制御及びアドレス発生器３１０によって受けられる。制御及びアドレス発生器 ６１０は次に、ライン３１１を通してクロ、り信号を発生し、これにより直列並 列コンバータ３０１を駆動し、またライン３１２を通して出力制御信号を発生し 、これにより直列並列コンバータ３０１の出力をイネーブルする。更に、制御及 びアドレス発生器３１０は、ライングループ３１３及び３１４を通して制御及び アドレス信号を発生する。これらの信号は、直列並列コンバータ６０１からの出 力である三状態データーバス３０３に入るデータをいつ受け且つどこで記憶する かをメモリ３０４に指定する。このプロセスと同時に１選択的エラー検出機能３ ０５は、三状態データーバス３０３からイメージデータな受け、入力データにお けるエラーの存在を検査する。我々が前に論じたように、エラー検出回路は、エ ラー検出コードを制御信号インターフェースモジュール２７６を通し且つデータ 径路２８８に経由して予めロードされることができ、この回路は制御及びアドレ ス発生器３１０．ディスク人力／出力インターフェース５０６．及びエラー検出 回路６０５０両方に制御信号を発生する。斯くして、エラー検出コードは、制御 チャンネルインターフェースモジュール２６７゜ＣＰＵパス２６９、及びＣＰＵ ２６８の作動と結びついて制御チャンネル３２’に通して受けられており、制・ 両信号インターフェースモジュール２７６に且つ従ってデータ径路２８８を経由 して送られる。エラー検出コードは、イメージがイメージチャンネル３４を経由 して受けられている時間の期間中エラー検出回路３０．５に常駐している。第１ ９図に述べられているワークステーション内には、エラー検出機能な実施する代 替手段が存在することが認められよう。例えば、エラー検出コードは。

ＣＰＵ２６８の中の左に存在することができ且つエラー検出回路３０５は、デー タをＣＰＯ２６８に供給し、これによりＣＰＯ２６８が各々がイメージを完了す る時にあるいは各々のイメージプロ、りが受けられる時にエラー検出コードとエ ラー検出回路３０５の出力を比較する。代替として、エラーが検出されると、Ｃ ＰＵは制御チャンネル３２とイメージチャンネル３４と結び付けてイメージの再 送信を要求することができることが認められる。一旦イメージデータがメモリ３ ０４に曹き込まれると、これは、三状態データーバス６０３を通ってメモリから 読み出され、ディスク人力／出力インターフェース６０６に送られ、従ってライ ングループ２９０′？：経由してディスクドライブに送られる。

メモリ３０４に記憶されているイメージデータはまた。三状態データーバス３０ ３を通ってバッファ３０７に出力され、従ってライン２８１を通って電子処理回 路２８０に出力される。

メモリ６０４が読み出されているかあるいは書き込まれているかを問わず、制御 及びアドレス発生器３１０は、メモリ３０４に適切に機能を行わしめるために、 適当なアドレス及び制御信号を発生する機能を活発に実行する。更に、制御ライ ン２８８を通して、これらのアドレスの初期値及び増分値は、　ＣＰＵ２６８か らの命令に対して調節され得る。更に、制御及びアドレス発生器３１０は、適当 なり口、り信号をデータ径路３１５を通してディスク人力／出力インターフェー ス３０６に且つデータ径路３１６７通ってエラー検出回路３０５に発生する責任 がある。

データ径＠３１７はまた。バッファ６０７に送られる制御信号を含んでいる。こ れらの同じ信号が、バッファ３０７を通して送られ且つデータ径路２８１を通し て送られ、同期受信をイネーブルし且つデータがデータ径路２８１を通って電子 処理回路２８０に送られている時を選択的に肯定する。また、イメージがディス クドライブ２７６に記憶され且つ表示装置２８４に送られる時、僅かに異なった ルーチングが生じる。この信号は、ディスクドライブ２７６からディスクドライ ブ制御２７４に送られ１次にデータ径路２９０を通ってディスク人力／出力イン ターフェース３０６に送られ、インターフェース３０６はイメージ信号を三状態 データーバス３０３を経由してメモリ３０４に置（。勿論これらの制御径路の選 択は、各々の場合ＣＰＵ２６８によって管理される。

バス６０３は１例えば、４，８又は１６ビ、トの幅であり。

メモリ６０４．エラー検出回路３０５．又ディスクＩ１０インターフェース３０ ６だけでな（バッファ３０７にインターフェースされ、データ径路２８１乞通っ て電子処理回路２８０に接続する。

第２１図は、電子処理回路２８０をより詳細に示している。

バッファメモリ２７８かものライン２８１は、メモリ３０４から読み出されたイ メージがビットマツプ型に伸長されるように伸長回路３２６（例えば集積回路Ａ ＭＤ−７９７０）に送られるデータ乞含んでいる。このプロセッサは、制御信号 インターフェースモジュール２７６かもデータをデータ径路２８６を通して受け る制御及びアドレス発生器３２８の制御の下で実行され、これにより伸長の期間 中データを送るのに要する条件を確立する。制御及びアドレス発生器３２８は、 その一部がデータ径路３６０を通って送られ且つアドレスライン６３２を経由し て伸長回路３２６のための制御情報を発生するのに用いられるデータ径路２８１ からのデータを同期比及び／又は肯定を受ける。

アドレス情報は、アドレスライン３３４を経由して伸長回路６２６に送られる。

（勿論１代替として、制御及びアドレス発生器３１０は、アドレスライン３３２ 及び３３４に見い出される制御信号及びアドレス信号の幾つかを発生するのに用 いられ得ることが認められよう。）伸長回路５２６の出力は、ライン毎の方式で もって即ちデータ径路３４２を経由してバッファメモリ３３６に送られる。イメ ージのピットマツプパター／は、制御ライン３３８及びアドレスライン３４０ン 通して送られている信号の制御の下にあり、後者は、圧縮器回路３２６と結び付 いて制御及びアドレス回路３２８によって発生されている。

バッファメモリ３６６は、データが出力信号なビットマ、ブデータの形でもって 圧縮器３２６から運ぶデータ径路６４２を通してバッファメモリ３３６に同時に 書き込まれ得るようなデュアルボードパ、ファメモリである。データは、データ 径路６４４及び６４６を通してシフトレジスタ３４８及び３５０に同時に読み出 され得る。ライン６５２における制御及びアドレス発生器６２８からの制御信号 は、制御信号を発生してシフトレジスタ６４８及び６５０を同期ｆヒする。バッ ファメモリ６３６の目的は、スケーリングのプロセスにおいて用いられる部分的 ビ。

トマ、グバッファを提供することである。このプロセスは、シフトレジスタ３４ ８，３５０．　メモリ３５４．及びアドレスクロ、り及び発生器３５６によって 実行される。特定の復号化機能によって要求される前のライン情報は、データ径 路′５４２を経由して伸長回路３２６に供給される。

スケーリング機能は、メモリ６５４に１領域の画素、例えば、２×２アレイ、即 ち２ライン×２画素を供給することにより作動するが、しかしながら、その数は もっと多く、例菟ば、６×３又は４×４であり、これはメモリ３５４が、データ 径路３５５を経由してその結果書られるスケールされたイメージにおける１つ又 はそれ以上の画素の値をデータ径路３５５乞経由して出力することができるよう にするためである。これらの画素は、画素埴によって限定される領域内の画素に 対応し、データ径路３５８及び３６０を通してそれぞれシフトレジスタ３４８及 び６５０の出力に現われる。このプロセスは、これもバッファメモリ３３６の第 ２ボートに、データ径路３４４及び３４６を通してライン３６２におけるクロ、 キング信号を経由してクロックされるべきデータのアドレスを供給するアドレス 及びクロック発生器３５６によって同期ｆヒされる。データ径路３５５における 信号は次に、バッファ６６４に送られ、このバッファの出力は、データ径路ライ ン２８２’に！由してビットマツプメモリ２８乙に送られる。データ径路２８２ には、アドレス及びクロ、り発生器６５６によってクロ、クライン６６６に発生 される同期ｒヒフロック信号も含まれている。制御及びアドレス発生器３２８並 びにアドレス及びクロック発生器３５６は両方共、ＣＰＵ２６８の制御の下にあ る制御信号インターフェースモジュール２７６からデータ径路２８６を通して制 御信号を受ける。

制御及びアドレス発生器３２８とアドレス及びクロ、り発生器３５６との間の任 意の所要同期は、ライン接続３７６によって達成される。

第２２図は、ビットマ、プメモリ２８３の細部を示している。

ビットマ、プメモリ２８３は、データ径路２８２を経由して電子処理回路２８０ からデータを受けビデオＲＡＭチップアレイからなるビデオメモリ３６８を含ん でおり、制御回路３７０と結び付いてアドレスデータなビデオメモリ３６８に発 生し、これによりデータ径路２８２を経由してビデオメモリ３６８に行うデータ の書込みをイネーブルする。アドレスデータは、ライングループ３７２を経由し て制御回路３７０から送られ、これに対してデータ径路２８２におけるラインの 幾つかは、制御及びタイミング情報乞制御回路３７０に供給する。この制御及び タイミング情報は、アドレス及びクロック発生器３５６によって発生され、これ らの信号は、クロ、クライン３６６に置かれる。この信号は、バッファ３６４を 通してデータ径路２８２に送られる。この制御及びタイミング信号は次に、ライ ンループ３７４を経由して制御回路ろ７０に送られる。制御回路６７０は、制御 信号インターフェースモジュール２７６かラテータ径路２８９を経由して送られ る信号によって始動し、モジュール２７６はまた、内部タイミング信号乞発生し 、これにより出力バッファ３８０を通して表示装置２８４に接続するコネクタ２ ８５Ｚ通して表示装置２８４に対する同期比信号の発生を行う。メモリの駆動に 関連するこのタイミング及びアドレス情報はまた、制御回路６７０からライン３ ７２を経由してビデオメモリ３６８に送られ、これによりビデオメモリなイネー ブルして、データ径路６８２にデータ径路２８２に存在する信号によって書き込 まれたビデオメモリ３６８に記憶されているイメージと関連するビデオ情報を出 力する。付加的なビデオメモリ３６８への書き込み径路はまた。制御回路３７０ からデータ径路３８４を通して実施される。これにより、ＣＰＯ２６８をイネー ブルして、ビデオメモリ６６８にＣＰＵバス２６９．制御信号インターフェース モジュール２７６、データ径路２８９゜制御回路３７０を経由して書き込み、ま たビデオメモリ３６８からデータを読み出す。斯くして、今述べた種類のワーク ステーションを用いることにより、イメージ等の大きなデータバケ、トを受ける のにかかる時間が減少され、それらが表示デバイス又はプリンタのどちらかに送 られる前にこれらのイメージを処理するのにかかる時間が減少される。

本発明はその特定の実施例に関連して述べられてきたが、多くの代替、修正、及 び変化が前述に鑑みて当業者には明白であることが明らかである。従って、斯か る全ての代替、修正、及び変化を添付の請求の精神及び範囲内に置（ことが意図 される。

利点及び産業的応用性 不発明は、イメージセクションが最少量のＣＰＵ干渉でもってイメージングデー タを取り扱うことのできるデュアルチャンネルワークステーションを提供する。

データ処理セクションは。

命令をイメージセクションハードウェアに送り、これにより、イメージの受信及 び処理に関連したプロセス乞実施する。

集中コンピュータシステムの使用は、全てのプログラム、データ及びネットワー クにおける如何なるものにも使用可能な他のリソースを、リソースとユーザの物 理的位置に関係なく形成するという目標を有するネットワークにとって代わられ ている。

斯かるシステムは、大きなデータベースの書類イメージを必要とする会社又は政 府機関において用途ビ見い出している。コンピータによる教育も、上に述べた種 類のネットワークを使用する１つの可能な候補である。

遠隔データベースをアクセスする斯かるシステムの潜在的な使用の他の主な領域 は、飛行機１列車、バス、船舶、ホテル。

レストラン、及び劇場だけでなく１図書館、新聞社、及び保険会社又は他の金融 機関におげろ書類の自動検索に進められるであろう。

（先τ−ｒ技術） ＦＩＧ、１ ＦＩＧ、　４ ＦＩＧ、　５ ＦＩＧ、　７ ■ ＦＩＧ、　ｌｏｄ ＦＩＧ、　１Ｂ ＦＩＧ、　１５ａ ＦＩＧ、　１５ｂ 請求の範囲 １．イメージ・チャンネルと制御チャンネルとを有するデジタル・イメージ通信 ネットワークに用いるイメージ検索ワークステーションであって、前記制御チャ ンネルとインターフェースするための手段を含むデータ処理セクションと、前記 制御チャンネルでの通信を扱うための計算手段と、前記イメージ・チャンネルと インターフェースするためのイメージ・セクションと、を含む前記ワークステー ションにおいて、前記計算手段の制御の下で前記データ処理セクション及び前記 イメージ・セクションをインターフェースするための手段と、前記イメージ・セ クション内で独占的に、また前記計算手段によって制御される、前記イメージを 処理する手段と、を特徴とする前記ワークステーション。

２、前記データ処理セクションが更に、オペレータによって制御されるデータ入 力手段とインターフェースするための手段を含む請求の範囲第１項に記載の発明 。

３、前記データ入力手段が、前記イメージ・セクションによって行われるべきイ メージ処理のタイプを確定する情報を入力するために使用される請求の範囲第２ 項に記載の発明。

４、前記イメージ・セクションが更に、処理されたイメージを一時的に記憶する ためのビット・マツプ・メモリを含む請求の範囲第１項に記載の発明。

５、前記イメージ処理セクションが更に、ディスク・ドライブとインターフェー スするための手段を含む請求の範囲第３項に記載の発明。

６、イメージ処理がイメージ・データの圧縮減を含む請求の範囲第３項に記載の 発明。

７、前記ビット・マツプ・メモリの出力が、外部のディスプレイ装置を作動する ために使用される請求の範囲第４項に記載の発明。

国　際　ｇＡ　苓　鱗　失 ＡＮＮＥＸ　τ（、ＴＨＥ　ＩＩＩＴＥ：ｄｌＡｒｒＯＮＡＬ　５ＥＡＲＣ！（ ＲＥ？ＯＲＴ　０ＮＩＮＴＥＲＮＡＴＩＯＮＡＬ　ＡＰＰＬＩＣＡＴＺＯＮ　Ｎ ｏ、　ＰＣＴ／ＵＳ　８７１００４７０　（ＳＡ　１６５３７）ＧＢ−Ａ−２０ ２４５６１０９１０１／８０　Ｎｏｎｅ

Claims (7)

【特許請求の範囲】
1. １．デジタルイメージデータを供給するためのイメージソース，スケジューリン グ手段，及びこれらを作動可能に相互接続する第１及び第２通信チャンネルを含 むデジタルイメージ通信ネットワークに用いるイメージ検索ワークステーション において、上記第１チャンネルにインターフェースするための第１手段を含み且 つ上記第１チャンネルによる通信を扱うための且つ上記第１インターフェース手 段を経由して上記第１チャンネルによる上記スケジューリング手段との通信を行 うための計算手段を含むデータ処理セクション、 上記第２チャンネルからイメージデータを受けるように構成されているイメージ セクション、 及び 上記計算手段の制御の下で上記データ処理セクション及び上記イメージセクショ ンをインターフェースするための第２手段であって、上記計算手段が、上記イン ターフエース手段を経由して上記イメージセクションをイネーブルし、これによ り上記第２チャンネルからイメージを受ける第２手段を特徴とするイメージ検索 ワークステーション。
2. ２．上記データ処理セクションが更に、オペレータとインターフェースするため の手段を含むことを特徴とする請求の範囲第１項に記載の本発明。
3. ３．上記イメージセクションが更に、イメージを処理するための電子処理回路を 含み、上記回路が、上記インターフェース手段を通して上記オペレータによって 制御されることを特徴とする請求の範囲第２項に記載の本発明。
4. ４．上記チータ処理セクョンが更に、ディスクドライブとインターフエースする ための手段を含み、上記データ処理セクションが、上記イメージセクションから の斯かるディスクドライブにおけるイメージの記憶を制御することを特徴とする 請求の範囲第３項に記載の本発明。
5. ５．上記イメージセクションが更に、上記セクション内に常駐しているあるいは 上記第２チャンネルから受けられているイメージの供給のためにディスクドライ ブとインターフェースするための手段を含むことを特徴とする請求の範囲第４項 に記載の本発明。
6. ６．上記ワークステーションが更に、上記の処理されたイメージを表示するため の表示デバイスを含むことを特徴とする請求の範囲第３項に記載の本発明。
7. ７．上記電子処理回路が、イメージデータをピットマップ型に伸長するための手 段を含むことを特徴とする請求の範囲第３項に記載の本発明。