JPS5870339A - 多重デ−タバスにおける機能的アドレツシングの方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は多重データバスに関し、特に多重データバス
に接続されたシステムの動作を制御するのに単一信号を
使用した多重データバスを用いた機能的アドレッシング
方法に関スル。

今日の基本コマンドシステム、制御システム。

通信システム、インテリジェント情報システム。

中央コンビーータの制御による伝統的なハイアラキ−構
造は柔軟なシステム構成を生み出している。

そのようなシステムの開発コスト、調達コストおよび保
守コストのがＩＪ）のノクーセンテージがインタフェー
ス回路、ケーブル、コネクタ等に費される。一般的なシ
ステム仕様では各装置の故障と修理中や操作上のシステ
ムの再構成中一つ− でも継続して動作するととができるようなシステム構成
を要求される。これには中央制御素子や臨界ノードを含
まない相互接続構造を必要とする。これらの要求は全装
置に共有され各装置の標準バスインタフェースから成る
データバスを使用した相互接続システムを採用すること
によシ満たされる。

一般的な大規模システムでは、コンピータ。

プロセッサ、ディスプレイおよび周辺装置の相互接続は
独特のハイアラキ−構造を必要とする。

この場合装置の機能１；相互接続するトポロジーの位置
によって決定される。さらにどのような種類の装置のイ
ンタフェースでもトポロジーの位置によシ変更される。

代表的々システムはセントラルコンピュータがインタフ
ェースユニットを介してミニコンピユータに接続され、
さらにインタフェースユニットは特殊仕様のコントロー
ラにより周辺装置、ディスプレイ装置および通信装置と
情報伝達を行う。

装置が故障したときに継続動作を保証するために、複数
の完全システムを用意し装置の故障に対して補償すると
いう意味において一般的々システムは冗長である。シス
テムの装置の数が増大するにつれ、ポイントとポイント
の相互接続の数が急激に増大し、それにつれてインタフ
ェース、カード、およびケーブルも必要となる。

トポロジーの相互接続素子の構成もシステムからシステ
ムへ変わシ、それゆえこれら種々のシステムの統合が最
も複雑である。

この種の一般的なシステムに相関する問題のいくつかを
回避するためにシステムの各装置を相互接続する多重デ
ータバスを採用することができる。セントラルコンピュ
ータは分散処理を利用することによシ無くすことができ
る。コンピュータ装置はデータバスとのみインタフェー
スすることが要求される。各コンピュータは多重データ
バスによシ他の全てのコンピュータ。

周辺装置およびディスプレイと直接接続されているので
、どのコンピュータもそのシステムにおけるどのような
役割も果すことができる。装置が故障したとき、その間
の継続動作は付加的バックアップ装置を必要とするだけ
である。この結果システムの装置の種類や数を減少し、
装置毎のインタフェースカードの数を減らすことになる
。その結果品目一覧表や保守の必要性が軽減されるので
収集サイクルコストおよび寿命サイクルコストが減少す
る。データバスに接続された装置間のメツセージの道順
は高速データバスで達成しようとするときは設計上の重
要なポイントである。従来のデータバスの設割けすべて
物理アドレス技術を用いて装置から装置へのメツセージ
の道順を決めていた。この物理アドレッシングの処理は
全システムの論理−物理関係を維持するためにパス上に
すべての装置を必要とする。システムの役割あるいは源
泉において何らかの変化が起きると、機能を装置に再ア
ロケートシ、新しい論理−物理関係を全装置間に設定す
るのに手動操作が必要であった。一般には一連の手動ス
イッチを使用して特別の装置の確認を制御したシ、装置
間の論理−物理量５− 係を修飾したシするのにスイッチの手動操作が必要であ
った。

従ってデータ転送技術においてデータバスに接続された
装置間の論理−物理間係の必要性を消去する機能的アド
レッシングの方法を提供することは進歩である。

さらに装置の確認に手動スイッチ設定機能を消去した機
能的アドレッシングの方法を提供することはデータ転送
技術における進歩である。

さらにいつでもシステム上４成の変更を可能にする多重
データバスに適用される分散処理概念の使用を支持する
機能的アドレッシングの方法を提供することはデータ転
送技術における進歩である。

一般的なシステムに相関する上述した問題に打ち勝つた
めにとの発明は次のステップから成るデータバスに接続
された複数のデータ処理装置間のメツセージの道順を決
める方法を提供する。

あるメツセージを転送しようとする装置はメッセージの
一部である機能コードを発生する。

次にとの装置はそのコードを含むメツセージをデータバ
ス上に転送する。この結果このメツセージは他の全装置
のパスインタフェース部によって受信される。次にパス
インタフェースは受信したコードをその装置に相関する
一連の所定のコードと比較する。受信したコードが所定
のコードのいずれかと一致した場合は、パスインタフェ
ースはメツセージを受入れ装置に送る。

受信したコードがいずれのコードとも一致しない場合は
、バスインタフェースはその受信メツセージを無視し、
そのメツセージをユニットが受信するのを防止するにの
ようにして、デムタを必要とする装置のみが・ぐスから
データを受信する。

機能的アドレッシングの方法はデータバスに接続された
装置に対する機能の手動によるアロケーション無しにシ
ステムの柔軟性を有した方法でデータバス上の情報の道
順を決めることができる。さらにこの発明の機能的アド
レッシング技術はデータバスに接続された種々の装置間
の論理−物理関係を維持するのに手動の設定を必要とし
力い。

特に機能的アドレッシング技術はメツセージが受入れら
れねばならないかどうかを決定するのに４０９６Ｘ１ビ
ツトランダムアクセスメモリ（ＲＡＭ　）をアドレス付
ける各メツセージの第１ワードに１２ビット機能コード
を採用している。この設計は各受信人が４０９６アドレ
ス迄のいずれかの組合せでも認識することを可能にする
。

機能的アドレッシングはあるソフトウェアモジュールが
位置する物理ロケーションを知うナくても他のソフトウ
ェアモジュールと情報伝達することを可能にする。デジ
タルコミュニケーションインタフェースユニットのよう
な周辺装置はどのコンピュータがデータを処理するかを
知ら寿くでも適切なソフトウェアモジュールへの受信メ
ツセージの道順を決めることができる。

各装置に相関する機能コードの適切な制御にょってその
ような情報の必要性を有したいずれの組の装置によって
もメツセージを受信し得る。

機能アドレッシングは各パスインタフェースの機能コー
ドＲＡＭの内容を変えることにより処理のために他の装
置にメツセージを再指向するためにコンピュータをアロ
ケートすることをその機能が可能にすることによ多機能
の自動リロケーションを支持する。

この発明は、機能コードの手段によυメモリを変更した
シ更新したシする方法を提供する。

メモリの内容は、メモリの曹込み操作を示す機能コード
を含むコントロールワードを転送することによシ変更可
能である。書込み操作は新しい道順情報によシメモリの
内容を更新する。従って異る機能アドレスがメモリの更
新される内容に示されるよう々メツセージを受信する装
置を制御する。

第１図を参照するとこの発明が適用し得る多重データバ
スが示されている。このシステムはシリアルデータパス
２１を有し、このパス２１Ｋｉｄコンビーータ、ディス
プレイおよび周辺装置というような複数の装置が接続さ
れる。例えば複数のコンビニ−ｐ２２−１．・・・２２
−Ｎ　。

複数のディスプレイ２３−１．・・・２３−　Ｎ　、　
オよび複数の周辺装置２４−１．・・・２４−Ｎをデー
タバス２１に接続することができる。このデータバス２
１は中心導体が１つ又は２つの接地シールドで囲れ、コ
ンピュータ、ディスプレイおよび周辺装置と接続するよ
うに適切なトランス結合を有した同軸又は３軸ケーブル
で構成し得る。前記データバス２１に接続された複数の
コンピュータ２２はそれぞれ同一のタイプでも良いし異
るタイプでも良い。ディスプレイ２３はキャラクタディ
スプレイ、グラフィックディスプレイ、大スクリーンの
ディスプレイ等で構成し得る。周辺装置２４は端末（Ｃ
ＲＴ　／キーが一部）、モデム、プリンタ、ディスクお
よび磁気テープ等の製品を含む。

データバス上１に接続される各装置はパス２１に沿って
情報を１つ以上の他の装置にｆＬ送する。例えば第１の
コンピュータ２２−１は情報を、パス２１に接続された
他のコンピュータに送るとともできるし、あるいは周辺
装置２４や複数のディスプレイ２３に送ることもできる
。

伝送する装置はメツセージを、メツセージ内のデータに
成すべき機能又は処理を示す機能コードと共にパス２１
に載せる。この機能又は処理を行う装置は自動的にデー
タを受入れる。何故ならパスインタフェースはそのよう
な種類のメツセージを抽出するように設定されているか
らである。以下この点について詳細に述べる。

第２図を参照すると、機能的アドレッシングを描いた図
が示されている。例えば第１のコンピュータ２２−１の
ようなコンピュータはメモＩＪ　ｓ　Ｊ　−Ｊ　、プロ
セッサ３２−１およびパスインタフェース３３−１から
成る。ノロセッサ３２−１はプログラム３５を実行し、
入出力命令はパスインタフェース３３−１に出力制御ブ
ロック３８がメモリ３１−１のどのロケーションに格納
されているかを与える。ノ々スインタフエース３３−１
がメツセージをデータバス２１に転送すると、このメツ
セージはシンクパルス４０で始まυ、メツセージ始めの
ワード４１が続き、データワード４５、別のシンクツ辛
ルス４０′、そしてメツセージ終υのワード４４が続く
。パスインタフェース３３−１の出力制御セクションは
メツセージ始めのワード４１を出力制御ブロック３８か
ら受取シ、メツセージの第１部分を形成する。次にパス
インタフェース３３−１は、出力制御ブロック３８から
、データワード４５がメモリ３３−１のどこに格納され
るか、又何ワード（ワードカウント４３）伝送しなけれ
ばならないかを示す開始アドレス４２を検索する。メツ
セージ始めのワード４１に続いて、パスインタフェース
３３−１はデータワード４５をメモリ３３−１から検索
する。

最後に、パスインタフェース３３−１は、）ッセージ終
シのワード４４を出力制御ブロック３８から検索し、メ
ツセージの最後の部分を形成する。

合成メツセージ３９は接続された装置が、メ亀 ッセージ内に含まれる送信データ受入れるかどうかを決
定するすべてのパスインタフェースによって受信される
。第３図は代表的なパスインタフェース３３−Ｎを示す
ブロック図である。

このパスインタフェース３３−Ｎ１’ｆ−パスカプラ５
０を介してデータバス２１の伝送ラインに接続される。

、このパスカプラ５０は一般に伝送ラインに対して高イ
ンピーダンスで、短かくて太い絶縁トランスで構成され
る。このパスインタフェース３３−Ｎは２つの基本部分
すなわち受信部と送信部に分かれる。パスカプラ５０は
受信器５１に接続され、これによシ受信器５ノは、カプ
ラ５０を介してデータバス２１に伝搬する信号を検出す
ることができる。検出された信号は、増幅され受信器５
１によって条件付けが成され、シンク／データ検出器５
２に印加される。

入力信号におけるシンク・９ルスの存在はシンク／デー
タ検出器５２によって検出され、検出器５２はシンクパ
ルスに続くビット情報をエンコード化されたフオームか
らデコードされたシリアルピットストリームに変換する
。シンク／データ検出器５２内のシリアル／ノ９ラレル
変換器はシリアルピットストリームをパラレルワードに
変換する。変換された・母うレルワードは受信制御回路
５４に供給され解釈される。

受信制御回路５４は、データワードから制御ワードを識
別し制御ワードをデコードする。制御ワードがメツセー
ジ始めのワードである場合、受信制御回路５４はメツセ
ージを受入れるか、リジェクトするかを決定する。シン
ク検出器５２は更にタイムアウト制御回路５３に接続さ
れ装置がパス上に送信していることを示す信号を供給す
る。タイムアウト制御回路５３はパスが動作しない期間
データバス２１を監視し、適切な信号を受信制御回路５
４に供給する。

パスインタフェースの送信部は送信制御回路５６と送信
バッファ回路５７から成シ、この送信バッファ回路５７
はユーザからのデータフローを制御する。エンコーダ／
シンクジェネレータ５８はユーザからの／４’ラレルワ
ードをシリアルピットストリームに変換し、ピットスト
リームの波形をエンコードしシンクパルスを送信すれる
べき信号に入れる。エンコーダ／シンクジェネレータ５
８の出力側はトランスミッタ５９を介してバスに接続さ
れる。トランスミッタ５９はその信号をデータバス２１
上にバスカプラ５０によシ送信する。

この発明の方法は受信制御回路５４で実施される。受信
制御回路５４は１つ以上の受信アドレスを保持し、受信
アドレスに対して全受信メツセージのメツセージアドレ
スを比較し、メツセージを取り込むかリジェクトするか
を決定する。メツセージが取υ込撮れると、受信制御口
１１δ５４は受信バッファ回路５５を介してユーザ（コ
ンピュータ、端末等）に対するデータワードを制御する
。

再び８１１２図を参照すると、データ４５がユニット２
２−Ｎによって取り込まれるかどうかを決定するために
、合成メツセージ３９の開始部４９とワードタイプコー
ド５０を含むメツセージ始めのワード４１で構成される
。機能コードはデータを受信するための特別の機能又は
処理を確認する１と０のあらかじめ決められたパターン
を有した１２ビツトワードである。機能コード４９はデ
ータバス２１に接続された各装置２２．２３．２４のノ
ぐスインタフエース内の４に×１ビットランダムアクセ
スメモリ（ＲＡＭ）をアドレス付けし、ＲＡＭ６１から
の１ビツトを読んでその装置が受信機能を有しているか
どうかを決定する。ＲＡＭ　６１内の機能コード４９に
よってアドレスされたビットが＠１″として読出された
ときは、送信されたメツセージ３９が取シ込まれ、接続
された装置に送られる。しかしながらＲＡＭ　６１内の
機能コード４９によってアドレスされたビットが０＃と
じて読まれた場合は、バスインタフェース３３−Ｎは送
信すれた合成メツセージ３９をリジェクトする。

第４図を参照すると、データバス２１は送信された合成
メツセージ３９を有している。合成メツセージ３９の一
部であるメツセージの始の信号４１はデータバス２１に
接続された装置２２−２．２２−３の２つのパスインタ
フェース３３−２．３３−３によって受入れられる。

機能コード４９はこれらの装置２２−２．２２−３のパ
スインタフェース３３−２．３３−３の各々によって受
信され、別個のランダムアクセスメモリ６１−２．６１
−３に印加される。

ランダムアクセスメモリ６１−２．・６１−３の機能コ
ード４９の比較によシ、送信されたメツセージ３９を受
入れるかりジエクトするかを示す信号を出力する。

メツセージ３９がデータバス２１に沿って送信されると
、全てのパスインタフェースは全てのメツセージを受信
し、メツセージの始め信号４１をランダムアクセスメモ
リ６１のメモリリー・ド第４レージ日ンのためのメモリ
アドレスとして使用する。特定のパスインタフェース３
３−２における特定のＲＡＭ　６１−２のゾログラミン
グは、その特定のパスインタフェース３３−２がそのメ
ツセージ３９を受入れるかリジェクトするかどうかを決
定する。例えばＲＡＭは″０”を読んだ全てのパスイン
タフェースはメツセージ３９をリジェクトし、”１″を
読んだ全てのパスインタフェースはメツセージ３９を受
入れ、そのメツセージを装置に渡すというようにプログ
ラムすることができる。第２図および第４図１テ示すよ
うに１２ビット機能コードを用いて、各バスインタフェ
ースユニットは４０９６の機能アドレス迄認識すること
ができる。

特定のバスインタフェースユニットによって認識し得る
特定の機能的アドレスは制御メツセージをデータバス２
１上に送信することによシあるいはメツセージを直接ユ
ーザインタフェースから特定の機能コードＲＡＭに送る
ことにより変更し得る。この制御メツセージの各ワード
は機能コードと、その機能コードを有するメツセージを
受入れるかりジェクトするかを示す１ビツト情報を含む
ことができる。各制御ワードにおける機能コードはメモ
リ書込み動作に対するメモリアドレスとして使用するこ
とができる。

前記特定ピット情報は従って機能コードＲＡＭに書込ま
れる。この動作はメモリの内容を新しい道順情報に更新
する。従って異る機能的アドレスがメモリの更新された
内容による決定に応じてどの装置がメツセージを受信す
るかを制御する。

機能的アドレッシング技術はデータバス２１に接続され
る種々の装置間の論理−物理関係をシステムが維持する
必要性を無くす。機能的アドレッシングによシッフトウ
エアモジュールは、受信するソフトウェアモジュールが
駐在する物理データ処理装置を知ることなしに他のソフ
トウェアモジー−ルと情報伝達を行うことができる。デ
ジタルコミュニケーションインタフェースユニットのよ
うな周辺装置は受信したメツセージをどのデータ処理装
置が処理を行うかを知ることなしに、適切なソフトウェ
アモジュールに送ることができる。機能的アドレッシン
グ技術によシ槻能割当コンピュータが他のデータ処理装
置のパスインタフェースユニットを設定しその装置に割
当てられた全メツセージを受入れて処理することを可能
にすることにより割算機能の再アロケーションを可能に
する。

従って簡明のためおよび特に第５図を参照するとこの発
明の方法は次のステップから成る。

第１のステップは箱７０によって示されるように機能コ
ードを発生することである。この機能コードは次に箱７
１で示されるようにデータバス２１に接続された全デー
タ処理装置にデータバスに沿ってメツセージの一部とし
て送信される。送信された機能コードおよびメツセージ
は次に箱７２に示すようにデータバス２１に接続された
全装置によって受信される。次にこの機能コードは、箱
７３に示されるように各装置のパスインタフェース内の
ランダムアクセスメそりのリードオペレージ目ンのため
のメモリアドレスとして使用される。読出した値がロジ
カル″′０＃であればメツセージは箱７４に示すように
特定の装置によってリジェクトされる。他方読出した値
が″１”であれば、箱７５に示すように特定の装置によ
ってそのメツセージが受入れられる。メモリの内容は箱
７６に示すようにメモリに相関する書込み動作を示す機
能コードを送信することによシ更新し得る。

以上パスに接続された装置間の論理−物理関係の必要性
、を消去する多重データバスを用いた機能的アドレッシ
ング技術について述べた。この発明の機能的アドレッシ
ング技術は又パスに接続された装置の機能を再アロケー
トしたシ、新規に加えられた装置の論理−物理関係を設
定するのに手動操作の必要性を不要にする。

上述した実施例はこの発明の原理の応用を表わす多くの
特定の実施例の１つを単に図示したに過ぎない。この発
明の精神および範囲を逸脱しない範囲で種々変形実施で
きることは明らかである。

【図面の簡単な説明】

第１図はこの発明の原理を採用することのできるシリア
ル多重データバスシステムを示ス概念図；第２図は機能
的アドレッシングの概念を示す説明図；第３図は代表的
なパスインタフェースを示すブロック図；第４図はこの
発明の機能的アドレッシング方法の動作を示す説明図；
および第５図はこの発明の機能的アドレッシングの方法
を示すフローチャートである。 ２１・・・パス、２２−１・・・２２Ｎ・・・コンピュ
ータ、２３−１・・・２３−Ｎ・・・ディスプレイ、２
４−１・・・２４−Ｎ・・・周辺装置、３１−１・・・
メモリ、３２−１・・・プロセッサ、３３−１・・・パ
スインタフェース、４０・・−シンクツそルス、４１・
・・メツセージ始めのワード、４５・・・データワード
、４４・・・メツセージ終シのワード、３８・・・出力
制御ブロック、５０・・・パスカプラ、５１・・・受信
器、５２・・・シンク／データ検出器、５４・・・受信
制御回路、５３・・・タイムアウト制御回路、５５・・
・受信バッファ、５６・・・送信制御回路、５７・・・
送信バッファ回路、５８・・・エンコータ／シンクジェ
ネレータ。

Claims (1)

1. 【特許請求の範囲】 １、データバスに接続された複数のデータ処理装置間の
   メツセージの道順を決める方法は、メツセージの一部で
   ある装置の機能コードを発生するステップと； 前記コードを含む前記メツセージを前記・々スに転送す
   るステップと； 前記コードを含む前記メツセージを他の全ての装置で受
   信するステップと； 前記受信装置の各々に相関するメモリの読出し操作のだ
   めのメモリアドレスとして前記受信したコードを使用す
   るステップと； で構成され前記受信ユニットが前記メツセージを受入れ
   るか、無視するかは前記メモリの内容によって決定され
   ることを特徴とする。 ２　前記メモリを更新する前記メモリの書込１− み動作を示す機能コードを含む制御コードを送信するス
   テップを更に消し、前記書込み操作は装置間のメツセー
   ジの道順を変えるように前記メモリの内容を変えること
   を特徴とする特許請求の範囲第１項記載の方法。