JPS61115159A - 信号列選択装置 - Google Patents
信号列選択装置Info
- Publication number
- JPS61115159A JPS61115159A JP23805984A JP23805984A JPS61115159A JP S61115159 A JPS61115159 A JP S61115159A JP 23805984 A JP23805984 A JP 23805984A JP 23805984 A JP23805984 A JP 23805984A JP S61115159 A JPS61115159 A JP S61115159A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- input
- interface panel
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、同一機能を有する複数のインタフェース盤が
挿入される通信装置の構成に関する。特に、各インタフ
ェース盤での複数組の信号列の選択手段に関する。
挿入される通信装置の構成に関する。特に、各インタフ
ェース盤での複数組の信号列の選択手段に関する。
従来例信号列選択装置としては、次の装置が用いられて
きた。
きた。
すなわち、第一の従来例装置には第２図に示すように、
同一機能を有するが、識別番号個別生成回路Ｅ、〜Ｅ７
の構成が異なるインタフェース盤Ｂ、／〜Ｂ、ｐが用い
られ、この識別番号個別生成回路Ｅ１〜Ｅ７から与えら
れる識別番号ｆ、〜ｆ、ｌと各インタフェース盤に共通
に接続されるバス線Ｇから与えられる選択番号ｇとが比
較回路Ｃで比較され、一致したインタフェース盤（例え
ばＢつ′）では制御信号ｉ、により人出力制御回路りが
駆動されて信号列ｈ１の入出力動作が行われる。
同一機能を有するが、識別番号個別生成回路Ｅ、〜Ｅ７
の構成が異なるインタフェース盤Ｂ、／〜Ｂ、ｐが用い
られ、この識別番号個別生成回路Ｅ１〜Ｅ７から与えら
れる識別番号ｆ、〜ｆ、ｌと各インタフェース盤に共通
に接続されるバス線Ｇから与えられる選択番号ｇとが比
較回路Ｃで比較され、一致したインタフェース盤（例え
ばＢつ′）では制御信号ｉ、により人出力制御回路りが
駆動されて信号列ｈ１の入出力動作が行われる。
また、第二の従来例装置には第３図に示すように、同一
機能同一回路を有するインタフェース盤Ｂ、″〜Ｂ、、
″が用いられ、外部回路から個別に制御信号１１＝ｉ、
が与えられ、動作指令を受けたインタフェース盤（例え
ばＢ、”）で人出力制御回路りが駆動され、信号列ｈ１
の入出力動作が行われる。
機能同一回路を有するインタフェース盤Ｂ、″〜Ｂ、、
″が用いられ、外部回路から個別に制御信号１１＝ｉ、
が与えられ、動作指令を受けたインタフェース盤（例え
ばＢ、”）で人出力制御回路りが駆動され、信号列ｈ１
の入出力動作が行われる。
第一の従来例装置は、各インタフェース盤の電気的接続
が異なりインタフェース盤間に互換性がないので、各イ
ンタフェース盤は収容架内の特定の位置にしか挿入する
ことができない。したがって、誤挿入される可能性があ
るとともに、同一機能を有しながらこの複数種類のイン
タフェース盤を製作しなければならず製造上の問題があ
る。この製造上の問題は識別番号作成回路に切換スイッ
チを設け、識別番号の作成をスイッチ切換えによって行
うことにより解決することができるが、収容架の他の位
置に挿入する場合はスイッチを再設定しなければならず
操作が煩雑である。
が異なりインタフェース盤間に互換性がないので、各イ
ンタフェース盤は収容架内の特定の位置にしか挿入する
ことができない。したがって、誤挿入される可能性があ
るとともに、同一機能を有しながらこの複数種類のイン
タフェース盤を製作しなければならず製造上の問題があ
る。この製造上の問題は識別番号作成回路に切換スイッ
チを設け、識別番号の作成をスイッチ切換えによって行
うことにより解決することができるが、収容架の他の位
置に挿入する場合はスイッチを再設定しなければならず
操作が煩雑である。
また、第二の従来例装置は、選択したい信号列を入出力
しているインタフェース盤だけに制御信号が送られるの
で、インタフェース盤はその収容位置にかかわらず同一
のものを使用することができるが、インタフェース盤ご
とにそれぞれ個別の制御信号線が必要になるので、バス
線Ｇが用いられる第一の手段に比較して信号線数が多く
なる欠点がある。
しているインタフェース盤だけに制御信号が送られるの
で、インタフェース盤はその収容位置にかかわらず同一
のものを使用することができるが、インタフェース盤ご
とにそれぞれ個別の制御信号線が必要になるので、バス
線Ｇが用いられる第一の手段に比較して信号線数が多く
なる欠点がある。
本発明は、従来例装置の利点を損なわずに欠点を取り除
くことができる信号列選択装置を提供することを目的と
する。
くことができる信号列選択装置を提供することを目的と
する。
本発明では、この目的を実現するために、インタフェー
ス盤の識別番号がインタフェース盤の内部回路で作成さ
れずに外部の収容架から個別に与えられ、また信号列選
択番号が各インタフェース盤に共通に接続されたバス線
を介して与えられる。
ス盤の識別番号がインタフェース盤の内部回路で作成さ
れずに外部の収容架から個別に与えられ、また信号列選
択番号が各インタフェース盤に共通に接続されたバス線
を介して与えられる。
すなわち、本発明は、制御信号により有効にされる同一
構成の入出力制御回路をそれぞれに含む装着自在の複数
個のインタフェース盤と、このインタフェース盤が装着
される収容架と、上記人出力制御回路を選択する選択信
号を入力する入力端子とを備えた信号列選択装置で、前
述の問題点を解決するための手段として、入力信号の比
較により上記制御信号を生成する比較回路と、上記イン
タフェース盤が上記収容架に装着された位置に対応する
信号をそのインタフェース盤の比較回路の一方の入力に
与える識別信号回路と、上記選択信号を上記インタフェ
ース盤のすべての比較回路の他方の入力に共通経路を介
して与える回路手段とを備えたことを特徴とする。
構成の入出力制御回路をそれぞれに含む装着自在の複数
個のインタフェース盤と、このインタフェース盤が装着
される収容架と、上記人出力制御回路を選択する選択信
号を入力する入力端子とを備えた信号列選択装置で、前
述の問題点を解決するための手段として、入力信号の比
較により上記制御信号を生成する比較回路と、上記イン
タフェース盤が上記収容架に装着された位置に対応する
信号をそのインタフェース盤の比較回路の一方の入力に
与える識別信号回路と、上記選択信号を上記インタフェ
ース盤のすべての比較回路の他方の入力に共通経路を介
して与える回路手段とを備えたことを特徴とする。
収容架に装着されたインタフェース盤の比較回路の一方
の人力には、この盤の装着位置に対応する識別信号が与
えられる。選択信号は外部から共通経路を介して比較回
路の他方の入力に与えられ、この比較回路で、識別信号
との一致が検出される。
の人力には、この盤の装着位置に対応する識別信号が与
えられる。選択信号は外部から共通経路を介して比較回
路の他方の入力に与えられ、この比較回路で、識別信号
との一致が検出される。
この比較回路の検出出力である制御信号に基づいてこの
インタフェース盤の入出力制御回路の動作の実行が決定
される。
インタフェース盤の入出力制御回路の動作の実行が決定
される。
以下、本発明の実施例装置を図面に基づいて説明する。
第１図は本発明実施例装置の構成を示すブロック構成図
である。まず、この実施例回路の構成を第１図に基づい
て説明する。
である。まず、この実施例回路の構成を第１図に基づい
て説明する。
収容架Ａの中に複数の同一インタフェース盤Ｂ。
〜Ｂ７が装着される。収容架Ａに設けられた識別番号一
括生成回路Ｆからは、インタフェース盤８１〜Ｂ１に対
し各々固有の識別番号ｆ、−ｆ、、が与えられる。また
、収容架Ａに設けられたバス線Ｇは各インタフェース盤
８１〜Ｂ、ｌに共通に接続され各インタフェース盤に選
択番号ｇを与える。比較回路Ｃで識別番号「１〜ｆ、、
と選択番号ｇとが比較され、一致時に制御信号１１〜１
７が出力される。入出力制御回路りでは比較回路Ｃがら
出力された制御信号１１〜１７の指令に基づき人出ヵ信
号列ｈ１〜ｈ７の入出力動作が行われる。
括生成回路Ｆからは、インタフェース盤８１〜Ｂ１に対
し各々固有の識別番号ｆ、−ｆ、、が与えられる。また
、収容架Ａに設けられたバス線Ｇは各インタフェース盤
８１〜Ｂ、ｌに共通に接続され各インタフェース盤に選
択番号ｇを与える。比較回路Ｃで識別番号「１〜ｆ、、
と選択番号ｇとが比較され、一致時に制御信号１１〜１
７が出力される。入出力制御回路りでは比較回路Ｃがら
出力された制御信号１１〜１７の指令に基づき人出ヵ信
号列ｈ１〜ｈ７の入出力動作が行われる。
次に、インタフェース盤Ｂ１〜Ｂ１のうちの特定のイン
タフェース盤Ｂ、に着目してその動作を説明する。イン
タフェース盤Ｂ１が収容架内の任意の位置に挿入される
と、識別番号一括生成回路Ｆから識別番号ｆ１が与えら
れる。一方、バス線Ｇからは選択番号ｇが与えられてお
り、インタフェース盤Ｂ１内の比較回路Ｃが識別番号ｆ
、と選択番号ｇとが比較され、この番号が一致している
かどうかの結果により制御信号ｉ、の状態が定まる。制
御信号ｉ、を入力したインタフェース盤Ｂ。
タフェース盤Ｂ、に着目してその動作を説明する。イン
タフェース盤Ｂ１が収容架内の任意の位置に挿入される
と、識別番号一括生成回路Ｆから識別番号ｆ１が与えら
れる。一方、バス線Ｇからは選択番号ｇが与えられてお
り、インタフェース盤Ｂ１内の比較回路Ｃが識別番号ｆ
、と選択番号ｇとが比較され、この番号が一致している
かどうかの結果により制御信号ｉ、の状態が定まる。制
御信号ｉ、を入力したインタフェース盤Ｂ。
内の入出力制御回路りは、制御信号ｉ、の状態に応じ入
出力信号列り、の入出力制御の実行または不実行が定ま
る。
出力信号列り、の入出力制御の実行または不実行が定ま
る。
本発明は以上説明したように、まず、インタフェース盤
の識別番号が収容架から与えら−れるので、同一インタ
フェース盤が使用でき、しかも識別番号は単なる２進数
の固定信号でよいので、第一の従来例装置の回路構成よ
りも簡単な回路構成を実現する効果がある。
の識別番号が収容架から与えら−れるので、同一インタ
フェース盤が使用でき、しかも識別番号は単なる２進数
の固定信号でよいので、第一の従来例装置の回路構成よ
りも簡単な回路構成を実現する効果がある。
次に、同一インタフェース盤を収容架内のどの位置にも
挿入することができ茗ので、誤挿入および誤操作の危険
性を除く効果がある。
挿入することができ茗ので、誤挿入および誤操作の危険
性を除く効果がある。
さらに、選択番号を共通バス線で与えるため、入出力信
号列の選択制御指令に要する信号線数が第二の従来例装
置の場合よりも少なくする効果がある。例えば、インタ
フェース盤の数ｎが８の場合、第二方式による信号線数
Ｎ′は８本であるが、本発明による信号線数Ｎは３本に
なる。一般に複数信号列の選択が有意義となる。ｎ≧２
の場合には、Ｎ ［Ｉｏｇｚ（ｎ−１） ］ ＋ １
＜ ｎ ＝ Ｎ’（ｎ≧２． ［］はガウス記号） が成立し、上式によって表される本発明の効果はｎが増
加すると、すなわち選択すべき入出力信号列の数が多く
なればなるほどこの効果は顕著になる。
号列の選択制御指令に要する信号線数が第二の従来例装
置の場合よりも少なくする効果がある。例えば、インタ
フェース盤の数ｎが８の場合、第二方式による信号線数
Ｎ′は８本であるが、本発明による信号線数Ｎは３本に
なる。一般に複数信号列の選択が有意義となる。ｎ≧２
の場合には、Ｎ ［Ｉｏｇｚ（ｎ−１） ］ ＋ １
＜ ｎ ＝ Ｎ’（ｎ≧２． ［］はガウス記号） が成立し、上式によって表される本発明の効果はｎが増
加すると、すなわち選択すべき入出力信号列の数が多く
なればなるほどこの効果は顕著になる。
第１図は本発明実施例装置の構成を示すプロッタ構成図
。 第２図は第一の従来例装置の構成を示すプロ・ンク構成
図。 第３図は第二の従来例装置の構成を示すブロック構成図
。 Ａ・・・収容架、Ｂ・・・インタフェース盤、Ｃ・・・
比較回路、Ｄ・・・入出力制御回路、Ｅ・・・識別番号
個別生成回路、Ｆ・・・識別番号一括生成回路、Ｇ・・
・バス線、ｆ・・・識別番号、ｇ・・・選択番号、ｈ・
・・入出力信号列、ｉ・・・制御信号。
。 第２図は第一の従来例装置の構成を示すプロ・ンク構成
図。 第３図は第二の従来例装置の構成を示すブロック構成図
。 Ａ・・・収容架、Ｂ・・・インタフェース盤、Ｃ・・・
比較回路、Ｄ・・・入出力制御回路、Ｅ・・・識別番号
個別生成回路、Ｆ・・・識別番号一括生成回路、Ｇ・・
・バス線、ｆ・・・識別番号、ｇ・・・選択番号、ｈ・
・・入出力信号列、ｉ・・・制御信号。
Claims (1)
- （１）制御信号により有効にされる同一構成の入出力制
御回路をそれぞれに含む装着自在の複数個のインタフェ
ース盤と、 このインタフェース盤が装着される収容架と、上記入出
力制御回路を選択する選択信号を入力する入力端子と を備えた信号列選択装置において、 入力信号の比較により上記制御信号を生成する比較回路
と、 上記インタフェース盤が上記収容架に装着された位置に
対応する信号をそのインタフェース盤の比較回路の一方
の入力に与える識別信号回路と、上記選択信号を上記イ
ンタフェース盤のすべての比較回路の他方の入力に共通
経路を介して与える回路手段と を備えたことを特徴とする信号列選択装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23805984A JPS61115159A (ja) | 1984-11-12 | 1984-11-12 | 信号列選択装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23805984A JPS61115159A (ja) | 1984-11-12 | 1984-11-12 | 信号列選択装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61115159A true JPS61115159A (ja) | 1986-06-02 |
Family
ID=17024544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23805984A Pending JPS61115159A (ja) | 1984-11-12 | 1984-11-12 | 信号列選択装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61115159A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63188884A (ja) * | 1987-02-02 | 1988-08-04 | Mitsubishi Electric Corp | アドレスデコ−ド回路 |
| JPS6488862A (en) * | 1987-09-30 | 1989-04-03 | Sony Corp | Printed board circuit |
-
1984
- 1984-11-12 JP JP23805984A patent/JPS61115159A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63188884A (ja) * | 1987-02-02 | 1988-08-04 | Mitsubishi Electric Corp | アドレスデコ−ド回路 |
| JPS6488862A (en) * | 1987-09-30 | 1989-04-03 | Sony Corp | Printed board circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3924240A (en) | System for controlling processing equipment | |
| US5847450A (en) | Microcontroller having an n-bit data bus width with less than n I/O pins | |
| US5878281A (en) | Synchronous serial data transfer device | |
| JPS61115159A (ja) | 信号列選択装置 | |
| JPS6227409B2 (ja) | ||
| JP2867649B2 (ja) | 電子機器の接続装置 | |
| US4015244A (en) | Selective addressing system | |
| US4356404A (en) | Circuit for equipping a variable number of bus units on a closed loop bus | |
| SU679983A1 (ru) | Устройство приоритета | |
| CA1058764A (en) | Serial data reception system | |
| KR100251554B1 (ko) | 스태킹 시스템의 자동 아이디 지정 장치 및 방법 | |
| KR100202991B1 (ko) | 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로 | |
| JPS6184762A (ja) | マルチ制御システム | |
| SU1117628A1 (ru) | Устройство дл ввода информации | |
| SU1734098A1 (ru) | Устройство дл сопр жени электронно-вычислительной машины с группой внешних устройств | |
| JP2517657B2 (ja) | 電子機器の制御方法及びその装置 | |
| JPH0254653A (ja) | 自己ルーチング空間スイッチ網 | |
| JPH0424741B2 (ja) | ||
| JPH0728742A (ja) | アドレス割付装置 | |
| JPH03257648A (ja) | Ｖｘｉバス回線選択装置 | |
| JPH04289776A (ja) | 複数インバータ間のデータ伝送方法 | |
| JPH04152445A (ja) | フェーズシーケンス管理回路 | |
| JPS60254309A (ja) | タイミング信号選択方式 | |
| JPH03110617A (ja) | キーボード・インターフェース | |
| JPS58144938A (ja) | 入力装置 |