SU679983A1 - Устройство приоритета - Google Patents

Устройство приоритета

Info

Publication number
SU679983A1
SU679983A1 SU782580928A SU2580928A SU679983A1 SU 679983 A1 SU679983 A1 SU 679983A1 SU 782580928 A SU782580928 A SU 782580928A SU 2580928 A SU2580928 A SU 2580928A SU 679983 A1 SU679983 A1 SU 679983A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
trigger
output
zero
elements
Prior art date
Application number
SU782580928A
Other languages
English (en)
Inventor
Виктор Иванович Тарасенко
Анатолий Анатольевич Князев
Original Assignee
Войсковая Часть 25840
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая Часть 25840 filed Critical Войсковая Часть 25840
Priority to SU782580928A priority Critical patent/SU679983A1/ru
Application granted granted Critical
Publication of SU679983A1 publication Critical patent/SU679983A1/ru

Links

Landscapes

  • Small-Scale Networks (AREA)

Description

Изобретение относитс  к области дискретной автоматики и вычислительной техники и может быть использовано в системах ко.ллективного обслуживани  при разработке кс  о утационных сетей св зи.
Известно устройство приоритета, осуществл ющее выбор и первоочередное обслуживание источников информации высшего приоритета, содержащее запоминающие регистры, элемент ИЛИ, котсфое обеспечивает реализацию приоритетного обслуживани  за вок 1
Недостатком такого устройства  вл етс  его сложность.
Наиболее близким по технической сущности к данному изобретению  вл етс  устройство приоритета, содержащее N триггеров, (N-1) элементов ИЛИ- ЯЕ, (N-2) элементов ИЛИ. Единичные входы триггеров подключены к шинам поступающих на обслуживание за вок, а нулевые входы - к шинам управл ющих сигналов от ЭЦВМ. Единичный выход первого триггера подключен к первому выходу устройства и к первым входам первых элементов ИЛИ и ИЛИ-НЕ, выход каждого элемента ИЛИ подсоединен к первым входам последующих элементов или и И;Ш-ЯЕ до (N-2) включительно , ко вторым входам которых подключены соответственно единичные и нулевые выходы триггеров от второго до (N-l)-ro включительно, выход (N-2)-ro элемента ИЛИ подключен к первому входу (N-l)-ro элемента ИЛИ-НЕ, ко второму входу которого подключен нулевой выход N-ro триггера, а выходы элементов ИЛИ-НЕ подключены к (N-l)-My выходам устройства, начина  со второго 21.
В зтом устройстве сигналы единичного уровн  на выходной шине управлени  обслуживанием наиболее приоритетной за вки и нулевые уровни на всех остальных выходных шинах формируютс  через элементы ИЛИ, ИЛИ-НЕ соответствующих каналов, что обуславливает наличие большого количества этих элементов, в результате чего снижаетс  быстродействие и надежность , и увеличиваетс  стоимость устройства .
Целью изобретени   вл етс  сокращение оборудовани  и повышение быстродействи  устройства.

Claims (2)

  1. Это достигаетс  тем, что устройство приоритета, содержащее N триггерои , единичные входы которых подключены к информационным входам устройства , а нулевые входы - к управл ющим входам устройства, единичный, выход триггера первого разр да соединен с первым выходом устройства, содержит (N-1) элемент И, причем единичный выход триггера каждого раз р да, начина  со второго, подключен к первому входу соответствующего эле мента И, нулевой, вход триггера п-го разр да (,..., N-1) подключен к (п+1)-ым входам всех.элементов И, выходы N-1 элементов И соединены соответственно с выходс1ми устройства со второго по N-ый. На чертеже представлена блок-схема предлагаемого устройства приорите та. Оно содержит запоминающий регистр с триггерами 1-5, элементы И 6-9, ин формационные выходы устройства ( входные шины поступающих на обслужи вание за вок), управл ющие входы уст ройства 15-19, выходы устройства 20-24. В исходном состо нии при ОТСУТСТВ за вок на обслуживание триггеры 1-5 наход тс  в нулевом положении. При этом с единичного выхода триггера-1 на выход 20 снимаетс  нулевой уровен Сигнал управлени  обслуживанием за вки отсутствует. С единичных выходов триггеров 2-5 нулевые уровни поданы на входы элементов И. На других входах кайсдого элемента И присутствуют единичные уровни с нулевых выхо дов каждого предыдущего триггера 1-4 На выходах 21-24 сигнал управлени  обслуживанием за вок отсутствует, та как каждый элемент И удерживаетс  в закрытом состо нии нулевым уровнем на одном из его входов. При поступлении за вки на обслужи вание на один из входов, например на вход 12, триггер 3 устанавливаетс В единичное состо ние. С его нулевог выхода нулевой уровень поступает на вход элементов И 8 и 9 и надежно удерживает их в закрытом состо нии. Единичный уровень с единичного выхода триггера 3 поступает на элемент И 7. Так как на других входах элемента И 7 присутствуют единичные уровни, то элемент И открываетс  и на выходе 22 по вл етс  управл ющий сигнал. При поступлении за вки на обслужи ванне более приоритетного источника информации, например на вход 10, триггер 1 устанавливаетс  в единичное состо ние. Нулевой уровень с нулевого выхода триггера I поступает на один из входов элемента И 7 и закрывает его. Единичный уровень с единичного выхода триггера 1 по вл етс  на выходе 20. После обслуживани  за вки с наивысшим приоритетом и установки триггера 1 в нулевое состо ние, управл ющий сигнал снова по вл етс  на выходе 22. Таким образом, единичный уровень по вл етс  только на той выходной шине, котора  соответствует единичному состо нию одного из триггеров 1-5, имеющего наивысший приоритет . Предлагаемое устройство благодар  наличию новых элементов и св зей между ними обеспечивает повышение быстродействи  и сокращение оборудовани , что и определ ет его экономическую эффективность, а также возможность увеличени  надежности за счет уменьшени  числа межэлементных св зей . Формула изобретени  Устройство приоритета, содержащее N триггеров, единичные входы которых подключены к информационным входам устройства, а нулевые входы-к управл ющим входам устройства , единичный выход триггера первого разр да соединен с первым выходом устройства, отличающеес  тем, что, с целью сокращени  оборудовани  и повышени  быстродействи , оно содержит N-1 элемент И, причем единичный выход триггера каждого разр да, начина  со второго, подключен к первому входу соответствующего элемента И, нулевой выход триггера п-го разр да (,...,N-1) подключен к (п+1)-ым входам всех элементов И, выходы N-1 элементов И соединены соответственно с выходами устройства со второго пэ N-ый. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 368603, КЛ. G 06 F 9/18, 1970,
  2. 2.Авторское свидетельство СССР № 515211, КЛ. G 06 F 9/18, -1974.
    г
    а
    19
SU782580928A 1978-02-20 1978-02-20 Устройство приоритета SU679983A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782580928A SU679983A1 (ru) 1978-02-20 1978-02-20 Устройство приоритета

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782580928A SU679983A1 (ru) 1978-02-20 1978-02-20 Устройство приоритета

Publications (1)

Publication Number Publication Date
SU679983A1 true SU679983A1 (ru) 1979-08-15

Family

ID=20749433

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782580928A SU679983A1 (ru) 1978-02-20 1978-02-20 Устройство приоритета

Country Status (1)

Country Link
SU (1) SU679983A1 (ru)

Similar Documents

Publication Publication Date Title
US4503490A (en) Distributed timing system
US3842405A (en) Communications control unit
US3470542A (en) Modular system design
US4663708A (en) Synchronization mechanism for a multiprocessing system
US3560933A (en) Microprogram control apparatus
US3938087A (en) High speed binary comparator
GB1259061A (ru)
US4805096A (en) Interrupt system
SU679983A1 (ru) Устройство приоритета
US3999170A (en) Multiple access interconnect system
GB2263795A (en) Interrupt priority using timer circuit.
US4023145A (en) Time division multiplex signal processor
US3281795A (en) Message assembly and distribution apparatus
US3522587A (en) Line switching apparatus
US3221154A (en) Computer circuits
US4387341A (en) Multi-purpose retimer driver
SU1624449A1 (ru) Устройство дл подключени источников информации к общей магистрали
US3140465A (en) Parity checker for asynchronous data processing system
SU1144099A1 (ru) Микропрограммное устройство дл ввода-вывода информации
SU864288A1 (ru) Устройство дл обслуживани запросов
SU1251079A1 (ru) Устройство дл обслуживани запросов
SU1070555A1 (ru) Устройство дл последовательного выделени единиц из двоичного кода
SU842791A1 (ru) Устройство дл сравнени чисел
SU1317437A1 (ru) Устройство приоритета дл выбора групповых за вок
SU1361552A1 (ru) Многоканальное устройство приоритета