SU1361552A1 - Многоканальное устройство приоритета - Google Patents
Многоканальное устройство приоритета Download PDFInfo
- Publication number
- SU1361552A1 SU1361552A1 SU864098013A SU4098013A SU1361552A1 SU 1361552 A1 SU1361552 A1 SU 1361552A1 SU 864098013 A SU864098013 A SU 864098013A SU 4098013 A SU4098013 A SU 4098013A SU 1361552 A1 SU1361552 A1 SU 1361552A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- channel
- trigger
- output
- requests
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Abstract
Изобретение относитс к приоритетным схемам устройств дл программного управлени ЦВМ и может быть использовано дл организации доступа к коллективно используемому ресурсу вычислительных машин с равноприорнтетной очередностью обращени . Цель изобретени - расширение функциональных возможностей за счет беспре- рьшного обслуживани запросов с различным требуемым временем обслуживани . Устройство имеет каналы, каждый из которых содержит первый триггер 2, элемент И-НЕ 3, злемент ИЛИ 4, первый элемент И 5, элемент НЕ 6, второй триггер 7, второй элемент И 8. В устройстве реализуетс дисциплина обслуживани , при которой обеспечиваетс равномерное гарантированное обслулш- вание всех ранее поступивших запросов без прерывани их обслуживани при поступлении запросов с более высоким приоритетом. 1 ил. П
Description
Изобретение относитс k приоритет- ным схемам устройств дл программного управлени цифровых вычислительных мапщн и может быть использовано дл оргайизации доступа к коллективно используемому ресурсу вычислительных машиа с равноприоритетной очередностью обращени .
Цель изобретени - расширение функ-ю ет на один из входов элемента И 8,
циональных возможностей за счет беспрерывного обслуживани запросов с различным требуемым временем обслу-. живани .
На чертеже представлена структурна схема устройства.
Устройство содержит каналы 1, каж- дьш пз которых содержит первый триггер 2, элемент И-НЕ 3, элемент ИЛИ 4, первый элемент И 5, элемент НЕ 6, второй триггер 7, второй элемент И 8j запросньй 9 и ответный 10 входы, разрешающий выход 1I устройства, первый 12 и второй 13 тактовые входы, вход 14 установки нул , вход 15 логической единицы устройства, первый расшир ющий выход 16, второй расшир ющий выход 17 устройства, входы 18 и выходы 19 обнулени каналов, входы 20 и выходы 21 запрета каналов, пр мой выход 22 первого триггера 2, С-вход 23 и К-вход 24 второго триггера 7 канала .
. Устройство работает следующим образом .
В исходном состо нии (при отсутствии запросов на запросных входах 9 устройства) триггеры 2 и 7 всех каналов 1 устройства наход тс в нулевом состо нии. На 1-входе триггера 7 каждого канала поддерживаетс нулевой уровень.с пр мого выхода соответствующего триггера 2, на К-входе - единичный уровень с выхода соответствующего элемента НЕ 6. Нулевой уровень с пр мого выхода триггера 7 в -каждом канале поступает на разрешающий выход 11, згкаэьша на отсутствие разрешени на обслуживание эапросов, и на один из входов элемента ИЛИ 4, благодар чему сигнал нулевого уровн с установочного входа 14 устройства проходит через цепочку элементов ШШ 4, образованную соединением выхода: 19 обнулени предыдущего с входом 18 обнулени последующего каналов, и подаетс на один из входов элемента И-НЕ 3 в каждом . канале, запреща тем самым прохождекие импульсов второго тактового сиг-i нала с входа 13 устройства через элемент И-НЕ 3. При этом на R-входе .- триггера 7 каждого канала поддерживаетс единичный уровень с выхода соответствующего элемента И-НЕ 3. Единичный уровень с инверсного выхода триггера 7 в каждом канале поступа0
разреша тем самым прохождение сигнала единичного уровн с входа 15 логической единицы устройства через цепочку элементов И 8, образованную
5 соединением выходы 21 запрета последующего с входом 20 запрета предыдущего каналов, на один из входов элемента И 5 в каждом канале. При этом разрешено прохождение импульсов пер-
0 вого. тактового сигнала с входа 12 устройства через элемент И 5 на С- вход триггера 7 в каждом канале. Поскольку на 1-входе триггера 7 поддерживаетс нулевой уровень, а на К-вхо5 де - единичный, с приходом каждого очередного импульса первого тактового сигнала на С-вход подтверждаетс нулевое состо ние триггера 7 в каждом канале.
При поступлении в каком-либо такте группы запросов .на запросные входы 9 устройства триггеры 2 соответствующих каналов устанавливаютс в единичное состо ние, на 1-входах триггеров 7 этих каналов устанавливаетс единичный уровень с пр мых выходов триггеров 2, а на К-входах - нулевой уровень с выходов элементов НЕ 6 соответствующих каналов. По приходу очередного импульса первого тактового сигнала на тактовый вход 12 устройства (по его заднему фронту) устанавливаютс в единичное состо ние триггеры 7 каналов, прин вших запросы на триггеры 2. При этом единичный уровень с пр мого выхода триггера 7 канала, обладающего наибольшим приоритетом среди каналов, прин вших запросы, через цепочку элементов ИЛИ 4 передаетс на один из входов элемента И-НЕ 3 всех последующих (менее приоритетных) каналов, разреша тем самым прохождение второго тактового сигнала с входа 13 уст5 ройства через элемент И-НЕ 3 на R- вход триггера 7 в каждом из этих каналов .
По приходу очередного импульса второго тактового сигнала на такто5
0
5
0
вьш вход 13 устройства он проходит через элемент И-НЕ 3 на R-вход триггера 7 во всех каналах, обладающих меньшим приоритетом по сравнению с каналом, обладающим наибольшим приоритетом среди каналов, прин вших запросы , и устанавливает в нулевое состо ние триггеры 7 этих каналов. При этом в единичном состо нии будет находитьс триггер 7 только в канале, имеющем наивысший приоритет среди каналов, прин вших запросы, Единич- ньш уровень с пр мого выхода триггера 4 выбранного канала поступает на соответствующий разрешающий выход 11 устройства в качестве сигнала разрешени обслуживани выбранного за- проса. Нулевой уровень с инверсного выхода триггера 7 выбранного канала через цепочку элементов И 8 передаетс на один из входов элемента И 5 всех предшествующих (более приоритетных ) каналов, запреща тем самым прохождение первого тактового сигнала с входа 12 устройства через элемент И 5 на С-вход триггера 7 в каждом из этих каналов. Этим обеспечиваетс блокировка переписи всех вновь пос- т гпающих запросов, обладающих более высоким приоритетом по сравнению с выбранным, до окончани обслз кивани выбранного запроса.
Обслуживание выбранного запроса продолжаетс до по влени ответного сигнала на соответствующем ответном входе 10 устройства. По приходу ответного сигнала в обслуживаемый канал первый триггер 2 этого канала устанавливаетс в нулевое состо ние. При этом в обслуживаемом канале на пр мом выходе первого триггера 2 устанавливаетс нулевой, а на выходе элемента НЕ 6 - единичный уровни, за счет чего второй триггер 7 обслуживаемого канала по I- и К-входам оказьгоаетс подготовленным к выключению . Однако до поступлени очередного первого тактового сигнала на первый тактовый вход 12 устройства второй триггер 7 обслуживаемого канала остаетс в единичном состо нии. При этом сигнал нулевого уровн с инверсного выхода этого триггера пропервых триггеров 2 во вторые триггеры 7, в каналах, приоритет которых
вьш1е, чем обслуживаемый канал, но
с запросы в которые поступили позднее, чем первоначально поступивша группа запросов. Благодар этому вновь поступившие запросы более высокого приоритета не оказьшают вли ние на пос10 ледовательность обслуживани запросов с меньшим приоритетом, первоначально записанных в первые триггеры 2 соответствующих каналов. По заднему фронту очередного импульса первого так15 тового сигнала на первом тактовом входе 12 устройства устанавливаетс в нулевое состо ние второй триггер 7 обслуживаемого канала и осуществл етс выбор нового запроса на обслужи20 вание среди запросов, хран щ1гхс в первых триггерах 2 каналов с более низким приоритетом, чем только что обслуженный, аналогично описанной выше процедуре выбора первого запроса
25 из группы первоначально поступивших запросов.
После окончани обслуживани запроса с наименьшим приоритетом среди запросов, хран щихс в первых триг30 герах 2 устройства, снимаетс запрет на прохождение первого тактового сигнала через элемент И 5 на С- вход второго триггера 7 и разрешаетс прохождение второго тактового
35 сигнала через элемент И-НЕ 3 на R- вход второго триггера 7 в каждом канале устройства. При этом устройство готово дл выбора наиболее приоритетного запроса среди вновь посту40 пивших запросов, хран щихс в первых триггерах 2 устройства. На этом заканчиваетс один цикл обработки запросов , поступивших в устройство, и начинаетс новый цикл, аналогичный
45 описанному.
Claims (1)
- Формула изобретениМногоканальное устройство приори- 50 тета, содержащее в каждом канале два триггера и два элемента И, причем в каждом канале вход установки в 1 первого триггера вл етс соответствующим запросным входом устройства, должает блокировать по одному из вхо- 5&: вход установки нул первого триггера дов элементов И 5 прохождение первого вл етс соответствующим ответным вхо- тактового сигнала через элементы И 5 дом устройства, пр мой выход первого на С-входы вторых триггеров 7,. а еле- триггера соединен с 1-входом второго довательно, и перепись информации из триггера, пр мой выход второго тригге 1361552первых триггеров 2 во вторые геры 7, в каналах, приоритетвьш1е, чем обслуживаемый канал, нозапросы в которые поступили позднее, чем первоначально поступивша группа запросов. Благодар этому вновь поступившие запросы более высокого приоритета не оказьшают вли ние на последовательность обслуживани запросов с меньшим приоритетом, первоначально записанных в первые триггеры 2 соответствующих каналов. По заднему фронту очередного импульса первого тактового сигнала на первом тактовом входе 12 устройства устанавливаетс в нулевое состо ние второй триггер 7 обслуживаемого канала и осуществл етс выбор нового запроса на обслуживание среди запросов, хран щ1гхс в первых триггерах 2 каналов с более низким приоритетом, чем только что обслуженный, аналогично описанной выше процедуре выбора первого запросаиз группы первоначально поступивших запросов.После окончани обслуживани запроса с наименьшим приоритетом среди запросов, хран щихс в первых триггерах 2 устройства, снимаетс запрет на прохождение первого тактового сигнала через элемент И 5 на С- вход второго триггера 7 и разрешаетс прохождение второго тактовогосигнала через элемент И-НЕ 3 на R- вход второго триггера 7 в каждом канале устройства. При этом устройство готово дл выбора наиболее приоритетного запроса среди вновь поступивших запросов, хран щихс в первых триггерах 2 устройства. На этом заканчиваетс один цикл обработки запросов , поступивших в устройство, и начинаетс новый цикл, аналогичныйописанному.Формула изобретениМногоканальное устройство приори- тета, содержащее в каждом канале два триггера и два элемента И, причем в каждом канале вход установки в 1 первого триггера вл етс соответст51361552 6pa вл етс соответствующим разреша-И-НЕ и первый вход элемента ИЛИ перющим выходом устройства, С-вход вто-вого канала вл етс входом установрого триггера соединен с выходом пер-ки нул устройства, вторые входы элевого элемента И, первый вход которо- :ментов И-НЕ и первые входы элементовго соединен с первым тактовым входом 5 (,...,п) канала соединены устройства, инверсный выход второго , с выходом элемента ИЛИ (j-l)-ro ка-триггера соединен с первым входомнала, вторые входы элементов ИЛИ ввторого элемента И, выход которогокаждом канале соединены с пр мым высоединен с вторым входом второго эле-ходом второго триггера, выход элеменмента И (i-fl)-ro канала (,п,п - tOта ИЛИ п-го канала вл етс первы 4число запросов), второй вход второгорасшир ющим выходом устройства, выэлемента И п-го канала соединен сход элемента И-НЕ в каждом каналевходом логической единицы устройства,соединен с R-входом второго триггеотличающёес тем, что,ра, вход элемента НЕ в каждом канас целью расширени функциональных 5ле соединен с пр мым выходом первозможностей за счет беспрерьшногового триггера, выход элемента НЕ вобслуживани запросов с различным тре-каждом канале соединен с К-входомбуемым временем обслуживани , в каж-второго триггера, второй вход перводый из каналов введены элемент И-НЕ,ро элемента. И р-го канала (,п-1)элемент ИЛИ, элемент НЕ, причем пер- 20соединен с выходом второго элемента -вые входы элементов И-НЕ в каждом ка-И (р+1)-го канала, выход второго эленале соединены с вторым тактовым вхо-мента И в первом канале вл етс втодом устройства, второй вход элементарым расшир ющим выходом устройства.Составитель Г.Пономарева Редактор В.Бугренкова Техред Л.Кравчук Корректор Л.ПатайЗаказ 6291/48 Тираж 671ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д.4/5Производственно-полиграфическое предпри тие,г.Ужгород,ул.Проектна ,4
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864098013A SU1361552A1 (ru) | 1986-05-20 | 1986-05-20 | Многоканальное устройство приоритета |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864098013A SU1361552A1 (ru) | 1986-05-20 | 1986-05-20 | Многоканальное устройство приоритета |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1361552A1 true SU1361552A1 (ru) | 1987-12-23 |
Family
ID=21249164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864098013A SU1361552A1 (ru) | 1986-05-20 | 1986-05-20 | Многоканальное устройство приоритета |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1361552A1 (ru) |
-
1986
- 1986-05-20 SU SU864098013A patent/SU1361552A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1148030, кл. G 06 F 9/46, 1983. Авторское свидетельство СССР № 1067503, кл. G 06 F 9/46, 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1361552A1 (ru) | Многоканальное устройство приоритета | |
SU1624449A1 (ru) | Устройство дл подключени источников информации к общей магистрали | |
SU1260958A1 (ru) | Многоканальное устройство дл приоритетного управлени | |
SU1084794A1 (ru) | Устройство дл обслуживани запросов в пор дке поступлени | |
SU805312A1 (ru) | Устройство приоритетного подключени пРОцЕССОРОВ K ОбщЕй МАгиСТРАли | |
SU1589275A1 (ru) | Устройство переменного приоритета | |
SU1756888A1 (ru) | Устройство динамического приоритета | |
SU1211729A1 (ru) | Приоритетное устройство (его варианты) | |
SU864288A1 (ru) | Устройство дл обслуживани запросов | |
SU1096645A1 (ru) | Многоканальное устройство дл приоритетной селекции импульсов | |
SU1173407A1 (ru) | Устройство дл выбора экстремального числа | |
SU1282131A1 (ru) | Многоканальное устройство дл обработки запросов | |
SU1236478A1 (ru) | Устройство приоритета | |
SU1446620A1 (ru) | Устройство приоритетного прерывани дл микроЭВМ | |
SU1288698A1 (ru) | Устройство динамического приоритета | |
SU1566350A1 (ru) | Устройство приоритета | |
SU1471191A1 (ru) | Многоканальное устройство дл распределени заданий процессорам | |
SU1148030A1 (ru) | Многоканальное устройство приоритета | |
SU1487041A1 (ru) | Устройство динамического приоритета | |
SU1246096A1 (ru) | Устройство дл распределени заданий процессорам | |
SU1336003A1 (ru) | Устройство дл прерывани программ | |
SU1388863A1 (ru) | Многоканальное устройство дл подключени абонентов к общей магистрали | |
SU1188738A1 (ru) | Устройство дл обслуживани запросов и пам ти пр мого доступа | |
SU1509895A1 (ru) | Устройство дл распределени заданий процессорам | |
SU1053100A1 (ru) | Устройство дл определени среднего из нечетного количества чисел |