KR100202991B1 - 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로 - Google Patents

전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로 Download PDF

Info

Publication number
KR100202991B1
KR100202991B1 KR1019960024064A KR19960024064A KR100202991B1 KR 100202991 B1 KR100202991 B1 KR 100202991B1 KR 1019960024064 A KR1019960024064 A KR 1019960024064A KR 19960024064 A KR19960024064 A KR 19960024064A KR 100202991 B1 KR100202991 B1 KR 100202991B1
Authority
KR
South Korea
Prior art keywords
time slot
data
slot switch
act
buffer
Prior art date
Application number
KR1019960024064A
Other languages
English (en)
Other versions
KR980007367A (ko
Inventor
김주용
Original Assignee
유기범
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신주식회사 filed Critical 유기범
Priority to KR1019960024064A priority Critical patent/KR100202991B1/ko
Publication of KR980007367A publication Critical patent/KR980007367A/ko
Application granted granted Critical
Publication of KR100202991B1 publication Critical patent/KR100202991B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54575—Software application
    • H04Q3/54591—Supervision, e.g. fault localisation, traffic measurements, avoiding errors, failure recovery, monitoring, statistical analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/08—Time only switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/54566—Intelligent peripherals, adjunct processors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13393—Time slot switching, T-stage, time slot interchanging, TSI

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

본 발명은 타임 슬롯 스위치(TS A, TS B)와 디바이스간의 데이터를 정합시키는 정합 회로(IA,IB)를 타임 슬롯 스위치(TS A,TS B)와 이중화 구성시에 데이터를 상호 통신 시키는 전전자 교환기의 이중화 회로에 관한 것으로서, 상기 타임 슬롯 스위치(TS A)로부터 인가되는 데이터를 수신하고, 액티브 신호(ACT-A)를 출력하는 제 1 수신부(11)와; 타임 슬롯 스위치(TS B)로부터 인가되는 데이터를 수신하고, 액티브 신호(ACT-B)를 출력하는 제 2 수신부(12)와; 구동 신호에 따라 상기 수신부(11)로부터 인가되는 타임 슬롯 스위치(TS A)의 데이터를 상기 정합 장치(IA)에 선택적으로 인가하는 제 1 버퍼(Bll)와, 구동 신호에 따라 상기 수신부(12)로부터 인가되는 타임 슬롯 스위치(TS B)의 데이터를 상기 정합 장치(IA)에 선택적으로 인가하는 제 2 버퍼(B12)와 액티브 신호(ACT-A,ACT-B)의 인가에 따라 구동 신호를 상기 제 1 또는 제 2 버퍼(Bll,B12)에 선택적으로 출력하는 구동 신호 발생부(13)와; 정합 장치(IA)로부터의 데이터를 수신하는 버퍼(Bl3)와; 버퍼(13)로부터의 데이터를 상기 정합 장치(IA)로부터의 액티브 신호(ACT-lA)에 따라 상기 타임 슬롯 스위치(TS A)에 선택적으로 인가하는 송신부(14)를 구비하는 제 1 통신부(10)와: 타임 슬롯 스위치(TS A)로부터 인가되는 데이터를 수신하고, 액티브 신호(ACT-A)를 출력하는 제 3 수신부(21)와; 타임 슬롯 스위치(TS B)로부터 인가되는 데이터를 수신하고, 액티브 신호(ACT-B)를 출력하는는 제 4 수신부(22)와; 구동 신호에 따라 상기 수신부(21)로부터 인가되는 타임 슬롯 스위치(TS A)의 데이터를 상기 정합 장치(IB)에 선택적으로 인가하는 제 3 버퍼(B21)와; 구동 신호에 따라 상기 수신부(22)로부터 인가되는 타임 슬롯 스위치(TS B)의 데이터를 상기 정합 장치(IB)에 선택적으로 인가하는 제 4 버퍼(B22)와; 액티브 신호(ACT-A,ACT-B)의 인가에 따라 구동 신호를 상기 제 3 또는 제 4 버퍼(B2l,B22에 선택적으로 출력하는 구동 신호 발생부(23)와; 정합 장치(IB)로부터의 데이터를 수신하는 버퍼(B23)와, 버퍼(B23)로부터의 데이터를 상기 정합 장치(IB)로부터의 액티브 신호(ACT-IB)에 따라 상기 타임 슬롯 스위치(TS B)에 선택적으로 인가하는 송신부(24)를 구비하는 제 2 통신부(20)로 구성된다.
즉, 본 발명은 타임 슬롯 스위치와 정합 장치가 이중화로 구성할 때에 액티브 상태의 타임 슬롯 스위치 데이터를 정합 장치들에 인가하며, 액티브 상태의 정합 장치로부터 인가되는 디바이스들의 데이터를 타임 슬롯 스위치들에 인가할 수 있다는 효과가 있다.

Description

전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로
제1도는 본 발명에 따른 전전자 교환기의 타임 슬릇 스위치와 디바이스간 정합 장치의 이중화 회로도.
제2도는 본 발명에 따른 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로의 상태 변환을 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
10,20 : 통신부 11,12.21,22 : 수신부
14,24 : 송신부 B11-B23 : 버퍼
본 발명은 전전자 교환기에 관한 것으로서, 더욱 상세하게는 전전자 교환기에 구성되는 프로세서와 텔레포니 디바이스(Telephony Device)간의 데이터 통신을 타임 슬롯 스위치로서 중재하게 한 전전자 교환기에서 타임 슬롯 스위치와 디바이스간의 통신을 정합하는 정합 장치를 이중화한 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로에 관한 것이다.
전전자 교환기는 일반적으로 두 개의 프로세서 레벨 즉 상위 레벨인 T그룹 프로세서와 하위 레벨 프로세서인 B/D 그룹 프로세서로 구성된다. T 그룹 프로세서들은 T버스를 공유하게 구성되고 이들 간에는 상호 평형 관계를 형성하며 B/D 버스를 공유하는 B프로세서 및 D 프로세서와는 수직 관계를 형성하도록 되어 있다.
하위 레벨인 B 프로세서는 가입자 회로, 트렁크 회로 및 각종 신호 장치를 포함하는 텔레포니(Telepony) 장치를 직접 제어하며, D 프로세서는 마그네틱 테이프 드라이버, 디스크 드라이버 및 CRT등의 유지 보수용 시스템 주변 장치를 제어하고 모분구간의 통신 및 경보 기능도 제어하게 구성되어 있다.
상위 레벨 T 프로세서는 하위 레벨인 B 프로세서 및 D 프로세서로부터 발생된 각종 신호를 기준으로 기능적으로 분산된 전 T 프로세서 유니트에서 각각 전반적인 호처리 기능과 시스템의 MA 기능을 수행하며 그 결과를 다시 B 프로세서 및 D 프로세서로 전송하므로써 전체 기능 교환이 이루어진다.
이와 같이 전전자 교환기에서는 다수개의 프로세서들을 구비하고 있으며, 특히 하위 프로세서 즉, B 프로세서 및 D 프로세서들은 상술한 바와 같이 각종 디바이스들에/로부터 정보의 송수신이 요하게 된다. 이러한 하위 프로세서와 디바이스들간의 정보 교환은 통상 버스를 사용하여 구현되었으나, 버스를 이용하는 종래의 방법은 디바이스를 지정하는 어드레스 등을 사용하여야 하는 바, 하나의 프로세서에 연결되는 디바이스가 한정된다는 문제가 있었다.
한편, 버스를 이용하는 종래의 문제를 해결하기 위하여 본 출 원인은 타임 슬롯 스위치를 이용하는 전전자 교환기의 프로세서와 디바이스간 통신 장치 (출원 번호 제 호)를 출원한 바 있다. 이 출원에서 본원 출원자는 타임 슬롯 방식을 채용하여 디바이스와 프로세서간의 통신 방법을 제안하였으나, 이와 같이 타임 슬롯 장치에 의하여 디바이스와 프로세서간을 통신을 행하는데에는 별도의 정합 장치가 필요하게 되며, 이러한 정합 장치를 본 출원인이 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치(출원 번호 제 호)로서 출원한 바 있다.
한편, 전전자 교환기에서는 일반적으로 이중화가 행하여지고 있으며, 이에 따라 정합 장치를 이중화 구성할 필요가 있다.
본 발명은 이러한 필요성에 부응하여 안출한 것으로서, 본 발명의 목적은 타임 슬롯 스위치와 디바이스간에 구성되는 정합 장치를 이중화 구성한 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로를 제공하는데 있다.
본 발명에 따른 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로는, 타임 슬롯 스위치와 디바이스간의 데이터를 정합시키는 정합 회로를 타임 슬롯 스위치와 이중화 구성시에 데이터를 상호 통신 시키는 전전자 교환기의 이중화 회로로서, 타임 슬롯 스위치로부터 인가되는 데이터를 수신하고, 수신 상태에 따라 액티브 신호를 출력하는 제 1 수신부와; 타임 슬롯 스위치로부터 인가되는 데이터를 수신하고, 수신 상태에 따라 액티브 신호를 출력하는 제 2수신부와, 구동 신호에 따라 상기 수신부로부터 인가되는 타임 슬롯 스위치의 데이터를 상기 정합 장치에 선택적으로 인가하는 제 1 버퍼와; 구동 신호에 따라 상기 수신부로부터 인가되는 타임 슬롯 스위치의 데이터를 정합 장치에 선택적으로 인가하는 제 2 버퍼와; 액티브 신호의 인가에 따라 구동 신호를 제 1 또는 제 2 버퍼에 선택적으로 출력하는 구동 신호 발생부와: 정합 장치로부터의 데이터를 수신하는 버퍼와; 버퍼로부터의 데이터를 정합 장치로부터의 액티브 신호에 따라 타임 슬롯 스위치에 선택적으로 인가하는 송신부를 구비하는 제 1 통신부와; 타임 슬롯 스위치로부터 인가되는 데이터를 수신하고, 수신 상태에 따라 액티브 신호를 출력하는 제 3 수신부와; 타임 슬롯 스위치로부터 인가되는 데이터를 수신하고, 수신 상태에 따라 액티브 신호를 출력하는는 제 4 수신부와; 구동 신호에 따라 상기 수신부로부터 인가되는 타임 슬롯 스위치의 데이터를 정합 장치에 선택적으로 인가하는 제 3 버퍼와; 구동 신호에 따라 수신부로부터 인가되는 타임 슬롯 스위치의 데이터를 정합 장치에 선택적으로 인가하는 제 4버퍼와; 액티브 신호의 인가에 따라 구동 신호를 상기 제 3 또는 제 4 버퍼에 선택적으로 출력하는 구동 신호 발생부와; 정합 장치로부터의 데이터를 수신하는 버퍼와; 버퍼로부터의 데이터를 통신부의 액티브 신호에 따라 상기 타임 슬롯 스위치에 선택적으로 인가하는 송신부를 구비하는 제 2 통신부를 구비한다.
이하, 본 발명의 일 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제1도는 본 발명에 따른 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로도로서 도시된 바와 같이 두 개의 타임 슬롯 스위치(TS A,TS B)와 본 발명에 따른 이중화 회로는 케이볼(CABLE- A 및 CABLE-B)를 통하여 각각 연결되어 있다. 여기서, 본 발명의 이중화 회로는 도시된 바와 같이 제 1 통신부(10) 및 제 2 통신부(20)로 구성되어 있으며, 제 1 통신부(10)와 제 2 통신부(20)는 동일한 구성을 가지고 있다.
즉, 통신부(10,20)는 각각 케이블(CABLE-A 및 CABLE-B)을 통하여 인가되는 타임 슬롯 스위치(TS A, TS B)의 데이터를 수신부(11,12), (21,22) 로 각각 수신하게 된다. 이러한 타임 슬롯 스위치(TS A), (TS B)의 데이터에는 타임 슬롯 스위치(TS A), (TS B)의 상태를 알리는 즉, 액티브(Active) 상태인지 또는 스탠 바이(Stand By) 상태인지를 알리는 액티브 신호(ACT-A,ACT-B)신호가 포함되어 있으며, 수신부 (11,12,21,22)는 각각 케이블(CABLE- A 및 CABLE B)로부터 인가되는 액티브 신호(ACT-A, ACT-B)를 각각 출력한다. 여기서, 액티브 신호(ACT-A)는 타임 슬롯 스위치 (TS A)가 액티브임을 알리는 신호이고, 액티브 신호(ACT-B)는 타임 슬롯 스위치(TS B)가 액티브임을 알리는 신호이다.
이러한 액티브 신호(ACT-A,ACT-B)는 각각 구동 신호 발생부(13,23)에 인가되며, 구동 신호 발생부(13,23)는 액티브 신호(ACT-A,ACT-B)의 인가에 따라 로직 로우 레벨의 구동 신호를 버퍼(B11,Bl2), (B2l,B22)에 인가하게 된다. 이때, 버퍼(Bll,B12), (B21,B22)들은 각각 수신부(11,12,21,22)에 연결되어 있으며, 구동 신호에 따라 수신부(11,12,21,22)의 데이터를 도시하지 않은 정합 장치(IA,IB)에 인가하도록 구성되어 있다.
여기서, 버퍼(Bll,Bl2), (B21,B22)가 액티브 신호(ACT-A,ACT-B)의 상태에 따라 구동 신호를 출력하는 상태도가 제 2 도에 도시되어 있다.
도시된 상태도에서 0상태의 로직이 액티브 상태이며, 좌측의 로직이 액티브 신호(ACT-A) 그리고, 우측의 로직이 액티브 신호(ACT-B)를 의미한다.
상태도로부터 알 수 있는 바와 같이 타임 슬롯 스위치(TS A)가 액티브 상태(액티브 신호(ACT-A)가 로우 레벨 상태), 타임 슬롯 스위치(TS-B)가 스탠 바이 상태(액티브 신호(ACT-B)가 하이 레벨 상태)인 경우에 구동 신호 발생부(13,23)는 각각 케이블(CABLE-A)로부터 인가되는 타임 슬롯 스위치(TS A)의 데이터를 버퍼(B11,B12)이 출력할 수 있도록 구동 신호를 버퍼(B11,B12)에만 인가하게 된다.
그러나, 타임 슬롯 스위치(TS B)가 액티브 상태(액티브 신호(ACT-B)가 로우 레벨 상태), 타임 슬롯 스위치(TS-A)가 스탠 바이 상태(액티브 신호(ACT-A)가 하이 레벨 상태)인 경우에 구동 신호 발생부(13,23)는 각각 케이블(CABLE-B)로부터 인가되는 타임 슬롯 스위치(TS B)의 데이터를 버퍼(B12,B22)가 출력할 수 있도록 구동 신호를 버퍼(B12,B22)에만 인가하게 된다.
그러나, 이와 같이 액티브 상태의 타임 슬롯 스위치(TS A,TS B)가 설정되면, 스탠 바이 상태였던 타임 슬롯 스위치(TS A 또는 TS B)가 액티브 상태로 변경되어도 구동 신호 발생부(13,23))는 선택되었던 타임 슬롯 스위치(TS A, TS B)를 변경하지 않게되며, 또한 타임 슬롯 스위치(TS A, TS B)모두가 스탠 바이 상태가 되어도 선택되었던 타임 슬롯 스위치(TS A,TA B)를 변경하지 않게 되는 것이다.
즉, 상술한 설명으로부터 알 수 있는 바와 같이 본 발명의 이중화 회로는 이중화 상태에서 액티브 상태의 타임 슬롯 스위치(TS A,TS B)의 데이터만을 정합 장치에 인가할 수 있는 것이다.
한편, 도시하지 않은 디바이스들로부터의 데이터들이 타임 슬롯 스위치를 통하여 프로세서들에 인가되는 경우도 발생할 수 있으며, 이 경우 디바이스들의 데이터는 정합 장치를 통하여 본 발명의 이중화 회로에 인가되므로 이들 데이터들을 타임 슬롯 스위치(TS A,TS B)에 인가할 수 있는 장치가 구성되어한다. 여기서, 정합 장치들 역시 이중화 구성임은 본 발명의 기술 분야에서 통상의 지식을 가진 자는 용이하게 알 수 있을 것이다.
상술한 장치를 본 발명에서는 도시된 바와 같이 버퍼(B13,B23) 및 송신부(14,24)를 이용하여 구성하였다. 여기서 송신부(14,24)는 버퍼(B13,B23)를 통하여 인가되는 정합 장치(IA, IB)로부터 인가되는 액티브 신호(ACT-IA, ACT-IB)에 의하여 구동이 제어된다. 즉, 정합 장치(IA, IB)는 각각 액티브 상태임을 알리는 액티브 신호(ACT-IA, ACT-IB)를 출력하며, 이 신호에 의하여 송신부(14,24)가 구동하여 정합 장치(IA,IB)로부터의 디바이스 데이터를 타임 슬롯 스위치(TS A,TS B)에 인가하는 것이다.
이와 같이 본 발명은 타임 슬롯 스위치와 정합 장치가 이중화로 구성할 때에 액티브 상태의 타임 슬롯 스위치 데이터를 정합 장치들에 인가하며, 액티브 상태의 정합 장치로부터 인가되는 디바이스들의 데이터를 타임 슬롯 스위치들에 인가할 수 있다는 효과가 있다.

Claims (2)

  1. 타임 슬롯 스위치(TS A, TS B)와 디바이스간의 데이터를 정합시키는 정합 회로(IA,IB)를 타임 슬롯 스위치(TS A,TS B)와 이중화 구성시에 데이터를 상호 통신 시키는 전전자 교환기의 이중화 회로로서, 상기 타임 슬롯 스위치(IS A)로부터 인가되는 데이터를 수신하고, 액티브 신호(ACT-A)를 출력하는 제 1 수신부(11)와; 상기 타임 슬롯 스위치(TS B)로부터 인가되는 데이터를 수신하고, 액티브 신호(ACT-B)를 출력하는 제 2 수신부(12)와; 구동 신호에 따라 상기 수신부(11)로부터 인가되는 타임 슬롯 스위치(TS A)의 데이터를 상기 정합 장치(IA)에 선택적으로 인가하는 제 1 버퍼 (B11)와; 구동 신호에 따라 상기 수신부(12)로부터 인가되는 타임 슬롯 스위치(TS B)의 데이터를 상기 정합 장치(IA)에 선택적으로 인가하는 제 2 버퍼(B12)와; 상기 액티브 신호(ACT-A,ACT-B)의 인가에 따라 구동 신호를 상기 제 1 또는 제 2 버퍼(B11,Bl2)에 선택적으로 출력하는 구동 신호 발생부(13)와; 상기 정합 장치(IA)로부터의 데이터를 수신하는 버퍼(B13)와; 상기 버퍼(13)로부터의 데이터를 상기 정합 장치(IA)로부터의 액티브 신호(ACT-IA)에 따라 상기 타임 슬롯 스위치(TS A)에 선택적으로 인가하는 송신부(14)를 구비하는 제 1 통신부(10)와; 상기 타임 슬롯 스위치(TS A)로부터 인가되는 데이터를 수신하고, 액티브 신호(ACT-A)를 출력하는 제 3 수신부(21)와; 상기 타임 슬롯 스위치(TS B)로부터 인가되는 데이터를 수신하고, 액티브 신호(ACT-B)를 출력하는는 제 4 수신부(22)와; 구동 신호에 따라 상기 수신부(21)로부터 인가되는 타임 슬롯 스위치(TS A)의 데이터를 상기 정합 장치(IB)에 선택적으로 인가하는 제 3 버퍼(B2l)와; 구동 신호에 따라 상기 수신부(22)로부터 인가되는 타임 슬롯 스위치(TS B)의 데이터를 상기 정합 장치(IB)에 선택적으로 인가하는 제 4 버퍼(B22)와; 상기 액티브 신호(ACT-A,ACT-B)의 인가에 따라 구동 신호를 상기 제 3 또는 제 4 버퍼(B21,B22에 선택적으로 출력하는 구동 신호 발생부(23)와; 상기 정합 장치(IB)로부터의 데이터를 수신하는 버퍼(B23)와; 상기 버퍼(B23)로부터의 데이터를 상기 정합 장치(IB)로부터의 액티브 신호(ACT-IB)에 따라 상기 타임 슬롯 스위치(TS B)에 선택적으로 인가하는 송신부(24)를 구비하는 제 2 통신부(20)로 구성한 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로.
  2. 제1항에 있어서, 상기 구동 신호 발생부(13,23)는, 타임 슬롯 스위치(TS A)가 액티브 상태, 타임 슬롯 스위치(TS-B)가 스탠 바이 상태인 경우에 타임 슬롯 스위치(TS A)의 데이터를 버퍼(Bll,B21)가 출력할 수 있도록 구동 신호를 버퍼(B11,B2l)에만 인가하며; 타임 슬롯 스위치(TS B)가 액티브 상태, 타임 슬롯 스위치(TS-A)가 스탠 바이 상태인 경우에 타임 슬롯 스위치(TS B)의 데이터를 버퍼(B12,B22)가 출력할 수 있도록 구동 신호를 버퍼(Bl2,B22)에만 인가하고; 액티브 상태의 타임 슬롯 스위치(TS A, TS B)가 설정되면, 스탠 바이 상태였던 타임 슬롯 스위치(TS A 또는 TS B)가 액티브 상태로 변경되어도 선택되었던 타임 슬롯 스위치(TS A,TS B)를 변경하지 않으며, 타임 슬롯 스위치(TS A, TS B)모두가 스탠 바이 상태가 되어도 선택되었던 타임 슬롯 스위치(TS A,TS B)를 변경하지 않게 구성한 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로.
KR1019960024064A 1996-06-26 1996-06-26 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로 KR100202991B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960024064A KR100202991B1 (ko) 1996-06-26 1996-06-26 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024064A KR100202991B1 (ko) 1996-06-26 1996-06-26 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로

Publications (2)

Publication Number Publication Date
KR980007367A KR980007367A (ko) 1998-03-30
KR100202991B1 true KR100202991B1 (ko) 1999-06-15

Family

ID=19463590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024064A KR100202991B1 (ko) 1996-06-26 1996-06-26 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로

Country Status (1)

Country Link
KR (1) KR100202991B1 (ko)

Also Published As

Publication number Publication date
KR980007367A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
EP1473883B1 (en) System an method for implementing RMII ethernet reset
KR920007096B1 (ko) 회로 스위칭 시스템
JPS60501833A (ja) 高速回線交換のためのタイムスロット入替器
GB1581836A (en) Cpu-i/o bus interface for a data processing system
US4890279A (en) Multiplexer and computer network using the same
US5596578A (en) Time division multiplexing data transfer system for digital audio data distribution
KR860008670A (ko) 스위칭 시스템 및 인터페이스 유닛
KR100202991B1 (ko) 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로
JPH0342759B2 (ko)
KR830008576A (ko) 모듀울 전송통신을 위한 인터페이스 장치
GB1581837A (en) Peripheral device controller for a data processing system
KR100208227B1 (ko) 프로세서와 디바이스간의 타임 슬롯 스위치
JPS61228799A (ja) 信号チヤネル通信方式
KR0182643B1 (ko) 유니 글로발 버스 호환 장치
SU1185634A2 (ru) Устройство дл сопр жени электронной вычислительной машины с телеграфными каналами св зи
KR100210780B1 (ko) 프로세서와 디바이스간의 타임 슬롯 스위치의 데이터 정합회로
KR0181117B1 (ko) 비-버스 입출력부에서 직접 메모리 접근부를 사용한 직렬통신 장치
KR100202993B1 (ko) 통신포트와 백보드상의 코넥터간 정합장치
KR100197439B1 (ko) 전전자 교환기의 프로세서와 디바이스간 이중화 통신장치
KR20000009541A (ko) 직렬통신장치 및 방법
SU583476A1 (ru) Буферное запоминающее устройство
SU661543A1 (ru) Устройство дл св зи центральной и периферийных цифровых вычислительных машин
JP2001339404A (ja) 通信装置
JPH0131739B2 (ko)
JP2000332718A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020322

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee