JP2577420B2

JP2577420B2 - データ伝送装置

Info

Publication number: JP2577420B2
Application number: JP1278488A
Authority: JP
Inventors: 敏松本; 宗一宮田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1988-01-22
Filing date: 1988-01-22
Publication date: 1997-01-29
Anticipated expiration: 2012-01-29
Also published as: JPH01188140A

Description

【発明の詳細な説明】＜産業上の利用分野＞この発明はデータ伝送装置に関し、特に、複数の並列
な入力側伝送路を介して伝送されてきたパケットデータ
を直列的に出力側の伝送路に任意のワード数からなるパ
ケット単位のデータを伝送するようなデータ伝送装置の
改良に関する。

＜従来の技術＞電子計算機などを用いたデータ伝送装置においては、
複数の処理装置をデイジタル信号による通信によって結
合している。そして、データ処理を複数の処理装置で分
散して処理したとき、各処理装置で得られた結果は、こ
れらの処理装置群とは異なる第２の処理装置に送られ、
この第２の処理装置では、受信した複数の結果を用いて
処理を実行する。例えば特願昭61−17543の装置があ
る。

＜発明が解決しょうとする問題点＞上述の各処理装置において、分散されたデータを処理
するのに要する時間は、受信したデータや該装置に要求
される処理の内容によってことなり、それぞれにおいて
処理された結果データ群が常に同じ順序でしかも同じ時
間間隔で送信されるとは限らない。また、第２の処理装
置における処理時間のばらつきから生じる送信データ群
の滞留を極力緩和するようなバッファ機能を伝送路自体
に持たすことができるならば、処理装置のハードウエア
量を減少させることができる。

それゆえに、この発明の主たる目的は、複数の並列な
入力側伝送路を介して伝送されてきたデータを、伝送路
の収容能力の限界まで受理することができ、しかも送信
データ群の到着順に出力側伝送路に伝送し、送信データ
群の滞留がある場合は出力の調停を行い出力側伝送路に
任意のワード数からなるパケット単位のデータを伝送で
きるようなデータ伝送装置を提供することである。

＜問題点を解決するための手段＞この発明にかかるデータ伝送装置は、複数の並列を入
力側伝送路に対して各伝送路に固有の時間間隔以上の任
意の時間間隔でしかもお互いに非同期に伝送されてきた
複数のパケットデータを、伝送路の物理的な収容能力の
限界まで受理することができる。しかもパケットデータ
の到着順およびパケットデータが滞留した場合は滞留を
極力緩和するように直列的に出力側の伝送路に任意のワ
ード数からなるパケット単位のデータを伝送できる。こ
のために、データ伝送装置は、複数の並列な伝送路の任
意の２組のそれぞれに対応して設けられる競合検知機能
を有するデータ伝送手段と、出力側の伝送路から送信許
可信号が送られてきたことに応じて、前記競合検知機能
を有するデータ伝送手段をパケットデータの到着順およ
びパケットデータが滞留した場合は滞留を極力緩和する
ように調停を行い、直列的に出力側の伝送路に任意のワ
ード数からなるパケット単位のデータを伝送するための
調停制御手段とから構成される。

＜作用＞この発明にかかるデータ伝送装置は、出力側の伝送路
から送信許可信号が送られてきたことに応じて、競合検
知機能を有する複数の伝送手段をパケットデータの到着
順およびパケットデータが滞留した場合は滞留を極力緩
和するように調停を行い、対応する伝送路から送られて
きたパケットデータを、伝送路の物理的な収容能力の限
界まで受理し、かつ調停制御に要する遅延時間が全くな
く、伝送路固有の転送時間内で出力側伝送路に任意のワ
ード数からなるパケット単位のデータを順次伝送させる
ことができる。

＜実施例＞第１図はこの発明の一実施例の概略ブロック図であ
る。この第１図に示す実施例では、２つのデータ伝送路
10,20,30および40,50,60が並列的に設けられ、データ伝
送路10および40への入力であるパケットデータ１および
パケットデータ２の到着時間差が一定時間差の範囲内に
あるかどうかを競合検知部70で検知し、一定時間差の範
囲外であれば時間調整は行わず、一定時間差の範囲内で
あれば時間調整を行うため到着の遅い方のパケットデー
タをデータ伝送路20もしくは50で一定時間差の範囲外に
なるまで一時停止させる。ワード数計数部800では、デ
ータ伝送路20およびデータ伝送路50を通過するデータ数
を計測しパケット単位のパルスを生成する。調停制御部
80では、出力側伝送路である伝送路100から送信許可信
号が送られてきたことに応じて、並列な入力側伝送路の
それぞれのパケットデータの混み具合により出力順を調
停し任意のワード数からなるパケット単位のデータをデ
ータ伝送路100に出力する。

次に、第１図に示した実施例の具体的な動作について
説明する。初期状態においては、出力側のデータ伝送路
100はパケットデータの受信が可能な状態であり、ACK信
号AK100が調停制御部80に対して返送されている。調停
制御部80は出力側のデータ伝送路100からのACK信号AK10
0を受け、データ伝送路30および60にACK信号AK30および
AK60を出力する。ACK信号AK30およびAK60は、同時にデ
ータ伝送路100への送出を許可するのではなく、どちら
か一方がデータ伝送路100への送出を許可するようにな
っている。本実施例では、例えばデータ伝送路60が許可
されデータ伝送路30が禁止されている状態を考える。

データ伝送路10にパケットデータの先頭語が到着した
場合、該先頭語データおよび送信信号C10はデータ伝送
路20を介し、データ伝送路30へ伝送されると共に送信信
号C10はワード数計数部800に伝送される。ワード数計数
部800では、データ伝送路20を通過するデータ数を計測
しパケット単位のパルスを生成して調停制御部80へ伝送
する。調停制御部80では、データ伝送路60にパケットデ
ータがないことを確認し、パケットデータがない場合は
データ伝送路30に対し、データ伝送路100へのデータ伝
送を許可するとともにデータ伝送路60に対し、データ伝
送路100へのデータ伝送を禁止する。データ伝送路30
は、データ伝送路100への伝送を許可されたので任意の
ワード数からなるパケット単位のデータをデータ伝送路
100へ伝送する。そして、データ伝送路100を前記パケッ
トデータが通過した時、送信許可信号AK100がデータ伝
送路100から調停制御部80に返送され、調停制御部80で
は、データ伝送路30に送信許可信号AK30を返送すること
でデータ伝送路30からデータ伝送路100へのデータ送出
を許可する。データ伝送路100をパケットデータが通過
した後、送信許可信号AK100が出て、データ伝送路30か
らデータ伝送路100へのデータ送出が許可される構成に
なっているのは、データ伝送路100にデータが存在する
状態で、データ伝送路30からのデータ送出が許可される
と、先のデータが後のデータで書き換えられ、先のデー
タが消失してしまうからである。

次に、データ伝送路40にパケットデータの先頭語が到
着した時、該先頭語データおよび送信信号C20はデータ
伝送路50を介し、データ伝送路60へ伝送されると共に送
信信号C20はワード数計数部800に伝送される。ワード数
計数部800では、データ伝送路50を通過するデータ数を
計測しパケット単位のパルスを生成して調停制御部80へ
伝送する。調停制御部80では、データ伝送路30にデータ
がないことを確認し、データがない場合はデータ伝送路
60に対し、データ伝送路100へのデータ伝送を許可する
とともにデータ伝送路30に対し、データ伝送路100への
データ伝送を禁止する。データ伝送路60は、データ伝送
路100への伝送を許可されたので任意のワード数からな
るパケット単位のデータをデータ伝送路100へ伝送す
る。そして、データ伝送路100を前記パケットデータが
通過した時ACK信号AK60がデータ伝送路100から調停制御
部80を介してデータ伝送路60へ返送されデータ伝送路60
からのデータの送出を許可する。

次に、パケットデータ２がパケットデータ１にくらべ
少し遅れて入力された場合について説明する。データ伝
送路10にパケットデータの先頭語が到着した場合、その
送信信号C10はデータ伝送路20へ送られると共に競合検
知部70へも送られており、競合検知部70では一定時間差
内にデータ伝送路40にデータが存在する場合はパケット
データ２をデータ伝送路50で一時停止するが、パケット
データ１がデータ伝送路20を通過した後、データ伝送路
50で停止していたパケットデータ２が動きだす。このよ
うに競合検知部70では、パケットデータ１およびパケッ
トデータ２の競合具合を検知し到着時間の遅いパケット
データをデータ伝送路20もしくはデータ伝送路50で一時
停止させ、調停制御部80での誤動作を防止する。

第２図は２つの独立した２ワード構成のパケットデー
タを調停する実施例の具体的な回路図である。なお、第
２図の具体例に於いては、データ伝送路20及び50より出
力される送信信号を直接語数計数部800に入力する構成
ではなく、該送信信号に基づく信号であるデータ伝送路
30及び60よりの送信許可信号を語数計数部800に入力す
る構成としている。

まず、第２図を参照して、構成について説明する。第
１図のデータ伝送路10乃至30および40乃至60はそれぞ
れ、転送制御部11乃至31および41乃至61とデータ保持手
段12乃至32および42乃至62とで構成される。

また、データ伝送路100は転送制御部101とデータ保持
手段102とで構成される。転送制御部11,21,31,41,51,お
よび61は各々１本の送信信号入力,1本の送信許可信号入
力,1本の送信信号出力、および１本の送信許可信号出力
によってハンドシエイク転送制御を行う。但し、転送制
御部21および51は送信禁止信号入力により、自立的な転
送制御を強制的に禁止し、送信信号を送出しない機能が
追加されている。また、転送制御部101は２本の異なる
送信信号入力に対して論理和をとる機能を内蔵してお
り、転送制御としては転送制御部11,31,41および61と同
様のハンドシエイク制御を行う。転送制御部11,31,41お
よび61の詳細回路を第３図に、転送制御部21および51の
詳細回路を第４図に、転送制御部101の詳細回路を第５
図に示す。データ保持手段12,22,32,42,52,62及び102は
クロックパルスの立ち下がり時にDiの内容をQiに転送す
る構成となっている。競合検知部70はＤタイプフリップ
フロップ71および72とインバータ73および74とアンドゲ
ート75および76とから構成される。Ｄタイプフリップフ
ロップ71および72はクロックパルスの立ち下がり時にＤ
入力の内容をＱ出力に出力する構成となっている。調停
制御部80はナンドゲート81,82,83および84とアンドゲー
ト85および86とＤタイプフリップフロップ87および88と
ノアゲート89および90とから構成される。Ｄタイプフリ
ップフロップ87および88はクロックパルスの立ち下がり
時にＤ入力の内容をＱ出力に出力する構成となってい
る。ワード数計数部800はＤタイプフリップフロップ80
1,802,803および804とノアゲート805および806とから構
成される。Ｄタイプフリップフロップ801および802はク
ロックパルスの立ち下がり時にＤ入力（Q2＝１）の内
容をQ1出力に出力する構成となっておりＤタイプフリッ
プフロップ803および804はクロックパルスの立ち上がり
時にＤ入力（Q2＝１）の内容をQ1出力に出力する構成
となっている。

次に、第２図に示した実施例の動作について説明す
る。初期状態において、リセット信号RESET（“L"レベ
ル）が転送制御部11,21,31,41,51,61および101とアンド
ゲート75,76,85および86とナンドゲート82および83とＤ
タイプフリップフロップ801,802,803および804とに与え
られる。それによって，転送制御部11,21,31,41,51およ
び61がそれぞれ初期リセットされ、それぞれのQ1出力が
“H"レベルになり、Q2出力も“H"レベルになる。転送制
御部101がリセットされるとQ1出力は“H"レベルにな
り、Q2出力は“L"になる。転送制御部21および51は、イ
ンヒビット信号INHにより次段へのデータ伝送を禁止す
ることができる。また、Ｄタイプフリップフロップ801,
802,803および804はリセット信号によりQ1出力を“H"レ
ベルにQ2出力を“L"レベルにする。Ｄタイプフリップフ
ロップ71および72はリセット信号によりＱ出力を“H"レ
ベルにする。Ｄタイプフリップフロップ87および88はリ
セット信号によりＱ出力を“L"レベルにする。ナンドゲ
ート82はリセット信号により出力が“H"となり、フリッ
プフロップを構成しているナンドゲート81に入力され
る。ナンドゲート81の残りの入力は、Ｄタイプフリップ
フロップ801および803のQ2出力が共に“L"であるために
“H"となり、ナンドゲート81の出力は“L"となりナンド
ゲート81および82で構成された前段のフリップフロップ
は安定する。ナンドゲート83および84で構成された後段
のフリップフロップは前段の出力を受けると共にナンド
ゲート83にリセット信号が入力されているためナンドゲ
ート83の出力は“H"となり、ナンドゲート84の出力は
“L"となり後段のフリップフロップも安定する。ナンド
ゲート83の出力はノアゲート89の入力に与えられたこと
によりノアゲート89の出力は“L"となりデータ伝送路30
より伝送路100へのデータ伝送を禁止状態とする。ナン
ドゲート84の出力はノアゲート90の入力に与えられたこ
とによりノアゲート90の出力は“H"となりデータ伝送路
60より伝送路100へのデータ伝送を可能とする。

この状態において、パケットデータ１がデータ保持手
段12に与えられ、パルス信号C10（“L"レベル）が転送
制御部11に与えられると、転送制御部11は転送制御部21
のQ2出力が“H"であるため、そのQ1出力を“L"レベルに
し、転送制御部11のQ1出力が転送制御部21に伝達される
とともにデータ保持手段12のクロックパルスとなりパケ
ットデータ１の内容をデータ保持手段12のQiに出力す
る。転送制御部21は転送制御部31のQ2出力が“H"である
ため、そのQ1出力を“L"レベルにし、転送制御部21のQ1
出力が転送制御部31に伝達されるとともにデータ保持手
段22のクロックパルスとなりデータ保持手段12のQiの内
容をデータ保持手段22のQiに出力する。Ｄタイプフリッ
プフロップ801及び803とノアゲート805は転送制御部31
のQ2出力を２分周し、その出力はナンドゲート81の入力
となる。このようにナンドゲート81に入力されるパルス
は転送制御部31のQ2出力を任意に分周することで任意の
ワード数から成るパケット単位のデータについて調停制
御することができる。ノアゲート805の出力はナンドゲ
ート81の入力となり、ナンドゲート81の出力を“L"から
“H"に変化させ、この出力は、ナンドゲート82および83
の入力となる。ナンドゲート82は入力がすべて“H"にな
ったことにより出力が“L"となり前段のフリップフロッ
プを安定させる。また、これにより、後段のフリップフ
ロップはナンドゲート84の出力は、“H"ナンドゲート83
の出力は“L"となって安定する。ナンドゲート83の出力
“L"はノアゲート89の入力となり、転送制御部101から
の送信許可信号をアクテイブとしたことにより転送制御
部31のQ1出力を“L"レベルにし転送制御部101に伝達さ
れ送信許可信号AKが“H"の場合は転送制御部101のQ1出
力は“L"となると共にデータ保持手段102のクロックパ
ルスとなりデータ保持手段102のDiの内容がQiに出力さ
れる。転送制御部31から転送制御部101に出力されてい
る期間は、ナンドゲート84の出力“H"が後段のフリップ
フロップ出力として保持されてノアゲート90に入力され
るのでノアゲート90の出力は“L"を保持し、転送制御部
61から転送制御部101への出力を禁止するとともに、転
送制御部31の出力でＤタイプフリップフロップ88の出力
を“L"とすることによりデータ保持手段62の出力Qiをハ
イインピーダンスにしデータ保持手段32のQi出力と衝突
しないようにしている。

次に、パケットデータ２がデータ保持手段42に与えら
れ、パルス信号C20が転送制御部41に与えられた場合は
上記のパケットデータ１の入力に伴う動作説明と全く同
様であるので省略する。

次に、初期状態の後パケットデータ２がパケットデー
タ１にくらべ少し遅れて入力された場合について説明す
る。パケットデータ１の先頭語がデータ保持手段12に与
えられ、パルス信号C10が転送制御部11に与えられると
ともにインバータ73に与えられ、パルス信号C10が“L"
から“H"へ再び戻るまでにパケットデータ１よりやや遅
れて入力されたパケットデータ２の先頭語がデータ保持
手段42に与えられ、パルス信号C20が転送制御部41に与
えられるとＤタイプフリップフロップ72のＤ入力は“L"
であるのでパルス信号C10が“L"から“H"へ再び戻る時
Ｑ出力は“L"となり転送制御部51まで伝送されたパルス
を転送制御部61に送らず転送制御部51で停止させる。転
送制御部11のQ1出力が転送制御部21に伝送されるとアン
ドゲート76の出力が“L"となりＤタイプフリップフロッ
プ72のＱ出力をセットし、転送制御部51で停止していた
パルスが再び転送を許可され転送制御部61に伝送され
る。パケットデータ１がパケットデータ２よりもやや遅
れて入力された場合も全く同様に説明できるので省略す
る。

２つのパケットデータ１およびデータ２が競合して入
力された場合は、ナンドゲート81および82のフリップフ
ロップおよびナンドゲート83および84のフリップフロッ
プによって遅く入力されたパケットデータを一時停止さ
せる。

上述のごとく、この実施例によれば、出力側の伝送路
100が空いている状態において、パケットデータ１だけ
が存在しパケットデータ２が存在しない場合はパケット
データ１が順次出力され、パケットデータ２だけが存在
しパケットデータ１が存在しない場合は、パケットデー
タ２が順次出力される。また、パケットデータ１および
パケットデータ２がデータ伝送路の最大転送能力で伝送
されてきた場合には、出力側データ伝送路100の処理能
力が追いつかないためデータ伝送路30,20および10そし
てデータ伝送路60,50および40にデータが滞留する。こ
の場合、データ伝送路30およびデータ伝送路60が交互に
各伝送路上のパケットデータをデータ伝送路100へパケ
ット単位のデータとして伝送する。

＜発明の効果＞以上のように、この発明によれば、複数の並列な伝送
路のデータが任意な時間間隔でかつお互いに非同期に伝
送されてきた場合でも、出力側のデータ伝送路から送信
許可信号が送られてきたことに応じて、調停制御部で調
停を行うことにより、伝送路の物理的収容能力の限界ま
で受理し、かつ調停制御に要する遅延時間が全くなく、
ワード数計数部での計数結果にしたがってパケット単位
のデータを出力側伝送路に順次伝送させることができ
る。したがって高速伝送とともに信頼性の高い調停機構
が実現できる。

【図面の簡単な説明】

第１図はこの発明の一実施例の概略ブロック図である。
第２図は２つのデータ伝送路から送られてきたデータを
出力側のデータ伝送路に伝送する例の詳細な回路図であ
る。第３図，第４図および第５図は転送制御部の一実施
例の回路図である。図において、10,20,30,40,50,60,100はデータ伝送路、7
0は競合検知部、80は調停制御部、800はワード数計数
部、11,21,31,41,51,61,101は転送制御部、12,22,32,4
2,52,62,102はデータ保持手段、71,72,87,88,801,802,8
03,804はＤタイプフリップフロップ、73,74はインバー
タ、75,76,85,86はアンドゲート、81,82,83,84はナンド
ゲート、89,90,805,806はノアゲートを示す。

Claims

(57)【特許請求の範囲】

【請求項１】複数の並列な入力側伝送路を介して伝送さ
れてきた複数のデータを直列的に出力側伝送路に伝送す
るデータ伝送装置であって、前記転送は任意数ビットか
ら成るワードを転送単位とすると共に連続する複数ワー
ドのデータで一のパケットデータが構成される、データ
伝送装置に於いて、前記複数の並列な入力側伝送路のうち任意の２組の伝送
路上に２組のパケットデータが存在し、かつ該２組のパ
ケットデータの到着時間差が一定時間差の範囲内にある
か否かを検知し、前記２組のパケットデータの到着時間
差が前記一定時間差の範囲外であれば時間調整を行わ
ず、範囲内であれば時間調整を行って前記一定時間差の
範囲外になるように到着の遅い方のパケットデータを遅
延させる競合検知手段、および前記複数の並列な入力側伝送路のうち任意の２組の伝送
路上に２組のパケットデータが存在し、且つ、前記出力
側伝送路から送信許可信号が送られてきたことに応じ
て、前記２組のパケットデータのうち到着時間が早い方
のパケットデータを構成する複数ワードのデータを連続
的に前記出力側伝送路に送出させ、到着時間が遅い方の
パケットデータを構成する複数ワードのデータを前記入
力側伝送路に一時停止させる調停制御手段を備えたこと
を特徴とするデータ伝送装置。