JP2758634B2 - データ伝送装置 - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ この発明はデータ伝送装置に関し、特に、並列に伝送
されてきたデータを直列的に送り出すデータ伝送装置に
関する。

＜従来の技術＞ 電子計算機などの処理装置においては、複数の処理ユ
ニットがデジタル信号による通信を介して結合されてい
る。そして、複数のデータ処理が複数の処理ユニットに
分散されて行なわれる。この場合、各処理ユニットで得
られた結果は、これらの複数の処理ユニットとは異なる
第２の処理ユニットに送られる。この第２の処理ユニッ
トでは、受信した複数の処理結果を用いてデータ処理を
実行する。このような装置は、たとえば特願昭61−1754
3に開示されている。

＜発明が解決しようとする課題＞ 上記の処理ユニットの各々においてデータを処理する
ために要する時間は、受信したデータやその処理ユニッ
トに対して要求される処理の内容によって異なる。ま
た、それぞれの処理ユニットにおいて処理されたデータ
群が常に同じ順序でかつ同じ時間間隔で送信されるとは
限らない。そのため、第２の処理ユニットにおける処理
時間のばらつきからデータ群の滞留が生じ得る。そのよ
うなデータ群の滞留を協力緩和するようなバッファ機能
を伝送路自体が持つことができるならば、データ処理装
置のハードウェアの量を減少させることが可能となる。

この発明の目的は、複数の並列な入力側伝送路を介し
て伝送されてきたデータを各伝送路の収容能力の限界ま
で受けることができ、受信した複数のデータを到着順に
出力側伝送路に伝送することができ、かつ、入力側伝送
路に複数のデータが滞留したときにはより高い優先順位
の入力側伝送路のデータを優先的に出力側伝送路に伝送
することができるデータ伝送装置を提供することであ
る。

この発明の他の目的は、複数の並列な入力側伝送路を
介して伝送されてきた複数ワードからなるパケットデー
タを、各伝送路の収容能力の限界まで受けることがで
き、受信したパケットデータを到着順に出力側伝送路に
伝送することができ、かつ、入力側伝送路に複数のパケ
ットデータが滞留したときには、より優先順位の高い伝
送路のパケットデータをパケットデータ単位で優先的に
出力側伝送路に伝送することができるデータ伝送装置を
提供することである。

＜課題を解決するための手段・作用＞ 上記目的を達成するために、この発明に従うデータ伝
送装置は、複数の第１のデータ伝送路、第２のデータ伝
送路、および制御手段を備える。

複数の第１のデータ伝送路は、それぞれ優先順位が与
えられる。すなわち、複数の第１のデータ伝送路は重み
づけがされる。第２のデータ伝送路は、複数の第１のデ
ータ伝送路のいずれか１つから選択的にデータを受け
る。制御手段は、複数の第１のデータ伝送路のうちいず
れか１つがデータを受けたときには、その第１のデータ
伝送路のデータが第２のデータ伝送路に伝送されるよう
に制御を行ない、複数の第１のデータ伝送路のうちいず
れか複数のデータ伝送路が同時にデータを受けたときに
は、より高い優先順位を有するデータ伝送路のデータが
第２のデータ伝送路に伝送されるように制御を行なう。

この発明のデータ伝送装置においては、複数の並列な
入力側の伝送路の各々に、各伝送路に固有の時間間隔以
上の任意の時間間隔で、連続したデータが入力され得
る。また、複数の並列な入力側の伝送路に、データ群が
入力される場合には、伝送路の各々に、そのデータ群の
データが一定の時間差以上の任意の時間差をおいて入力
され得る。伝送路の物理的な収容能力の限界までデータ
が受理され得る。

入力側の伝送路が受けたデータは、到着順に出力側の
伝送路に伝送され得る。一方、入力側の伝送路にデータ
が滞留したときには、所望の伝送路におけるデータの滞
留が優先的に緩和されるように、その伝送路のデータが
直列的に出力側の伝送路に伝送され得る。

したがって、調停のための遅延時間なしに出力側の伝
送路に、その伝送路の固有の転送時間内でデータが順次
伝送され得る。

以上のように、この発明によれば、複数の並列な伝送
路を介して複数のデータが任意の時間間隔でかつ互いに
非同期に伝送されてきた場合でも、調停のために遅延時
間なしに、それらのデータが出力側の伝送路に伝送され
得る。

この発明の他の局面によれば、データの各々は連続的
に伝送される複数のワードからなるパケットデータであ
り、制御手段は、パケットデータ単位で伝送のための制
御を行なう。

この発明のデータ伝送装置においては、複数の並列な
入力側の伝送路の各々に、各伝送路に固有の時間間隔以
上の任意の時間間隔で、連続したパケットデータが入力
され得る。また、複数の並列な入力側の伝送路に、パケ
ットデータ群が入力される場合には、伝送路の各々に、
そのパケットデータ群のパケットデータが、一定の時間
差以上の任意の時間差をおいて入力され得る。伝送路の
物理的な収容能力の限界までパケットデータが受理され
得る。

入力側の伝送路が受けたパケットデータは、到着順に
出力側の伝送路に伝送され得る。一方、入力側の伝送路
にパケットデータが滞留したときには、所望の伝送路に
おけるパケットデータの滞留が優先的に緩和されるよう
に、その伝送路のパケットデータが直列的に出力側の伝
送路に伝送され得る。

したがって、調停のための遅延時間なしに、出力側の
伝送路に、その伝送路に固有の転送時間内で、パケット
データが順次伝送され得る。

以上のように、この発明によれば、複数の並列な伝送
路を介して複数のパケットデータが任意の時間間隔でか
つ互いに非同期に伝送されてきた場合でも、調停のため
に遅延時間なしに、それらのパケットデータが出力側の
伝送路に伝送され得る。したがって、高速なデータまた
はパケットデータの伝送および信頼性の高い調停機構が
実現できる。

＜実施例＞ 以下、図面を参照しながらこの発明の実施例を詳細に
説明する。

第１図は、この発明の一実施例によるデータ伝送装置
の構成を示すブロック図である。

第１図において、データ伝送路10,20,30からなる入力
側の伝送路およびデータ伝送路40,50,60からなる入力側
の伝送路が並列的に設けられている。データ伝送路100
は、出力側の伝送路に含まれる。調停制御部80は、デー
タ伝送路100からの信号許可信号に応答して、入力側の
伝送路のデータが到着順または優先順位に従ってデータ
伝送路100に伝送されるように、それらの入力側の伝送
路からのデータの出力順序を調停する。なお、この実施
例においては、ｎビットからなる１ワードのデータが伝
送される。

初期状態においては、データ伝送路100はデータの受
信が可能な状態となっている。この状態においては、デ
ータ伝送路100から調停制御部80に、データの受信が可
能であることを示す送信許可信号AK100が与えられる。
調停制御部80は、その送信許可信号AK100に応答してデ
ータ伝送路30に送信許可信号AK81を与えるかまたはデー
タ伝送路60に送信許可信号AK82を与える。これらの送信
許可信号AK81またはAK82により、データ伝送路30および
60のいずれか一方のみがデータ伝送路100へへのデータ
伝送を許可される。この実施例においては、データ伝送
路60の方に、データ伝送路30よりも高い優先順位が定め
られている。

ここで、たとえばデータ伝送路60がデータ伝送路100
へのデータの伝送を許可され、データ伝送路30がデータ
伝送路100へのデータの伝送を禁止されている状態を考
える。

まず、データ伝送路10に送信信号C10が与えられてデ
ータ伝送路10にデータ１が到着する。データ伝送路10
は、データ伝送路20からの送信許可信号AK20が送信許可
状態であると、データ伝送路20に送信信号C20を与えて
データ１を伝送する。同様にして、データ伝送路20から
データ伝送路30へデータ１が伝送される。

送信許可信号AK10は、データ伝送路10がデータ１およ
び送信信号C10を受取るまでは送信許可状態となってい
るが、データ伝送路10がデータ１および送信信号C10を
受取ると、次のデータおよび次の送信信号の入力を禁止
する状態となる。すなわち、送信許可信号AK10は、デー
タ伝送路10がデータを受信中であることを知らせる信号
となる。

データ伝送路60にデータがないときには、調停制御部
80は、送信許可信号AK81によりデータ伝送路30に、デー
タ伝送路100へのデータ伝送を許可するとともに、デー
タ伝送路60にデータ伝送路100へのデータ伝送を禁止す
る。データ伝送路30は、データ伝送路100への伝送を許
可されたので、データ伝送路100へデータ１を伝送す
る。データ１がデータ伝送路100を通過したときに、デ
ータ伝送路100から調停制御部80に、データ伝送を許可
する送信許可信号AK100が与えられる。これにより、調
停制御部80は、データ伝送路30に、データ伝送を許可す
る送信許可信号AK81を与える。このとき、データ伝送路
60は、データ伝送を禁止されたままであり、データ伝送
の待機状態となっている。

次に、データ伝送路40にデータ２が到着する。そのデ
ータ２は、同様にして、データ伝送路50を介してデータ
伝送路60に伝送される。調停制御部80は、データ伝送路
30からの送信許可信号AK31によりデータ伝送路30にデー
タが存在しないことを確認すると、送信許可信号AK82に
よりデータ伝送路60に、データ回路100へのデータ伝送
を許可し、かつ、データ伝送路30に、データ伝送路100
へのデータ伝送を禁止する。

データ伝送路60は、データ伝送路100へのデータ伝送
を許可されたので、データ伝送路100へデータ２を伝送
する。データ伝送路100をデータ２が通過したときに、
データ伝送路100から調停制御部80に、データ伝送を許
可する送信許可信号AK100が与えられる。これにより、
調停制御部80は、データ伝送路60に再びデータ伝送を許
可する送信許可信号AK82を与える。

次に、データ２がデータ１に比べて少し遅れて入力さ
れたと仮定する。

データ伝送路10にデータ１が到着すると、そのデータ
１はデータ伝送路20を介してデータ伝送路30へ伝送され
る。また、送信信号C10,C20,C30が順次データ伝送路10
からデータ伝送路30に与えられる。このとき、データ伝
送路30から調停制御部80に、送信許可信号AK31が与えら
れる。それにより、調停制御部80は、データ伝送路60
に、データ伝送路100へのデータ伝送を禁止する。デー
タ伝送路40にデータ２が到着すると、そのデータ２はデ
ータ伝送路50を介してデータ伝送路60に伝送され、そこ
で一時停止する。データ伝送路30をデータ１が通過した
ときに、データ伝送路60からデータ伝送路100へのデー
タ伝送が許可される。

このように、調停制御部80は、データ１およびデータ
２のうち到着時間の遅いデータがデータ伝送路30または
データ伝送路60で一時停止するように、入力側の伝送路
の調停を行なう。

次に、複数のデータが両方の入力側の伝送路に滞留し
たと仮定する。

第１図の実施例においては、データ伝送路30からデー
タ伝送路100へのデータ伝送よりも、データ伝送路60か
らデータ伝送路100へのデータ伝送が優先される。その
ため、データ伝送路60におけるデータの滞留が緩和され
るまで、調停制御部80はデータ伝送路60に、データ伝送
路100へのデータ伝送を許可し、かつ、データ伝送路30
にデータ伝送路100へのデータ伝送を禁止する。

データの滞留状態は、調停制御部80に入力される送信
許可信号AK31,AK61により判定される。これらの送信許
可信号AK31,AK61は、それぞれ送信許可信号AK30,AK60の
反転信号である。また、データ伝送路の優先順位は、送
信信号C60により判定される。

第２図は、第１図のデータ伝送装置の具体的な回路図
である。

データ伝送路10は、伝送制御部11およびデータ保持回
路12からなる。同様に、データ伝送路20,30,40,50,60は
それぞれ、転送制御部21およびデータ保持回路22、転送
制御部31およびデータ保持回路32、転送制御部41および
データ保持回路42、転送制御部51およびデータ保持回路
52、ならびに転送制御部61およびデータ保持回路62から
なる。また、データ伝送路100は、伝送制御部101および
データ保持回路102からなる。

転送制御部11〜61の各々は、送信信号入力端子▲
▼、送信許可信号入力端子▲▼、送信信号出力端子
▲▼、および送信許可信号出力端子▲▼を有す
る。これらの転送制御部11〜61は、ハンドシェイク転送
制御を行なう。また、転送制御部101は、２つの送信信
号入力端子▲▼，▲▼を有し、入力された２つ
の異なる送信信号に対して論理和をとる機能を内蔵して
いる。この転送制御部101も、転送制御部11〜61と同様
に、ハンドシェイク転送制御を行なう。

調停制御部80は、NANDゲート81〜84,91,92、ANDゲー
ト85,86、Ｄタイプフリップフロップ87,88、およびNOR
ゲート89,90からなる。

第３図に、転送制御部11の詳細な回路構成を示す。ま
た、第４図に、転送制御部101の詳細な回路構成を示
す。

第３図に示されるように、転送制御部11は、NANDゲー
トG1,G2、インバータG3,G4およびNANDゲートG5を含む。

送信信号入力端子▲▼には前段の転送制御部（図
示せず）から送信信号C10が与えられ、送信許可信号出
力端子▲▼からは送信許可信号AK10が出力される。
送信信号出力端子▲▼からは送信信号C20が出力さ
れ、送信許可信号入力端子▲▼には次段の転送制御
部21から送信許可信号AK20が与えられる。

次に、第３図の転送制御部11の動作を、第５図および
第６図のタイミングチャートを参照しながら説明する。

第５図は次段のデータ伝送路が空き状態の場合の動作
を説明するためのタイミングチャートである。

次段のデータ伝送路が空き状態のときには、次段の転
送制御部から「Ｈ」レベルの送信許可信号AK20が与えら
れる。そのため、送信許可信号入力信号▲▼の電位
は「Ｈ」レベルとなっている。前段の転送制御部から与
えられる送信信号C10が「Ｌ」レベルに立下がると、送
信信号入力端子▲▼の電位が「Ｌ」レベルに変化す
る。これにより、NANDゲートG2の出力が「Ｈ」レベルと
なる。これにより、インバータG4の出力が「Ｌ」レベル
となり、送信許可信号出力端子▲▼から出力される
送信許可信号AK10が「Ｌ」レベルに立下がる。一方、NA
NDゲートG5の出力が「Ｌ」レベル、インバータG3の出力
が「Ｈ」レベルとなる。このとき、送信許可信号入力端
子▲▼の電位は「Ｈ」レベルとなっているので、NA
NDゲートG1の出力が「Ｌ」レベルに立下がる。これによ
り、送信信号出力端子▲▼から出力される送信信号
C20が「Ｌ」レベルに立下がる。

送信信号C20を受ける次段の転送制御部21（第２図）
は、送信信号C20の立下がりに応答して、転送制御部11
に与える送信許可信号AK20を「Ｌ」レベルに立下げる。
したがって、転送制御部11の送信許可信号入力端子▲
▼の電位が「Ｌ」レベルに立下がる。一方、NANDゲー
トG1の出力の「Ｌ」レベルへの立下がりに応答して、NA
NDゲートG5の出力が「Ｈ」レベル、インバータG3の出力
が「Ｌ」レベルとなる。そのため、NANDゲートG1の出力
が再び「Ｈ」レベルに立上がる。これにより、送信信号
C20が再び「Ｈ」レベルに立上がる。このように、送信
信号C20は「Ｌ」レベルに立下がった後一定時間経過後
「Ｈ」レベルに立上がる。

一方、前段の転送制御部から与えられる送信信号C10
は、一定時間の経過後「Ｈ」レベルに立上がる。そのた
め、NANDゲートG2の出力が「Ｌ」レベルに立下がり、イ
ンバータG4の出力が「Ｈ」レベルに立上がる。それによ
り、送信許可信号AK10が再び「Ｈ」レベルに立上がる。

上記のように、次団の転送制御部から与えられる送信
許可信号AK20が許可状態（「Ｈ」レベル）である場合に
は、前段の転送制御部から与えられる送信信号C10の立
下がりに応答して、前段の転送制御部に与える送信許可
信号AK10が禁止状態（「Ｌ」レベル）になり、さらに一
定時間経過後次段の転送制御部に与える送信信号C20が
「Ｌ」レベルに立下がる。

送信信号C20の立下がりに応答して、データ保持回路1
2（第２図）の入力端子Diに与えられるデータが、ラッ
チされて出力端子Qiから出力される。すなわち、データ
伝送路10からデータ伝送路20へデータが伝送される。

次に、第６図は、次段のデータ伝送路が詰まり状態で
ある場合の動作を説明するためのタイミングチャートで
ある。

この場合、次段の転送制御部から与えられる送信許可
信号AK20は「Ｌ」レベルとなっている。前段の転送制御
部から与えられる送信信号C10が「Ｌ」レベルに立下が
ると、NANDゲートG2の出力が「Ｈ」レベルとなり、イン
バータG4の出力が「Ｌ」レベルに立下がる。これによ
り、送信許可信号出力端子▲▼から出力される送信
許可信号AK10が「Ｌ」レベルに立下がる。

次段の転送制御部から与えられる送信許可信号AK20が
「Ｌ」レベル（禁止状態）のときにはNANDゲートG1の出
力は「Ｈ」レベルとなっている。したがって、送信許可
信号AK20が「Ｌ」レベルである限り次段の転送制御部21
に与えられる送信信号C20は「Ｈ」レベルを保持する。
したがって、データ伝送路10からデータ伝送路（第２図
参照）へはデータが伝送されない。

次段の転送制御部から与えられる送信許可信号AKが
「Ｈ」レベルに立上がると、NANDゲートG1の出力が
「Ｌ」レベルに立下がる。これにより、次段の転送制御
部に与えられる送信信号C20が「Ｌ」レベルに立下が
る。送信信号C20の立下がりに応答して、データ保持回
路12の入力端子Diに与えられるデータがラッチされてそ
の出力端子Qiから出力される（第２図参照）。

一方、次段の転送制御部は、転送制御部11から与えら
れる送信信号C20の立下がりに応答して、一定時間経過
後転送制御部11に与える送信許可信号AK20を「Ｌ」レベ
ルに立下げる。なお、次段の転送制御部から与えられる
送信許可信号AK20の立上がりに応答して、一定時間経過
後、次段の転送制御部に与える送信許可信号AK10が
「Ｈ」レベルに立上がる。

上記のように、次段の転送制御部から与えられる送信
許可信号AK20が禁止状態（「Ｌ」レベル）であるときに
は、次段の転送制御部に与える送信信号C20は「Ｌ」レ
ベルに立下がらない。すなわち、次段のデータ伝送路10
からデータ伝送路20へデータは伝送されない。送信許可
信号出力端子Q2からの出力は、送信許可信号出力端子▲
▼からの出力と相補である。

なお、転送制御部21,31,41,51,61の構成も、第３図に
示される構成と同様である。

第４図は、第２図に示される転送制御部101の構成を
示す回路図である。

第４図の転送制御部101には、第３図の転送制御部11
に含まれるNANDゲートG2の代わりに、NANDゲートG6が設
けられている。NANDゲートG6には、送信信号入力端子▲
▼および▲▼を介してそれぞれ前段の転送制御
部31および61（第２図）から送信信号C101およびC102が
与えられる。送信許可信号出力端子Q2からは送信許可信
号AK100が出力される。また、送信信号出力端子▲
▼からは送信信号Ｃが出力される。送信許可信号入力端
子AKには、次段の転送制御部（図示せず）から送信許可
信号▲▼が与えられる。その他の部分の構成は、第
３図の転送制御部11と同様である。

第４図の転送制御部101の動作に関しては、第５図お
よび第６図における送信信号C10の波形が、送信信号C10
1またはC102の波形に相当する。したがって、送信信号C
101およびC102のいずれか一方が「Ｌ」レベルに立下が
ったときに、第５図および第６図に示される動作が行な
われる。

次に、第２図に示したデータ伝送装置の動作について
説明する。

初期状態において、「Ｌ」レベルのリセット信号▲
▼が、転送制御部11〜61,101、ANDゲート85,86、お
よびNANDゲート82,83,91に与えられる。それにより、転
送制御部11〜61がそれぞれリセットされ、それぞれの出
力端子▲▼の電位および出力端子▲▼の電位が
「Ｈ」レベルになる。また、転送制御部101がリセット
され、それの出力端子▲▼の電位が「Ｈ」レベルに
なり、それの出力端子Q2の電位が「Ｌ」レベルになる。
そのリセット信号▲▼により、NANDゲート82の出
力が「Ｈ」レベルとなり、NANDゲート81に入力される。
また、そのリセット信号▲▼により、NANDゲート
91の出力が「Ｈ」レベルとなる。

転送制御部31,61がリセットされているので、NANDゲ
ート92への入力はすべて「Ｌ」レベルとなり、その出力
が「Ｈ」レベルとなる。これにより、NANDゲート81の入
力がすべて「Ｈ」レベルとなり、その出力が「Ｌ」レベ
ルとなる。この状態で、NANDゲート81,82により構成さ
れる前段のフリップフロップが安定する。

NANDゲート83,84により構成されを後段のフリップフ
ロップは、前段のフリップフロップの出力を受ける。NA
NDゲート63に「Ｌ」レベルのリセット信号▲▼が
入力されているので、その出力が「Ｈ」レベルとなる。
これによりNANDゲート84の出力が「Ｌ」レベルとなる。
この状態で、後段のフリップフロップも安定する。

NANDゲート63の「Ｈ」レベルの出力は、NORゲート89
に入力される。これにより、NORゲート89から出力され
る送信許可信号AK81が「Ｌ」レベルとなる。その結果、
データ伝送路30からデータ伝送路100へのデータ伝送が
禁止される。一方、NANDゲート84の「Ｌ」レベルの出力
は、NORゲート90か入力される。これにより、NORゲート
90から出力される送信許可信号AK82が「Ｈ」レベルとな
る。その結果、データ伝送路60からデータ伝送路100へ
のデータ伝送が許可とされる。

このように、「Ｌ」レベルのリセット信号▲▼
が与えられると、データ伝送路30からデータ伝送路100
へのデータ伝送が禁止され、データ伝送路60からデータ
伝送路100へのデータ伝送が許可される。その後、リセ
ット信号▲▼が「Ｈ」レベルに戻る。

この状態において、転送制御部11に「Ｌ」レベルのパ
ルス信号である送信信号C10が与えられ、データ１がデ
ータ保持回路12に与えられると仮定する。

このとき、転送制御部21からの送信許可信号AK20が
「Ｈ」レベル（許可状態）であるので転送制御部11から
の送信信号C20が「Ｌ」レベルに立下がる。この送信信
号C20は、転送制御部21に与えられ、かつ、データ保持
回路12のクロックパルスとなる。これにより、データ１
がデータ保持回路12の出力端子Qiに出力される。転送制
御部31からの送信許可信号AK30が「Ｈ」レベル（許可状
態）であるので、転送制御部21から出力される送信信号
C30が「Ｌ」レベルに立下がる。この送信信号C30は、転
送制御部31に与えられ、かつ、データ保持回路22のクロ
ックパルスとなる。これにより、データ保持回路12から
与えられるデータ１が、データ保持回路22の出力端子Qi
から出力される。

その結果、転送制御部31から出力される送信許可信号
AK31が「Ｈ」レベル（禁止状態）となり、NANDゲート9
1,92に入力される。データ２がデータ保持回路40および
50を介してデータ保持回路60に与えられるとともに
「Ｌ」レベルの送信信号C60が転送制御部61に与えられ
ない限り、転送制御部61からの送信許可信号AK61は
「Ｌ」レベル（許可状態）を保持している。そのため、
NANDゲート92の出力は「Ｈ」レベルを保持する。一方、
転送制御部31からの送信許可信号AK31が「Ｈ」レベル
（禁止状態）、転送制御部61からの送信許可信号AK60が
「Ｈ」レベル（許可状態）となっているので、NANDゲー
ト91の出力は「Ｌ」レベルとなる。

これらの出力がNANDゲート81に入力される。これによ
ってNANDゲート81の出力が「Ｌ」レベルから「Ｈ」レベ
ルに変化する。NANDゲート81の出力がNANDゲート82,83
に入力される。NANDゲート82の入力がすべて「Ｈ」レベ
ルになるので、その出力が「Ｌ」レベルとなる。この状
態で、前段のフリップフロップが安定する。

それにより、NANDゲート84の出力が「Ｌ」レベルから
「Ｈ」レベルに変化する。NANDゲート84の出力は、NAND
ゲート83に入力される。これにより、NANDゲート83の出
力が「Ｈ」レベルから「Ｌ」レベルに変化する。この状
態で、後段のフリップフロップが安定する。

NANDゲート83からの「Ｌ」レベルの出力はNORゲート8
9に入力される。転送制御部101からの送信許可信号AK10
0が「Ｌ」レベル（許可状態）であるので、NORゲート89
からの送信許可信号AK81が「Ｈ」レベル（許可状態）と
なる。これにより、転送制御部31からの送信信号C101が
「Ｌ」レベルに立下がる。この送信信号C101は、転送制
御部101に与えられ、かつ、データ保持回路32のクロッ
クパルスとなる。その結果、データ保持回路32の入力端
子Diに与えられるデータ１がその出力端子Qiから出力さ
れる。

転送制御部101の次段の転送制御部（図示せず）から
与えられる送信許可信号AKが「Ｈ」レベル（許可状態）
のときには、転送制御部101から出力される送信信号Ｃ
が「Ｌ」レベルに立下がる。この送信信号Ｃがデータ保
持回路102のクロックパルスとなり、データ保持回路102
の入力端子Diに与えられるデータ１がその出力端子Qiか
ら出力される。

転送制御部31から転送制御部101に「Ｌ」レベルの送
信信号C101が出力されている期間は、NANDゲート84から
の「Ｈ」レベルの出力が、後段のフリップフロップに保
持されてNORゲート90からの送信許可信号AK82が「Ｌ」
レベル（禁止状態）を保持する。その結果、転送制御部
61から転送制御部101へ“L"レベルの送信信号C102が出
力されない。また、転送制御部31からの「Ｌ」レベルの
送信信号C101がＤタイプフリップフロップ88のリセット
端子に与えられるので、その出力端子Ｑの電位が
「Ｌ」レベルとなる。それにより、データ保持回路62の
出力イネーブル端子OEに「Ｌ」レベルの信号が与えら
れ、その出力端子Qiがハイインピーダンス状態となる。
そのため、データ保持回路32の出力端子Qiからの出力
が、データ保持回路62の出力端子Qiからの出力と衝突し
ない。

このように、「Ｌ」レベルの送信信号C10が転送制御
部11に与えられるとともに、データ１がデータ保持回路
12に量えられたときには、そのデータ１は、データ保持
回路22および32を介してデータ保持回路102に伝送され
る。

一方、「Ｌ」レベルの送信信号C40が転送制御部41に
与えられるとともに、データ２がデータ保持回路42に与
えられたときには、上記と同様に、そのデータ２は、デ
ータ保持回路52および62を介してデータ保持回路102に
伝送される。

次に、初期状態の後、データ１が入力された後一定の
時間差をおいてデータ２が入力されると仮定する。

「Ｌ」レベルの送信信号C10が転送制御部11に与えら
れるとともに、データ１がデータ保持回路12に与えられ
た後、やや遅れて、「Ｌ」レベルの送信信号C40が転送
制御部41に与えられるとともに、データ２がデータ保持
回路42に与えられる。この場合、送信信号C10に応答し
て、「Ｌ」レベルの送信信号C20が転送制御部21に与え
られ、その後、「Ｌ」レベルの送信信号C30が転送制御
部31に与えられる。これにより、転送制御部31からの送
信許可信号AK31は「Ｌ」レベルから「Ｈ」レベル（禁止
状態）に変化する。

その結果、NANDゲート91の出力が「Ｈ」レベルから
「Ｌ」レベルに変化する。さらに、NANDゲート81の出力
が「Ｌ」レベルから「Ｈ」レベルに変化し、NANDゲート
82の出力が「Ｈ」レベルから「Ｌ」レベルに変化する。
この状態で、NANDゲート81,82から構成される前段のフ
リップフロップが安定する。

また、NANDゲート82の出力がNANDゲート84に入力され
る。これにより、NANDゲート84の出力が「Ｌ」レベルか
ら「Ｈ」レベルに変化し、NANDゲート83の出力が「Ｈ」
レベルから「Ｌ」レベルに変化する。この状態で、NAND
ゲート83,84から構成される後段のフリップフロップが
安定する。

また、「Ｌ」レベルの送信信号C40が転送制御部41に
与えられるとともに、データ２がデータ保持回路42に与
えられると、同様にして、「Ｌ」レベルの送信信号C60
が転送制御部61に与えられるとともに、データ２がデー
タ保持回路62に与えられる。これにより、NANDゲート82
の出力が「Ｈ」レベルにセットされる。

また、転送制御部61からの送信許可信号AK60が「Ｌ」
レベル（禁止状態）となる。それによりNANDゲート91の
出力が「Ｈ」レベルとなってNANDゲート81の出力が
「Ｌ」レベルにリセットされようとする。しかし、転送
制御部31からの送信許可信号AK31および転送制御部61か
らの送信許可信号AK61がともに「Ｈ」レベル（禁止状
態）となっているので、NANDゲート92の出力が「Ｌ」レ
ベルとなる。そのため、前段のフリップフロップのNAND
ゲート81および82に「Ｌ」レベルの信号が入力されそれ
らの出力はともに「Ｈ」レベルとなる。すなわち、後段
のフリップフロップのNANDゲート83および84の入力はと
もに「Ｈ」レベルとなる。

したがって、後段のフリップフロップは現時点におけ
る出力状態を保持する。すなわち、NANDゲート83からの
「Ｌ」レベルの出力がNORゲート89に与えられ、NORゲー
ト89からは「Ｈ」レベル（許可状態）の送信許可信号AK
81が出力される。これにより、データ保持回路32からデ
ータ保持回路102へのデータ伝送が許可される。このと
き、NANDゲート84からの「Ｈ」レベルの出力はNORゲー
ト90に与えられる。これにより、NORゲート90からは
「Ｌ」レベル（禁止状態）の送信許可信号AK82が与えら
れる。そのため、データ保持回路62からデータ保持回路
102へのデータ伝送が禁止される。

転送制御部31から転送制御部101に「Ｌ」レベルの送
信信号C101が与えられてデータ保持回路32からデータ保
持回路102へデータ１が伝送された後、データ保持回路6
2からデータ保持回路102へのデータ伝送が許可される。
その結果、転送制御部61から「Ｌ」レベルの送信信号10
2が転送制御部101に与えられるとともに、データ保持回
路62からデータ保持回路102にデータ２が与えられる。

データ１がデータ２よりもやや遅れて入力された場合
の動作も、上記と同様に説明される。

このように、データ伝送路30および60にそれぞれデー
タ１およびデータ２が与えられたときには、NANDゲート
81,82からなる前段のフリップフロップおよびNANDゲー
ト83,84からなる後段のフリップフロップによって、遅
く入力されたデータが一時的に停止される。

次に、両方の伝送路にデータが連続的に入力されてそ
れらの伝送路にデータが滞留したと仮定する。

第２図の実施例では、データ伝送路30からデータ伝送
路100へのデータ伝送よりもデータ伝送路60からデータ
伝送路100へのデータ伝送の方が優先されている。

まず、データが滞留する直前の状態において、転送制
御部61から転送制御部101に「Ｌ」レベルの送信信号C10
1が与えられかつデータ保持回路62からデータ保持回路1
02にデータ２が伝送されている間は、NANDゲート82の出
力およびNANDゲート91の出力は「Ｈ」レベルとなる。そ
のため、NANDゲート81はセュトされない。すなわち、NA
NDゲート81の出力は「Ｌ」レベル、NANDゲート83の出力
は「Ｈ」レベル、NANDゲート84の出力は「Ｌ」レベルと
なって、後段のフリップフロップは安定する。

この状態で、データ滞留が生じると、データ伝送路30
および60にはデータが存在する。そのため、転送制御部
31からの送信許可信号AK31および転送制御部61からの送
信許可信号AK61が共に「Ｈ」レベル（禁止状態）とな
る。それにより、NANDゲート92の出力は「Ｌ」レベルと
なり、NANDゲート91の出力は「Ｈ」レベルとなる。それ
により、NANDゲート81の出力が「Ｈ」レベルにセットさ
れる。NANDゲート82の出力は既に「Ｈ」レベルとなって
いるので、後段のフリップフロップのNANDゲート83およ
び84の入力がともに「Ｈ」レベルとなる。そのため、後
段のフリップフロップは前の状態を保持する。

また、転送制御部61から転送制御部101に「Ｌ」レベ
ルの送信信号C102が与えられかつデータ保持回路62から
データ保持回路102にデータ２が伝送された直後に、デ
ータの滞留が生じると、NANDゲート91の出力は「Ｌ」レ
ベルにリセットされる。また同時に、転送制御部51から
の送信信号C60が「Ｌ」レベルとなりNANDゲート82に入
力される。その結果、前段のフリップフロップのNANDゲ
ート81および82の出力がともに「Ｈ」レベルとなり、次
段のフリップフロップのNANDゲート83および84の出力は
前の状態を保持する。

したがって、転送制御部61がデータ伝送を許可され、
転送制御部31はデータ伝送を禁止されたままである。そ
のため、優先されているデータ伝送路60におけるデータ
の滞留が緩和されるまで、この状態が保持される。

次に、転送制御部31から転送制御部101に「Ｌ」レベ
ルの送信信号C101が与えられかつデータ保持回路32から
データ保持回路102にデータ１が伝送されている間にデ
ータが滞留すると、データ伝送に伴う転送制御部61への
「Ｌ」レベルの送信信号C60により、NANDゲート82の出
力が「Ｈ」レベルとなる。また、転送制御部31によるデ
ータ保持回路32からデータ保持回路102へのデータ伝送
が中断しないようにNANDゲート92からNANDゲート82およ
び81に「Ｌ」レベルの信号が出力される。

さらに、データ伝送路60におけるデータの滞留を緩和
するために、NANDゲート91の出力が「Ｈ」レベルにセッ
トされる。しかし、既に、NANDゲート92からの「Ｌ」レ
ベルの出力により、前段のフリップフロップのNANDゲー
ト82および81の出力がともに「Ｈ」レベルにセットされ
ている。そのため、後段のフリップフロップのNANDゲー
ト83および84の出力は保持される。したがって、現時点
で許可されているデータ保持回路32からデータ保持回路
102へのデータ伝送が完了した後、NANDゲート92の出力
が「Ｈ」レベルとなる。それによりNANDゲート81の出力
が「Ｌ」レベルにリセットされそれによりNANDゲート83
の出力は「Ｈ」レベルとなり、NANDゲート84の出力は
「Ｌ」レベルとなる。その結果、転送制御部31によるデ
ータ伝送が禁止され、転送制御部61によるデータ伝送が
許可される。

このように、調停制御部80は、優先されている転送制
御部61によるデータ伝送を許可し、転送制御部31による
データ伝送を禁止したままとなる。

また、転送制御部31によるデータ伝送が完了した直後
にデータが滞留した場合には、上記のように、転送制御
部31によるデータ伝送が禁止され、転送制御部61による
データ伝送が許可される。すなわち、優先されているデ
ータ伝送路60におけるデータの滞留が緩和されるまで、
この状態が保持される。

このように、データの滞留が生じた場合には、優先さ
れているデータ伝送路、すなわち転送制御部61およびデ
ータの保持回路62からなるデータ伝送路60のデータの滞
留が解消されるように調停制御部80が働く。

上記のように、この実施例によれば、出力側のデータ
伝送路100が空いている状態において、データ１のみが
存在しデータ２が存在しないときには、データ１が順次
出力される。また、データ２のみが存在しデータ１が存
在しないときには、データ２が順次出力される。

一方、データ１およびデータ２が入力側の伝送路の最
大転送能力で伝送されてきたときには、データ伝送路10
0がそれらのデータを同時に処理することはできない。
そのため、データ伝送路30,20,10およびデータ伝送路6
0,50,40にデータが滞留する。この場合には、データ伝
送路60のデータが優先的にデータ伝送路100へ伝送さ
れ、優先されている伝送路のデータの滞留が緩和される
ように、調停制御部80が働く。

また、優先されているデータ伝送路60,50,40にデータ
の滞留が生じない場合には、データ伝送路30およびデー
タ伝送路60へデータが到着した順に従って、それらのデ
ータがデータ伝送路100へ伝送される。

第７図は、この発明の他の実施例によるデータ伝送装
置の構成を示すブロック図である。

このデータ伝送装置によれば、任意の数のワードから
なるパケットデータが伝送される。この実施例において
は、パケットデータが２ワードからなると仮定する。

第７図の実施例においては、語数計数部800がさらに
設けられている。語数計数部800にはデータ伝送路30か
ら出力される送信許可信号AK30およびデータ伝送路60か
ら出力される送信許可信号AK60が与えられる。語数計数
部800は、それらの送信許可信号AK30およびAK60を２分
周することにより得られる送信許可信号AK33,AK62,AK63
を出力する。送信許可信号AK62および送信許可信号AK63
は、互いに相補な信号である。調停制御部80には、デー
タ伝送路50から出力される送信信号C60および語数計数
部800から出力される送信許可信号AK33,AK62,AK63が与
えられる。その他の部分の構成は、第１図の実施例の構
成と同様である。

調停制御部80は、出力側の伝送路であるデータ伝送路
100からの送信許可信号AK100に応答して、並列な入力側
の伝送路のそれぞれのパケットデータの状態と優先順位
とに基づいてそれらのパケットデータが複数のワードか
らなるパケットデータ単位でデータ伝送路100に伝送さ
れるように、入力側の伝送路からのパケットデータの出
力順序を調停する。

この実施例においても、データ伝送路60の方に、デー
タ伝送路30よりも高い優先順位が定められている。初期
状態においては、データ伝送路100はデータの受信が可
能な状態となっている。そのため、データ伝送路100か
ら調停制御部80に、データを受信可能であることを示す
送信許可信号AK100が与えられる。調停制御部80は、そ
の送信許可信号AK100に応答してデータ伝送路30に与え
る送信許可信号AK81を禁止状態にし、データ伝送路60に
与える送信許可信号AK82を許可状態とする。

まず、データ伝送路10に送信信号C10が与えられてデ
ータ伝送路10にパケットデータ１の先頭ワードが到着す
る。その先頭ワードは、データ伝送路20を介してデータ
伝送30に伝送される。このとき、データ伝送路30から出
力される送信許可信号AK30が、語数計数部800に与えら
れる。同様にして、パケットデータ１の第２ワードがデ
ータ伝送路20へ伝送される。語数計数部800は、データ
伝送路20を通過するワード数を計測し、パケットデータ
単位のパルスを発生してそれを調停制御部80へ伝送す
る。

データ伝送路60にデータがないときには、調停制御部
80は、送信許可信号AK81によりデータ伝送路30に、デー
タ伝送路100へのパケットデータ伝送を許可するととも
に、データ伝送路60に、データ伝送路100へのパケット
データ伝送を禁止する。データ伝送路30は、データ伝送
路100への伝送を許可されたので、データ伝送路100へパ
ケットデータ１の先頭ワードおよび第２ワードを順に伝
送する。パケットデータ１の第２ワードがデータ伝送路
100を通過したときに、データ伝送路100から調停制御部
80に、パケットデータ伝送を許可する送信許可信号AK10
0が与えられる。これにより、調停制御部80は、データ
伝送路30に、パケットデータ伝送を許可する送信許可信
号AK81を与える。このとき、データ伝送路60は、パケッ
トデータ伝送を禁止されたままであり、パケットデータ
伝送の待機状態となっている。

次に、データ伝送路40にパケットデータ２の先頭ワー
ドが到着する。その先頭ワードは、同様にして、データ
伝送路50を介してデータ伝送路60に伝送される。このと
き、データ伝送路60から出力される送信許可信号AK60は
語数計数部800に与えられる。次に、同様にして、パケ
ットデータ２の第２ワードがデータ伝送路40を介してデ
ータ伝送路60に伝送される。語数計数部800は、データ
伝送路50を通過するワード数を計測し、パケットデータ
単位のパルスを発生してそれを調停制御部80へ与える。
調停制御部80は、データ伝送路30からの送信許可信号AK
30によりデータ伝送路30にデータが存在しないことを確
認すると、送信許可信号AK82によりデータ伝送路60に、
データ伝送路100へのパケットデータ伝送を許可し、か
つ、データ伝送路30に、データ伝送路100へのパケット
データ伝送を禁止する。

データ伝送路60は、データ伝送路100へのパケットデ
ータ伝送を許可されたので、データ伝送路100へパケッ
トデータ２の先頭ワードおよび第２ワードを順に伝送す
る。データ伝送路100をパケットデータ２の第２ワード
が通過したときに、データ伝送路100から調停制御部80
に、パケットデータ伝送を許可する送信許可信号AK100
が与えられる。これにより、調停制御部80は、データ伝
送路60に、再びパケットデータ伝送を許可する送信許可
信号AK82を与える。

次に、パケットデータ２がパケットデータ１に比べて
少し遅れて入力されたと仮定する。

データ伝送路10にパケットデータ１の先頭ワードが到
着すると、その先頭ワードはデータ伝送路20を介してデ
ータ伝送路30へ伝送される。

このとき、データ伝送路30から出力される送信許可信
号AK30が、語数計数部800に与えられる。同様にして、
パケットデータ１の第２ワードが、データ伝送路10を介
してデータ伝送路20へ伝送される。

語数計数部800は、データ伝送路20を通過するワード
数を計測し、パケットデータ単位のパルスを発生してそ
れを調停制御部80に与える。それにより、調停制御部80
は、データ伝送路60に、データ伝送路100へのパケット
データ伝送を禁止する。この状態で、データ伝送路40に
パケットデータ２の先頭ワードが到着すると、その先頭
ワードはデータ伝送路50を介してデータ伝送路60に伝送
され、そこで一時停止する。データ伝送路30をパケット
データ１の第２ワードが通過した後、データ伝送路60か
らデータ伝送路100へのパケットデータ伝送が許可され
る。

このように、調停制御部80は、パケットデータ１およ
びパケットデータ２のうち到着時間の遅いパケットデー
タがデータ伝送路30またはデータ伝送路60で一時停止す
るように、入力側の伝送路の調停を行なう。

次に、複数のパケットデータが両方の入力側の伝送路
に滞留したと仮定する。

第７図の実施例においては、データ伝送路30からデー
タ伝送路100へのパケットデータ伝送よりも、データ伝
送路60からデータ伝送路100へのパケットデータ伝送が
優正される。そのためデータ伝送路60におけるパケット
データの滞留が緩和されるまで、調停制御部80はデータ
伝送路60にデータ伝送路100へのパケットデータ伝送を
許可し、かつ、データ伝送路30にデータ伝送路100への
パケットデータ伝送を禁止する。

パケットデータの滞留状態は、語数計数部800から調
停制御部80に入力される送信許可信号AK33,AK62,AK63に
より判定される。また、データ伝送路の優先順位は、送
信信号C60により判定される。

第８図において、語数計数部800は、Ｄタイプフリッ
プフロップ801,802からなる。Ｄタイプフリップフロッ
プ801のクロック端子▲▼には、転送制御部31から
の送信許可信号AK30が与えられる。Ｄタイプフリップフ
ロップ802のクロック端子▲▼には、転送制御部61
からの送信許可信号AK60が与えられる。Ｄタイプフリッ
プフロップ801の出力端子▲▼からは送信許可信号A
K33が出力され、Ｄタイプフリップフロップ802の出力端
子▲▼からは送信許可信号AK63が出力される。ま
た、Ｄタイプフリップフロップ802の出力端子Q2からは
送信許可信号AK63の反転信号である送信許可信号AK62が
出力される。Ｄタイプフリップフロップ801,802の各々
は、分周器として働く。送信許可信号AK33およびAK63
は、NANDゲート92に与えられ、送信許可信号AK62は、NA
NDゲート82,91に与えられる。その他の部分の構成は、
第２図に示される構成と同様である。

次に、第８図に示したデータ伝送装置の動作について
説明する。なお、以下の説明において、第２図の実施例
の説明と同様の部分は、適宜省略する。

初期状態において、リセット信号RSTが「Ｌ」レベル
になると、転送制御部11〜61,101がリセットされる。ま
た、Ｄタイプフリップフロップ801,802がセットされ、
その出力端子Q2からの出力が「Ｈ」レベル、出力端子Q2
からの出力が「Ｌ」レベルになる。そのため、第２図の
実施例の場合と同様に、NANDゲート82の出力が「Ｈ」レ
ベルとなる。この状態で、前段のフリップフロップが安
定する。また、NANDゲート83の出力が「Ｈ」レベルとな
り、NANDゲート84の出力が「Ｌ」レベルとなる。この状
態で、後段のフリップフロップも安定する。

このようにして、NORゲート89から出力される送信許
可信号AK81が「Ｌ」レベルとなる。その結果、データ伝
送路30からデータ伝送路100へのパケットデータ伝送が
禁止される。一方、NORゲート90から出力される送信許
可信号AK82が「Ｈ」レベルとなる。その結果、データ伝
送路60からデータ伝送路100へのパケットデータ伝送が
許可される。

この状態において、転送制御部11に「Ｌ」レベルのパ
ルス信号である送信信号C10が与えられてパケットデー
タ１の先頭ワードがデータ保持回路12に与えられると仮
定する。

この先頭ワードは、送信信号C20の立下がりに応答し
て、データ保持回路12の出力端子Q1から出力される。転
送制御部31からの送信許可信号AK30が「Ｈ」レベル（許
可状態）であるので、転送制御部21から出力される送信
信号C30が「Ｌ」レベルに立下がる。この送信信号C30の
立下がりに応答して、その先頭ワードがデータ保持回路
22の出力端子Qiから出力される。また、転送制御部31か
らの送信許可信号AK30は、Ｄタイプフリップフロップ80
1のためのクロックパルスとなる。そのＤタイプフリッ
プフロップ801は、その送信許可信号AK30を２分割し、
それにより得られた送信許可信号AK33をNANDゲート91に
与える。

このように、伝送制御部31からの送信許可信号AK30を
任意に分周することにより得られた信号をNANDゲート91
に入力することにより任意の数のワードからなる、パケ
ット単位のデータ（パケットデータ）を調停することが
できる。

Ｄタイプフリップフロップ801からの送信許可信号AK3
3が「Ｈ」レベルとなると、NANDゲート91の出力が
「Ｈ」レベルから「Ｌ」レベルに変化する。これによ
り、NANDゲート81の出力が「Ｈ」レベルにセットされ
る。また、NANDゲート82の出力が「Ｌ」レベルになる。
この状態で、前段のフリップフロップが安定する。ま
た、NANDゲート84の出力が「Ｈ」レベルとなり、NANDゲ
ート83の出力が「Ｌ」レベルとなる。この状態で、後段
のフリップフロップが安定する。そのため、NORゲート8
9からの送信許可信号AK81が「Ｈ」レベル（許可状態）
となる。この結果、データ保持回路32の入力端子Diに与
えられるパケットデータ１の先頭ワードがそれの出力端
子Qiから出力される。

転送制御部101の次段の転送制御部（図示せず）から
与えられる送信許可信号AKが「Ｈ」レベル（許可状態）
のときには、データ保持回路102の入力端子Diに与えら
れるパケットデータ１の先頭ワードがそれの出力端子Qi
から出力される。

パケットデータ１の第２ワードも、第１ワードに続い
て、データ保持回路12,22,32を介してデータ保持回路10
2の出力端子Qiから出力される。

なお、転送制御部31から転送制御部101に「Ｌ」レベ
ルの送信信号C101が出力されている期間は、データ保持
回路62の出力イネーブル端子OEに「Ｌ」レベルの信号が
与えられ、それの出力端子Qiがハイインピーダンス状態
となる。そのため、データ保持回路32の出力端子Qiから
の出力が、データ保持回路62の出力端子Qiからの出力と
衝突しない。

このように、２ワードからなるパケットデータ１は、
データ保持回路12,22,32を介してデータ保持回路102に
伝送される。

一方、「Ｌ」レベルの送信信号C40が転送制御部41に
与えられるとともに、パケットデータ２がデータ保持回
路42に与えられたときには、上記と同様に、そのパケッ
トデータ２は、データ保持回路52および62を介してデー
タ保持回路102に伝送される。

次に、初期状態の後、パケットデータ１が入力され、
その後一定の時間差をおいてパケットデータ２が入力さ
れると仮定する。

「Ｌ」レベルの送信信号C10が転送制御部11に与えら
れるとともに、パケットデータ１の先頭ワードがデータ
保持回路12に与えられた後やや遅れて、「Ｌ」レベルの
送信信号C40が転送制御部41に与えられるとともに、パ
ケットデータ２の先頭ワードがデータ保持回路42に与え
られる。この場合、送信信号C10に応答して、「Ｌ」レ
ベルの送信信号C20が転送制御部21に与えられ、その
後、「Ｌ」レベルの送信信号C30が転送制御部31に与え
られる。これにより転送制御部31からの送信許可信号AK
30は「Ｈ」レベルから「Ｌ」レベル（禁止状態）に変化
する。この送信許可信号AK30が、Ｄタイプフリップフロ
ップ801のためのクロックパルスとなり、Ｄタイプフリ
ップフロップ801からの送信許可信号AK33が「Ｈ」レベ
ルとなる。

その結果、NANDゲート91の出力が「Ｈ」レベルから
「Ｌ」レベルに変化する。これによりNANDゲート81の出
力が「Ｈ」レベルとなりNANDゲート82の出力が「Ｌ」レ
ベルとなる。この状態で、前段のフリップフロップが安
定する。また、NANDゲート84の出力が「Ｈ」レベルとな
り、NANDゲート83の出力が「Ｌ」レベルとなる。この状
態で、後段のフリップフロップが安定する。

また、同様にして、「Ｌ」レベルの送信信号C60が転
送制御部61に与えられるとともに、パケットデータ２の
先頭ワードがデータ保持回路62に与えられる。これによ
り、NANDゲート82の出力が「Ｈ」レベルにセットされ
る。

また、転送制御部61からの送信許可信号AK60が「Ｌ」
レベル（禁止状態）となる。この送信許可信号AK60がＤ
タイプフリップフロップ802のクロックパルスとなり、
Ｄタイプフリップフロップ802からの送信許可信号AK62
が「Ｌ」レベルに立下がる。それにより、NANDゲート91
の出力が「Ｈ」レベルとなってNANDゲート81の出力が
「Ｌ」レベルにリセットされようとする。しかし、送信
許可信号AK33および送信許可信号AK63ばともに「Ｈ」レ
ベルとなっているので、NANDゲート92の出力が「Ｌ」レ
ベルとなる。そのため、前段のフリップフロップのNAND
ゲート81および82に「Ｌ」レベルの信号が入力され、そ
れらの出力はともに「Ｈ」レベルとなる。

したがって、後段のフリップフロップは現時点におけ
る出力状態を保持する。そのため、データ保持回路32か
らデータ保持回路102へのパケットデータ伝送が許可さ
れ、データ保持回路62からデータ保持回路102へのパケ
ットデータ伝送が禁止される。

転送制御部31から転送制御部101にパケットデータ１
の２ワードに相当するパルス状の送信信号C101が与えら
れてデータ保持回路32からデータ保持回路102へパケッ
トデータ１の２ワードが伝送された後、データ保持回路
62からデータ保持回路102へのパケットデータ伝送が許
可される。その結果、転送制御部61から２ワードに相当
するパルス状の送信信号C102が転送制御部101に与えら
れるとともに、データ保持回路62からデータ保持回路10
2にパケットデータ２の２ワードが順に伝送される。

パケットデータ１がパケットデータ２よりもやや遅れ
て入力された場合の動作も、上記と同様に説明される。

このように、データ伝送路30および60にそれぞれパケ
ットデータ１およびパケットデータ２が与えられたとき
には、NANDゲート81,82からなる前段のフリップフロッ
プおよびNANDゲート83,84からなる後段のフリップフロ
ップによって、遅く入力されたパケットデータが一時的
に禁止される。

次に、両方の伝送路にパケットデータが連続的に入力
されてそれらの伝送路にパケットデータが滞留したと仮
定する。

まず、パケットデータが滞留する直前の状態におい
て、転送制御部61から転送制御部101に「Ｌ」レベルの
送信信号C101が与えられかつデータ保持回路62からデー
タ保持回路102にパケットデータ２が伝送されている間
は、NANDゲート83の出力は「Ｈ」レベル、NANDゲート84
の出力が「Ｌ」レベルとなって、後段のフリップフロッ
プは安定する。

この状態で、パケットデータの滞留が生じるとデータ
伝送路30および60にはそれぞれパケットデータのワード
が存在する。この場合、NANDゲート92の出力は「Ｌ」レ
ベルとなり、NANDゲート91の出力は「Ｈ」レベルとな
る。そのため、NANDゲート81の出力が「Ｈ」レベルにセ
ットされ、NANDゲート82の出力は「Ｈ」レベルを保持す
る。したがって、後段のフリップフロップは前の状態を
保持する。

また、転送制御部61から転送制御部101に「Ｌ」レベ
ルの送信信号C102が与えられかつ、データ保持回路62か
らデータ保持回路102にパケットデータ２のワードが伝
送された直後に、パケットデータの滞留が生じると、第
２図の実施例の場合と同様に、後段のフリップフロップ
のNANDゲート83および84の出力は前の状態を保持する。

したがって、転送制御部61がパケットデータ伝送を許
可され、転送制御部31はパケットデータ伝送を禁止され
たままである。そのため、優先されているデータ伝送路
60におけるパケットデータの滞留が緩和されをまで、こ
の状態が保持される。

次に、転送制御部31から転送制御部101に「Ｌ」レベ
ルの送信信号C101が与えられかつデータ保持回路32から
データ保持回路102にパケットデータ１が伝送されてい
る間に、パケットデータが滞留すると、第２図の実施例
の場合と同様に、後段のフリップフロップのNANDゲート
83および84の出力は保持される。したがって、現時点で
許可されているデータ保持回路32からデータ保持回路10
2へのパケットデータ伝送が完了した後、転送制御部31
によるパケットデータ伝送が禁止され、転送制御部61に
よるパケットデータ伝送が許可される。

このように、調停制御部80は、優先されている転送制
御部61によるパケットデータ伝送を許可し、転送制御部
31によるパケットデータ伝送を禁止したままとなる。

また、転送制御部31によるパケットデータ伝送が完了
した直後に、パケットデータが滞留した場合には、上記
のように、転送制御部31によるパケットデータ伝送が禁
止され、転送制御部61によるパケットデータ伝送が許可
される。すなわち、優先されているデータ伝送路60にお
けるパケットデータの滞留が緩和されるまで、この状態
が保持される。

このように、パケットデータの滞留が生じた場合に
は、優先されているデータ伝送路、すなわち転送制御部
61およびデータ保持回路62からなるデーフ伝送路60のパ
マットデータの滞留が解消されるように、調停制御部80
が働く。

上記のように、この実施例によれば、出力側のデータ
伝送路100が空いている状態において、パケットデータ
１のみが存在しパケットデータ２が存在しないときに
は、パケットデータ１が順次出力される。また、パケッ
トデータ２のみが存在しパケットデータ１が存在しない
ときには、パケットデータ２が順次出力される。

一方、パケットデータ１およびパケットデータ２が入
力側の伝送路の最大転送能力で伝送されてきたときに
は、データ伝送路100がそれらのパケットデータを同時
に処理することはできない。そのため、データ伝送路3
0,20,10およびデータ伝送路60,50,40にパケットデータ
が滞留する。この場合には、データ伝送路60のパケット
データが優先的にデータ伝送路100へ伝送され、その優
先されている伝送路のパケットデータの滞留が緩和され
るように、調停制御部80が働く。

また、優先されているデータ伝送路60,50,40にパケッ
トデータの滞留が生じない場合にはデータ伝送路30およ
びデータ伝送路60へパケットデータが到着した順に従っ
て、それらのパケットデータがデータ伝送路100へ伝送
される。

上記実施例のデータ伝送装置は、たとえば、データフ
ロー型情報処理装置に適用される。第９図はデータフロ
ー型情報処理装置の構成の一例を示すブロック図であ
る。また、第10図はその情報処理装置により処理される
データパケットのフィールド構成の一例を示す図であ
る。

第９図および第10図を参照してデータフロー型情報処
理装置の構成と概略の動作について説明する。第10図の
データパケットの行先フィールドには行先情報が格納さ
れ、命令フィールドには命令情報が格納され、データ１
フィールドまたはデータ２フィールドにはオペランドデ
ータが格納される。

第１図において、プログラム記憶部１は、プログラム
メモリ（図示せず）を含み、そのプログラムメモリに
は、第11図に示すように、行先情報と命令情報とからな
るデータフロープログラムが記憶されている。プログラ
ム記憶部１は、データパケットの行先情報に基づくアド
レス指定によって行先情報および命令情報を読出し、そ
れらの情報をデータパケットの行先フィールドおよび命
令フィールドにそれぞれ格納し、そのデータパケットを
出力する。

対データ検出部２は、プログラム記憶部１から出力さ
れるデータパケットの待合わせを行なう。すなわち、対
データ検出部２は、同じ行先情報を有する２つのデータ
パケットを検出し、一方のデータパケットのオペランド
データを他方のデータパケットの所定のデータフィール
ドに格納し、その他方のデータパケットを出力する。な
お、このとき上記一方のデータパケットは消滅する。演
算処理部３は対データ検出部２から出力されるデータパ
ケットの命令情報を解読し、それの２つのオペランドデ
ータに対して所定の演算処理を施し、その結果をデータ
パケットのデータフィールドに格納し、そのデータパケ
ットを分岐部４に出力する。

分岐部４は、データパケットの行先情報に基づいてそ
のデータパケットを内部データバッファ５または外部デ
ータメモリ６に出力する。内部データバッファ５および
外部データメモリ６から出力されるデータパケットは合
流部７に与えられ、合流部７はそれらのデータパケット
を先着順または優先順位に従ってプログラム記憶部１に
与える。

第９図に示されたデータフロー型情報処理装置におい
ては、データパケットが、プログラム記憶部１、対デー
タ検出部２、演算処理部３、分岐部４、内部データバッ
ファ５または外部データメモリ６、合流部７…のように
順に回り続けることにより、プログラム記憶部１に記憶
されたプログラムに基づく演算処理が進行する。

上記実施例のデータ伝送装置は、第９図のデータフロ
ー型情報処理装置の合流部７として用いられることがで
きる。第10図に示されるデータパケットが１ワードから
なる場合には、第１図および第２図に示されるデータ伝
送装置が用いられ、第10図に示されるデータパケットが
２ワードからなる場合には、第７図および第８図に示さ
れるデータ伝送装置が用いられる。

本発明のデータ伝送装置は、データフロー型情報処理
装置に限らず、各種情報処理装置、データ伝送が必要な
その他の装置にも広く用いられることができる。

＜発明の効果＞ 以上のように、この発明によれば、複数の並列な伝送
路のデータが任意な時間間隔でかつお互いに非同期に伝
送されてきた場合でも、出力側のデータ伝送路から送信
許可信号が送られてきたことに応じて、調停制御部で調
停を行うことにより、伝送路の物理的収容能力の限界ま
で受理し、かつ調停制御に要する遅延時間が全くなく出
力側伝送路に順次伝送させることができる。したがって
高速伝送とともに信頼性の高い調停機構が実現できる。

また、この発明によれば、複数の並列な伝送路のデー
タが任意な時間間隔でかつお互いに非同期に伝送されて
きた場合でも、出力側のデータ伝送路からの送信許可信
号が送られてきたことに応じて調停制御部で調停を行う
ことにより、伝送路の物理的収容能力の限界まで受理
し、かつ、調停制御に要する遅延時間が全くなく、ワー
ド数計数部での計数結果にしたがってパケット単位のデ
ータを出力側伝送路に順次伝送させることができる。し
たがって高速伝送とともに信頼性の高い調停機構が実現
できる。

【図面の簡単な説明】

第１図は、この発明の一実施例によるデータ伝送装置の
構成を示すブロック図である。 第２図は、第１図のデータ伝送装置の具体的な回路図で
ある。 第３図は、第２図および第８図に含まれる転送制御部の
構成を示す回路図である。 第４図は、第２図および第８図に含まれる他の転送制御
部の構成を示す回路図である。 第５図は、次段のデータ伝送路が空き状態である場合の
転送制御部の動作を説明するためのタイミングチャート
である。 第６図は、次段のデータ伝送路が詰まり状態である場合
の転送制御部の動作を説明するためのタイミングチャー
トである。 第７図は、この発明の他の実施例によるデータ伝送装置
の構成を示すブロック図である。 第８図は、第７図のデータ伝送装置の具体的な回路図で
ある。 第９図は、この発明のデータ伝送装置が適用されるデー
タフロー型情報処理装置の構成を示すブロック図であ
る。 第10図は、第９図のデータフロー型情報処理装置の各部
分を巡回するデータパケットの構成を示す図である。 第11図は、第９図のデータフロー型情報処理装置のプロ
グラム記憶部に記憶されるデータフロープログラムを示
す図である。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】前段部から並列に与えられる複数の同一フ
   ォーマットデータを後段部に直列的に送り出す非同期型
   のデータ伝送装置であって、次のものを備えるデータ伝
   送装置。 複数の第１のデータ伝送路：前記前段部から並列に与え
   られる複数の同一フォーマットデータを受ける、前記複
   数の第１のデータ伝送路にはそれぞれ優先順位が与えら
   れる。 第２のデータ伝送路：前記複数の第１のデータ伝送路の
   いずれか１つから選択的にデータを受け、そのデータを
   前記後段部に出力する。および 制御手段：前記複数の第１のデータ伝送路のうち１つの
   第１のデータ伝送路がデータを受けたときには、前記１
   つのデータ伝送路から前記第２のデータ伝送路にデータ
   が伝送されるように制御を行ない、前記複数の第１のデ
   ータ伝送路のうち複数のデータ伝送路が同時にデータを
   受けたときには、より高い優先順位を有する第１のデー
   タ伝送路から前記第２のデータ伝送路にデータが伝送さ
   れるように制御を行ない、さらに、前記複数の第１のデ
   ータ伝送路のうち複数のデータ伝送路にデータの滞留が
   生じたときには、より高い優先順位を有する第１のデー
   タ伝送路におけるデータが優先的かつ連続的に前記第２
   のデータ伝送路に伝送されるように制御を行なう。
2. 【請求項２】前段部から並列に与えられる複数の同一フ
   ォーマット・パケットデータを後段部に直列的に送り出
   す非同期型のデータ伝送装置であって、 前記複数のパケットデータの各々は、連続的に伝送され
   る複数のワードからなり、 次のものを備えるデータ伝送装置。 複数の第１のデータ伝送路：前記前段部から並列に与え
   られる複数の同一フォーマット・パケットデータを受け
   る、前記複数の第１のデータ伝送路には、それぞれ優先
   順位が与えられる。 第２のデータ伝送路：前記複数の第１のデータ伝送路の
   いずれか１つから選択的にパケットデータを受ける。お
   よび 制御手段：前記複数の第１のデータ伝送路のうち１つの
   第１のデータ伝送路がパケットデータを受けたときに
   は、前記１つの第１のデータ伝送路から前記第２のデー
   タ伝送路に前記パケットデータの前記複数のワードが連
   続的に伝送されるように制御を行ない、前記複数の第１
   のデータ伝送路のうち複数の第１のデータ伝送路が同時
   にパケットデータを受けたときには、より高い優先順位
   を有する第１のデータ伝送路から前記第２のデータ伝送
   路に前記パケットデータの前記複数のワードが連続的に
   伝送されるように制御を行ない、さらに、前記複数の第
   １のデータ伝送路のうち複数のデータ伝送路にパケット
   データの滞留が生じたときには、より高い優先順位を有
   する第１のデータ伝送路におけるパケットデータが優先
   的かつ連続的に前記第２のデータ伝送路に伝送されるよ
   うに制御を行なう。