JP2828995B2 - データ伝送装置 - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ この発明はデータ伝送装置に関し、特に、複数の並列
な入力側伝送路を介して伝送されてきたパケットデータ
を直列的に出力側の伝送路に任意のワード数から成るパ
ケット単位のデータを伝送するようなデータ伝送装置の
改良に関する。

＜従来の技術＞ 電子計算機などを用いたデータ処理装置においては、
複数の処理装置をディジタル信号による通信によって結
合している。そして、データ処理を複数の処理装置で分
散して処理したとき、各処理装置で得られた結果は、こ
れらの処理装置群とは異なる第２の処理装置に送られ、
この第２の処理装置では、受信した複数の結果を用いて
処理を実行する。例えば特願昭61−17543の装置があ
る。

＜発明が解決しようとする課題＞ 上述の各処理装置において、分散されたデータを処理
するのに要する時間は、受信したデータや該装置に要求
される処理の内容によって異なり、それぞれにおいて処
理された結果、データ群が常に同じ順序でしかも同じ時
間間隔で送信されるとは限らない。また、第２の処理装
置における処理時間のばらつきから生じる送信データ群
の滞留を極力緩和するようなバッファ機能を伝送路自体
に持たすことができるならば、処理装置のハードウェア
量を減少させることができる。

それゆえに、この発明の主たる目的は、複数の並列な
入力側伝送路を介して伝送されてきたデータを、伝送路
の収容能力の限界まで受理することができ、しかも伝信
データ群の到着順に出力側伝送路に伝送し、送信データ
群の滞留がある場合は出力の調停を行い出力側伝送路に
任意のワード数から成るパケット単位のデータを伝送で
きるようなデータ伝送装置を提供することである。

＜課題を解決するための手段＞ この発明にかかるデータ伝送装置は、複数の並列な入
力側伝送路に対して各伝送路に固有の時間間隔以上の任
意の時間間隔をおいて連続したパケットデータを入力す
ることができ、また複数の並列な伝送路へパケットデー
タ群を入力する場合、各々の伝送路への前記パケットデ
ータ群の各バケットデータを一定の時間差以上の任意の
時間差をおいて入力することができ、さらに伝送路の物
理的な収容能力の限界まで受理することができる。しか
もパケットデータの到着順およびパケットデータが滞留
した場合は滞留を極力緩和するように直列的に出力側の
伝送路に任意のワード数から成るパケット単位のデータ
を伝送できる。このために、データ伝送装置は、複数の
並列なデータ伝送手段と、出力側の伝送路から送信許可
信号が送られてきたことに応じて、前記データ伝送手段
をパケットデータの到着順およびパケットデータが滞留
した場合は滞留を極力緩和するように調停を行い、直列
的に出力側の伝送路に任意のワード数からなるパケット
単位のデータを伝送するための調停制御手段とから構成
される。

＜作用＞ この発明にかかるデータ伝送装置は、出力側の伝送路
から送信許可信号が送られてきたことに応じて、複数の
伝送手段をパケットデータの到着順およびパケットデー
タが滞留した場合は滞留を極力緩和するように調停を行
い、対応する伝送路から送られてきたパケットデータ
を、伝送路の物理的な収容能力の限界まで受理し、かつ
調停制御に要する遅延時間が全くなく、伝送路固有の転
送時間内で出力側伝送路に任意のワード数から成るパケ
ット単位のデータを順次伝送させることができる。

＜実施例＞ 第１図はこの発明の一実施例の概略ブロック図であ
る。この第１図に示す実施例では、２つのデータ伝送路
10,20,30および40,50,60が並列的に設けられ、調停制御
部80では、出力側伝送路であるデータ伝送路100から送
信許可信号が送られてきたことに応じて、並列な入力側
伝送路のそれぞれのパケットデータの混み具合により出
力順を調停し任意のワード数から成るパケット単位のデ
ータをデータ伝送路100に出力する。

次に、第１図に示した実施例の具体的な動作について
説明する。初期状態においては、出力側のデータ伝送路
100はパケットデータの受信が可能な状態であり、送信
許可信号AK100が調停制御部80に対して返送されてい
る。調停制御部80は出力側のデータ伝送路100からの送
信許可信号AK100を受け、データ伝送路30および60に送
信許可信号AK30およびAK60を出力する。AK30およびAK60
は、同時にデータ伝送路100への送出を許可するのでは
なく、どちらか一方がデータ伝送路100への送出を許可
するようになっている。本実施例では、例えばデータ伝
送路60が許可され、データ伝送路30が禁止されている状
態を考える。

データ伝送路10にパケットデータの先頭語が到着した
場合、該先頭語データおよび送信信号C10は、データ伝
送路20を介し、データ伝送路30へ伝送される。送信許可
信号AK10は、データ伝送路10にデータおよび送信信号C1
0が送信されるまでは送信を許可している状態だが、デ
ータおよび送信信号C10が送信されると、前段にデータ
受信中つまり受信中は次のデータおよび送信信号の入力
を禁止する信号として出力される。送信信号C10が、デ
ータ伝送路20を介し、データ伝送路30へ伝送されるた
め、データ伝送路30は、データ伝送路20およびワード数
計数部800を介して調停制御部80に対して受信中という
情報を送信許可信号に出力する。ワード数計数部800で
は、データ伝送路20を通過するデータ数を計測しパケッ
ト単位のパルスを生成して調停制御部80へ伝送する。調
停制御部80では、データ伝送路60にパケットデータがな
いことを確認し、パケットデータがない場合は、データ
伝送路30に対し、データ伝送路100へのデータ伝送を許
可するとともに、データ伝送路60に対し、データ伝送路
100へのデータ伝送を禁止する。データ伝送路30は、デ
ータ伝送路100への伝送を許可されたので、任意のワー
ド数から成るパケット単位のデータをデータ伝送を100
へ伝送する。そして、データ伝送路100を前記パケット
データが通過した時、送信許可信号AK100がデータ伝送
路100から調停制御部80に返送され、調停制御部80で
は、データ伝送路30に送信許可信号AK30を返送すること
で、データ伝送路30からデータ伝送路100へのデータ送
出を許可する。データ伝送路100をパケットデータが通
過した後、送信許可信号AK100が出て、データ伝送路30
からデータ伝送路100へののデータ送出が許可される構
成になっているのは、データ伝送路100データが存在す
る状態で、データ伝送路30からのデータ送出が許可され
ると、先のデータが後のデータで書き換えられ、先のデ
ータが消失してしまうからである。

次に、データ伝送路40にパケットデータの先頭語が到
着した時、該先頭語データおよび送信信号C20は、デー
タ伝送路50を介し、データ伝送路60へ伝送される。送信
信号C20が、データ伝送路50を介し、データ伝送路60へ
伝送されるため、データ伝送路60は、データ伝送路50お
よびワード数計数部800を介して調停制御部80に対して
受信中という情報を送信許可信号に出力する。ワード数
計数部800では、データ伝送路50を通過するデータ数を
計測しパケット単位のパルスを生成して調停制御部80へ
伝送する。調停制御部80では、データ伝送路30にパケッ
トデータがないことを確認し、パケットデータがない場
合は、データ伝送路60に対し、データ伝送路100へのデ
ータ伝送を許可するとともに、データ伝送路30に対し、
データ伝送路100へのデータ伝送を禁止する。データ伝
送路60は、データ伝送路100への伝送を許可されたの
で、任意のワード数から成るパケット単位のデータをデ
ータ伝送路100へ伝送する。そして、データ伝送路100を
前記パケットデータが通過した時、送信許可信号AK60が
データ伝送路100から調停制御部80を介してデータ伝送
路60へ返送され、データ伝送路60からのデータの送出を
許可する。

次に、パケットデータ２がパケットデータ１にくらべ
少し遅れて入力された場合について説明する。データ伝
送路10にパケットデータの先頭語が到着した場合、その
送信信号C10は、データ伝送路20を介しデータ伝送路30
へ送られ、ワード数計数部800では、データ伝送路20を
通過するデータ数を計測しパケット単位のパルスを生成
して調停制御部80へ伝送する。応じて、調停制御部80で
は、データ伝送路60に対し、データ伝送路100へのデー
タ伝送を禁止する。この状態で、データ伝送路40にパケ
ットデータ２の先頭語が到着した場合、データ伝送路50
を介し、データ伝送路60で一時停止するが、パケットデ
ータ１がデータ伝送路30を通りすぎた後、データ伝送路
60からデータ伝送路100へのパケットデータの送出が許
可される。このように、調停制御部80では、パケットデ
ータ１およびパケットデータ２の到着時間の遅いパケッ
トデータを、データ伝送路30もしくは、データ伝送路60
で一時停止させ、伝送路の調停を行う。

第２図は２つの独立した２ワード構成のパケットデー
タを調停する実施例の具体的な回路図である。まず、第
２図を参照して、構成について説明する。第１図のデー
タ伝送路10,20,30および40,50,60は、それぞれ、転送制
御部11,21,31および41,51,61とデータ保持手段12,22,32
および42,52,62とで構成される。また、データ伝送路10
0は、転送制御部101とデータ保持手段102とで構成され
る。転送制御部11,21,31,41,51および61は、各々１本の
送信信号入力、１本の送信許可信号入力、１本送信信号
出力、および１本の送信許可信号出力によってハンドシ
ェイク転送制御を行う。転送制御部101は２本の異なる
送信信号入力に対して論理和をとる機能を内蔵してお
り、転送制御としては転送制御部11,21,31,41,51および
61と同様のハンドシェイク転送制御を行う。転送制御部
11,21,31,41,51および61の詳細回路を第３図に、転送制
御部101の詳細回路を第４図に示す。データ保持手段12,
22,32,42,52,62及び102は、クロックパルスの立ち下が
り時にDiの内容をQiに転送する構成となっている。調停
制御部80は、ナンドゲート81,82,83及び84とアンドゲー
ト85及び86とＤタイプフリップフロップ87および88とノ
アゲート89及び90とから構成される。Ｄタイプフリップ
フロップ87および88は、クロックパルスの立ち下がり時
にＤ入力の内容をＱ出力に出力する構成となっている。
ワード数計数部800は、Ｄタイプフリップフロップ801,8
02,803及び804とノアゲート805及び806とから構成され
る。Ｄタイプフリップフロップ801および802はクロック
パルスの立ち下がり時にＤ入力（Q2＝１）の内容をQ1
出力に出力する構成となっており、Ｄタイプフリップフ
ロップ803および804は、クロックパルスの立ち上がり時
にＤ入力（Q2＝１）の内容をQ1出力に出力する構成と
なっている。

次に、第２図に示した実施例の動作について説明す
る。初期状態において、リセット信号RESET（“L"レベ
ル）が転送制御部11,21,31,41,51,61および101とアンド
ゲート85および86とナンドゲート82および83とＤタイプ
フリップフロップ801,802,803および804とに与えられ
る。それによって、転送制御部11,21,31,41,51および61
が、それぞれ初期リセットされ、それぞれのQ1出力が
“H"レベルになり、Q2出力も“H"レベルになる。転送制
御部101がリセットされると、Q1出力は“H"レベルにな
り、Q2出力は“L"レベルになる。Ｄタイプフリップフロ
ップ801,802,803および804は、リセット信号により、Q1
出力を“H"レベルに、Q2出力を“L"レベルにする。Ｄタ
イプフリップフロップ87および88は、リセット信号によ
りＱ出力を“L"レベルにする。ナンドゲート82は、リセ
ット信号により出力が“H"となり、フリップフロップを
構成しているナンドゲート81に入力される。ナンドゲー
ト81の残りの入力は、Ｄタイプフリップフロップ801お
よび803のQ2出力が共に“L"であるために“H"となり、
ナンドゲート81の出力は“L"となり、ナンドゲート81お
よび82で構成された前段のフリップフロップは安定す
る。ナンドゲート83および84で構成された後段のフリッ
プフロップは、前段の出力を受けると共にナンドゲート
83にリセット信号が入力されているため、ナンドゲート
83の出力は“H"、84の出力は“L"となり後段のフリップ
フロップも安定する。ナンドゲート83の出力はノアゲー
ト89の入力に与えられたことにより、ノアゲート89の出
力は“L"となり、データ伝送路30より伝送路100へのデ
ータ伝送を禁止状態とする。ナンドゲート84の出力はノ
アゲート90の入力に与えられたことにより、ノアゲート
90の出力は“H"となり、データ伝送路60より伝送路100
へのデータ伝送を可能とする。

この状態において、パケットデータ１がデータ保持手
段12に与えられ、送信信号C10（“L"レベル）が転送制
御部11に与えられると、転送制御部11は転送制御部21の
Q2出力が“H"であるため、そのQ1出力を“L"レベルに
し、転送制御部11のQ1出力が転送制御部21に伝達される
とともにデータ保持手段12のクロックパルスとなりデー
タ１の内容をデータ保持手段12のQiに出力する。転送制
御部21は転送制御部31のQ2出力が“H"であるため、その
Q1出力を“L"レベルにし、転送制御部21のQ1出力が転送
制御部31に伝達されるとともにデータ保持手段22のクロ
ックパルスとなりデータ保持手段12のQiの内容をデータ
保持手段22のQiに出力する。Ｄタイプフリップフロップ
801及び803とノアゲート805は転送制御部31のQ2出力を
２分周し、その出力なナンドゲート81の入力となる。こ
のようにナンドゲート81に入力されるパルスは転送制御
部31のQ2出力を任意に分周することで任意のワード数か
ら成るパケット単位のデータについて調停制御すること
ができる。ノアゲート805の出力はナンドゲート81の入
力となり、ナンドゲート81の出力を“L"から“H"に変化
させ、この出力は、ナンドゲート82および83の入力とな
る。ナンドゲート82は入力がすべて“H"となったことに
より出力が“L"となり前段のフリップフロップを安定さ
せる。また、これにより、後段のフリップフロップはナ
ンドゲート84の出力は“H"、ナンドゲート83の出力は
“L"となって安定する。ナンドゲート83の出力“L"はノ
アゲート89の入力となり、転送制御部101からの送信許
可信号をアクティブしたことにより転送制御部31のQ1出
力を“L"レベルにし転送制御部101に伝達され、送信許
可信号AKが“H"の場合は転送制御部101のQ1出力は“L"
となると共にデータ保持手段102のクロックパルスとな
りデータ保持手段102のDiの内容がQiに出力される。転
送制御部31から転送制御部101に出力されている期間
は、ナンドゲート84の出力“H"が後段のフリップフロッ
プ出力として保持されてノアゲート90の入力されるの
で、ノアゲート90の出力“L"を保持し、転送制御部61か
ら転送制御部101への出力を禁止するとともに、転送制
御部31の出力でＤタイプフリップフロップ88の出力を
“L"とすることにより、データ保持手段62の出力をQiを
ハイインピーダンスにし、データ保持手段32のQi出力と
衝突しないようにしている。

次に、パケットデータ２がデータ保持手段42に与えら
れ、送信信号C20が転送制御部41に与えられた場合は、
上記のパケットデータ１の入力に伴う動作説明と全く同
様であるので省略する。

次に、初期状態の後、パケットデータ２がパケットデ
ータ１にくらべ一定の時間差をおいて入力された場合に
ついて説明する。パケットデータ１の先頭語がデータ保
持手段12に与えられ、送信信号C10が転送制御部11に与
えられた後、やや遅れて入力されたパケットデータ２の
先頭語がデータ保持手段42に与えられ、送信信号C20が
転送制御部41に与えられた時、送信信号C10は転送制御
部11および21を介して転送制御部31に与えられる。これ
により、ノアゲート805の出力が“H"から“L"になり、
このノアゲート出力“L"はナンドゲート81の入力とな
り、その出力を“L"から“H"に変化させることにより、
ナンドゲート81および82で構成している前段フリップフ
ロップを安定させる。また、後段フリップフロップも、
ナンドゲート84の出力“H"、ナンドゲート83の出力“L"
で安定する。ナンドゲート83の出力はノアゲート89に与
えられ転送制御部31の転送制御部101に対する送出を許
可する。この時、ナンドゲート84の出力はノアゲート90
に与えられ、転送制御部61からのデータの送出を禁止し
ているが、パケットデータ１の２ワード分に相当する送
信信号C10が転送制御部31から転送制御部101に送出され
た後、転送制御部61の送出が許可される。パケットデー
タ１がパケットデータ２よりもやや遅れて入力された場
合も全く同様に説明できるので省略する。このように、
２つのパケットデータ１およびパケットデータ２が競合
して入力された場合は、ナンドゲート81および82のフリ
ップフロップ並びにナンドゲート83および84のフリップ
フロップによって遅く入力されたパケットデータを一時
停止させる。

上述のごとく、この実施例によれば、出力側の伝送路
100が空いている状態において、パケットデータ１だけ
が存在しパケットデータ２が存在しない場合は、パケッ
トデータ１が順次出力され、パケットデータ２だけが存
在しパケットデータ１が存在しない場合は、パケットデ
ータ２が順次出力される。また、パケットデータ１およ
びパケットデータ２がデータ伝送路の最大転送能力で伝
送されてきた場合には、出力側データ伝送路100の処理
能力が追いつかないため、データ伝送路30,20および10
そしてデータ伝送路60,50および40にパケットデータが
滞留する。この場合は、データ伝送路30およびデータ伝
送路60が交互に各伝送路上のパケットデータをデータ伝
送路100へパケット単位のデータとして伝送する。

第５図は２つの独立した２ワード構成のパケットデー
タを調停する他の実施例の具体的な回路図である。ま
ず、第５図を参照して、構成について説明する。第１図
のデータ伝送路10,20,30および40,50,60は、それぞれ、
転送制御部11,21,31および41,51,61とデータ保持手段1
2,22,32および42,52,62とで構成される。また、データ
伝送路100は、転送制御部101とデータ保持手段102とで
構成される。転送制御部11,21,31,41,51および61は、各
々１本の送信信号入力,1本の送信許可信号入力,1本の送
信信号出力，および１本の送信許可信号出力によってハ
ンドシェイク転送制御を行う。転送制御部101は２本の
異なる送信信号入力に対して論理和をとる機能を内臓し
ており、転送制御としては転送制御部11,21,31,41,51お
よび61と同様のハンドシェイク転送制御を行う。転送制
御部11,21,31,41,51および61の詳細回路を第６図に、転
送制御部101の詳細回路を第７図に示す。調停制御部80
は、Ｄタイプフリップフロップ81′および92′とノアゲ
ート82′,83′,85′および86′ナンドゲート89′および
90′とインバータ84′,87′,88′および91′とから構成
される。ワード数計数部800は、Ｄタイプフリップフロ
ップ801′,802′,803′及び804′とから構成される。

次に、第５図に示した実施例の動作について説明す
る。初期状態において、リセット信号RESET（“L"レベ
ル）が転送制御部11,21,31,41,51,61および101とナンド
ゲート89′とＤタイプフリップフロップ92′,801′,80
2′,803′および804′とに与えられる。それによって、
転送制御部11,21,31,41,51,61および101が、それぞれ初
期リセットされ、それぞれのQ1出力が“H"レベルにな
り、Q2出力も“H"レベルになる。Ｄタイプフリップフロ
ップ801′,802′,803′および804′は、リセット信号に
よりＱ出力を“H"レベルに出力を“L"レベルにする。
Ｄタイプフリップフロップ92′は、リセット信号の反転
信号入力によりＱ出力を“L"レベルに出力を“H"レベ
ルにする。これにより、ノアゲート82′の出力が“H"レ
ベルとなり、インバータ84′の出力が“L"レベル、ノア
ゲート83′の出力が“L"レベルとなる。ゆえに、Ｄタイ
プフリップフロップ81′のセット入力が“L"レベル、リ
セット入力も“L"レベルとなり、Ｄタイプフリップフロ
ップ81′のＱ出力が“H"レベル、出力が“L"レベルと
なる。また、リセット信号がナンドゲート89′に与えら
れているので、ナンドゲート89′の出力が“H"レベルと
なり、ナンドゲート90′の出力が“L"レベルとなる。転
送制御部101のQ2出力が“H"レベルより、インバータ8
7′および88′の出力は“L"レベルとなり、ノアゲート8
5′および86′の入力に与えられる。また、Ｄタイプフ
リップフロップ81′のＱ出力がノアゲート86′の入力に
与えられたことにより、ノアゲート86′の出力は“L"レ
ベルとなり、伝送路60から伝送路100へのデータ伝送を
禁止状態とする。Ｄタイプフリップフロップ81′の出
力がノアゲート85′の入力に与えられたことにより、ノ
アゲート85′の出力は“H"レベルとなり、伝送路30から
伝送路100へのデータ伝送を可能とする。

この状態において、パケットデータ１の先頭語がデー
タ保持手段12に与えられ、送信信号C10が転送制御部11
に与えられると、転送制御部11は転送制御部21のQ2出力
が“H"レベルであるため、そのQ1出力を“L"レベルに
し、転送制御部11のQ1出力が転送制御部21に伝達される
とともにデータ保持手段12のクロックパルスとなりデー
タ１の内容をデータ保持手段12のQiに出力する。転送制
御部21は転送制御部31のQ2出力が“H"レベルであるた
め、そのQ1出力を“L"レベルにし、転送制御部21のQ1出
力が転送制御部31に伝達されるとともにデータ保持手段
22のクロックパルスとなりデータ保持手段12のQiの内容
をデータ保持手段22のQiに出力する。また、転送制御部
31のQ2出力はＤタイプフリップフロップ801′および80
3′のクロックパルスとなる。該Ｄタイプフリップフロ
ップ801′および803′は転送制御部31のQ2出力を２分周
し（Ｄタイプフリップフロップを２つ用いているのは、
２分周されたパルスの間隔を２分周されパルスの立ち下
がりから立ち上がりまで確保するためである。）Ｄタイ
プフリップフロップ81′のリセット入力となる。このよ
うに、Ｄタイプフリップフロップ81′に入力されるパル
スは転送制御部31のQ2出力を任意に分周することで任意
のワード数から成るパケット単位のデータについて調停
制御することができる。また、Ｄタイプフリップフロッ
プ801′および803′での２分周したパルス出力であるノ
アゲート83′の出力は、初期状態でのノアゲート82′の
出力をうけ“L"レベルになっており、Ｄタイプフリップ
フロップ81′のリセット入力は“L"レベルで、ノアゲー
ト82′の出力は初期状態から変化はなく“H"レベルよ
り、インバータ84′の出力は“L"レベルのままである。
つまり、Ｄタイプフリップフロップ81′のリセット入力
は“L"レベルのまま、セット入力も“L"レベルのままで
初期状態から変化しない。ゆえに、Ｄタイプフリップフ
ロップ81′はセットされたままで、Ｑ出力が“H"レベ
ル、出力が“L"レベルで、Ｑ出力がノアゲート86′の
入力に与えられ、ノアゲート86′の出力は“L"レベル、
出力がノアゲート85′の入力に与えられ、ノアゲート
85′の出力は“H"レベルより、伝送路60から伝送路100
へのデータ伝送を禁止状態、伝送路30から伝送路100へ
のデータ伝送を可能にしている。つまり、転送制御部10
1からの送信許可信号をアクティブしたことにより、転
送制御部31のQ1出力を“L"レベルにし、転送制御部101
に伝達され、送信許可信号AKが“H"レベルの場合は、転
送制御部101のQ1出力は“L"レベルとなると共にデータ
保持手段102のクロックパルスとなりデータ保持手段102
のDiの内容がQiに出力される。転送制御部31から転送制
御部101に送信信号が出力されると転送制御部31のQ1出
力を“L"レベルとし同時にナンドゲート89′にも入力さ
れるが、初期状態でナンドゲート89′の出力を“H"レベ
ルに、ナンドゲート90′の出力を“L"レベルに保持され
ているので、データ保持手段62の出力Qiをハイインピー
ダンスにし、データ保持手段32のQi出力と衝突しないよ
うにしている。伝送路30から伝送路100へのパケットデ
ータのデータ伝送が完了後も初期状態を保持している。

次に、パケットデータ２の先頭語がデータ保持手段42
に与えられ、送信信号C20が転送制御部41に与えられる
と、転送制御部41は転送制御部51のQ2出力が“H"である
ため、そのQ1出力を“L"レベルにし、転送制御部41のQ1
出力が転送制御部51に伝達されるとともにデータ保持手
段42のクロックパルスとなりデータ２の内容をデータ保
持手段42のQiに出力する。転送制御部51は転送制御部61
のQ2出力が“H"であるため、そのQ1出力を“L"レベルに
し、転送制御部51のQ1出力が転送制御部61に伝達される
とともにデータ保持手段52のクロックパルスとなりデー
タ保持手段42のQiの内容をデータ保持手段52のQiに出力
する。また、転送制御部61のQ2出力はＤタイプフリップ
フロップ802′および804′のクロックパルスとなる。該
Ｄタイプフリップフロップ802′および804′は転送制御
部61のQ2出力を２分周し（Ｄタイプフリップフロップを
２つ用いているのは、２分周されたパルスの間隔を２分
周されるパルスの立ち下がりから立ち上がりまで確保す
るためである。）インバータ84′およびノアゲート83′
の入力となる。Ｄタイプフリップフロップ81′のセット
入力となるインバータ84′の出力は“L"レベルから“H"
レベルに、ノアゲート83′の出力は“L"レベルから“H"
レベルとなる。これにより、Ｄタイプフリップフロップ
81′のセット入力は“H"レベル、リセット入力も“H"レ
ベルとなり、Ｄタイプフリップフロップ81′はリセット
されＱ出力が“L"レベル、出力が“H"レベルとなる。
Ｄタイプフリップフロップ81のＱ出力がノアゲート86′
の入力に与えられたことにより、ノアゲート86′の出力
は“H"レベルとなり、伝送路60から伝送路100へのデー
タ伝送を可能とする。Ｄタイプフリップフロップ81′の
出力がノアゲート85′の入力に与えられたことによ
り、ノアゲート85′の出力は“L"レベルとなり、伝送路
30から伝送路100へのデータ伝送を禁止状態とする。つ
まり、ノアゲート86′の出力は転送制御部101からの送
信許可信号をアクティブとしていることにより、転送制
御部61のQ1出力を“L"レベルにし転送制御部101に伝達
され、送信許可信号AKが“H"レベルの場合は、転送制御
部101のQ1出力は“L"レベルとなると共にデータ保持手
段102のクロックパルスとなりデータ保持手段102のDiの
内容がQiに出力される。転送制御部61から転送制御部10
1に送信信号が出力されると、転送制御部61のQ1出力を
“L"レベルと同時にナンドゲート90′にも入力され、ナ
ンドゲート90′の出力を“H"レベルに、ナンドゲート8
9′の出力を“L"レベルにし、この状態を保持する。こ
れにより、データ保持手段32の出力Qiをハイインピーダ
ンスにし、データ保持手段62のQi出力と衝突しないよう
にしている。伝送路60から伝送路100へのワード単位の
データ伝送が終了後、このナンドゲート89′および90′
で構成されているラッチは、次の送信信号が入力される
まで状態を保持するが、伝送線路を選択し転送制御部31
および61を制御しているＤタイプフリップフロップ81′
は、パケットデータのデータ転送が完了後、再び初期状
態にセットされる。

次に、初期状態の後パケットデータ２がパケットデー
タ１にくらべ一定の時間差をおいて入力された場合につ
いて説明する。パケットデータ１の先頭語がデータ保持
手段12に与えられ、送信信号C10が転送制御部11に与え
られた後、やや遅れて入力されたパケットデータ２の先
頭語がデータ保持手段42に与えられ、送信信号C20が転
送制御部41に与えられた時、送信信号C10およびデータ
１は、転送制御部11および21を、またデータ保持手段12
および22を介して、転送制御部31およびデータ保持手段
32に与えられる。また、転送制御部31のQ2出力はＤタイ
プフリップフロップ801′および803′のクロックパルス
となる。該Ｄタイプフリップフロップ801′および803′
により２分周されたパルスは、ノアゲート83′の入力と
なるが、転送制御部61には、またデータの先頭語が送信
されていないため、２分周パルス出力であるノアゲート
82′の出力は“H"レベルより、ノアゲート83′の出力は
“L"レベル、インバータ84′の出力も“L"レベルとな
り、Ｄタイプフリップフロップ81′のリセット入力は
“L"レベル、セット入力も“L"レベルとなり、Ｄタイプ
フリップフロップ81′はセットされＱ出力を“H"レベル
に出力を“L"レベルにしている。また、やや遅れて入
力されたパケットデータ２の先頭語がデータ保持手段42
に、送信信号C20が転送制御部41に与えられ、送信信号C
20およびデータ２は、転送制御部41および51を、またデ
ータ保持手段42および52を介して、転送制御部61および
データ保持手段62に与えられる。また、転送制御部61の
Q2出力は、Ｄタイプフリップフロップ802′および804′
で分周され、インバータ84′およびノアゲート83′の入
力となり、インバータ84′の出力を“L"レベルから“H"
レベルに変化させ、またノアゲート83′の入力となる
が、既に転送制御部31のQ2出力によりノアゲート83′の
出力を“L"レベルに変化させ、ノアゲート83′の出力は
継続して“L"レベルにしている。ゆえに、Ｄタイプフリ
ップフロップ81′のリセット入力は“L"レベルのまま
で、セット入力が“H"レベルとなり、保持の状態とな
る。転送制御部101のQ2の出力をＤタイプフリップフロ
ップ92′で分周したパルスをクロックとして用いるの
で、パケット単位のデータの伝送が完了するまで保持状
態は続く。Ｄタイプフリップフロップ81′のＱ出力は
“H"レベルに出力は“L"レベルに保持され、これらの
出力ノアゲート86′と85′に与えられ、転送制御部31の
転送制御部101に対する送出を許可し、転送制御部61の
送出を禁止しており、送信信号C10およびパケットデー
タ１が転送制御部31およびデータ保持手段32から転送制
御部101およびデータ保持手段102に送出が完了されるま
で保持される。つまり、パケットデータ１の２ワード分
に相当する送信信号C10が転送制御部31から転送制御部1
01に送出された後、転送制御部61の送出が許可される。
転送制御部31およびデータ保持手段32から転送制御部10
1およびデータ保持手段102へのパケットデータの伝送が
完了すると、転送制御部31のQ2出力は“H"レベルとなり
２分周されたパルス入力もなくなるので、ノアゲート8
3′の入力が全て“L"レベルとなり出力が“H"レベルと
なる。よって、Ｄタイプフリップフロップ81′のセット
入力は“H"レベル、リセット入力も“H"レベルとなり、
Ｄタイプフリップフロップ81′はリセットされ、転送制
御部61の送出が許可される。パケットデータ１がパケッ
トデータ２よりもやや遅れて入力された場合も全く同様
に説明できるので省略する。このように、２つのパケッ
トデータ１およびパケットデータ２が競合して入力され
た場合は、Ｄタイプフリップフロップ81′およびＤタイ
プフリップフロップ81′への入力を決定しているノアゲ
ート82′,83′、インバータ84′およびＤタイプフリッ
プフロップ81′へのクロック入力となる転送制御部101
のQ2出力の分周パルスによって遅く入力されたデータを
一時停止させる。

上述のごとく、この実施例によれば、出力側の伝送路
100が空いている状態において、パケットデータ１だけ
が存在しパケットデータ２が存在しない場合は、パケッ
トデータ１が順次入力され、パケットデータ２だけが存
在しパケットデータ１が存在しない場合は、パケットデ
ータ２が順次出力される。また、パケットデータ１およ
びパケットデータ２がデータ伝送路の最大転送能力で伝
送されてきた場合には、出力側データ伝送路100の処理
能力が追いつかないため、データ伝送路30,20および10
そしてデータ伝送路60,50および40にパケットデータが
滞留する。この場合は、データ伝送路30およびデータ伝
送路60が交互に各伝送路上のパケットデータをデータ伝
送路100へパケット単位のデータとして伝送する。

＜発明の効果＞ 以上のように、この発明によれば、複数の並列な伝送
路のパケットデータが任意な時間間隔でかつお互いに非
同期に伝送されてきた場合でも、出力側のデータ伝送路
から送信許可信号が送られてきたことに応じて、調停制
御部で調停を行うことにより、伝送路の物理的収容能力
の限界まで受理し、かつ調停制御に要する遅延時間が全
くなく、ワード数計数部での計数結果にしたがってパケ
ット単位のデータを出力側伝送路に順次伝送させること
ができる。したがって、高速伝送とともに信頼性の高い
調停機構が実現できる。

【図面の簡単な説明】

第１図はこの発明の一実施例の概略ブロック図である。
第２図は２つのデータ伝送から送られてきたパケットデ
ータを出力側のデータ伝送路に伝送する例の詳細な回路
図である。第３図および第４図は転送制御部の一実施例
の回路図である。第５図は２つのデータ伝送路から送ら
れてきたパケットデータを出力側のデータ伝送路に伝送
する他の例の詳細な回路図である。第６図及び第７図は
転送制御部の一実施例の回路図である。 図に於いて、10,20,30,40,50,60,100はデータ伝送路、8
0は調停制御部、800はワード数計数部、11,21,31,41,5
1,61,101は転送制御部、12,22,32,42,52,62,102はデー
タ保持手段、87,88,801,802,803,804はＤタイプフリッ
プフロップ、85,86はアンドゲート、81,82,83,84はナン
ドゲート、89,90,805,806はノアゲート、81′,92′,80
1′,802′,803′,804′はＤタイプフリップフロップ8
2′,83′,85′,86′はノアゲート、84′,87′,88′,9
1′はインバータ、89′,90′はナンドゲートを示す。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮田 宗一 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 昭62−23253（ＪＰ，Ａ) 特開 昭62−174856（ＪＰ，Ａ) 特開 昭59−501038（ＪＰ，Ａ) 特開 昭61−140253（ＪＰ，Ａ) 特開 昭61−10348（ＪＰ，Ａ) 特開 昭61−202546（ＪＰ，Ａ) 特開 昭61−296838（ＪＰ，Ａ) 特開 昭58−170155（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】出力側伝送路へのデータ伝送に関して互い
   に等価な複数の並列な入力側伝送路を介して転送されて
   きた複数のパケットデータを直列的に出力側伝送路に伝
   送するためのデータ伝送装置であって、 上記各入力側伝送路は、それぞれが、転送制御部と該転
   送制御部よりの転送制御信号に従ってデータ転送が制御
   されるデータ保持手段とから成る複数のデータ伝送路の
   縦続接続から成り、 上記各入力側伝送路の最終段のデータ伝送路の転送制御
   部よりの転送制御信号及び上記出力側伝送路よりの送信
   許可信号に基づいて、上記各入力側伝送路の最終段のデ
   ータ伝送路の転送制御部に送信許可信号を出力する構成
   の調停制御手段であって、予め設定した任意のワード数
   から成るパケットデータを到着順に上記出力側伝送路に
   伝送し、また、上記複数の並列な入力側伝送路のうち任
   意の２組の伝送路において、予め設定した任意のワード
   数から成るパケットデータの滞留が生じたときは、該２
   組の伝送路の予め設定した任意のワード数から成るパケ
   ットデータを交互に上記出力側伝送路に伝送するための
   調停制御手段を備えたことを特徴とするデータ伝送装
   置。