JPH01237748A - データ伝送装置 - Google Patents

データ伝送装置

Info

Publication number
JPH01237748A
JPH01237748A JP6551388A JP6551388A JPH01237748A JP H01237748 A JPH01237748 A JP H01237748A JP 6551388 A JP6551388 A JP 6551388A JP 6551388 A JP6551388 A JP 6551388A JP H01237748 A JPH01237748 A JP H01237748A
Authority
JP
Japan
Prior art keywords
data
transmission
output
transfer control
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6551388A
Other languages
English (en)
Inventor
Daisuke Azuma
東 大祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP6551388A priority Critical patent/JPH01237748A/ja
Publication of JPH01237748A publication Critical patent/JPH01237748A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明はデータ伝送装置に関し、特に複数の並列な入
力側伝送路を介して伝送されてきたデータをデータ処理
部の入り口で処理すべきデータの待ち合わせを行い、処
理すべきデータが揃った時点でデータを伝送するような
データ伝送装置の改良に関する。
〈従来の技術〉 電子計算機などを用いたデータ処理装置においては、複
数の処理装置をディジタル信号による通信によって結合
している。そして、データ処理を複数の処理装置で分散
して処理したとき、各処理装置で得られた結果は、これ
らの処理装置群とは異なる第2の処理装置に送られ、こ
の第2の処理装置では、受信した複数の結果を用いて処
理を実行する。例えば特願昭5i−17s4aの装置が
ある。
〈発明が解決しようとする問題点〉 上述の各処理装置において、分散されたデータを処理す
るのに要する時間は、受信したデータや該装置に要求さ
れる処理の内容によってことなり、それぞれにおいて処
理された結果データ群が常に同じ順序でしかも同じ時間
間隔で送信されるとは限らない。また、第2の処理装置
における処理時間のばらつきから生じる送信データ群の
滞留を極力緩和するようなバッファ機能を伝送路自体に
持たすことができるならば、処理装置のハードウェア量
を減少させることができる。
それゆえに、この発明の主たる目的は、複数の並列な入
力側伝送路を介して伝送されてきたデータを、伝送路の
収容能力の限界まで受理することができ、また複数の並
列な入力伝送路上にある送信データ群のデータ処理に必
要なデータの到着に応じて、データ処理部へデータを入
力伝送できるようなデータ伝送装置を提供することであ
る。
く問題点を解決するための手段〉 この発明にかかるデータ伝送装置は、複数の並列な入力
側伝送路に対して各伝送路に固有の時間間隔以上の任意
の時間間隔をおいて連続したデータを入力することがで
き、また複数の並列な伝送路へデータ群を入力する場合
、各々の伝送路への前記データ群の各データを一定の時
間差以上の任意の時間差をおいて入力することができ、
さらに伝送路の物理的な収容能力の限界まで受理するこ
とができる。しかも複数の並列な入力側伝送路上のデー
タ処理部への必要な入力データ全てがデータ処理部入力
前段に到着したことに従い、データ処理部へ入力伝送で
きる。このために、データ伝送装置は、複数の並列なデ
ータ伝送手段と、データ処理部から送信許可信号が送ら
れてきたことに応じて、前記データ伝送手段によりデー
タ処理部入力前段において必要とする入力データの到着
の待ち合わせをするように調停し、データ処理部へ必要
データを全て入力伝送するための伝送制御手段とから構
成される。
く作用〉 この発明にかかるデータ伝送装置は、データ処理部側か
ら送信許可信号が送られてきたことに応じて、複数の伝
送手段を必要データの到着に応じて待ち合わせをするよ
う調停を行い、対応する伝送路から送られてきたデータ
を、伝送路の物理的な収容能力の限界まで受理し、かつ
伝送制御に要する遅延時間が全くなく、伝送路固有の転
送時間内でデータ処理部へ必要とするデータを順次入力
伝送させることができる。
〈発明の実施例〉 第1図及び第2図はこの発明の一実施例の概略ブロック
図である。
この第1図に示す実施例では、2つのデータ伝送力側伝
送路のそれぞれのデータの待ち合わせをし、データが揃
ったことに応じて、データ処理部9゜へ入力し、処理結
果をデータ伝送路100に出力する。
次に、第1図に示した実施例の具体的な動作について説
明する。初期状態においては、出力側のデータ伝送路1
θOはデータの受信が可能な状態であり、ACK信号A
K100が伝送制御部80に対して返送されている。伝
送制置部8oは出力側のデータ伝送路100からのAC
K信号AKI00を受け、データ伝送路3oおよび6o
にACK信号AK30およびAK60を出力する。AC
K信号AK30およびAK60は、データ処理部におい
て必要なデータの入力およびデータ伝送路100への送
出を同時に許可する。
データ伝送路10にデータが到着した場合、該データお
よび送信信号CIOはデータ伝送路2゜を介し、データ
伝送路3oへ伝送されると共にデータ伝送路30から出
力される送信許可信号は伝送制御部80へ伝送する。伝
送制御部8oでは、常にデータ伝送路30及びデータ伝
送路6oの両データ伝送路にデータが到着しているかを
確認する。出力側のデータ伝送路100がデータの受信
が可能な状態でかつデータ伝送路3o及びデータ伝送路
60の両データ伝送路にデータが揃った時点で伝送制御
部80はデータ伝送路3o及びデータ伝送路60の両デ
ータ伝送路にデータ処理部90への入力及びデータ伝送
路100へのデータ伝送を許可する。この場合データ伝
送路6oには、データが到着していないため伝送制御部
8oは、データ伝送路30及びデータ伝送路6oの両デ
ータ伝送路にデータ処理部90への入力及びデータ伝送
路100へのデータ伝送を禁止する。
次に、データ伝送路40にデータが到着した時、該デー
タおよび送信信号C20はデータ伝送路50を介し、デ
ータ伝送路60へ伝送されると共にデータ伝送路60か
ら出力される送信許可信号は伝送制御部80に伝送され
る。伝送制御部80は、データ伝送路30及びデータ伝
送路60の両データ伝送路にデータが揃ったことを確認
し、データ伝送路30及びデータ伝送路60の両データ
伝送路が、データ処理部90へ入力及びデータ伝送路1
00ヘデータ伝送することを許可し、データ伝送する。
データ伝送路100はデータ受信中ばAKlooを前段
の次の新たなデータ送信を禁止状態とするが、データ伝
送路100をデータが通過した時ACK信号AK100
はデータ受信が可能な状態となり伝送制御部80は再び
データ伝送路30及びデータ伝送路60の両データ伝送
路にデータが揃うまでデータ伝送路30及びデータ伝送
路60のデータ伝送を禁止し、両データ伝送路をデータ
伝送の待機状態にする。
次にデータ伝送路40に先にデータが到着した場合やデ
ータが両データ伝送路に滞留した場合についても同様の
制御が働くので説明を省略する。
第2図に示す実施例は第1図と同様のデータ伝送制御を
行うが入力データの各々のデータ処理結果をデータ伝送
路1000及びデータ伝送路11   ’OOからの送
信許可信号AK100O及びAKllooにより並列に
出力する場合である。この場合についても全く同様の制
御が働くので説明を省略する。
第3図は2つの独立したデータを調停する実施例の具体
的な回路図である。まず、第3図を参照して、構成につ
いて説明する。第1図のデータ伝送路10,20.30
および40,50.60および100はそれぞれ、転送
制御部11,21゜31および41,51.61および
101とデータ保持手段12,22.32および42,
52゜62および102とで構成される。またデータ処
理部90はデータ処理部91で示される。転送制御部1
1,21,31,41,51.61および101は各々
1本の送信信号入力、1本の送信許可信号入力、1本の
送信信号出力、および1本の送信許可信号出力によって
ハンドシェイク転送制御を行う。転送制御部11,21
.41および51の詳細回路を第5図に示す。転送制御
部31゜61および101の詳細回路を第6図に示す。
伝送制御部80はナントゲート81とノアゲート82の
簡単な回路から構成される。
次に、第3図に示した実施例の動作について説明する。
初期状態において、リセット信号が転送制御部11,2
1,31,41,51.61および101に与えられる
。それによって、転送制御部11,21,31,41.
51および61がそれぞれ初期リセットされ、それぞれ
のぐ1出力が“H”レベルになり、Q2出力も“H”レ
ベルになる。また転送制御部31.61および101の
Q2出力は“L”レベルとなる。ナントゲート81は、
入力がともに“L”レベルより出力が“H”レベルにな
る。ナントゲート81の出力がノアゲート82の入力に
与えられたことによりノアゲート82の出力は“L”と
なり、データ伝送路30および60のデータ処理部90
への入力および伝送路100へのデータ伝送を禁止状態
とする。
この状態において、データ1がデータ保持手段12に与
えられ、パルス信号C10が転送制御部11に与えられ
ると、転送制御部11は転送制御部21の百1出力が“
H”であるため、その頁了出力を“L”レベルにし、転
送制御部11のQ1出力が転送制御部21に伝達される
とともにデータ保持手段12のクロックパルスとなりデ
ータ1の内容をデータ保持手段12のQiに出力する。
転送制御部21は、転送制御部31の47出力が“H”
であるため、そのQ1出力を“L”レベルにし、転送制
御部21の頁1出力が転送制御部31に伝達されるとと
もにデータ保持手段22のクロックパルスとなりデータ
保持手段12のQiの内容をデータ保持手段22のQi
に出力する。また転送制御部31のQ2出力はナントゲ
ート81の入力となる。ナントゲート81の出力は、転
送制御部31のQ2出力が“H”になっても転送料(師
部61のQ2出力が“L”ゆえ“H”のままである。ナ
ントゲート81の出力はノアゲート82の入力となり、
ノアゲート82の出力“L”は転送制御部31および6
1からのデータ送信を禁止したままである。つまり処理
されるべきデータ対がまだ存在していないことを意味す
る。
次にデータ2がデータ保持手段42に与えられ、パルス
信号C20が転送制御部41に与えられると、転送制御
部41は転送制御部51の口出力が“H”であるため、
その互1出力を“L”レベルにし、転送制御部41のQ
1出力が転送制御部51に伝達されるとともにデータ保
持手段42のクロックパルスとなりデータ2の内容をデ
ータ保持手段42のQiに出力する。転送制御部51は
、転送制御部61のQ2出力が“H”であるため、その
互1出力を“L”レベルにし、転送制御部51の罰出力
が転送制御部61に伝達されるとともにデータ保持手段
52のクロックパルスとなりデータ保持手段42のQi
の内容をデータ保持手段52のQiに出力する。また転
送制御部61のQ2出力はナントゲート81の入力とな
る。このとき両データ伝送路30および60にデータ処
理部90において必要とするデータ対が揃ったことにな
る。つまりナントゲート81の入力はとも4二”H”と
なり、出力が“L”となる。またナントゲート81の出
力は、ノアゲート82の入力となり両入力はともに“L
”となるためノアゲート82の出力はuHnとなる。そ
こで転送制御部31および61はデータ送信が許可され
たことになりデータ処理部90への必要なデータ対の入
力およびデータ伝送路100へのデータ伝送が実行され
る。つまり転送制御部31および61は、転送制御部1
01のQ2出力が“L”、ナントゲート81の出力が“
L”、ゆえにノアゲート82の出力が“H”であるため
、その互ゴ出力を“L”レベルにし、転送制御部31お
よび61のQ1出力が転送制御部101に伝達されると
ともにデータ保持手段32および62のクロックパルス
となりデータ1および2の内容をデータ保持手段32お
よび62のQiに出力する。データ保持手段32および
62のQiに出力はデータ処理部910入力となり処理
結果なQiに出力する。転送制御部101はAK大入力
“■”であれば、そのQ1出力を・L・レベルにし、転
送制御部101のQ1出力が出力側伝送路に伝達される
とともにデータ保持手段102のクロックパルスとなり
データ処理結果の内容を出力する。第3図の実施例では
転送制御部61の互1出力を転送制御部101への入力
としているが転送制御部31の゛Ql出力を用いてもよ
い。
第4図は2つの独立したデータを調停し入力データの各
々のデータ処理結果を並列に出力する場合の実施例の具
体的な回路図である。第4図の実施例の動作については
前記のごとく第3図の実施例と同様の伝送制御が働くの
で説明は省略するが、第3図の実施例と異なる点はデー
タ処理部での処理結果が1つ以上出力され出力側伝送路
に処理結果を並列に伝送するところである。この場合転
送制御部番会牟及び610の両転送制御部に送信信号が
到着し、またデータ保持手段220及び520にデータ
処理すべき必要データが保持され、かつ並列な出力側デ
ータ伝送路の両転送制御部の送信許可信号が許可され、
つまり転送制御部1010及び1110のQ2出力が共
に“H”レベルであれば、データ処理部へデータが入力
され並列な出力側伝送路へのデータ伝送が実行される。
第2図のデータ伝送路100,200,300,400
.500,600.1000および1100はそれぞれ
、転送制御部110,210,310゜410.510
,610.1010および1110とデータ保持手段1
20,220,320,420.520,620.10
20および1120とで構成される。またデータ処理部
900はデータ処理部910で示される。転送制御部1
10゜210.310,410,510,610,10
10及び1110は各々1本の送信信号入力、1本の送
信許可信号入力、1本の送信信号出力、および1本の送
信許可信号出力によってハンドシェイク転送制御を行う
。転送制御部110,210゜410.510.101
0及び1110の詳細回路は前記第3図の場合と同様で
第5図に示す。また転送制御部310及び610の詳細
回路も前記第3図の場合と同様で第6図に示す。伝送制
御部ナントゲート持の簡単な回路から構成される。
上述のごとく、この実施例によれば、出力側の伝送路が
空いている状態において、データ処理部で必要とする入
力データ対が揃った時点でデータ対を出力側伝送路へ伝
送する。
〈発明の効果〉 以上のように、この発明によれば、複数の並列な伝送路
のデータが任意な時間間隔でかつお互いに非同期に伝送
されてきた場合でも、出力側のデータ伝送路から送信許
可信号が送られてきたこととデータ処理部において必要
とするデータ入力の待ち合わせを行いデータ対が到着し
たことに応じて、伝送制御部で調停を行うことにより、
伝送路の物理的収容能力の限界まで受理し、またデータ
処理部においては誤処理のない正確でかつ効率のグ 良いデータ処理を亀実行1、さらに伝送制御に要する遅
延時間が全くなく、データを出力側伝送路に順次伝送さ
せることができる。したがって高速伝送とともに信頼性
の高い調停機構が実現できる。
【図面の簡単な説明】
第1図および第2図はこの発明の一実施例の概略ブロッ
ク図である。第3図および第4図は2つのデータ伝送路
から送られてきたデータを出力側のデータ伝送路に伝送
する例の詳細な回路図である。第5図、および第6図は
転送制御部の一実施例の回路図である。図において、1
0,20,30.40,50,60,100,200,
300゜400.500,600.1000および11
00はデータ伝送路、8oおよび800は伝送制御部、
90および900はデータ処理部、11,21゜31.
41,51,61,101,110,210.310,
410,510,610.1010および111oは転
送制御部、12,22,32゜42.52,62,10
2,120,220,320.420,520,620
.1020および1120はデータ保持手段、91およ
び910はデータ処理部、81,810および830は
ナントゲート、82および820はノアゲートを示す。 MR 第5図 1g6121 手続補正書(方式) %式%) 1、事件の表示 特願昭63−65513 2、発明の名称 データ伝送装置 3、補正をする者 事件との面係  特許出願人 住 所 !s4s大阪市阿倍野区長池町22爵22 >
’;名 称 (504)シャープ株式会社 代表者 辻   晴 准 4、代理人 昭和63年6月28日

Claims (1)

    【特許請求の範囲】
  1. 1、複数の並列な入力側伝送路を介して転送されてきた
    複数のデータをデータ処理部に伝送するためのデータ伝
    送装置であつて、前記データ処理部から送信許可信号が
    送られてきたこととかつ前記複数の並列な入力側伝送路
    上へのそれぞれの処理すべきデータの到着により、前記
    データ処理部への入力データを伝送するための伝送制御
    手段を備えたことを特徴とするデータ伝送装置。
JP6551388A 1988-03-17 1988-03-17 データ伝送装置 Pending JPH01237748A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6551388A JPH01237748A (ja) 1988-03-17 1988-03-17 データ伝送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6551388A JPH01237748A (ja) 1988-03-17 1988-03-17 データ伝送装置

Publications (1)

Publication Number Publication Date
JPH01237748A true JPH01237748A (ja) 1989-09-22

Family

ID=13289198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6551388A Pending JPH01237748A (ja) 1988-03-17 1988-03-17 データ伝送装置

Country Status (1)

Country Link
JP (1) JPH01237748A (ja)

Similar Documents

Publication Publication Date Title
US4481625A (en) High speed data bus system
US4355354A (en) Interface apparatus for coupling a minicomputer to a microcomputer for the transfer of data between them and method for using same
JP2758634B2 (ja) データ伝送装置
JP3057591B2 (ja) マルチプロセッサシステム
JPH01237748A (ja) データ伝送装置
JP2577420B2 (ja) データ伝送装置
JP3113355B2 (ja) データ伝送装置
JPH01108660A (ja) データ伝送装置
JPH021666A (ja) データ伝送装置
JPH07104845B2 (ja) 並列処理装置
JP2828995B2 (ja) データ伝送装置
JPS63188257A (ja) バス獲得方式
JPS6347867A (ja) デユアルcpu間通信方式
JPH01188947A (ja) データ処理装置
JP2636003B2 (ja) データ転送制御装置
JPH0562789B2 (ja)
JPH01118950A (ja) バス制御方式
JPS60120458A (ja) デ−タ転送装置
JPH04362761A (ja) バス構成方式
KR850002009Y1 (ko) 2중계 중앙처리장치의 데이타 전송회로
JP2616010B2 (ja) パケットネットワーク
JP2514258B2 (ja) デ―タ伝送装置
JPH0564380B2 (ja)
JPS62280927A (ja) パイプライン方式のデ−タ処理装置に於ける二次元デ−タの転送制御方式
JPH01108661A (ja) データ伝送装置