JPS6184945A - 自己経路選択パケツトスイツチ回路網 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、各パケットが回路網入力ポートから回路網出
力ポートへの径路情報を含み、回路網が複数の段から成
り、その各段が複数のスイッチノード金倉みノード間リ
ンクが一つの段のスイッチノードの一つを他段の一群の
スイッチノードに結合するようなパケット通信用のパケ
ットスイッチ回路網に関するものである。

バニアン・スイッチノードで用いらｎているような自己
経路選択パケットスイッチ回路網は、パケット内に含ま
れたアドレス情報にもとづいてパケット全通信する。こ
のようなスイッチ回路網の一例は、第１図に説明されて
いる。第１図において、回路網の各入力および出力対の
間にはただ一つの径路しかない。

例えば、トランク制御装置１ｏｏ−ｏとトランク制御装
置１１２−０との間には一つの経路しかない。この経路
はノード１０２−０．１０４−０、′１０６−０，１０
８−へ１１０−０娼リンク１０１−０゜１０３−０．１
０５−〇、１０′７−０，１０９−０．１１１−１全通
してつくられる。ノード１０２−。

Ｏはパケット内のアドレス情報に応答しパケットをノー
ド１０４−０へと径路付は全行い、上述の径路上のそれ
に続くノードはアドレス情報に応答して適切な形でパケ
ットを径路付けしトランク制御装置１１２−０によって
受信されるように働く。さらに、トランク制御装置１ｏ
ｏ−ｏは、トランク制御装置１００−２がトランク制御
装置１１２〜０への径路ケただ一つしか持たず、この径
路はノード１０２−２．１０４−２．１０６−０．１０
８−０および１１１）−０を通るものであるから、トラ
ンク制御装置１１２−０への径路の一部全トランク制御
装置１００−２との間で共有している。Ｃの２つの経路
は最初にノード１ｏｓ−ｏで出会うが、このノードはノ
ード１１０−０あるいは１１０−１につながる４つのト
ランク制御装置のうちの一つに情報を転送するようなト
ランク制御装置を最大１６個持つことができる。この上
うな不均衡なトラヒック条件が発生すると、トラヒック
容量ハノード１０８−０の最大トラヒック容量で上限を
抑えられてしまう。トラヒック果中度は前述のものより
もノード１０６−０の場せの方がさらに高くなりつると
いうことを認識しておく必要がある。さらに、不均衡ト
ラヒックの問題については、ノード１ｏａ−。

が障害全発生した場曾、多数のトランク制御左置がその
他のあるトランク制御装置と通信できなくなる。

自己経路選択回路網における信頼性とトラヒックの問題
に解決ケ与えようとする一つの周・１（１０）１１人は
、Ｉ’（ｏｆｔ、　Ｂｅｒａｕｅｋ　ａｎｄ　Ｎｃｗｍ
ａｎｉｌｌｃの１９７９年８月の報告、）ｊｅｐｏｒ　
ｔ　Ａ　４０９８のベージ［１−２９からｌｌ’ｌ　−
７６に掲載されたＤｅＶｅｌ’Ｏｐｍｅｎｔ　ｏｆ　ａ
　Ｖｏｉｃｅ　Ｆｕｎｎｅｌ　Ｓｙｓｔｅｍ”という表
題の報告で論じられており、前に指摘した問題全解決す
るための方法として自己経路選択回路網の入力にバニア
ンスイッチノードの段を追加して使用することが報告さ
れている。報告では交換におけるこのＪａ加段は回路網
の他の段と同一であり、スイッチ回路網において径路付
けられる各パケットのアドレスフィールドにアドレスの
ために追加の１ビツトを加えることによって利用するこ
とが可能であると提案されている。交換におけるこの追
加段は第１図に示される回路網の段（１）の前に置かれ
る。追加のアドレスビットｄＸ　　。

スイッチ回路網の外のハードウェアあるいｉｔソフトウ
ェアによって制ＣＩされ、スイッチ回路網を通る経路金
決定する。ハードウェアあるいはソフトウェアは障害の
あるノードあるいは重いトラヒックが加わっているノー
ドを避けるようにこのビット全使用することになる。

本発明の要約 問題点は、回路網が同じ段のスイッチノード金相互接続
するノード内リンクと、一つの段の一つのスイッチノー
ドを他の段のスイッチノードへ、一つの段の他のスイッ
チノードと一つの段の他のスイッチノードから他の段の
スイッチノードへの他のノード間リンクと？介して内部
結合する各ノード内リンクとを含ミ、一つのスイッチノ
ードが一つのパケットの径路情報に応答してノード問お
よびノード内リンクの部分集合全選択する入力制御を富
み、入力制御がパケットの一つを転送するためにノード
問およびノード内リンクの部分集合の一つを指示する信
号を発生するような制ωＶ装置と、パケットを他の段の
一つのスイッチノードの集合へ出力制御全弁して径路付
けする信号に応答するマルチプレクサとを含むような本
発明に従うパケットスイッチ回路網によって解決される
。本発明により、その段のスイッチノードは不均衡トラ
ヒックあるいは障害のある後続の段のスイッチノードを
う回するような形で直接パケットを相互に交換しあうこ
とが可能になる。

有利な点として、以下においてパケットの受信する段の
受信ノードとも呼ばれる各スイッチノードは、パケット
ケ目的地１で転送することが可能な段からの出力リンク
の集合を決定するためにパケット内のアドレスｆｃ調べ
る。決定した集合内のリンクの一つが受信ノード内の内
部選択回路によって指定される。

指定されたリンクが空きならば、受信ノードはそのリン
クを介してパケットを転送する。

指定されたリンクが空でなければ、受信ノードは集合内
の他の空きリンク上にパケットを転送する。

有利な点として、集会内のすへてのリンクが受信ノード
に直接結合さｎるのではなく、受信ノードは集会内の残
りのリンクが結合されている段の他のノードへ受信パケ
ット全通信しなければならない。この通信は、パケット
送出以前に希望したリンクが空きかどうかを確認するた
めに、他のノードと１ず信号全ヤシとシするような受信
ノードによって行わ几る。さらに、選択回路は、パケッ
トが使用可能な径路上にランダムに分散するよう、指定
」リンクの選択を制御するため乱数発生器を含んでいる
。

説明された方法は、それぞれ複数個のスイッチノードを
有する複数段のスイッチ回路網について機能する。与え
られた段の中のスイッチノードの個々の集合は、ノード
内リンクによって相互接続さｎｌ　２つの異なる段のノ
ードはノード間リンクによって相互接続さｎる。１つの
段から次の段への径路は第一段内の一つのノードと第２
段へのノード間リンク全庁しであるいは第一段の単一の
ノードとノード内リンクと第一段内の第２のノードと第
２段へのノード間リンクとを介して確立される。この方
法には、与えられたパケットの径路情報に応答してスイ
ッチノードの一つによってノード内およびノード間リン
クの部分集合ケ選する段階、パケットの通信のためノー
ド内およびノード間リンクの部分集会の一つを指定する
信号全発生する段階、およびパケット受付２の段へ経路
付けをする段階が含捷れる。

有利な点として、その方法にはさらに前記の第二段のノ
ードに対しパケット通信要求を送る段階、および第２段
のノードがパケット受入扛の余裕がある場合に第２段の
ノードから要求元のノードに対しパケット通信可能信号
が与えられるという段階が含１れる。第２段のノードが
パケット受付は不可の場合、その方法によりさらに第一
段のノードに対しパケット通信不可信号全転送する段階
とノード内およびノード間リンクの部分集会の中から他
の接続によりパケット全経路付けする段階とが行わｎる
。

本発明の以上の利点ヤ特畝あるいはその他の利点や特徴
は本発明の説明のための実荊１９１」とそれに伴なう図
面についての以下の記述’／ζよって明確になると考え
られる。

詳細な説明 第２図は本発明の焦点であるパケットスイッチ回路網２
１５を説明するための図である−スーイツチ回路網２１
５は複数のトランク制御装置’（７％端し、これらのう
ちの一つのトランク制御装置から受信したパケット金地
のトランク制御装置へと通信する。トランク制御装置は
そｎに付随のトランク上にパケット全送受信する。トラ
ンク上に送信される各トランクパケットは、パケットス
イッチ回路網２１５が受信パケットを転送する相手トラ
ンク制御装置全指定する論理アドレスを含んでいる。

谷トランク制御装置は、パケット全相手トランク１ｌｉ
ｌｌ（財）装置へ径路付けするため論理アドレス金回路
網２１５で使用するスイッチアドレスレこ、オ侠するた
めの変換テーブル全格納するメモリーを持っている。ト
ランク制御装置によるトランクパケットからスイッチパ
ケットへの変換は当業に周知のことである。

與型的なスイッチパケットは第３図に描か机ている。回
路網２１５はスイッチパケットの相手先トランク制御装
置フィールドに応答してスイッチパケットを回路網２１
５内の多数の径路の一つを介して相手先トランク制御装
置へ転送する。この転送はアドレス情報と回路網２１５
内の径路の使用可能情報に応じて行われる。スイッチパ
ケットが回路網２１５の生金転送される場合、スイッチ
パケット全受信する各スイッチノードはスイッチパケッ
ト全次段に転送するために相手先トランク制御装置フィ
ールドによって指定される２つの出力リンクのうちの一
つを選択する。このようにして回路網２１５を介して複
数の径路が与えられる。

例えば、第３図に描かれたスイッチパケットが回路網２
１５全辿ってトランク制＃装置２００−０からトランク
制御装置２１２−０へと転送される場合を考えてみる。

トランク制御装置１２００−０けスイッチパケット全リ
ンク２０１−Ｏｔ介してノード２０２−０へ転送する。

ノード２０２−０はパケットに応答して相手先トランク
制御装置フィールドの最上位ビットを調べる；そして相
手先トランク制御装置フィールドの最上位ビットが０″
であるからリンク２０３−０と２０３−４とがパケット
の通信が可能であると指定される。内部の乱数発生器に
よって行われる選択にもとづいて、ノード２０２−０は
リンク２０３−０全介してノード２０４−０にパケット
全転送するよう試みる。選択されたリンクが（更用中な
らば、ノード２０２−０け線２２０−０；ノード２０２
−２および未選択リンクのリンク２０３−４’に介して
ノード２０４−２へパケット全速１イしようと試みる。

パケットの転Ｉムに尤＼“Ｉ、ち、ノード２０２−２は
相手先トランク制（′ｌｉ４＋装：メｔフィールド金第
４図に描いた様に回転させる。

パケットがノード２０４−０へ転送されると、そのノー
ドは相手先側倒フィールドの最上位ビットに応答して、
その値が“０“であるからｆＬ路の便用可能性と内部の
乱数発生器の状態にもとづいてリンク２０５−０あるい
は２０５−２のいづれか全選択する。パケットがリンク
２０３−４ｉ介してノード２０４−２へ転送されると、
ノード２０４−２はノード２０６−０から２０６−１５
からなる第３段に向けてリンク２０５−４あるいは２０
５−６のいづれかを選択する。パケットはノード２０６
−０から２０６−３の一つによって受信される。

第３段によって受信されたパケットは第５図に描かれて
いる。最上位つアドレスビットが“０“であるから、受
信ノードはそのノードに対して使用可能な偶数番のリン
クのうちの使用できるものの一つにパケットを径路付け
ようと試みる。例えばノード２０６−０はリンク２Ｇ？
−０あるいは２０７−２ｉ−介してパケットを径路付け
ようと試み、ノード２０６−２はノード２０７−４ある
いは２０７−６を介してパケット全径路付けようと試み
る。第３段の受信ノードが第４段の受信ノード（ノード
２０８〜０あるいは２０Ｂ−１１にパケットを経路付け
する前に、トランク制御装置相手先フィールドは第６図
に描いたように回転される。

第４段の受信ノード、ノード２０８−０あるいは２０Ｂ
−１は相手先トランク制御装置フィールドの最上位ビッ
トがＬ／　０　／Ｉであることに応答して、第７図に描
かれたパケットをリンク２０９−０あるいは２０９−２
を介してソード２１０−Ｏへ転送する。ノード２１０−
０は第７図に描かれた相手先フィールドに応答してパケ
ットをリンク２１１−１？介してトランク制御装置２１
２−０へ径路付けする。前述の例はトランクｉｌ＋ＩＩ
　（ｕ装置２００−０およびトランク制御装置２１２−
０の間には複数の径路があることを説明しており、この
ことはトランク２００−〇から２００−１５のいづれが
からトランク２１２−０　カら２１２−１５のいづｎが
への通信ニラいても等しくあてはまる。

第２図に描かれたようにスイッチノードの２つを対にす
るための方法は、次のように定義される。

ここで、 （ｍは回路網内の段数に等しく、ｎはノード数に等しく
、ｉは段の番号に等しいとする）全段“−′内のｎ番目
のノードを表わす２進表現とする。

各“ｐ　／／は１つの２進のビットを表わす。さらに 〔Ｐ　・・・ｐ　　ｐ　　ｐ　　）１ ｍ−１２１０１ 全段“　１“内のノードにλ・ｊするリンクＮＶ／の２
進表現とする。ノード ［Ｐｍ−１−Ｐ、Ｉ）１）。

の相手の２進表現は、２ぐｍ／２０晩区は、であり、ｉ
）ｍ／２の場合には である。例えば段１のスイッチノード ２０２−０は （ｏｎｏｏｏ）４ ■ で表わされ、その相手は 〔ｏｏｏ？）ｏ、）４ であるから、すなわち ［（１０（１００）４ である。スイッチノードのｎＴｈ作るためのも′）一つ
の方法は、次のように定義される。ノードｎの位置とリ
ンク４号は前に述へたのと同じく定義さ几るものとする
。ノード 〔Ｐ　　・・・ｐ、ｐ　　）ｎ ｎ−ｌ１１ の相・手の２進表現は、ｉ＜ｍ、／２の場合には、〔Ｐ
　　・・・Ｐ　・・・Ｐ　、Ｉｎ ｍ−１１１＋ ｉ　＞　ｍ　／２の場合には、 〔Ｐ　　・・・Ｐ・・・ト　〕 ｍ−Ｉ　　　Ｉ　　　ｌｒ となる。

ノード２０２−０と２０２−２の？ｌｉは第８図でより
詳しく説明される。各ノードＵ３００のような２つの入
力制御回路と８０３のような２つの出力制御回路とから
成る。入力１間ｒｕＪ　ｉｊ内部結線８０９から８２４
ケ介して出力側＠１回路と通信し、各内部結線は通信要
求信号、曲信許可信号およびデータ信号の３つの通信用
の導体からなっている。通信許１汀信号に通イｉＪ可能
信号と呼ばれるこ、ともある。１３号は内部結線８１３
から８２０を倉む結線２２０−０ケ介して２つのスイッ
チノードの間ケ通信さ扛る。入力制御８００は、受信ス
イッチパケン。

ト内の相手先トランク制御装置フィールドのアドレスビ
ット金調へた上で出力制御１ｌｌＩＩにηし要求信号ケ
内部結線？介して転送する。

ノード２０２−０および２０２−２の動作は前に用いた
トランク制御装置２ＬｌＯ−０からトランク制御装置２
１２−０へのパケットの転送の・例を使ってここでさら
に説明しよう。第３図の相手先トランク側倒装置フィー
ルドの最上１立ビツトは／Ｊｏｌｔで、あるから、入力
制御８００にリンク２０３−０あるい１ｊ２０３−４の
いづれＤ・全弁してパケットを第２段へ転送しなけれは
ならない、最初に選択されたリンクは内部の乱数発生器
の状態によって決定される。内部乱数発生器の出力が０
″の場合、入力側（Ａ１８００　Ｉｔｓ　ｋ３０−Ｏｆ
ｆｉ使用しようと試みる。

し９・し内部乱数発生器の状態が７１″の場合は、ベカ
；■す仰８００はリンク２０３−４全使用しようとする
。内部乱数発生器の状態が０″の場合、制御８００は内
部結線８０９ｉ介して出力制御回路８０３へ要求信号全
転送しようとする。この出力制御回路が空きの場合、入
力制御８００に対し内部結線８０９を介してａ信許可信
号を返してぐる。出力制御回路８０３が便用中の場合、
入力制御８００は内部結線８１３を介して出力制御回路
８０７に７１Ｌ　要求信号を転送する。出力制御回路８
０７が空きならば、入力制御８００に対し内部結線８１
３を介して許可信号を返してぐる。そして入力制御８０
０は許可信号に応答して転送全開始する。出力制御８０
３および８０７の両方が使用中の場合、入力側ａａｏｏ
は出力制御回路の一つから許可信号が返るまで適当な内
部結線を介して要求信号を交互に転送する。

第８図の入力制御８００は第９図においてさらに詳しく
示さ扛る。入力回路９１０はリンク２０１−０からの情
報全受信しトランク制御回路２００−０ヘリンク２０１
−（ｌ介して制御装置９０４の制御の下でリンク開設信
号全転送する。リンク開設信号の機能は出力制御８０３
について述べる後の節で説明する。入力シフトレジスタ
９００はスタートビットを検出するのに用いられ、この
ビットはパケットの始１りを示す。さらに入力シフトレ
ジスタ９００は回路網パケット長フィールド全抽出する
のに用いられて、これは長さレジスタ９０２に蓄えられ
、また相手先トランク制御装置フィールドあるいは回路
網アドレスフィールドの最上位ビット全抽出するのに用
いらｔｌて、これはアドレスレジスタ９０１に蓄えら扛
る。バッファシフトレジスタ９０３は一つの亢奮なパケ
ット全バッファリンクスることができる。バッファシフ
トレジスタ９０３はそれぞれｆｉ　／ｌビットの記憶全
行った後に出力を出す。これらの出力は制＠１装置９０
４の制御の元にバッファシフトレジスタ９０３の未使用
部分ケう回するようデータセレクタ９０５によって選択
される。このう回はパケットＤ送出が出力回路に対して
開始できるようになるｉｉｌに全パケットのバッファリ
ングする心安がない場合に行われ、入力制御８００衡Ｊ
ルしてパケット全転送するの全高速化するために行わｎ
る。アドレス回転レジスタ９０６は回路網アドレスフィ
ールドに対して前述のに回転動作ケ、このアドレスがパ
ケットの残り部分とともに選択された出力制御へと転送
される前に実行する。マルチプレクサ９０７は制御装置
９０４の制御の元でデータが転送される内部結線８０９
．８２１．８１３あるいは８１４のいづれかを選択する
。制＠１装置９０４はアドレスレジスタ９ｏ１、乱数発
生器９２５およびリンクの使用可能状態にもとづいてこ
の選択を行う。乱数発生器９２５は２つのアドレス指定
されたリンクのうちの受信パケット全通信するのに適当
な万全決定するのに用いられる。

入力制御８０Ｇの動作については第３図に示したパケッ
トの転送を扱うのに用いた１１１の例を用いてさらに説
明する。入力シフトレジスタ９００はシステムクロック
２６１によって導体９１１を介して連続的にクロックさ
れる。リンク２１０−Ｏｋ介してデータに′受信すると
、入力シフトレジスタ９００ｉ通してクロックされる。

スタートビットが入力シフトレジスタ９００のヒツト位
′１１ｉ１ｏに到〕、”イすると、制萌１装置９０４は
このビット全検出し導体９１３上にパルスケ送信する。

このパルスは長さレジスタ９０２が回路網パケット長フ
ィールドを記憶し、アドレスレジスタ９０１が相手先ト
ランク制御装置フィールドの最下位ビットを記憶するよ
うにさせ、相手先フィールドが入力シフトレジスタ９０
０にたくわえらｎる。

発生器９２５の出力が／／　０　／／の場合、最上位の
アドレスビットがパケットを出力制御８０３あるいは出
力側＃８０７に転送することを示しているから、制御装
置９０４は内部結線８０９の導体８２６を経て出力側＃
８０３へ要求を送信する。内部結線８０９は導体８２５
．８２６および８２７からなる。他の内部結線も同様な
形で指定される。この要求が出されている間にデータは
入力シフトレジスタ９００から多数の出力端子金持つバ
ッファシフトレジスタ９０３ヘシフトされる。こ汎うノ
出力端子はバッファシフトレジスタ９０３内の異なるビ
ット位置と納会されている。制御装置９０４が導体８２
７を介して出力１制御８０３から１．／ｌ：町１、ン号
ケ受信すると、１間（財）装置９０４ｉ−ｔパケットの
スタートヒツトがバッファシフトレジスタ９０３内のど
のビット位置に来ているか全判走する。この判定は出力
制御８０３へのパケットの送出が最も早くなるようにし
て行われる。この判定にもとづいて、制御装置９０４け
バッファシフトレジスタ９０３の然るべき出力を選択す
るようデータセレクタ９０５を制御する。制御情報は結
線９１７を介してデータセレクタ９０５に転送される。

データセレクタ９０５は導体９１６を経てアドレス回転
回路９０６に選択された出力からデータ全速る。データ
送出前に、導体９１９を経てパケット開始信号を送るこ
とによって制御装置９０４はアドレス回転回路９０６に
リセットする。その後制御装置９０４は長さレジスタ９
０２に蓄えられたパケット長情報全結線９２０から読み
出してこれを使って入力シフトレジスタに人ってきたパ
ケットの終りを判定する。これが起つてシフトレジスタ
９０３から送出がはじまると、制御装置９０４は導体９
１５ｆ！：介してリンク開設信号を送信する。信号はト
ライステートドライバ９０９とリンク２０１−Ｏｉ介し
てトランク制御装置２００−０に再送さｎる。リンク開
設１６号は入力側ｔ４１８００がもう次のパケット全受
信できることを示す。この機能については出力制御回路
を扱う節で説明する。出力制御ａＩＳＯβが使用中の場
合は、入力制御８００は内部結線８１３を介して出力制
御８０７に要求を送信し、送出は空になれば出力側ｆａ
１８０７を通して開始される。

アドレス回転回路９０６は第１０図でより詳細に説明さ
れる。回路９０６の目的は、最上位ビットが最下位ビッ
トになるようアドレスフィールドの左の１ビット全回転
することにある。各入力制御は最上位ビットのみをデコ
ードするので回転が必要になる。シフトレジスタ１００
０および１００３は１ビツトのレジスタであり、データ
セレクタ１００２はレジスタ１０００あるいけレジスタ
１００３のいづれかの出力を選択するのに用いられ、側
斜回路１００９はアドレス回転回路の動作を制御する。

制御回路１００９が導体９１９を経て制御装置９０４か
らパケット開始信号全受信すると、導体１００７ケ介し
てレジスタ１０００に、ＪＩ′＋体１００５を介してレ
ジスタ１００３ヘクロツク１８号全送信する。このクロ
ック信号は導体１０１０ｉ介してシステムクロック２６
１から受信した信号から得る。側斜回路１００９は導体
１００１介してデータセレクタ１００２に可しレジスタ
１００３の出力が導体９１８上に送出されるよう選択す
るような条件設定ケする１、その次に制御回路１００９
は導体９１８全介１−で送信されるビットの数ケ計数す
る。回路網アドレスフィールドの最下位ビットがレジス
タ１００３に格納されると、制御回路１００９は導体１
００５’ｉ経てレジスタ１００３にクロック信号が送信
されるのをやめさせ、データセレクタ１００２がレジス
タ１０００の出力を選択するよう条件設定する。次に制
御回路１００９は回路網アドレスフィールドの残りのビ
ットが導体９１８を介して送出されるまで待つ。この時
点で制御回路１００９はクロック信号をレジスタ１００
３に送りはじめ、データセレクタ１００２がレジスタ１
００３の出力を選択するよう条件設定する。この動作の
結果として、回路網アドレスフィールドの最上位ビット
が回転される。

出力制御８０３は第１１図により詳細に示されている。

制御回路１１０ｏは入力制御８００゜８０２．８０５お
よび８０６がらの要求に応答し、内部結線８０９．８２
２．８１７および８２０ｉ介して送信される。フリップ
フロップ１１０１がセットされると、制御回路１１０（
Ｈ″を上述の結線の一つ？介して要求元の入力制御１へ
許可信号を送り返して要求に答える。要求全許可した後
に、制御回路１１００はデータの導体として結線８０９
．８２２．８１７あるいは８２０のうちの適当之ものを
選択するようデータセレクタ１１０３の条件設定をする
。制御回路１１００に、結線１１０８：介してデータセ
レクタ１１０３へ適切な制御１情報？転送する。データ
セレクタ１１０３は選択された入力端子上に受信したデ
ータ情報全導体１１０７上に送出する。トライステート
素子１１０２は導体１１０７上の情報全受取り、このデ
ータをリンク２０３−１介してスイッチノード２０４−
００一部である入力回路１１０５−＼転送する。制御回
路１１００は導体１１０９’に介してトライステート素
子１１０２の出力を制御する。

第１１図に示した出力制御回路８０３の動作については
、結線８０９　ｅ介して出力制御回路８０３ヘデータの
パケットを転送する入力ＩＩＩ御８００についての前述
の例について検討してさらに詳しく説明する。入力制御
８００が導体８２６全介して要求信号全転送すると、制
御回路１１０１ｊ、リンク２０３−０が他の入力制御回
路によって使用されておらずフリップフロップ１１０１
がセットされている場合に導体８２７を介して入力制御
８００へ許可信号を転送する。フリップフロップ１１０
１がセットさ扛ていると、制（財）回路１１００Ｆｉ入
力制ｆｉｌ（１８００に許可信号を転能し、データが導
体８２５上に送出されこのデータが導体１１０７」二Ｖ
こ再送さｎるべく選択するよう結線１１０８を介してデ
ータセレクタ１１０３の条件設定をする。さらに制菌回
路１１００はトライステート素子１１０１付勢して導体
１１０７上の情報をリンク２０３−０へ転送する。

以上に述べられた実施例は、単に本発明の詳細な説明す
るだけのものと理解されたい。

本発明の精神と範囲を越えない形で当業に周知のものに
よってその他の装置を考案することも可能であろう。特
に、当業に周知のものには、第８図で用いた乱数発生器
の場所に選択フリップフロップを使用することがまず考
えられるであろう。

【図面の簡単な説明】

第１図は、ブロック図の形で従来技術のパケットスイッ
チ回路網の構成図； 第２図は、ブロック図の形で本発明の主なる対象である
パケットスイッチ回路網の構成図； 第３図から第７図は第２図のスイッチ回路網全通して転
送中のパケット構成を不す図；第８図は、ブロック図の
形で第２図のスイッチ回路網のスイッチノードの構成図
；第９図は第８図の入力制御ａｌｌ＋８００の構成図：
第１Ｏ図は第９図のアドレス回転回路９０６の構成図；
そして 第１１図は第８図の出力側ａｉＩ１８０３の構成図であ
る。 〈主要部分の符号の説明〉 ス（’／チノード・２０２−０．２０４−０．２０６−
０．２０８−０．２１０−０、 入力制御・・・８００ リンク・・・８０９．８２１．８１３．８１４制御装置
・・・９０８ 出力制御・・・８０３ マルチプレクサ・・・９０７

Claims (1)

1. 【特許請求の範囲】 １　各々回路網入力ポートから回路網出力ポートへの径
   路情報からなるパケットを通信 するパケットスイッチ回路網であつて、 複数個のスイッチノードからそれぞれ構 成される複数個の段、及び該段のスイッチ ノードの一つを次段のスイッチノードの一 群に接続するノード間リンクとを含むパケ ットスイッチ回路網において； 同一段のスイッチノードと相互接続する ノード内リンク； 各ノード内リンクが一つの段のスイッチ ノードの一つを他段のスイッチノードへ、 一つの段の他のスイッチノードと一つの段 の他のスイッチノードから他の段のスイッ チノードへのノード間リンクとを介して内 部接続されるノード内リンクを含み、 該スイッチノードの一つが、ノード間お よびノード内リンクの部分集合に選択する ためにパケットの一つの径路情報に応答す る入力制御を含み、 該入力制御がパケットの一つの転送のた めにノード間およびノード内リンクの部分 集合の一つを指定する信号を発生する制御 装置と 出力制御を介してパケットの一つを他の 一つの段のスイッチノードの一つの集合へ 径路付けする信号に応答するマルチプレク サとを含むものであるパケットスイッチ回 路網。 ２　特許請求の範囲第１項に記載の回路網において制御
   装置（９０４）が指定されたノード内リンクの一つに接
   続された段の一つの スイッチノードにパケット通信要求信号を 送り、 出力制御（８０３）がパケット通信要求信 号に応答して接続されたスイッチノードの パケット通信可能性を通知するために段の スイッチノードの一つに信号を供給するこ とを特徴とする回路網。 ３　特許請求の範囲第２項に記載の回路網において、 ノード間リンクの一つを介して他段の別 のノードへ相互接続された接続スイッチノ ードがパケットの一つを蓄積するバッファ を含み、 出力制御回路（８０３）がバッファがパケ ットの一つを蓄積できる容量を持つ場合に パケット通信可能信号（許可信号）を送信 することを特徴とする回路網。 ４　特許請求の範囲第３項に記載の回路網において、 出力制御回路（８０３）が一つのパケット を蓄積するための容量がバッファにない場 合にパケット通信不可能信号を送信する手 段を含み； 制御装置（９０４）がパケット通信不可能 信号に応答してノード内およびノード間リ ンクの部分果合に接続されたスイッチノー ドの他の一つへパケットの一つを通信する ことを特徴とする回路網。 ５　特許請求の範囲第４項に記載の回路網において、 入力制御（８００）が 指示信号を発生するための乱数発生器 （９２５）を含むことを特徴とする回路網。 ６　パケットスイッチ回路網を通るパケットを交換する
   方法において、複数の段のそれ ぞれが複数のスイッチノードを持ち、ノー ド間およびノード内リンクが段の一つのノ ードの一つを他段のスイッチノードへ接続 しノード内リンクのそれぞれがスイッチノ ードの一つを段の一つの他のスイッチノー ドと他のノード内リンクとを介して他の段 のスイッチノードへスイッチノードの一つ を内部接続し、 パケットの一つの径路情報に応答するス イッチノードの一つによつてノード間およ びノード内リンクの部分を選択する段階； パケットの一つの通信のためにノード間 およびノード内リンクの部分集合の一つを 指定する段階；および 指定されたリンクを介して段の他の一つ のスイッチノードの集合の一つへパケット の一つを径路付けする段階の各段階を含む ことを特徴とする方法。 ７　特許請求の範囲第６項に記載の方法において、径路
   付けの段階がさらに、 ノード内リンクの指定された一つに接続 された段の一つのノードにパケット通信要 求を送ること；および 接続スイッチノードのパケット通信可能 性を通知するために段のスイッチノードの 一つへ信号を供給することとを含むことを 特徴とする方法。 ８　特許請求の範囲第７項に記載の方法において、接続
   スイッチノードがパケットの一 つを蓄積するためのバッファリング手段を 持ち、径路付けの段階がさらにパケット通 信可能信号の転送に先立ちパケットの一つ を蓄積するためのバッファ手段の容量を判 定する段階を含むことを特徴とする方法。 ９　特許請求の範囲第８項に記載の方法において、判定
   の段階がさらに、 パケットの一つの蓄積のためのバッファ 手段の容量が不足する場合にパケット通信 不可能信号を通信する段階；および パケット通信不可能信号の受信に応答し てノード内およびノード間リンクの部分集 合に接続されたスイッチノードの他の一つ へパケットの一つを通信する段階を含むこ とを特徴とする方法。 １０　特許請求の範囲第８項に記載の方法において、指
   定の段階でリンクの一つの指定の ために用いるためランダムに信号を発生す る段階を含むことを特徴とする方法。