JPS62503210A - パケット交換ネットワーク - Google Patents

パケット交換ネットワーク

Info

Publication number
JPS62503210A
JPS62503210A JP61503873A JP50387386A JPS62503210A JP S62503210 A JPS62503210 A JP S62503210A JP 61503873 A JP61503873 A JP 61503873A JP 50387386 A JP50387386 A JP 50387386A JP S62503210 A JPS62503210 A JP S62503210A
Authority
JP
Japan
Prior art keywords
packet
clock signal
response
packets
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61503873A
Other languages
English (en)
Other versions
JP2515313B2 (ja
Inventor
ヴィデヤ,アヴィナシュ カシナス
Original Assignee
エイ・テイ・アンド・テイ・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エイ・テイ・アンド・テイ・コーポレーション filed Critical エイ・テイ・アンド・テイ・コーポレーション
Publication of JPS62503210A publication Critical patent/JPS62503210A/ja
Application granted granted Critical
Publication of JP2515313B2 publication Critical patent/JP2515313B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/55Prevention, detection or correction of errors
    • H04L49/555Error detection
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356Indirect interconnection networks
    • G06F15/17368Indirect interconnection networks non hierarchical topologies
    • G06F15/17393Indirect interconnection networks non hierarchical topologies having multistage networks, e.g. broadcasting scattering, gathering, hot spot contention, combining/decombining
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/15Interconnection of switching modules
    • H04L49/1507Distribute and route fabrics, e.g. sorting-routing or Batcher-Banyan
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 自己ルーティングネットワークにおける高信頬ノード間通信孜玉分団 本発明は自己ルーティングネットワークを通して情報パケットを通信するための パケット交換法と構造アーキテクチャに関する。
本発明はパケット交換ノードの間の不具合のリンクを検出し、相互接続された交 換ノードの間でパケットデータを同期的に転送する。
溝」11面 自己ルーティングネットワークは周知であり、通常バンヤンネットワークと呼ば れる。このような交換ネットワークのひとつは米国特許4,491,945に開 示されている。この特許で開示されているように、自己ルーティングネットワー クは複数の段を含み、各段は複数の交換ノードを含んでいる。与えられた段の中 で、交換ノードは上流からのパケットの受信に応動してパケットの中に含まれた ルーティング情報を調べて、そのパケットをルーティング情報によって指定され た次段の下流のノードに転送する。この方式では、パケットが交換ノードに入る 前には交換ネットワークを通して完全な経路が設定されることはないが、次段の 指定された交換ノードがパケットを受理する容量さえ持てば、パケットは段から 段へ転送される。この方法でパケットの通信を便利にするためにノード間プロト コルが使用される。さらに、各交換ノードは入力端手当りひとつの完全なパケッ トをバッファする容量を有しており、これが上流から他のパケットを受理するこ とができるときには、上流のノードに対してこれを表示する。ターナ−の上記方 式ではデータを上流のノードから下流のノードに転送するためにも、下流のノー ドが他のパケットを受理する容量を有するときにこれを上流のノードに通知する ためにも共に単一の導体を使用する。
また上述の特許では交換ネットワークのすべての交換ノードに対して共通のタイ ミング発生器から同一の位相で受信されるクロック信号を供給することによって 交換ノードの間のデータの転送を同期化する。このようにして交換ノードの同期 を実現することによって上述の特許では交換ノードの間の相互接続リンクで一本 だけの導体を持てばよいようになる。上述の特許において、ノード間プロトコル は次のように動作する。下流のノードと上流のノードは3状態素子を使用して、 それを相互接続する単一の導体上で情報を送信する。3状態素子は情報を転送し ていないときには高インピーダンスを示す。二つの相互接続されたノードの間で 情報が転送されていないときには、両方のノードは情報をめてその導体を調べて いる。下流のノードが上流のノードから他のパケットを受信することができると きには、下流のノードはその導体を通して上流のノードに対して容量利用可信号 を送信し下流のノードが他のパケットを受信する容量を持つことを知らせる。上 流のノードは受信された信号に応動して、もしパケットが送信を待っていれば、 下流のノードに対する他のパケットの転送を開始する。下流のノードは共通りロ ック信号を利用して上流のノードから内部蓄積レジスタに対して入来したパケッ トデータをクロックにより入れて、ここでこのパケットを次の段に通信するため のルーティング情報の復号が行なわれる。
米国特許4,314,367に開示されているように、第2の導体を経由して送 信ノードから受信ノードにクロック信号を送信し、さらに第3の導体を使用して 受信ノードから送信ノードに対して受信容量ありの信号を伝送する方法が知られ ている。この方法では交換ノードの間の導体の数が増大し、従ってプリント回路 板上に置くことができるノードの数が減少する。この限界はプリント回路板上に 形成することができる接続の数の限界によるものである。
さらに、データとクロック信号を一体として符号化し、ひとつの導体を用いて得 られた自己クロック信号を1本の導体を用いて送信することが知られている。こ のようなりロックの方法としてマンチェスタ符号が知られている。自己クロック 法の問題点は、これらの方法で送信機と受信機で共に遅延線が必要なことが挙げ られる。遅延線は信転性を低くしがちであり、大規模集積回路(VLSI)で実 装することは困難である。
−米国特許4,491,945に開示されたノード間プロトコルは自己ルーティ ングネットワークの多くの構成で良く動作し、VLS Iでの実現に適合してい るが、上流のノードから下流のノードにデータを転送している間あるいは下流の ノードから上流のノードに容量利用可信号を転送している間にはリンク間の不具 合の検出をすることができない。またこの特許で生じ得る問題点は大きな自己ル ーティングネットワークの全体を通して同一の位相を持ったクロック信号を徒供 することである。もしこれらのクロック信号の分配に充分な注意を払わなければ 、交換ネットワークの種々の部分で、理悲的な要素によってクロック信号の位相 が異ることがあり得る。
究理Rと」許 図示の方法と構造的な実施例において、その上流のノードに対してクロック信号 を送信し、上流のノードは下流のノードに対してパケットデータを送信するため にこの信号を利用するようにすることによって上流のノードからパケットを受信 することができるその容量を示すように交換ノードを作ることに従来技術からの 進歩が実現できる。さらに、上流のノードはパケットを下流のノードに送信した あと、下流のノードからパケットクロック信号が受信されるまでの時間を監視す ることによってノード間リンクの故障を検出する。パケットクロフタ信号の受信 の前に予め定められた時間が経過すれば、下流のノードは故障を示す、システム のりセントのあと、予め定められた時間以内に下流のノードからバケントクロン クf3号が受信されなければ、上流のノードは誤りを表示する。
この構造的実施例はパケットを通信するために多数の交換ノードを各々が有する 複数の段を持つパケット交換ネットワークで使用する交換ノードを含んでいる。
交換ノードの各々はリンクによって上流の段に接続されている入力回路と、リン クによって下流の段に接続されている出力回路とを有する。入力回路が上流の段 からパケットを受信する容量を持つときには、入力回路は上流の段に対してパケ ットクロック信号を送信し、パケットを受信する容量が現在存在していることを 示す。入力回路は上流の段からのパケットに応動して、そのパケットを内部に記 憶し、パケット内のルーティング情報によって指定される出力回路に対して、要 求を送信して、下流の段に対して受信されたパケットを通信する。
出力回路は入力回路からの要求と下流の段からのパケットクロック信号の受信に 応動してパケットを下流の段に通信する。
有利なことに、入力回路は上流の段からのパケットの終了に応動して予め定めら れた時間の間バケッF・クロック信号の送信を停止して、これによって上流の段 が入力回路と相互接続リンクの正。
しい動作を確認できるようにする。パケット終了を送出したあと、出力回路は予 め定められた時間の間パケットクロック信号が受信されていないことを確認する ために計時する。もしこの予め定められた時間の終りの前でクロック信号が受信 されれば、下流の入力回路が故障しているか、下流のノードに対してデータを転 送することに関してリンクが故障していることになるので、出力回路は誤り信号 を生ずる。
交換ノードを使用した交換ネットワークの正しい動作をさらに確認するために、 交換ノードはシステムリセット信号を受信するただちに、すべての記憶されたパ ケットを捨て、上流のノードに対してパケットクロック信号の送出を開始する。
下流の段ではこの動作を予期して、交換ノードの出力回路はシステムリセット信 号に応動して、もうパケットクロック信号が予め定められた時間の間に下流のノ ードから受信されないときには誤り信号を発生するようになっている。
さらに、交換ノードの間の大きな物理的距離を通してパケットの通信を同期化す ることに関する問題は各出口回路の同期回路によって解決される。各交換ノード は内部の基本タイミングの目的で、全交換ネットワークについて単一のタイミン グ発生器で発生されたシステムクロック信号を利用する。しかし物理的な距離が 存在するために、システムクロック信号の位相は種々の交換ノードで異っている かもしれない。同期回路は下流のノードから来るパケットクロック信号に関して 信号の伝送を同期することによってこの問題を解決している。同期回路は図の例 ではパケットを形成するデータビットを記憶するための複数のフリップフロップ と、システムクロック信号に応動して入力回路からの入来データパケットを直列 にフリップフロップに記憶するための指示回路とから成っている。直列リーグ回 路はデータピントを記憶するのに使用されたのとは異るシーケンスを利用してフ リップフロップからパケットデータビットを直列に読みとるのに使用され、その 回路は下流の段から受信されるパケットクロック信号によって制御される。この 例では指示回路はシステムクロック信号に応動するモジュロ3カウンタをモジュ ロ3カウンタの内容によって制御されてフリップフロップにパケットデータビッ トを導びくマルチプレクサを含んでいる。各フリップフロップはデータおよびク ロック入力端子を含み、パケットのデータビットはマルチプレクサによってデー タ入力端子にステアリングされる。これもまたモジュロ3カウンタによって制御 される他のマルチプレクサは、パケットデータビットがフリップフロップのデー タ入力端子にステアリングされるのと同一のシーケンスでフリップフロップのク ロック入力端子にシステムクロック信号をステアリングするのに使用される。
パケットデータビットを読むためのリーグ回路は他のモジュロ3カウンクによっ て制御されるデータセレククを含み、これは下流の段からのパケットクロック信 号に応動する。
図示の方法は各々が複数の交換ノードを持つ複数の段を持った交換ネットワーク において機能する。パケットの各々はアドレスルーティング情報を有し、各交換 ノードは入力回路と出力回路とを有する。交換ネットワークは上流の交換ノード の個々の出力回路を下流の交換ノードの個々の入力回路に接続する多数の段間リ ンクを有している。この方法では上流のノードから下流のノードにパケットを転 送するのムこ次のようなステップを実行する:下流のノードがパケットをそのと き受信する容量があるときには下流のノードの入力回路のひとつで上流のノード に伝送するためのパケットクロック信号を発生する。上流の交換ノードではパケ ットクロック信号の受信に応動して下流の交換ノードに対してパケットを転送す る。パケットの送信の終りで送信した上流のノードで予め定められた時間を計時 する。予め定められた時間の間に下流の交換ノードからパケットクロック信号が 受信されたことに応動して上流の交換ノードは誤り情報を送出する。
さらに、交換ネットワークにはそれに付属して、システムのリセント信号を発生 することができるシステムプロセッサがあり・さらにこの方法は次のステップを 含んでいる。システムリセット信号の受信に応動して下流の入力手段によってパ ケットクロック信号を発生する。予め定められた時間が経過(システムリセット 信号が受信されたときに上流の出力回路によって誤り情報を再送する。
胚1j」1幻〜礼貝 一般に、システムの構成要素については、それを最初に図で示すときに、その構 成要素の番号の最上位の桁としてその図面の番号を使用している。
第1図は本発明の交換ノードを使用したバケ7)交換システムのブロック圓; 第2図は第1図の交換ネットワーク101の詳細なブロック図;第3図乃至第6 図は交換パケットがトランクコントローラ104からトランクコントローラ10 7にパケット交換ネットワーク101を通して送信されるときの内容:第7図は 交換ネットワーク101の交換ノード201−7の詳細なブロック; 第8図は第7図の交換ノード201−7の入力コントローラ701の詳細なブロ ック図; 第9図は第7図の交換ノード2017の出力コントローラ702の詳細なブロッ ク図である。
註史fk所 第1図はパケットをトランクコントローラ104のような発信トランクコントロ ーラからトランクコントローラ107のような宛先トランクコントローラに交換 するためのパケット交換システムの図である。パケ7)交換ネットワーク101 は複数の交換段を含み、これは図の例では4段で、各交換段は複数の交換ノード を含んでいる。各交換ノードは2木の個別のリンクによって下流の段の二つのノ ードに相互接続されている。各々の個々のリンクは2本の導体から成っている。
第1の導体は下流の交換ノードによって使用され、下流のノードが上流のノード からパケットを受理する容量を有するときに、上流のノードに対してクロック信 号を送出するようになっている。上流のノードが送信すべきパケットを有すると きには、これはこのクロック信号を利用して下流のノードに対してパケットを転 送する。下流のノードの故障あるいは段間リンクの故障を検出するために股間プ ロトコルが使用される。最内のノードが下流のノードあるいは段間リンクの故障 を検出したときには、これはその情報を誤り検出回路134に通信する。例えば 、第2段の下流のノードは導体131を経由して誤り信号を送信する。誤り検出 回路134は導体131上の誤り信号の受信に応動して、第2段で誤りが発生し たという事実を、バス135を経由して中央プロセッサ102に送信する。この プロセッサは誤り報告に応動して、誤りをもっと詳細に知るための必要な保守機 能を実行する。
パケット交換ネットワーク101については第2図に詳細に図示している。交換 パケットの例は第3図に示されているが、これはその宛先トランクコントローラ のフィールドに、第2図に図示するようなパケット交換ネットワーク101を通 してパケットを転送するのに必要なルーティング情報を含んでいる。
交換ネットワーク101の動作はトランクコントローラ104からトランクコン トローラ107への第3図に図示したパケットの交換の例を考察することによっ て完全に理解できる。ノードは200−7は第3図に図示したパケットが入力リ ンク116で受信されたのに応動して、宛先トランクコントローラフィールドの 最上位のビットを調べる。最上位のビットは11”であるから、ノード200− 7はこのパケットを出力リンク205を経由してノード201−7に通信する。
パケットをノード201−7に通信する前に、ノード20(1−7は宛先トラン クコントローラフィールドを左回転し、第4図に図示するようなフィールドを得 る。
ノード201−7は第4図に図示するパケットに応動して、第4図に図示した宛 先トランクコントローラフィールドの最上位のビットは“0”であってパケット をノード201−7の上方の出力リンクを通して通信すべきことを示すので、出 力リンク206を通してノード202−5に通信する。パケットをノード202 −5に通信する前にノード201−7は宛先トランクコントローラフィールドを 左回転し、第5図に図示したフィールドを得る。ノード202’−5は第5図に 図示したパケットに応動して、宛先トランクコントローラフィールドの最上位の ビットは“1″であるから、出力リンク215を通して、このパケットをノード 203−3に通信する。第5図に図示したパケットをノード203−5に送信す る前に、ノード202−5は宛先トランクコントローラフィールドを回転し、第 6図に図示するようなパケットを生ずる。
ノード203−5は第6図に図示されたパケットに応動して、このパケットの宛 先トランクコントローラフィールドの最上位のビットは“1”であるから、この パケットを出力リンク120を経由してトランクコントローラ107に通信する 。
交換ノード201.7から交換ノード202−5への第4図に図示したパケット についての以下の例によって、段間プロトコルがどのように機能するかについて 考察する。交換ノード200−7からパケットを受信すると、交換ノード201 −7はこのパケットを交換ノード202−5に通信するまで内部バッファに記憶 する。いつパケットを通信できるかを判定するために、交換ノード201−7は リンク206の導体211をテストし、交換ノード202−5から送信されるク ロック信号を調べる。導体211を経由してクロック信号の伝送が検出されて、 交換ノード202−5がパケットを受理する容量を持つことが示されたとき、交 換ノード201−7はこれらのクロック信号を利用して、リンク206の導体2 10を経由して交換ノード202−5に対して、内部的に記憶されたパケットデ ータの転送を同期する。交換ノード202−5が、第5図のパケット長フィール ドによる判定によってパケットの終りを受信したときに、交換ノード202−5 は、導体211を経由した交換ノード201−7に対するクロック信号の送信を 予め定められた時間の間だけ停止する。リンク206が正しく動作しており、交 換ノード202−5が正しく動作していることを確認するために、交換ノード2 01−7は以下の動作を実行する。交換ノード201−7が交換ノード202− 5に対してパケットを転送したあと、クロック信号が導体211を通して送られ ていないことを6’ffl L!するために、予め定められた時間を計時する。
予め定められた時間の間にこれらのクロック信号が検出されたときには、交換ノ ード201−7は導体131を経由して誤り検出器134に信号を送り、リンク 206が故障したか、交換ノード202−5が故障したことを示す。
交換ノード201−7は第7図に詳細に図示されている。他の交換ノードは交換 ノード201−7と同様の設計による。交換)−ドは2木の入力制御を有し、こ れは2本の出力制御のいずれかに対してパケット情報を送信する。入力側?l7 00と701はケーブルを経由して出力制御702および703に接続されてい る。
例えば、入力制御701はケーブル713を経由して出力制御703に接続され ている。ケーブル713は4木の導体72〇−723を含んでいる。他の第7図 の相互接続ケーブルはケーブル713と同等の設計によるものである。入力側? 11701が交換ノード200−7から他のパケットを受信できるときには、入 力制御701はリンク205の導体213を経由して交換ノード200−7に対 してクロック信号を送信する。
例えば、第4図に図示したパケットの受信のあとで、入力制御701は出力制御 703に対して、導体721を通して要求信号を送る。出力制御703から許可 信号を受信したあとでも、入力制御701は、出力制御703に対して全パケッ トが送信されるまで、入力制御701はこの要求信号を連続的に送信する。出力 制御703が交換ノード202−5から導体211を経由してクロック信号を受 信しているとき、出力側?11703は導体722を経由して許可信号を入力制 御701に送信する。許可信号を受信すると、入力制御701は、導体720を 経由して出力導体703にパケットの送信を開始する。
入力制御701については第8図に詳細に図示している。導体212を経由して ノード200−7から送信された情報は初期には入力シフトレジスタにクロック によって入れられる。ゲート807は導体213を経由してノード200−7に 対してのクロック信号の送信を制御する。ゲート809が制御される方法につい ては、第9図の説明に関して詳細に説明する。入力シフトレジスタ800はパケ ットの開始を示すスタートビットを検出するのに使用される。さらに、入力シフ トレジスタ800は長さレジスタ1802に保存されたネットワークパケット長 フィールドを抽出するのに使用される。また宛先トランクコントローラフィール ドの最上位のビットは入力シフトレジスフ800を使用して抽出され・この後者 のビットはアドレスレジスタ801に記憶されて、ここでコントローラ804は 導体814を経由してこのビットを調べる。バッファシフトレジスタ803はひ とつの完全なパケットをバッファリングする容量を要する。バッファシフトレジ スタ803は64ビツトを記憶するごとに出力を生ずる。これらの出力はコント ローラ804の制御1下にデータセレクタ805によって選択されて、バッファ シフトレジスタ803の未使用部分をバイパスする。このバイパス動作は、出力 回路に対するパケットの伝送を開始する前に全パケットをバッファする必要のな いときに行なわれ、入力制御701を通してのパケットの転送を高速化するのに 行なわれる。アドレス翻訳回路806はこのフィールドがパケットの残りと共に 選択された出力制御に対して送信される前に、宛先トランクコントローラフィー ルドに対して先に述べた左回転動作を行なう。マルチプレクサ807はコントロ ーラ804の制御下にケーブル713あるいは712のいずれが回路806から のデータとコントローラ804からのバケット終了信号を送信するかを選択する 。
入力制御701の動作を第4図に図示したパケ7)の送信を取扱かう先の例を用 いて説明する。入力シフトレジスタ800には導体811を経由して、システム クロック165によって連続的にクロックが与えられる。導体212を経由して データが受信されるときに、これには入力シフトレジスタ800を通してクロッ クが与えられる。入力シフトレジスタ800のビット位置9にスタートビットが 到達したとき、コントローラ804はこのビットを検出し、導体830にパルス を送出する。このパルスは長さレジスタ802を動作してパケット長フィールド を記憶し、アドレスレジスタ801に宛先トランクコントローラフィールドの最 上位のビットを記憶するが、これは入力シフトレジスフ800のビット位置0に 入っているものである。
第4図に図示したパケットの宛先トランクコントローラフィールドの最上位のビ ットはパケットがその出力制御に送信されることを指示しているから、コントロ ーラ804は導体721を経由して要求を出力制御703に送出する。この要求 を行なっている間に、データは入力シフトレジスタ800から、多数の出力端子 を持つバッファシフトレジスタ803にシフトされる。これらの出力端子はバッ ファシフトレジスタ803の異るビット位置に接続されている。コントローラ8 04が出力制御703からm体722を経由して許可信号を受信したとき、コン トローラ804はバッファシフトレジスタ803のどの出力で、バッファシフト レジスタ803内でパケットのスタートビットが到来しているかを計算する。こ れは出力制御807に対するパケットの送信をできるだけ早く実行するために行 なわれる。この計算に従って、コントローラ804はデータセレクタ805を制 御して、バッファシフトレジスタ803の指定された出力を選択する。制御情報 はケーブル817を経由して、データセレクタ805に送信される。
データセレクタ805は選択された出力からのデータを導体816を経由してア ドレス回転回路806に送信する。データを送信する前に、コントローラ804 は導体819を経由してパケット開始信号を送ることによって、アドレス回転回 路806をリセットする。コントローラ804はまたバス830を経由してマル チプレクサ807を適切に条件付けして、導体818を経由して送信されている アドレス回転回路806の出力と導体813上の入力制御703へのパケット終 了信号をそれぞれ導体720と723を経由して与えるようにする。導体831 上を送信されるバケット終了信号は、いつパケットの最終ビットがマルチプレク サ807から送信されているかを指示する。コントローラ804は入力制御70 1によっていつパケットのすべてのビー/ トが処理されたかを判定するために 、長さレジスタ802の内容を使用して、マルチプレクサ807からいつ最後の ビットが送信されたかを計算する。
コントローラ804は、入力シフトレジスタにいつパケット終了が入ったかを判 定するために、それがケーブル820を経由して読んだ長さレジスタ802に記 憶されたパケット長情報を使用する。これが生じ、シフトレジス803からの送 信が開始されたとき、コントローラ804は導体811の5個のクロックパルス を待ち、次に導体815を経由して、連続的に信号を送出する。
この信号はゲート809を制御して、導体811を通して送信されるクロック信 号が、導体213を経由してノード200−7に送られるようにする。導体21 3を経由したこれらの信号の送信は、交換ノード200−7に対して、入力制御 701が他のパケットを受信する準備ができていることを示す、クロック信号を 交換ノードに送信するのを5クロツクパルスだけ遅らせる理由は、交換ノード2 00−7によって、リンク205およびノード201−7が正しく動作している ことを判定できるようにするためである。この判定をどのように実行するかの詳 細は第9圀を参照して次に説明する。
第7図の出力制御703については第9図に詳細に図示されている。制御回路9 00はケーブル710および713を経由して送信される入力制御700および 701からの要求に応動する。
もしリンクタイマ901が交換ノード202−5からクロック信号を受信してい れば、これは導体902を経由して制御900に準備完信号を送出し、出力制御 703が交換ノード202−5に対してパケットを受信して良いことを示す。導 体902上のf$la宛信号に応動して、制御回路900は上述したケーブルの 1本を経由して、要求した入力制御に許可信号を返送することによって要求に応 答する。要求を確認したあとで、制御回路900はデータセレクタ903を条件 付けして、ケーブル907を経由してデータセレクタ903に対して適切な制御 情報を送信することによって適切なケーブル710あるいは713からのパケッ ト終了信号を選択する。データセレクタ903は選択された入力端子に受信され たデータ情報を導体906に送信する。構成要素910乃至918を含む出力コ ントローラ703の再同期回路は導体906上のデータに応動して、導体210 を経由してこのデータを交換ノード202−5に転送する。
第9図に示した出力制御703の動作について、データのパケットをケーブル7 15を経由して出力制御703に送信する入力制御701の先の例を考察するこ とによって、以下に詳細に説明する。入力制御701が導体721を通して要求 信号を送信したとき、制御回路900は、もし制御900がリンクタイマ901 から導体902を経由して、リレー信号を受信しているときに、導体722を経 由して、入力制御701に対して許可信号を送信する。準備可信号がリンクタイ マ901から送信されていることを仮定すれば、制御900が許可信号を入力制 御701に送信して導体907を経由してデータセレクタ903を制御して、導 体723および720の状態を導体905および906にそれぞれ転送する。さ らに、制御900は導体904を経由してスタート信号をリンクタイマ901に 送る。導体720データセレクタ903および導体906を経由して制?ID7 01からデータが受信されたときに、再同期回路はこのデータを導体210を経 由して交換ノード202−5に転送する。先に述べたように、入力制御701に よってパケットの最後のビットが導体720を経由シて送信されたことを判定し たときに、これは導体723を経由してパケット終了信号を出力制御703に送 出する。リンクタイマ901はデータセレクタ903および導体905を経由し て受信されたパケット終了信号に応動してクロック八人力によって決定される3 クロフクパルスの間待ち合わせ、次にクロック八人力の3クロツクパルスの間、 導体211を間合わせる。もしこれらの後の3クロツクパルスの間に、リンクタ イマ901が導体211上のクロックパルスを検出すれば、これは誤り検出器1 34に対して、導体133を経由して誤り信号を送り、リンク206あるいは交 換ノード202−5が故障していることを知らせる。このような方法で誤りが示 される理由は、入力シフトレジスタにパケットの最終ピントか受信されたことを 交換ノード202−5が判定したときに、入力制御701に関して先に述べたよ うに、交換ノード202−5は導体211を経由してクロック信号の伝送を止め るからである。
リンク206あるいは交換ノード202−5の故障をリンクタイマ901が検出 される他のメカニズムはシステムリセットの間である。システムリセットが生じ たとき、交換ネットワーク101のすべての入力制御回路のバンファ内で伝送を 待っているすべてのパケットは上流のノードからパケットを受信する容量を有し ている。このような事実があるから、システムクロック165から導体730を 経由してシステムリセットが受信されたときに、リンクタイマ901はクロック 八人力によって決められる5クロツクパルスの間計時し、次にクロック信号の間 導体211の状態を間合わせる。導体211上でクロック信号が見付からないと きに、これは導体211が故障しているか、交換ノード202−5が故障してい ることを知らせる。いずれの場合も、リンクタイマ901は導体131を経由し て誤り検出器134に対して誤り信号を送信する。
次に構成要素910乃至918を含む再同期回路の動作を考えよう、再同期回路 の目的はシステムクロックによって発生されたクロック信号の位相が交換ノード 2017と交換ノード202−5に受信されたときにクロック信号の位相の差を 補償することである。この再同期は導体906上で受信された入力データをフリ ップフロップ914乃至916に格納し、このデータをこれらのフリップフロッ プから抽出して、導体210を経由して交換ノード202−5に送信する方法に よって実現される。導体906上の入来データがフリップフロップ914に記憶 されるときに、915に先に記憶されていたデータはデータセレクタ917によ って、導体210を通して送信される。次にデータが導体906からフリップフ ロップ915に記憶されるときに、フリップフロップ916に含まれたデー、夕 が抽出されて、データセレクタ917によって、導体210を経由して交換ノー ド202−5に送信される。
導体906上のデータは次の方法でフリップフロップ914.915および91 6に記憶される。システムクロック165から導体811を経由して受信された クロックパルスの制御下に、カウンタ910 (これはモジュロ3カウンタであ る)は次のようなシーケンスを計数する。0.1.2で次に繰返す。カウンタ9 10からのこの情報はバス920を経由してマルチプレクサ911および912 に送信される。バス920上の情報は、マルチプレクサ911と912のいずれ がデータを記憶するかを制御する。導体906上のデータはマルチプレクサ91 1によって選択されたフリップフロ7プのデータ入力にステアリングされ、その フリップフロップのクロック信号がマルチプレクサ912によって与えられる。
遅延素子913はマルチプレクサ911および912が適切なステアリング機能 を実行し、要求されるデータ設定時点でデータが選択されたフリップフロップの データ入力に現われるようにするために適切なステアリング機能を実行するのに 充分な時間の間、クロック信号を遅らせるようになっている。この遅延期間のあ とで、クロックパルスはマルチプレクサ912を経由して適切なフリップフロ7 プにクロックを与えるのに使用される。
データは交換ノード202−5から導体211を経由して受信されるクロック信 号によってクロックを与えられるカウンタ918の出力によってデータセレクタ 917が制御されるということ以外同様の方法で抽出される。
上述した実施例は本発明の原理の単なる例示にすぎず、本発明の精神と範囲を逸 脱することなく当業者には多くの構成を工夫することができることは明らかであ る。
のい CD N 危 祢 ANNEXToムHコEINTER)IATIONALSEARCHREPOR TON

Claims (21)

    【特許請求の範囲】
  1. 1.ネットワークの入力ポートからネットワークの出力ポートに対してパケット の各々がルーティング情報を持つようなパケットを通信するためのパケット交換 ネットワークにおいて、該ネットワークは 各々が複数の交換ノードを含む複数の段を含み;該交換ノードの各々は複数の入 力手段と出力手段とを含み;さらに各々が上流の段の交換ノードの個々の出力手 段を下流の段の交換ノードの個々の入力手段に接続するための複数のリンクを含 み; 下流の交換ノードの該入力手段の各々は、該入力手段がパケットを受信する容量 を有するとき上流の交換ノードの出力手段に送信するべきパケットクロック信号 を発生する手段を含み;該上流の交換ノードは該パケットクロック信号の受信に 応動して該パケットのひとつを該下法の交換ノードに転送し;該上流の交換ノー ドは該パケットの伝送の終りに続く予め定められた時間以内に該下流の交換ノー ドから該パケットクロック信号が受信されたことに応動して誤り情報を送信する 手段を含む;ことを特徴とする交換ネットワーク。
  2. 2.請求の範囲第1項に記載のネットワークにおいて該入力手段のひとつは該パ ケットのひとつの終りに応動して該予め定められた時間を計時してから、該パケ ットの該ひとつの受信を表示することによって、該パケットクロック信号を再送 すること特徴とするパケット交換ネットワーク。
  3. 3.請求の範囲第1項に記載のネットワークにおいて、該下流の入力手段の該ひ とつはさらにシステムリセット信号に応動して該パケットクロック信号を発生す る手段を含み;該上流の出力手段はさらに該システムリセット信号に応動して該 パケットクロック信号が受信されず、該予め定められた時間が経過したときには 該誤り情報を発生する手段を含むことを特徴とするパケット交換ネットワーク。
  4. 4.請求の範囲第2項に記載のネットワークにおいて、該上流の出力手段はパケ ットクロック信号とシステムクロック信号とに応動して、該相互接続リンクを経 由して該上流の出力手段から該下流の入力手段の該ひとつに対して該パケットの 該ひとつの転送を同期する手段を含むことを特徴とするパケット交換ネットワー ク。
  5. 5.請求の範囲第4項に記載のネットワークにおいて、該同期手段は該パケット の該ひとつのデータを個々に記憶する手段と;該システムクロック信号に応動し て該パケットの該ひとつの該データを該記憶手段の個々のものに与えるように順 次に指示する手段と; 該パケットクロック信号に応動して該指示手段が該記憶手段の個々のものに記憶 するのに使用したのとは異る順序で、該記憶手段の個々のものから該パケットの 該ひとつについての記憶されたデータを順次に読み出す手段と; 該パケットのか該ひとつの読み出されたデータに応動して、該相互接続リンクを 経由して該下流の入力手段のひとつに対してこのデータを転送する手段と を含むことを特徴とするパケット交換ネットワーク。
  6. 6.請求の範囲第5項に記載のネットワークにおいて、該指示手段は該システム クロック信号に応動してモジュロ3計数する手段と、 該計数手段の内容に応動して該パケットの該ひとつの該データを該記憶手段の個 々のものに順次に多重化する手段とを含むことを特徴とするパケット交換ネット ワーク。
  7. 7.請求の範囲第6項に記載のシステムにおいて、該パケットデークはピットを 含み、該記憶手段の個々のものは、クロック入力端子にフリップフロップクロッ ク信号が受信されたことに応動して該パケットの該ひとつのデータのひとつのビ ットを記憶するための手段を含むフリップフロップであることを特徴とするパケ ット交換ネットワーク。
  8. 8.請求の範囲第7項に記載のネットワークにおいて、該指示手段はさらに該フ リップフロップのクロック入力端子の個々のひとつへの該システムクロック信号 をフリップフロップ信号として多重化し、これによって該個々のブリッブフロッ プが該パケットの該ひとつの該パケットデータの該ピットを記憶するようにする 他の手段を含むことを特徴とするパケット交換ネットワーク。
  9. 9.請求の範囲第8項に記載のネットワークにおいて、該読み出し手段は該パケ ットクロック信号に応動してモジュロ3で計数する他の手段と; 該指示手段が該パケットの該ひとつの該パケットデータの該ビットを記値するの に使用したのとは異る順序で該他の計数手段の内容に応動して該フリップフロッ プの内容をデータ選択する手段と を含むことを特徴とするパケット交換ネットワーク。
  10. 10.パケット通信のための複数のパケット交換ノードを各々が含む複数の段を 持つパケット交換ネットワークで利用する交換ノードにおいて、該交換ノードは 該ネットワークの上流の段からのパケットを受信するための複数の入力手段と; 該交換ノードから下流の段に対してパケットを通信するための複数の出力手段と を含み; 該入力手段のひとつは該入力手段の該ひとつがパケットを受信する容量を現在持 つことに応動して現在容量信号を発生する手段と; 現在容量信号の受信に応動して該入力手段の該ひとつから該上流の段に対してパ ケットクロック信号を送信する手段と;該上流の段からの該パケットのひとつに 応動して核パケットの該ひとつを記憶する手段と; 該パケットの該ひとつの記憶にさらに応動して該出力手段のひとつによって該下 流の段に該パケットのひとつを転送することを要求する手段とを含み; 該出力手段の該ひとつは該パケットの該ひとつの記憶と該下流の段からのパケッ トクロック信号の受信とに応動して該パケットの該ひとつを該下流の段に通信す るように制御されることを特徴とするパケット交換ネットワークで使用する交換 ノード。
  11. 11.請求の範囲第10項に記載の交換ノードにおいて、該入力手段の該ひとつ はさらに該上流の段からの該パケットの該ひとつの終了に応動して予め定められ た時間の間該パケットクロック信号の送信を止めて、これによって上流の段が該 入力手段の該ひとつの正しい動作を確認することができるようにする手段を含む ことを特徴とする交換ノード。
  12. 12.請求の範囲第11項に記載の交換ノードにおいて、該出力手段の内の該ひ とつはさらに該下流の段への該パケットの該ひとつの送信の終りに応動して該予 め定められた時間の経過の前に該クロック信号が受信されたときには誤り信号を 発生する手段を含むことを特徴とする交換ノード。
  13. 13.請求の範囲第10項に記載の交換ノードにおいて、該入力手段の該ひとつ はさらにシステムリセット信号に応動して該上流の段に対して該パケットクロッ ク信号をただちに送信する手段を含むことを特徴とする交換ノード。
  14. 14.請求の範囲第13項に記載の交換ノードにおいて、該出力手段の該ひとつ はさらに該システムリセット信号に応動して該パケットクロック信号が該予め定 められた時間以内に該下流の段から受信されないときには該誤り信号を発生する 手段を含むことを特徴とする交換ノード。
  15. 15.請求の範囲第12項に記載の出力手段において、さらにシステムクロック 信号と該下流の段からのパケットクロック信号に応動して、該出力手段の該ひと つからの該パケットの該ひとつの通信を該下流の段に同期する手段を含むことを 特徴とする交換ノード。
  16. 16.請求の範囲第13項に記載の交換ノードにおいて該再同期手段は該システ ムクロック信号に応動してモジュロ3計数する第1の手段と; 該パケットの該ひとつのデータを個々に記憶する手段と;該第1の計数手段の内 容に応動して該パケットの該ひとつの該データを該記憶手段の個々のものに順次 に向ける手段と;該パケットクロック信号に応動してモジュロ3計数する第2の 手段と; 該第2の計数手段の内容に応動して、該記憶手段の該個々のものに記憶するのに 該指示手段が使用したのとは異る順序で該記憶手段の個々のものから該パケット の該ひとつのデータを順次に読み出すための手段と; 該パケットの該ひとつの読み出しデータに応動してこのデータを該下流の段に転 送する手段と を含むことを特徴とする交換ノード。
  17. 17.請求の範囲第16項に記載の交換ノードにおいて、該記憶手段の個々のも のは、各々がデータ入力端子とクロック入力端子を有し、該クロック入力端子上 の信号に応動して、該データ入力端子に与えられるビットを記憶するようになっ たフリップフロッブを含み; 該パケットの該ひとつの該データは複数のデータビットを含み;該指示手段は該 第1の計数手段の内容に応動して該フリップフロップの個々のものに対して該デ ータビットを多重化する手段と;該第1の計数手段の該内容に応動して該フリッ プフロップの個々のもののクロック入力端子に対して該システムクロック信号を 多重化する他の手段とを含み;該個々のフリップフロップは該システムクロック 信号のひとつの受信に応動して該データビットのひとつを記憶する ことを特徴とする交換ノード。
  18. 18.パケットの通信のためのパケット交換ネットワークの交換ノードのための 誤り検査および制御装置において、該ノードの各々は該交換ノードの内の上流の ものからパケットを受信するための複数の入力手段と交換ノードから下流の交換 ノードにパケットを送信するための複数の出力手段とを含み;該装置はパケット を受信する容量が該入力手段に現在存在するとき、これに応動して該入力手段の ひとつから上流のノードに対してパケットクロック信号を送信する下流の交換ノ ードにおける手段を含み; 該上流の交換ノードの該出力手段のひとつは該パケットのひとつを内部に記憶す るための手段と; システムクロック信号に応動してモジュロ3で計数する手段と;該パケットの該 ひとつのパケットデータを一時的に保持するためのフリップフロップの集合と; 該システムクロック信号に応動して該内部記憶手段から該モジュロ3計数手段の 内容による指示のもとにフリップフロップの該集合中に該パケットの該ひとつを 記憶する手段と;該入力手段の該ひとつからの該パケットクロック信号に応動し てもモジュロ3で計数する他の手段と;該他のモジュロ3計数手段に応動して該 フリップフロップの該集合からパケットデータを順次に読み取って該下流の交換 ノードの該入力手段の該ひとつに対して転送する手段とを含み;該下流の交換ノ ードの該ひとつはさらに転送されたパケットデータを記憶するための他の内部記 憶手段と;該パケットデータの終了に応動して該パケットクロック信号を該上流 の交換ノードに送信するのを停止する手段とを含み;該上流の交換ノードはさら に該パケットデータの終了に応動して予め定められた時間を計時する手段と;該 タイミングに応動して、該パケットクロック信号が該予め定められた期間の全長 の間に受信されたときには誤り信号を発生する手段を含む ことを特徴とする誤り検査・制御装置。
  19. 19.各々が複数個の交換ノードを含む交換段を持つ交換ネットワークを用い、 該パケットの各々はアドレスルーティング情報を含み;該交換ノードの各々は複 数の入力手段と、出力手段を含み;各々が上流の段の交換ノードの個々の出力手 段を下流の段の交換ノードの個々の入力手段に接続するための複数のリンクを含 むようになったパケット交換法において; 該入力手段の該ひとつが該パケットのひとつを受信する容量を現在有するときに 相互接続リンクを経由して上流の交換ノードの出力手段に対して送信するために 下流の段の該入力手段のひとつによってパケットクロック信号を発生し;該上流 の交換ノードから該下流の交換ノードに対して該パケットクロック信号に応動し て該パケットのひとつに転送し;該上流の交換ノードによる該パケットの該ひと つの伝送の終りのあとで予め定められた時間を計時し;該予め定められた時間以 内に該下流の交換ノードから該パケットクロック信号が受信されたことに応動し て該上流の交換ノードで誤り情報を送信する ステップを含むことを特徴とするパケット交換法。
  20. 20.請求の範囲第19項に記載の方法において、さらに該予め定められた時間 が経過したとき該入力手段によって該上流の交換ノードに対して該パケットクロ ック信号を再送信するステップを含むことを特徴とするパケット交換法。
  21. 21.請求の範囲第20項に記載の方法において、さらに該システムリセット信 号の受信に応動して該下流の入力手段の該ひとつによって該パケットクロック信 号を再生し;該予め定められた時間を経過して該システムクロック信号に応動し て該パケットクロック信号が存在しないときに該上流の出力手段によって該誤り 情報を再送信する ステップを含むことを特徴するパケット交換法。
JP61503873A 1985-06-27 1986-06-23 パケット交換ネットワ―ク Expired - Lifetime JP2515313B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US749500 1985-06-27
US06/749,500 US4670871A (en) 1985-06-27 1985-06-27 Reliable synchronous inter-node communication in a self-routing network

Publications (2)

Publication Number Publication Date
JPS62503210A true JPS62503210A (ja) 1987-12-17
JP2515313B2 JP2515313B2 (ja) 1996-07-10

Family

ID=25014003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61503873A Expired - Lifetime JP2515313B2 (ja) 1985-06-27 1986-06-23 パケット交換ネットワ―ク

Country Status (7)

Country Link
US (1) US4670871A (ja)
EP (1) EP0227808B1 (ja)
JP (1) JP2515313B2 (ja)
KR (1) KR950005147B1 (ja)
CA (1) CA1248209A (ja)
DE (1) DE3670551D1 (ja)
WO (1) WO1987000374A1 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4763247A (en) * 1984-12-26 1988-08-09 Vmei "Lenin" Multiprocessor system formed by microprocessor matrix
US4862461A (en) * 1987-01-12 1989-08-29 International Business Machines Corp. Packet switch network protocol
US6005867A (en) * 1986-09-16 1999-12-21 Hitachi, Ltd. Time-division channel arrangement
US7058062B2 (en) * 1986-09-16 2006-06-06 Hitachi, Ltd. Packet switching system having self-routing switches
US5043979A (en) * 1986-09-16 1991-08-27 Hitachi, Ltd. Time-division channel arrangement
CA1292054C (en) * 1987-05-15 1991-11-12 Hitachi, Ltd. Packet switching equipment and a packet switching method for controlling packet switched networks
JPH0683261B2 (ja) * 1987-05-26 1994-10-19 富士通株式会社 ヘッダ駆動形パケット交換機
US5101348A (en) * 1988-06-23 1992-03-31 International Business Machines Corporation Method of reducing the amount of information included in topology database update messages in a data communications network
DE68929523T2 (de) * 1988-07-22 2005-12-15 Hitachi, Ltd. ATM-Vermittlungssystem
FR2635809B1 (fr) * 1988-08-24 1990-11-23 Samokine Georges Systeme d'echange d'informations entre un objet portatif comme une cle, et un dispositif d'echange
EP0360924B1 (de) * 1988-09-22 1993-12-29 Siemens Aktiengesellschaft Verfahren zum Betrieb von taktgesteuerten Zeitmultiplex-Fernmeldevermittlungsanlagen, insbesondere PCM-Fernsprechvermittlungsanlagen, mit Zentralkoppelfeld und angeschlossenen Teilkoppelfeldern
US4932020A (en) * 1988-11-14 1990-06-05 At&T Bell Laboratories Packet switching arrangement including packet retransmission
US5041971A (en) * 1988-11-30 1991-08-20 Bolt Beranek And Newman Inc. Memory accessing switch network
US5594866A (en) * 1989-01-18 1997-01-14 Intel Corporation Message routing in a multi-processor computer system with alternate edge strobe regeneration
US5237566A (en) * 1989-03-30 1993-08-17 Ungermann-Bass, Inc. Network hub for maintaining node bandwidth in a single-node network
US5455865A (en) * 1989-05-09 1995-10-03 Digital Equipment Corporation Robust packet routing over a distributed network containing malicious failures
US5175765A (en) * 1989-05-09 1992-12-29 Digital Equipment Corporation Robust data broadcast over a distributed network with malicious failures
US5088091A (en) * 1989-06-22 1992-02-11 Digital Equipment Corporation High-speed mesh connected local area network
US5179558A (en) * 1989-06-22 1993-01-12 Digital Equipment Corporation Routing apparatus and method for high-speed mesh connected local area network
IL95920A0 (en) * 1989-10-24 1991-07-18 Motorola Inc Distributed synchronization method for a wireless fast packet communication system
JP2964457B2 (ja) * 1989-12-05 1999-10-18 株式会社日立製作所 通信処理装置
CA2032620C (en) * 1989-12-22 1995-08-15 Takafumi Chujo Method for searching for alternate path in communication network
JP2834253B2 (ja) * 1990-02-07 1998-12-09 株式会社日立製作所 パケツト交換機
US5128926A (en) * 1990-03-21 1992-07-07 Digital Equipment Corporation Updating link state information in networks
US5132965A (en) * 1990-05-03 1992-07-21 Pacific Bell Nonblocking parallel banyan network
FR2662564B1 (fr) * 1990-05-22 1992-07-31 Alcatel Nv Reseau de commutation a trajets multiples et a auto-acheminement pour la commutation de cellules a multiplexage temporel asynchrone avec signalisation de disponibilite.
GB2249243B (en) * 1990-10-15 1994-10-05 Intel Corp Message routing in a multiprocessor computer system
US5321813A (en) * 1991-05-01 1994-06-14 Teradata Corporation Reconfigurable, fault tolerant, multistage interconnect network and protocol
US5216668A (en) * 1991-08-19 1993-06-01 Pacific Bell Modulated nonblocking parallel banyan network
JPH05308373A (ja) * 1992-04-28 1993-11-19 Matsushita Electric Ind Co Ltd スター型分散制御ネットワークおよびそれに用いる端末装置
SE515101C2 (sv) * 1992-05-11 2001-06-11 Ericsson Telefon Ab L M Styrning vid utväxling av datapaket i nät
US5377182A (en) * 1993-08-18 1994-12-27 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Non-blocking crossbar permutation engine with constant routing latency
US5701305A (en) * 1994-05-04 1997-12-23 Hewlett-Packard Company Error recovery in a network having cascaded hubs
US5614914A (en) * 1994-09-06 1997-03-25 Interdigital Technology Corporation Wireless telephone distribution system with time and space diversity transmission for determining receiver location
US5583848A (en) * 1994-11-15 1996-12-10 Telefonaktiebolaget L M Ericsson Methods for verification of routing table information
US5544154A (en) * 1995-03-09 1996-08-06 Telefonaktiebolaget Lm Ericsson Method for determining the load induced by a routing verification test on a network
US5553058A (en) * 1995-07-10 1996-09-03 Telefonaktiebolaget Lm Ericsson Centralized load minimizing method for periodical routing verification tests scheduling
US5638357A (en) * 1995-08-25 1997-06-10 Telefonaktiebolaget Lm Ericsson (Publ) Distributed method for periodical routing verification test scheduling
US5805569A (en) * 1996-04-30 1998-09-08 Telefonaktiebolaget Lm Ericsson Packet data communications system having a malfunction list
US6768736B1 (en) 1998-12-30 2004-07-27 Nortel Networks Limited Using an ATM switch to grow the capacity of a switching stage
US6788703B2 (en) 1998-12-30 2004-09-07 Nortel Networks Limited DS0 on ATM, mapping and handling
US6804229B2 (en) * 1998-12-30 2004-10-12 Nortel Networks Limited Multiple node network architecture
US6778538B2 (en) 1998-12-30 2004-08-17 Nortel Networks Limited Virtual junctors
US6885661B1 (en) 1998-12-30 2005-04-26 Nortel Networks Limited Private branch exchange built using an ATM Network
US6519697B1 (en) 1999-11-15 2003-02-11 Ncr Corporation Method and apparatus for coordinating the configuration of massively parallel systems
US6418526B1 (en) 1999-11-15 2002-07-09 Ncr Corporation Method and apparatus for synchronizing nodes in massively parallel systems
US6412002B1 (en) 1999-11-15 2002-06-25 Ncr Corporation Method and apparatus for selecting nodes in configuring massively parallel systems
US6745240B1 (en) 1999-11-15 2004-06-01 Ncr Corporation Method and apparatus for configuring massively parallel systems
US8259562B2 (en) * 2004-10-07 2012-09-04 Cisco Technology, Inc. Wiring closet redundancy
WO2008111117A1 (ja) * 2007-03-09 2008-09-18 Fujitsu Limited 中継装置およびその制御方法、atm装置間通信支援システム、ならびにコンピュータプログラム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2447652A1 (fr) * 1979-01-24 1980-08-22 Materiel Telephonique Operateur pour reseau de commutation de donnees numeriques par paquets
DE3036649A1 (de) * 1980-09-29 1982-05-13 Siemens AG, 1000 Berlin und 8000 München Fernsprechvermittlungsnetz zur digitalen sprachuebertragung
US4491945A (en) * 1982-06-25 1985-01-01 At&T Bell Laboratories Fast packet switch
US4472801A (en) * 1983-03-28 1984-09-18 At&T Bell Laboratories Distributed prioritized concentrator
US4550397A (en) * 1983-12-16 1985-10-29 At&T Bell Laboratories Alternate paths in a self-routing packet switching network

Also Published As

Publication number Publication date
EP0227808B1 (en) 1990-04-18
CA1248209A (en) 1989-01-03
KR880700574A (ko) 1988-03-15
US4670871A (en) 1987-06-02
KR950005147B1 (ko) 1995-05-18
WO1987000374A1 (en) 1987-01-15
JP2515313B2 (ja) 1996-07-10
DE3670551D1 (de) 1990-05-23
EP0227808A1 (en) 1987-07-08

Similar Documents

Publication Publication Date Title
JPS62503210A (ja) パケット交換ネットワーク
US4550397A (en) Alternate paths in a self-routing packet switching network
US4679186A (en) Alternate self-routing packet switching node having fault detection capabilities
JP3709795B2 (ja) コンピュータシステムと、コンピュータシステム内のモジュール間の通信方法
CA1237799A (en) Lockup detection and recovery in a packet switching network
US4484326A (en) Packet load monitoring by trunk controllers
US4696000A (en) Nonblocking self-routing packet and circuit switching network
US4512011A (en) Duplicated network arrays and control facilities for packet switching
US4656622A (en) Multiple paths in a self-routing packet and circuit switching network
EP0430569B1 (en) Fault tolerant interconnection networks
JPS6184945A (ja) 自己経路選択パケツトスイツチ回路網
JPS6022846A (ja) デ−タ通信システム及び装置
US4827477A (en) Bus interface unit
JPH0828742B2 (ja) パケット順次分配機能を持つ自己ル−ティングパケット交換ネットワ−ク
JPH0787466B2 (ja) 通信端末の挿入制御方法
JP3150677B2 (ja) デジタル信号スイッチおよびこれを含むネットワーク並びに複数のデジタル装置の相互接続を構成する方法
US5309435A (en) Multiring data transmission system
EP0142332B1 (en) Interconnection networks
JPS63316539A (ja) マルチキャスト通信装置における再送制御装置