JPH0787466B2 - 通信端末の挿入制御方法 - Google Patents

通信端末の挿入制御方法

Info

Publication number
JPH0787466B2
JPH0787466B2 JP3162418A JP16241891A JPH0787466B2 JP H0787466 B2 JPH0787466 B2 JP H0787466B2 JP 3162418 A JP3162418 A JP 3162418A JP 16241891 A JP16241891 A JP 16241891A JP H0787466 B2 JPH0787466 B2 JP H0787466B2
Authority
JP
Japan
Prior art keywords
token
communication terminal
communication
main
local
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3162418A
Other languages
English (en)
Other versions
JPH06318948A (ja
Inventor
ジエームズ・フエイリイ・フレンツエル、サード
ブライアン・アラン・ヤングマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06318948A publication Critical patent/JPH06318948A/ja
Publication of JPH0787466B2 publication Critical patent/JPH0787466B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/437Ring fault isolation or reconfiguration
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S370/00Multiplex communications
    • Y10S370/901Wide area network
    • Y10S370/902Packet switching
    • Y10S370/903Osi compliant network
    • Y10S370/906Fiber data distribution interface, FDDI

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、一般に、通信ネットワ
ークに関するものであり、とりわけ、ファイバ式分散デ
ータ・インタフェイス(FDDI)・ネットワークに関
するものである。
【0002】
【従来の技術】米国規格協会(ANSI)は、ファイバ
式分散データ・インタフェイス(FDDI)・ネットワ
ークとして知られる高速〔約100メガビット/秒(MB
/sec)〕トークン転送ローカル・エリヤ・ネットワーク
(LAN)に関する規格を規定している。高データ速度
のため、FDDIは、他の低速ネットワーク(例えば、
IEEE 802.5トークン・リングLAN)に関するバッ
クボーンまたはサーバ・ネットワークとしての働きをす
るのに十分適したものである。さらに、従来の低速LA
Nに課せられる高データ転送速度の要求が増すにつれ
て、こうしたネットワークでは、時宜を得たサービスを
提供することが不可能になり、FDDIのような高速ネ
ットワークが必要になる。
【0003】J.Scott Haugdahl及びCarl.R. Mansonによ
る“FDDI=The Next Generation LAN" と題する論
文 (1989年10月の LAN Technolog 50頁)等のいくつか
の先行技術による文献には、FDDIに関する優れた解
説がある。前記文献は、背景情報を示すため、本書に組
み込まれている。基本的に、FDDIは、光ファイバ及
び他の光学コンポーネントが、通信媒体の形成に利用さ
れている、トークン・リング・ネットワークである。該
ネットワークには、2つのカウンタ循環式の 100Mビッ
ト/秒でトークン転送を行なうリングが含まれている。
リングは、隣接するノード間における二地点間相互接続
によって構成される。FDDIネットワークは、さまざ
まなトポロジに構成することが可能であるとしても、典
型的なトポロジは、バックボーンとしてFDDIネット
ワークを利用する。光ファイバに接続されたノードに
は、PBX(構内交換設備)、ゲートウェイ、CPU、
配線集信装置等のようなデータ通信端末装置(DTE)
を含めることができる。DTEに、データ転送速度の低
いネットワーク、ユーティライゼーション・デバイス等
を接続することができる。例えば、ゲートウェイは、I
EEE 802.5、802.4、または、802.3LANのような低
速ネットワークを接続することができる。集信装置は、
ワークステーション、PC、プリンタ等を接続すること
ができる。最後に、PBXは、電話を接続することがで
きる。本発明(引続き解説することにする)は、集信装
置を改良する装置及び方法について明らかにするもので
ある。
【0004】リングのデータは、ノードで反復される。
該リングは、一次リング及び二次リングの指定を受け
る。データ伝送は、どちらのリングででも行なうことが
可能であるが、一次リングでは、通常の送信が行なわ
れ、二次リングは、リンクまたは通信端末が故障の場合
に、バックアップとして用いられる。こうした故障の場
合、リング全体が機能しなくなる。その代り、故障した
エンティティが分れば、その故障したエレンティティを
バイパスするように、ループの再構成を行なうことがで
きる。再構成しても、FDDIネットワーク全体として
のデータ転送速度は低下しない。従って、カウンタ循環
式デュアル・リング設計によって、FDDIネットワー
クの信頼性が高められることになる。
【0005】上述のように、集信装置は、リングに接続
されて、他の装置の接続を可能にする複数のポートを提
供する特殊化ノードである。通常、装置は、星形構造を
なすように接続される。各装置は、適合する通信媒体を
介して集信装置構成要素(CCE)に接続されている。
CCEには、装置がネットワークに入ったり(挿入)、
ネットワークから出たり(排除)することを可能ならし
めるスイッチング・メカニズムが含まれている。装置の
挿入/排除が制御された方法で行なわれない限り、挿入
/排除手順には、FDDI通信媒体の物理的なスイッチ
ングが必要になるので、FDDI通信媒体のデータをだ
いなしにする可能性がある。
【0006】データ破損を補償する明白な方法は、ネッ
トワークにおける装置の挿入または排除によるデータ破
損を検出する毎に、通信アーキテクチャにおける高位の
層の回復手順を押し進めることである。FDDIネット
ワークは、国際標準化機構によって規定の開放形システ
ム相互接続(OSI)モデルに適合するものである。こ
のモデルの回復時における手順は、論理リンク制御(L
LC)層によって取り扱われる。このレベルにおいて、
破損データの回復には、高度なソフトウェアが必要にな
る。さらに、破損データの回復のため、受信装置と送信
装置の間でいくつかのメッセージを交換しなければなら
ない。従って、LLC層における回復プロセスは、ネッ
トワークの帯域幅を浪費するため、最適な解決策ではな
く、リンク制御層の負担を増すことになる。
【0007】
【発明が解決しようとする課題】従って、本発明の主た
る目的は、FDDIネットワークに装置を挿入する、あ
るいは、FDDIネットワークから装置を排除するより
効率のよい方法を提供することにある。
【0008】本発明のもう1つの目的は、挿入/排除プ
ロセス時に、ネットワークのデータが妨害を受けないよ
うにすることにある。
【0009】
【課題を解決するための手段】以上の目的及びその他の
目的は、洗練されたやり方でFDDIネットワークにお
ける装置の挿入/排除を行なう装置及び方法によって達
成される。この挿入/排除手順によって、ネットワーク
におけるデータに混乱を生じることはない。該装置は、
FDDI通信媒体のモニタを行ない、挿入の場合、デー
タ・フィールドの終端が通過すると、データ経路内に配
置されたマルチプレクサ(MUX)をスイッチする。こ
れによって、データ・フィールドに付随するトークンが
挿入装置に送られる。排除の場合、トークンの通過後
に、MUXをスイッチする。
【0010】詳述すると、各集信装置には、“束縛MA
C(Bound MAC)”及び“ロービングMAC(Roving MA
C)”が設けられている。MAC(通信媒体アクセス制
御)は、共用通信媒体のプロトコルを遵守し、同じ通信
媒体に接続された他の装置との会話または対話を実施す
ることができるインテリジェント回路装置またはインテ
リジェント・エンティティである。これらの装置は、同
じ集信装置に接続することができるし、あるいは、FD
DIリングに対し他の場所に配置することもできる。M
ACが互いに反対方向に循環するFDDIリングに接続
された装置と対話中の場合、データまたは情報は、リン
グを形成する光ファイバによって送信される。一方、M
ACが、集信装置だけに接続された装置と対話中の場
合、データまたは情報は、装置を集信装置に相互接続す
る通信リンクを介して送られる。これに留意し、“束縛
MAC”は、集信装置を互いに反対方向に循環するFD
DIリング(一次リング及び二次リング)に接続された
他の集信装置またはノードと直列に挿入できるようにす
る。発呼装置として知られる装置の1つがトークンを有
する場合、同じまたは異なる集信装置に接続されたこれ
ら装置の通信が可能になる。
【0011】同様に、“ロービングMAC”は、単一の
集信装置に接続された1つまたは複数の装置に直接結合
される。該MACは、装置と対話し、互いに反対方向に
循環するFDDIリングに装置を挿入できるようにす
る。留意すべきは、“ロービングMAC”は、同じ集信
装置に接続されたいずれの装置との対話をも確立できる
という点である。
【0012】この構成の場合、集信装置を介して少なく
とも2つのリングが形成される。主FDDIリングと呼
ばれるリングの1つが、集信装置の“束縛MAC”を、
この集信装置に接続されて挿入装置にある装置と共に、
リングの他の場所に挿入された装置と直列をなすように
する。これらの挿入された装置間における通信は、一次
または二次の互いに反対方向に循環するFDDIリング
で実施される。専用または局所リングとして知られる他
のリングは、“ロービングMAC”が集信装置に接続さ
れた装置の少なくとも1つと直列をなすようにする。局
所リングは、“ロービングMAC”がFDDIネットワ
ークに入ろうとする装置と通信できるようにする。局所
リングのデータ経路には、“ロービングMAC”、集信
装置構成要素(CCE)、1つまたは 複数の装置、及
び、前記エンティティを相互接続する通信媒体が含まれ
ている。
【0013】洗練された挿入/排除には、主FDDIリ
ング及び局所リングの働きが必要になる。“請求プロセ
ス”(後述することになる)として知られる初期設定プ
ロセスが、主リングにおいて実施され、目標トークン循
環時間が、“束縛MAC”に記憶される。この時間は、
“ロービングMAC”に送られ、局所リングで実行され
る請求プロセスにおける目標トークン循環時間(TTR
T)として指定される。請求プロセス後、獲得したトー
クンの循環時間が、主FDDIリングの循環時間と同じ
場合、挿入装置は、主リングのトークン循環時間と等し
い、あるいは、それ以上のトークン循環時間を要求して
いる。さらに、挿入装置は、主リングのトークン循環時
間を知っており、主リングのデータを分断することな
く、挿入することができる。
【0014】該プロセスには、以下のステップが含まれ
る、 (a)局所リングでトークンを捕捉する。この捕捉は、
CCEが主FDDIリングにおけるトークンの到着を待
っている間にボイド・フレーム(Void frame)を送り出す
“ロービングMAC”によって行なわれる。 (b)“ロービングMAC”のトークン循環タイマ(T
RT)が満了する前に、主リングのトークンがCCEに
到着すると、そのCCEは、P挿入状態(後に詳述す
る)になって、データを下流のCCEに送り、トークン
を挿入通信端末に送る。 (c)CCEのスクラブ回路は、専用すなわち局所リン
グ・セグメントからボイド・フレームを除去し、同時
に、主FDDIリングにアイドル記号を送り出す。スク
ラブ回路が、トークンまたはデータ・フレームの到着を
検知するまで、アイドル記号の送出し及びボイド・フレ
ームの除去が続行される。 (d)TRTが満了し、主リングのトークンが到着しな
い場合、“ロービングMAC”は、局所トークンを解放
し、次に、局所トークンを捕捉すると、挿入プロセスを
反復する。
【0015】挿入装置のトークン循環時間が、主FDD
Iリングのトークン循環時間より短い場合、主ネットワ
ーク・データと主トークンの間における上述のプロセス
を利用して、装置の挿入が行なわれる。
【0016】分断を生じない除去の場合、装置は、“ス
レーブ通信端末バイパス”として知られる機能を利用し
て、集信装置によってバイパスされるよう“束縛MA
C”に明示要求を出す。明示要求を受けると、集信装置
構成管理機能は、装置に関連した装置CCEに命じて、
P挿入状態から分離状態に変化させる。従って、CCE
は、主リングのトークンがCCEの出口点に到着するま
で待ち、トークンの直後に、状態を変化させて、装置を
バイパスする。これによって、バイパス操作が、ネット
ワーク・トラフィックの妨げにならないことが保証され
る。CCEのスクラブ論理によって、分離状態に変化す
る前に、トークン及び後続の16個の記号が確実に通され
ることになる。
【0017】
【実施例】図1には、FDDIループ構造による通信ネ
ットワークの略図が示されている。ネットワークには、
2つのリングを形成するファイバ・オプティックス通信
媒体16及びファイバ・オプティックス通信媒体18と、こ
の2つのリングに相互接続された複数のノード10、12、
14〜Nが含まれている。一次リングとして指定された一
方のリングは、データの送信に用いられ、二次リングと
して指定されたもう一方のリングは、データの送信に、
あるいは、リンクまたは通信端末が故障の場合、一次リ
ングのためのバックアップとして用いられる。二重リン
グ設計によって、ネットワーク全体のデータ転送速度を
低下させることなく、欠陥のある通信端末または経路セ
グメントを回避して順次データを回すことが可能にな
る。
【0018】ノードは、ネットワークへのアクセス・ポ
イントを表わしている。このため、通信端末(後述され
る)すなわちデータ通信端末装置(DTE)は、ノード
に接続される。情報は、1つの活性ノードからもう1つ
の活性ノードへ、適正にコード化された記号のストリー
ムとして、順次送信される。各ノードは、各記号を再生
し、反復を行ない、ネットワークにおける他の装置との
通信のため、1つ以上の装置をネットワークに接続する
ための手段としての働きをする。各リングの情報の流れ
は、逆であり、それぞれのリングにおける矢印によって
示される。
【0019】図2には、FDDIフレーム・フォーマッ
トが示されている。フレームには、プリアンブル(P
A)、開始デリミタ(SD)、フレーム制御(FC)、
宛先アドレス(DA)、起点アドレス(SA)、情報
(INFO)、フレーム・チェック・シーケンス(FC
S)、終了デリミタ(ED)、及び、フレーム・ステー
タス(FS)が含まれている。これらのフィールドのそ
れぞれに関する定義については、FDDI規格のよう
な、いくつかの先行技術の文献の一部に示されており、
参考までに本書にも組み込まれている。
【0020】図3には、FDDIトークンに関するフレ
ーム・フォーマットが示されている。周知のように、ト
ークンは、DTEに対して、フレームをFDDIネット
ワークへ送り込む権利を与える。トークン・フレーム
は、PAフィールド、SDフィールド、FCフィール
ド、及び、EDフィールドから構成される。同様の略語
は、図2及び図3において同じ意味を有している。従っ
て、PAは、プリアンブルを意味し、…ということにな
る。FDDIネットワークのアクセス設計では、図1に
おけるノードの1つを介して接続された通信端末が、送
信の許可を得ると、これを確認する。他のトークン・リ
ング・プロトコルのように、FDDIの場合、アクセス
設計は、リングを移動し、通信端末によって捕捉される
と、送信許可を表示するトークン・パケットに基づくも
のである。この送信に続いて、通信端末は、フレームの
終りにトークンを付随させる。FDDIは、そのタイミ
ングに基づくトークン・アクセス設計に関して、非実時
間適用業務だけでなく、実時間適用業務(帯域幅または
応答時間要件を保証した適用業務)も規定する。この実
時間要件を満たすため、各通信端末には、特定の通信端
末がネットワークに情報を転送することができる時間期
間の制御を行なう特殊化カウンタ及びレジスタが設けら
れている。この適用業務のため、トークン循環タイマ
(TRT)及び有効送信カウンタ(TVX)が重要であ
る。TRTは、トークンがリングを循環する時間量を測
定する。上記カウンタ及びタイマの関連性については、
本書において後述する。
【0021】もう1度図1を参照すると、通信端末また
はデータ通信端末装置をFDDIネットワークに接続で
きるようにするノード・タイプの1つが、集信装置とし
て知られている。引続き説明することになる本発明は、
通信端末をFDDIネットワークに接続する改良形FD
DI集信装置を提供する。
【0022】次に図4を参照すると、改良形集信装置11
の概略図が示されている。改良形集信装置は、一次入力
(PI)導体及び二次出力(SO)導体を受けるポート
13を備えている。一次入力導体及び二次出力導体は、F
DDIネットワークの循環リング及び反対方向循環リン
グを形成している。一次入力導体は、光学受信器(R
X)20、エンコーダ/デコーダ22、MUX24を介して内
部主経路26と呼ばれる導体に接続されている。複数の集
信装置構成要素(CCE)28、30〜Mが、内部主経路26
を介して通信端末MAC39に直列に接続されている。通
信端末MAC39は、“束縛MAC39”とも呼ばれる。通
信端末MAC39は、エンコーダ/デコーダ33、光学送信
器(TX)37を介して集信装置の出力ポート35に接続さ
れている。出力ポートは、一次出力(PO)導体及び二
次入力(SI)導体に接続されている。二次入力(S
I)導体は、光学受信器(RX)43及びデコーダ/エン
コーダ33を介して内部二次経路41に結合されている。内
部二次経路41は、MUX42、エンコーダ/デコーダ22、
及び、光学送信器(TX)44を介して二次出力(SO)
導体に結合されている。留意すべきは、PI、PO、S
I、及び、SOがファイバ・オプティックス導体という
点である。
【0023】やはり、図4を参照すると、CCE28、30
〜Mのそれぞれが、通信端末28’、30’〜M’をFDD
Iネットワークに相互接続する。後述するように、CC
Eの状態に基づいて、接続されている通信端末を内部主
経路に挿入し、FDDIネットワークの他の通信端末と
通信を行なえるようにしたり、あるいは、排除したり
(すなわち、内部一次経路に対する接続から取りはず
す)することができる。通信端末28’、30’〜M’のそ
れぞれが、相互接続手段28”、30”〜M”を介してそれ
ぞれのCCEに接続されている。相互接続手段28”、3
0”〜M”は、同一のため、1つについてだけしか説明
しないが、もちろん、他の相互接続手段にも同じコンポ
ーネントが含まれており、解説の相互接続手段と同様の
機能を果たす。各相互接続手段には、エンコーダ/デコ
ーダ32、送信器(TX)34、及び、受信器(RX)36が
含まれている。適合する通信媒体が、各CCEをエンコ
ーダ/デコーダ32に相互接続し、エンコーダ/デコーダ
をTX及びRXに相互接続する。また、適合する通信媒
体が、TX及びRXを装置のポート29に相互接続し、装
置のポートは、それぞれの通信端末に接続されている。
解説の構成に基づき、CCEからの情報は、エンコーダ
/デコーダに、TXに、さらには、通信端末へと送られ
る。同様に、通信端末からの情報が、適合する通信媒体
を介してRXに、RXからエンコーダ/デコーダに、さ
らに、それぞれのCCEに送られる。
【0024】さらに図4を参照すると、集信装置に関す
るインテリジェンスが、マイクロプロセッサ及びメモリ
・サブシステム38によって与えられる。マイクロプロセ
ッサは、与えられたプログラムによってパーソナリティ
を変更できる、プログラム記憶式マイクロプロセッサで
ある。マイクロプロセッサ及びメモリ・サブシステム38
は、バス45、44、46、48〜M”を介して通信端末MAC
39、CCE28、CCE30〜CCE Mに相互接続された
外部マイクロプロセッサ・バス40を備えている。集信装
置を通る主及び二次の経路に加え、集信装置内には、局
所経路も設けられている。局所経路50は、“ロービング
MAC52”及び各CCEと局所リングを形成している。
後述のように、主リングに通信端末を挿入するため、局
所リングが用いられる。
【0025】留意すべきは、通信端末がFDDIネット
ワークにおいて通信中の場合、通信端末はその連係する
CCEを介して主リングに接続されるという点である。
通信端末MAC39及びロービングMAC52の機能は、い
くつかのバッファ・メモリと共に、スパーネット(Super
net(商標))チップ・セットとして知られる3つのチッ
プによって実現することができる。該チップ・セット
は、アドバンスド・マイクロ・デバイス社(Advanced Mi
cro Devices)から得られるものであり、RAMバッファ
・コントローラ(AM79C83)、データ経路コントロー
ラ(AM79C82)、及び、ファイバ・オプティックス・
リング通信媒体アクセス・メモリ(AM79C83)として
知られている。エンコーダ/デコーダ機能は、ENDE
C(AM7984)及びENDECデータ・セパレータ(A
M7985)の組合せによって実施することができる。これ
らのチップは、添付されたマニュアルを利用して組立て
ることが可能であり、相互接続等に関する説明は、本書
ではこれ以上行なわない。
【0026】さらに図4を参照すると、マイクロプロセ
ッサ及びメモリ・サブシステムは、通信端末MAC39と
共に、FDDIネットワークでFDDIフレームの送受
信を行なう。同様に、マイクロプロセッサは、“ロービ
ングMAC”52を利用することによって、専用または局
所リングでFDDIフレームの送受信を行なう。前述の
ように、ロービングMAC52が局所状態のCCEを介し
て通信端末に接続されると、専用すなわち局所リングが
形成されることになる。ネットワーク・トラフィック
が、一次入力(PI)経路を介して集信装置に入る。光
学受信器(RX)20は、光信号を直列電気データ信号に
変換する。エンコーダ/デコーダ22のデコーダ部分は、
コード変換を行なって、データを並列ストリームに変換
する。ネットワーク・データとして知られた並列データ
・ストリームは、次に、内部主経路でCCE連鎖中の第
1のCCE28まで移動する。CCE28が分離状態と局所
状態のいずれでかある場合、このネットワーク・データ
は、CCE28を通って、次のCCE30に送られる。CC
Eは、分離状態、局所状態、及び、P挿入状態のいずれ
かとなり得る。これらの状態については、それぞれ、さ
らに詳細に後述することにする。この時点では、CCE
28がP挿入状態にある場合、ネットワーク・トラフィッ
クは、ライン内の次のCCE30に送られる前に、通信端
末28’に送られて、戻るように経路指定されるというこ
とを述べれば十分である。連鎖中の最後のCCE Mに
遭遇するまで、このプロセスは、各CCE毎に反復され
る。集信装置構成要素(CCE)Mの出力から通信端末
MAC39へ、ネットワーク・データが送られる。ネット
ワーク・データは、次に、データをコード化し、直列化
するエンコーダ/デコーダ33のコード化部分に送られ
る。次に、電気データ・ストリームが、光学送信器(T
X)37によって光学データ・ストリームに変換され、一
次出力(PO)を介してネットワークに送り出される。
留意すべきは、この場合、二次リングは、ネットワーク
のバックアップのためにだけ用いられる。二次入力(S
I)におけるデータは、内部二次経路41を介して直接二
次出力(SO)へ経路指定される。ネットワーク・リン
グに挿入される通信端末は、FDDIフレームを通信端
末MAC39に送ることによって、ネットワークからの除
去を要求することも可能である。
【0027】さらに、図4を参照すると、主経路以外
に、局所経路も存在する。局所経路50は、ロービングM
AC52から始まり、CCE28、30、〜Mのそれぞれを通
って、ロービングMACに戻る。CCEが分離状態とP
挿入状態のいずれかにある場合、CCE28、30〜Mのそ
れぞれにおいて、この経路内のデータは、CCEの局所
入力からその局所出力へ直接送られる。一方、CCEが
局所状態にある場合、局所経路でCCEに入るデータ
は、ラインの次のCCEに送られる前に、接続された通
信端末へ送られ、CCEに戻るように経路指定される。
注目に値するのは、図4に示すマルチプレクサ(MU
X)は、ネットワークの故障時に、通信端末の再構成を
行なうためのものであるという点にある。また、通信端
末28’、30’〜M’は、アクセス制御及び拡張診断のた
め、専用すなわち局所リングに挿入することも可能であ
る。
【0028】ここで図5を参照すると、CCEの回路図
が示されている。CCEの回路構造は同一であり、従っ
て、図5に関する説明を利用して、図4に示す任意のC
CEを構成することが可能である。上述のように、CC
Eの機能は、主経路52及び局所経路50のデータが、CC
Eによって集信装置に接続された通信端末を通過する
か、あるいは、その通信端末に送り込まれるように経路
指定するメカニズムを提供することにある。CCEに
は、CCEの入口から主経路52に挿入されるトークン検
出手段56が含まれる。主経路52は、MUX58を介してC
CEを出る。MUX58からの主経路52は、主出力経路P
O’に接続されている。同様に、主経路52の入力セクシ
ョンは、主入力経路(PI’)で表示されている。主経
路52以外に、CCEを介した局所経路50も存在する。局
所経路50は、局所通信端末がFDDIネットワークにア
クセスするメカニズムを提供する。局所経路は、ロービ
ングMAC(図4)から始まり、各CCEを通って、ロ
ービングMACに戻る。各CCE毎に、局所経路のデー
タは、MUX60を介して局所経路出力に送られるか、あ
るいは、MUX62を介して接続された通信端末(不図
示)に送られる。局所経路のデータがMUX60に、さら
に、局所経路出力へと送られるか、あるいは、MUX62
を介して接続された通信端末に送られたり、接続された
通信端末からMUX60またはスクラブ論理手段64に送ら
れたりするかは、CCEの状態によって決まる。CCE
が分離状態とP挿入状態のいずれかにある場合、局所経
路のデータは、局所経路入力から局所経路出力へ直接送
られる。一方、CCEが局所状態にある場合、局所経路
入力のデータは、ラインにおける下流のCCEに送られ
る前に、局所経路入力のデータが、接続された通信端末
(不図示)に送られ、戻るように経路指定される。後述
のように、スクラブ論理手段64の機能は、CCEに接続
された通信端末がFDDIネットワークに挿入される前
に、ロービングMACによって発生する空のフレーム
“ボイド・フレーム”を除去することにある。ボイド・
フレームを除去することによって、孤立したプロトコー
ル・データ・ユニット(PDU)または連結PDUは、
主リングに入れなくなる。CCE制御論理手段66は、マ
ルチプレクサ及びスクラブ論理手段の制御に用いられる
制御信号を発生する。制御論理手段66は、また、TOK
−DET、ロービングMACによるトークン保持、及
び、構成制御と表示された単信ラインで制御信号を受信
する。これら制御信号のそれぞれについては、さらに詳
細に後述する。
【0029】図6には、トークン検出論理手段56が示さ
れている。トークン検出論理手段56の機能は、主経路を
モニタし、トークンを検出すると、TOK−DETで表
示の導体に(トークン検出)として知られる制御信号を
送り出す。前述のように、この信号(トークン検出)
は、CCE制御論理手段66(図5)によって利用され
る。注目すべきは、データ・ストリームをなす記号が、
直列ビット・ストリームとして、あるいは、並列ビット
・ストリームをなす記号またはグループをなす記号とし
てトークン検出論理手段56に記録されることができると
いう点である。トークン検出論理手段56(図6)は、デ
ータ幅が記号2つ分(10ビット)の並列機構を利用して
いる。開始デリミタ回路手段66、フレーム制御回路手段
68、及び、終了デリミタ回路手段70が、トークンを表わ
したビット・パターンを発生する。レジスタ1、レジス
タ2、及び、レジスタ3は、主経路で実際のビット・パ
ターンを捕捉し、(比較論理手段1、比較論理手段2、
及び、比較論理手段3)によってその比較を行ない、主
ループのビット・パターンがトークンを表わすビット・
パターンと一致する場合には、論理1をAND回路72に
出力する。AND回路72の全入力が論理1の場合、出力
も、主リングのトークンがトークン検出論理手段56内に
あることを表わす論理1になる。要するに、トークン検
出論理手段66は、主経路データ・ストリームに対するト
ークンを認識すると、TOK−DETラインに論理
“1”を出力する。
【0030】トークン検出論理手段56についてさらに詳
述する前に、FDDIデータ・ストリームについて概略
を説明することにする。図2及び図3を参照すると、F
DDIデータ・ストリームは、コード・グループから構
成される。コード・グループは、通信媒体の記号を表わ
す5つの連続したコード・ビットから構成される。32の
可能性のあるビット組合せのうち16が、16進値0〜Fを
表わすデータ記号に用いられる。制御記号は、残りの16
のコード・グループのうち8つによって表わされる。こ
れらの記号は、J、K、T、R、S、Q、I、及び、H
で表わされる。ビット組合せのバランスは、遭遇する
と、受信物理層エンティティによって制御記号の1つと
解釈されるか、あるいは、制御記号の1つに変換され
る。FDDIトークンは、6つの記号によるパターンか
ら構成される。開始デリミタ(J、K)を形成する2つ
の制御記号と、フレームをトークン(8、0)として識
別する2つのデータ記号と、終了デリミタ(T、T)を
形成する2つの記号が存在する。
【0031】再び図6に戻ると、データ幅が記号2つ分
の(10ビット)並列機構を利用して実施されている。デ
ータ・ストリームは、直列をなす3つのレジスタ(レジ
スタ1、レジスタ2、及び、レジスタ3)によってクロ
ック的に記録される。各レジスタの出力は、3つの比較
論理手段(比較論理手段1、比較論理手段2、及び、比
較論理手段3)の1つに関連するバスを介してクロック
的に送られる。FDDIトークンの2つの記号のそれぞ
れは、開始デリミタ回路手段66、フレーム制御回路手段
68、及び、終了デリミタ回路手段70によって発生する。
開始デリミタ回路手段66、フレーム制御回路手段68、及
び、終了デリミタ回路手段70の出力は、適合するバスを
介して比較論理手段1、比較論理手段2、及び、比較論
理手段3に送られる。比較論理手段は、その一対の入力
バスについて各ビット毎に比較を行なう。対応する全て
のビットが同じ値の場合には、その出力は、真、すなわ
ち、論理1になる。比較論理手段の実施に適した回路構
成は、十分に当該技術における能力の範囲内であり、従
って、比較論理回路手段に関する詳細な説明は行なわな
い。10通りのANDゲートが後続する10の排他的NOR
ゲート(XNOR)が、比較論理回路手段の構築に適し
た論理ブロックであるということを述べれば十分であ
る。この実施例の場合、各XNORゲートの入力は、各
バス毎に比較されるビットである。これらのビットが同
じ場合、XNORの出力は、真(論理1)になる。これ
らの出力のそれぞれは、ANDゲートの10の入力の1つ
に送られる。1つのバスにおける全てのビットが、他の
バスにおける対応するビットに一致する場合、比較論理
回路の出力は真(論理1)になる。トークン検出の場
合、レジスタ3、レジスタ2、及び、レジスタ1に保持
されたデータ・ストリームの内容が、FDDIトークン
の値(J、K、8、O、T、及び、T)を表わす固定ビ
ット・パターンと一致しなければならない。比較論理手
段3は、レジスタ3の内容と制御記号J、Kを表わすビ
ット・パターンの比較を行なう。同様に、比較論理手段
2は、レジスタ2の内容とデータ記号8、0のビット・
パターンの比較を行ない、比較論理手段1は、レジスタ
1の内容と制御記号T、Tに関するビット・パターンの
比較を行なう。これらの全てが、同時に真であれば、こ
れらのレジスタにトークンが存在し、TOK DETで
表示のラインの信号が真になる(論理1)。
【0032】図7及び図8には、ロービングMACによ
るトークン保持と表示されたラインに送り出される制御
信号(ロービングMACによるトークン保持)を発生す
る回路概略図が示されている。ロービングMAC論理手
段52(図7)には、ロービングMAC(RMAC)51と
専用トークン論理手段72が含まれている。留意すべき
は、図7及び図8における同様の要素は、図8における
番号を識別する基本表記法による同じ番号で表示されて
いる。RMACがトークンを占有(すなわち、保持)し
ている場合、専用トークン論理手段72によって、ロービ
ングRMACによるトークン保持信号が真(論理1)の
状態にセットされる。ロービングMACがトークンを再
度送り出す場合、専用トークン論理手段によって、ロー
ビングMACによるトークン保持ラインが偽(論理0)
の状態にリセットされる。図7を参照すると、トークン
検出論理手段74、75、及び、ラッチ76を利用して、ロー
ビングMACによるトークン保持制御信号が発生する。
前述のトークン検出論理手段56(図6)と同様のトーク
ン検出論理手段74、75は、RMAC51をまたがらせて、
その入口と出口(図7)におけるデータ・ストリームの
モニタを行なう。図7における信号の流れの方向が、矢
印で示されている。RMACの入口に配置されたトーク
ン検出論理手段75は、局所経路入力におけるトークンの
存在を検出して、ラッチ76をセットする。トークンがR
MAC51を出ると、トークン検出論理手段74が、局所経
路出力におけるトークンを検知して、ラッチ76をリセッ
トする。従って、ラッチ76からの出力は、RMACによ
るトークン保持信号を表わしている。
【0033】図8には、ロービングMAC(RMAC)
論理手段の代替実施例が示されている。実施例では、R
MAC用の規格品のモジュールが用いられており、ま
た、専用トークン論理手段72’用の論理回路78、80、8
2、及び、ラッチ84が用いられている。FORMAC
(AM79C83)として知られるチップの1つは、専用ト
ークン論理回路の実現に有効な信号を発生する。FOR
MACチップは、論理信号S0、S2、S1、及び、S
3に関するバスS(0:3)を備えている。RAMCが
自由なトークンを捕捉すると、4つの信号によって、パ
ターン0101が発生する。適合する信号を論理回路78、8
0、及び、82に対してグループ化することによって、適
正なビット・パターンが導体S0、S2、S1、及び、
S3に生じると、AND回路82からの出力で、ラッチ84
がセットされることになる。また、このチップは、トー
クンが出ると、“TOKISD”で表示の出力を発生す
る。従って、TOKISDで表示されたラインの信号が
真(すなわち、論理1)の場合、ラッチ84がリセットさ
れ、RMACによるトークン保持は、ダウン状態(論理
0)にある。後述するように、RMACは、トークンを
保持し、そのトークン保持タイマが満了するまで、専用
すなわち局所リングを循環して、満了すると、もう1つ
のトークンを送り出す。
【0034】図9には、CCE制御論理手段66の回路概
略図が示されている。CCE制御論理手段66には、指令
レジスタ86、状況レジスタ88、及び、構成状態マシン90
が含まれている。指令レジスタ86及び状況レジスタ88
は、マイクロプロセッサ・バス40を介してマイクロプロ
セッサ及びメモリ・システム38(図4)に結合される。
上記のレジスタは、マイクロプロセッサ・バスを介して
マイクロプロセッサによってアクセスされる。状況レジ
スタ88は、構成状態マシン90の現在状態を示している。
前述のように、CCEは、3つの状態のうち任意の状態
になることが可能である。CCEの状態を制御する構成
状態マシンは、3つの状態、すなわち、分離状態、P挿
入状態、または、局所状態のうち任意の状態になること
が可能である。指令レジスタは、マイクロプロセッサの
制御下で構成状態マシンの状態を変化させるために用い
られる。指令レジスタ86の値を変化させることによっ
て、マイクロプロセッサは、構成状態マシンの状態を変
化させることができる。指令レジスタに書き込まれたビ
ット・パターンは、構成状態マシンの所望の状態に対応
する。
【0035】さらに図9を参照すると、構成状態マシン
は、グループをなすラッチ(不図示)によって実現す
る。これらのラッチの値の各組合せは、可能性のある状
態を表わしている。3つの状態しかないので、実現に
は、2つのラッチが必要になる。1つの状態からもう1
つの状態への移行は、これらラッチの現在値及び他の入
力信号の値によって制御される。これらの信号には、ト
ークン検出(TOK−DET)、ロービングMACによ
るトークン保持、及び、トークン・プラス16信号が含ま
れる。この場合、構成状態マシンは、入力として指令レ
ジスタの内容、トークン検出信号、及び、ロービングM
ACによるトークン保持信号を利用する。集信装置がオ
ンになると、構成状態マシンは、分離状態に初期設定さ
れ、“集信状態構成管理”(CCM)として知られる適
用業務すなわち制御プログラムがロードされて、マイク
ロプロセッサで実行される。こうして、マイクロプロセ
ッサは、集信装置内における装置の適正な相互接続を保
証する。通信端末が連係するポートで活動状態になる
と、マイクロプロセッサは、指令レジスタ86に値を書き
込んで、局所状態に移行する。通信端末が局所経路(前
述)に挿入され、主経路への挿入前に、拡張診断を実施
して、通信端末がいつでも操作可能であることが確認さ
れる。通信端末のFDDIネットワークに対する挿入準
備が整っている場合(主経路を介して)、マイクロプロ
セッサは、指令レジスタ86の内容をP挿入状態に対応す
る値に変更する。指令レジスタに加え、状態マシンは、
P挿入状態に変化する前に、トークン検出信号及びロー
ビングMACによるトークン保持信号が真(すなわち、
論理1)になるまで待機する。この結果、ネットワーク
・トークンが挿入通信端末に送られる間、ネットワーク
・トラフィックをCCEを介してネットワークに送るこ
とが可能になる。
【0036】さらに図9を参照すると、排除の場合、通
信端末は、通信端末MAC39(図4)に排除メッセージ
を送る。マイクロプロセッサ38(図4)は、メッセージ
に処理を施して、指令レジスタの内容を分離状態に対応
する値に変更する。構成状況マシン90は、P挿入状態か
ら分離状態へ移る前に、トークン・プラス16で表示の入
力ラインに信号が生じるまで待機する。CCEの出力す
なわち出口において、トークン・プラス16記号が検知さ
れると、この信号は活性状態になる。それぞれの制御論
理信号が構成状態マシン90の入力において活性状態にな
るまで待つことによって、FDDIネットワークにおけ
る信号を妨害することなく、FDDIネットワークに対
する通信端末の挿入または排除を行なうことが可能にな
る。
【0037】ここで図5及び9を参照すると、CCE制
御論理手段66は、マルチプレクサ58、60、62、及び、ス
クラブ論理手段64の制御に用いられるいくつかの出力信
号を送り出す。各マルチプレクサに対する制御信号によ
って、どの入力信号グループが、マルチプレクサの出力
に生じるものとして選択されるかが決まる。各信号の値
すなわち状態は、構成状態マシン90(図9)の状態によ
って決まる。分離状態の場合、主経路入力及び局所経路
入力のデータは、それぞれ、主経路出力及び局所経路出
力に対して経路指定される。局所状態の場合、局所経路
のデータは、通信端末に送られて、さらに、局所経路出
力に戻るように経路指定が施され、一方、主経路入力の
データは、主経路出力に対して経路指定される。P挿入
状態において、主経路入力のデータは、挿入通信端末に
送られ、さらに、主経路出力に戻るように経路指定が施
され、一方、局所経路入力におけるデータは、局所経路
出力に対して経路指定が施される。スクラブ開始と表示
されたライン(図9)に出力される、スクラブ開始と呼
ばれる追加信号が、局所状態からP挿入状態への遷移時
に活性状態になる。スクラブ開始信号は、スクラブ論理
手段(後述する)に対し、スクラブを開始すべきである
ことを(すなわち、記号をアイドル記号に変更すること
によって、通信端末から戻るデータを除去する)指示す
る。
【0038】図10には、スクラブ論理手段64(図5)の
回路図が示されている。スクラブ論理手段は、FDDI
ネットワークに対する通信端末の挿入中、または、除去
中には、必ず作動する。それによって、孤立したPDU
(プロトコル・データ・ユニット)として知られる望ま
しくない信号が主FDDIリングに入れなくなる。スク
ラブ論理手段64には、ラッチ92、FDDIフレーム検出
手段94、アイドル記号発生器96、及び、トークン検出プ
ラス16回路手段 100が含まれている。アイドル記号発生
器96には、FDDIアイドル記号(I、I)を表わすビ
ット値が含まれている。FDDIフレーム検出手段94の
機能は、回路が装置すなわちDTEからのバス 101にお
ける非ボイドFDDIフレームの開始を検出すると、
“非ボイドフレーム”で表示のラインに信号を発生し、
ラッチ92をリセットすることである。ラッチ92は、CC
E制御論理手段66(図3)によってセットされる(図
5)。FDDIフレーム検出手段94には、その出力がコ
ンパレータ104に送られることになるレジスタ102が含ま
れている。コンパレータ104へのもう1つの入力は、
J、K発生手段106からのものである。J、K発生手段1
06は、FDDI記号JKを表わすビット値を有してい
る。AND回路108のもう1つの脚は、インバータ110か
らのものである。インバータ110に対する入力は、コン
パレータ112からのものである。コンパレータ112は、レ
ジスタ114からの出力、及び、4、0または0、0発生
手段116からの出力を比較する。発生手段116は、FDD
I記号4、0または0、0を表わしたビット値にセット
される。トークン検出プラス16回路手段100は、トーク
ン検出回路118、AND回路120、ラッチ122、インバー
タ124、及び、カウンタ論理手段126から構成される。
【0039】さらに、図10を参照すると、CCEが局所
状態からP挿入状態に再構成されると、通信端末を集信
装置に接続するリンクに存在する可能性のあるデータ
が、ネットワークに生じる。通常、このデータには、局
所ループのRMACが、局所トークンを保持している間
に発生する“ボイド・フレーム”が含まれている。これ
が生じないようにするため、スクラブ論理手段は、非ボ
イドFDDIフレームの開始を表わす記号に遭遇するま
で、ネットワークでアイドル記号(I、I)を代入す
る。ボイド・フレームを除去して、同時に、アイドル信
号を発し、このアイドル信号で、FDDIネットワーク
に既に存在するフレームと、新しく挿入された通信端末
からこのネットワークに挿入される新しいフレームとの
間に存在するギャップが充填されるようにしている。
【0040】局所状態からP挿入状態への遷移時に、C
CE制御論理手段(図5)は、スクラブ開始信号を発生
する。信号は、ラッチ92(図10)をセットする。スクラ
ブで表示のラインにおけるこのラッチの出力を利用し
て、マルチプレクサ58の制御が行なわれる。スクラブ信
号が真(論理1)の場合、マルチプレクサ58は、その出
力として、アイドル記号発生器96から発生するビット・
パターン(アイドル記号I、I)を選択する。制御信号
が非ボイド・フレームと表示されたラインに出力され
て、ラッチ92をリセットする場合、非ボイド・フレーム
の始端に遭遇するまで、アイドル信号の出力が続行され
る。ボイド・フレームの始端は、4、0または0、0発
生手段 116によって発生する4、0と0、0のいずれか
に等しい一対のデータ記号が後続する、発生手段 106に
よって発生する一対の記号J、Kによって識別される。
J、Kに遭遇し、次の2つの記号が4、0と0、0のい
ずれでもない場合、非ボイド・フレーム信号が非ボイド
・フレームと表示のラインに発生し、ラッチ92がリセッ
トされる。ラッチ92がリセットされると、スクラブと表
示されたラインにおけるスクラブ信号が偽(論理0)に
なり、マルチプレクサ58が、記号J、Kで始めて、デー
タを通信端末から送り出す。
【0041】図10を参照すると、通信端末をネットワー
クから除去すべき場合、CCE制御論理手段は、トーク
ン及びそれに続く16個の記号がCCEをクリアするま
で、P挿入状態から分離状態への移行を遅延させる。こ
れは、トークン検出手段 118及びカウンタ論理手段 126
を用いることによって実現される。この組合せによっ
て、構成状態マシン90(図9)の制御に必要なトークン
・プラス16信号が発生する。トークン検出手段 118は、
前述の回路によって実現する。トークンが到着すると、
ラッチ 122がセットされる。エネーブル制御信号が真
(論理1)になり、カウンタ論理手段 126がカウント0
にリセットされる。次に、カウンタ論理手段のカウント
が、CCE主経路出力マルチプレクサ58によるトークン
・プラス16の記号転送に対応する値になる。この時点
で、トークン・プラス16信号が活性状態になり、構成状
態マシンが分離状態に変化して、エネーブル制御信号
が、偽、すなわち、論理0にリセットされる。
【0042】システムの動作 通信端末の挿入は、FDDIネットワークにおける他の
通信端末とのデータ通信のため、通信端末が一次リング
または二次リングに加入するプロセスである。通信端末
の除去は、FDDIネットワークに関する要求が満たさ
れた通信端末が、ネットワーク機構からそれ自体を除去
するプロセスである。できれば、不必要に分断しないや
り方で、挿入及び除去プロセスを実施することが望まし
い。すなわち、FDDIネットワークに対する通信端末
の加入または離脱は、不必要に請求プロセスを開始した
り、あるいは、リングにおけるデータ・トラフィックを
妨害したりするものではない。こうした妨害があれば、
影響される通信端末の論理リンク制御がデータ回復手順
を開始させ、ネットワーク全体の性能が低下することに
なる。
【0043】以上の説明から明らかなように、集信装置
(図4)に接続された通信端末は、まず、その関連する
集信装置構成要素(CCE)を介して集信装置のロービ
ングMAC論理手段52(図4)に接続される。この構成
の場合、ロービングMAC及び通信端末が専用すなわち
局所リングを形成する。ロービングMACと挿入される
べき通信端末は、請求プロセスを実施して、リングの初
期設定を行なう。請求プロセスは、標準的な初期設定プ
ロセスであり、その詳細については、上述のFDDI規
格に記載されており、参考までに本書に組み込まれてい
る。主リングのトークン循環時間について知識のあるロ
ービングMACは、請求プロセスにおける目標トークン
循環時間(TTRT)としてこの値を指定する。請求プ
ロセス後、獲得したトークンの循環時間が主リングのト
ークン循環時間と同じであれば、挿入通信端末が主リン
グと同じ又はそれ以上のトークン循環時間を要求してい
ることになる。通信端末は、この時点において主リング
のトークン循環時間を知っており、請求プロセスによっ
て生じる分断を伴わずに、挿入可能となる。挿入通信端
末が、主リングより少ないトークン循環時間を必要とす
る場合でも、本発明は、やはり、リングに対するデータ
・トラフィックの影響を最小限にとどめるやり方で挿入
できるようにする。
【0044】挿入プロセスについてさらに詳述する前
に、主経路に挿入される通信端末と局所経路に挿入され
る通信端末によって構成される集信装置について検討す
るのも無駄ではない。図11には、構成された集信装置の
概略図が示されている。主経路内の通信端末は、FDD
Iネットワークの他の通信端末(不図示)と通信可能で
あり、一方、局所経路における通信端末は、主リングへ
の挿入前に複数のテストを実施することが可能である。
集信装置には、主経路を介して選択されたCCEに相互
接続される通信端末MAC(STA、MAC)が含まれ
ている。CCEは、さらに、通信端末(STA)にも接
続される。同様に、ロービングMAC(ROV MA
C)は、局所経路を介して選択されたCCEに接続さ
れ、該CCEは、さらに、選択された通信端末に接続さ
れている。前述のように、各CCEは、マイクロプロセ
ッサ38(図4)からの信号に応答して、CCEを分離状
態、P挿入状態、局所状態のいずれかにする、独立した
構成状態マシン90(図9)を備えている。CCEは、分
離状態の場合、それに接続された装置と通信状態にある
が、該装置は、局所ループあるいは主ループをなしてい
ない。図11を参照すると、CCE 128は、分離状態にあ
る。CCEがP挿入状態の場合、連係する通信端末は主
経路内にあり、やはり主経路内にある他の通信端末(不
図示)と通信することができる。図11を参照すると、主
リング(主経路)内には、通信端末の接続されたCCE
132、 133、及び、 134がある。CCEが局所経路内に
ある場合、CCEはロービングMACとの通信を行な
う。図11を参照すると、局所経路には、CCE 136と接
続された通信端末が含まれている。
【0045】図11に示す構成の場合、集信装置は、FD
DI主リング内の他の集信装置及び通信端末との対話に
参加する。集信装置に接続され、CCEがP挿入状態に
ある通信端末も参加する。さらに、集信装置に接続さ
れ、CCEが局所状態にある通信端末は、FDDIネッ
トワークから独立したFDDIリングを形成することが
できる。この専用すなわち局所リングにおけるデータ
は、 136’のような通信端末からロービングMACに送
られて、通信端末に戻る流れを形成する。FDDIネッ
トワークとの接続を所望する通信端末は、まず、局所経
路に挿入され、この専用すなわち局所リングを介してロ
ービングMACとの通信を行なう。このリングに助けら
れて、集信装置は、内部リング信頼性テストを実施し、
アクセス制御プロセスを行ない、リングに対する方策を
強化し、FDDIネットワークの主リングに対して分断
することなく通信端末を挿入をするのを助ける。
【0046】局所ループのテストで、主FDDIリング
に対する通信端末の挿入準備が整っていることが分れ
ば、挿入プロセスは、図12、図13、及び、図14に図示さ
れているように進められる。図12を参照すると、CCE
は、まず、局所状態をなすように構成される。この状態
において、ネットワーク・データに付随するトークン
(T)は、主リングのセグメント 138を循環する。前述
のように、このデータ及び主リングは、通信端末MAC
39(図4)を介してFDDIネットワークに結合され
る。また、局所リングすなわち専用すなわち局所リング
のセグメントを循環している局所データに付随するトー
クン(T’)も存在する。前述のように、専用すなわち
局所リングは、通信端末をロービングMAC52(図4)
に相互接続する。図12に示すように、局所データには、
局所トークンの保持時に、ロービングMACから出力さ
れるボイド・フレームが含まれている。また、留意すべ
きは、主リング及び局所リングにおけるトークンが同時
に循環している点である。局所リングが主リングと組み
合わせられて、現在、局所リングにある通信端末が挿入
される場合、1つのトークンだけが主リングを循環する
ようなやり方で行なうのが望ましい。このため、ロービ
ングMACは、主リングで到着するトークンを待つ間、
専用すなわち局所リングのトークンを捕捉し、保持す
る。主リングにおけるトークンの到着は、トークン検出
論理手段56(図5及び図6)によって検出される。
【0047】さらに、データ・ストリーム中の、主リン
グのトークンとそのネットワーク・データとの間のポイ
ントにおいて、挿入通信端末を主リングに接続し、デー
タ破損の生じないようにすることが必要である。主リン
グのトークンが集信装置構成要素に到着した時、専用す
なわち局所リングのトークンが移動MAC(RMAC)
によって保持されていなければ、該リングの接続は行な
わず、CCEは、挿入を試みる主リングのトークンが次
に到着するまで待機することが望ましい。
【0048】図12及び図13に描かれた概略図は、ロービ
ングMACが専用すなわち局所リングにトークンを保持
している状態が示されている。主リング・トークンがC
CEの入口に到着し、ロービングMACが専用すなわち
局所リングにトークンを保持しているので、CCE状態
マシンは、局所状態(図12)からP挿入状態(図13)に
変化する。この変化は、そのトークンが、通信端末、及
び、通信端末を主リングに接続するリング・セグメント
に送られる間に、主リングの現存のトラフィック(すな
わち、ネットワーク・データ)が、下流にある次のCC
Eに送られると言うような形で生じる(図13参照のこ
と)。通信端末が主リングに接続されると、通信端末を
主リングに相互接続させるリンク内にあるのがいかなる
ボイド・フレームであるにせよ、リングにアイドル記号
を出力するスクラブ論理手段を介して除去される。(図
9参照のこと)。スクラブ・プロセスは、トークンまた
はネットワーク・データ・フレームが、新たに接続され
た通信端末からCCEの入力に到着するまで、続行され
る。スクラブによって、孤立したプロトコル・データ・
ユニット(PDU)または連結PDUが主リングに生じ
なくなる。
【0049】ロービングMACによるトークン保持によ
って、主リングのトークン到着時に、通信端末を挿入す
る確率が高くなる。ただし、該リングに連係したタイマ
が満足のゆくものでない場合には、専用すなわち局所リ
ングを回復させることができる。すなわち、有効送信タ
イマ(TVX)またはトークン循環タイマ(TRT)の
最新のカウント(LATE−CT)がゼロを超えて満了
すると、リングの回復が開始される。ロービングMAC
が、一連の直列同期ボイド・フレームを送り出すと、ト
ークンの保持が行なわれる。ボイド・フレームは、局所
リングのタイミング要件を満たすために送り出される、
従来のFDDIフレームである。従って、これらのフレ
ームについては詳述しない。トークン循環タイマが満了
するまで、フレームが送信される。次に、ロービングM
ACは、トークンを解放する。挿入される通信端末に
は、まだ同期帯域幅が割りつけられておらず、ロービン
グMACは、トークンの循環時間に等しい時間だけトー
クンを保持しているので、通信端末は、フレームを送る
ことができない。このため、トークンは、専用すなわち
局所リングの伝搬遅延によって決まる時間で、ロービン
グMACに戻ることになる。トークンが戻る毎に、ロー
ビングMACは、専用すなわち局所リングのT−OPR
からその伝搬遅延を引いたものに等しい期間だけ、一連
の直列同期ボイド・フレームを送信する。従って、通信
端末は、追加遅延を累積しない。トークンを保持してい
る間、及び、ロービングMACにおけるTRTの満了時
に、トークンを解放する間、ボイド・フレームの送信に
よって、リングの回復が回避される。
【0050】補正処置が施されない限り、挿入プロセス
時における集信装置の再構成によって、ロービングMA
Cが生成するボイド・フレームが主リングに生じること
になる。これらのフレームが孤立したPDUとして生じ
るのを防ぐため、トークンまたはボイド・フレームでな
いフレームの始端を検出するまで、CCEのスクラブ論
理手段が、通信端末から生じる記号をアイドル記号に置
き換える。その時点で、主リングにおける次の通信端末
に、通信端末からのデータが変化することなく送られる
ことになる。これで、挿入プロセスの説明を終えること
にする。前述のプロセスを完了すると、主FDDIリン
グを分断することなく通信端末の挿入が行なわれる。こ
の挿入は、主リングで請求プロセスを実行せず、ネット
ワーク・トラフィックを中断させず、孤立したPDUを
生成しないで行なわれる。また、この挿入プロセスで
は、クリティカルなタイミングの制約が加えられず、ま
た、主リングの利用率も低下しない。主トークンが捕捉
されないので、主リングの利用度は低下しない。
【0051】上述のように、挿入通信端末が、主リング
で現在用いられているものに比べて短いトークン循環期
間を必要とするとしても、ネットワーク・トラフィック
を不必要に中断することなく、通信端末を挿入すること
も可能である。議論の余地があるが、挿入すべき通信端
末は、主リングのトークン循環時間を短縮して、通信端
末の循環時間と整合がとれるように請求プロセスを開始
しなければならない。しかしながら、本発明のように、
ネットワーク・データを損わない分断プロセスが可能に
なる。このため、通信端末は、トークンと、非分断挿入
に用いられるのと同じ手順に続くネットワーク・トラフ
ィックの間に挿入される。いったん挿入されると、通信
端末は、主リングより短いトークン循環時間で動作す
る。通信端末はリングの回復を開始しない限り、そのト
ークン循環タイマが満了して、最新のカウントがゼロを
超えるまで、主リングにおける動作を続行する。その時
点で、請求プロセスが実行され、トークン循環時間の新
しい値が決まる。これが生じるのに要する時間は、2つ
のトークン循環時間、ネットワークの伝搬遅延、及び、
ネットワークに対するトラフィック負荷の差によって決
まるランダム変数である。通信端末による請求プロセス
の実行に最も望ましい時間は、主リングにおけるネット
ワーク・トラフィックの直後である。専用すなわち局所
リングにおけるトークン循環時間(TTRT)である第
2の値が主リングにおけるトークン循環時間(TTR
T)である第1の値未満の場合、請求プロセスを実行し
て第2の値が主リングに関するトークン循環時間になる
ようにし、第2の値が第1の値以上である場合、主リン
グから受信したトークンを利用して挿入通信端末が主リ
ングへデータを送信する。
【0052】本発明では、排除手順に従い、ネットワー
ク・トラフィックを悪化させることなく、主リングから
通信端末を除去することが可能になる。この手順は、集
信装置の“スレーブ通信端末バイパス”機能の利用に基
づくものである。この機能については、FDDI規格に
おける集信装置の拡張機能に関するリストに示されてい
る。“スレーブ通信端末バイパス”によって、通信端末
を明示的にバイパスする要求が可能になる。この要求
は、通信端末から送られ、接続する集信装置の“束縛M
AC”にアドレス指定されるFDDIフレームの形をと
る。フレーム内に含まれる情報は、集信装置構成管理に
命じて、要求する通信端末のバイパスを開始させる。マ
イクロプロセッサ・サブシステムは、連係するCCEの
指令レジスタに書込みを行ない、P挿入状態から分離状
態に変化するように命じる。主トークンと後続の16の記
号が、分離状態に変化する前に、ライン内の次のCCE
に送られるまで、CCEの構成状態マシンは待機する。
これは、トークン・プラス16回路手段のトークン・プラ
ス16信号によって表示される。この手順と回路構成の組
合せによって、ネットワーク・データを破損することな
く、通信端末の排除が行なわれる。
【0053】
【発明の効果】ネットワークにおけるデータに混乱を生
じさせることなく、ネットワークに通信端末を挿入し、
あるいはネットワークから通信端末を排除することがで
きる。
【図面の簡単な説明】
【図1】本発明の教示を具現化したFDDIネットワー
クの機能ブロック図である。
【図2】FDDIフレーム・フォーマットを示す図であ
る。
【図3】FFDIトークンを示す図である。
【図4】本発明の教示によるFDDI集信装置の機能ブ
ロック図である。
【図5】本発明の教示による集信装置構成要素(CC
E)の回路ブロック図である。
【図6】主トークン検出論理手段の回路ブロック図であ
る。
【図7】専用トークン検出論理手段の回路図を示す図で
ある。
【図8】専用トークン検出論理手段の回路図を示す図で
ある。
【図9】CCE制御論理手段の回路図を示す図である。
【図10】スクラブ論理手段の論理図である。
【図11】構成された集信装置の例を示す図である。
【図12】本発明の教示による挿入プロセスを表わす図で
ある。
【図13】本発明の教示による挿入プロセスを表わす図で
ある。
【図14】本発明の教示による挿入プロセスを表わす図で
ある。
【符号の説明】
10…ノード 11…集信装置 12…ノード 16…ファイバ・オプティックス通信媒体 18…ファイバ・オプティックス通信媒体 20…光学受信器 22…エンコーダ/デコーダ 24…MUX 28…集信装置構成要素 33…デコーダ/エンコーダ 38…マイクロプロセッサ及びメモリ・サブシステム 39…束縛MAC 40…マイクロプロセッサ・バス 42…MUX 43…光学受信器 44…光学送信器 50…居所経路 56…トークン検出手段 58…MUX 64…スクラブ論理手段 66…開始区切り回路手段 68…フレーム制御回路手段 70…終了区切り回路手段 72…専用トークン論理手段 74…トークン検出論理手段 76…ラッチ 84…ラッチ 86…指令レジスタ 88…状況レジスタ 90…構成状態マシン 92…ラッチ 94…フレーム検出手段 96…遊び記号発生器 104…コンパレータ 110…インバータ 118…トークン検出回路 126…カウンタ論理手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ブライアン・アラン・ヤングマン アメリカ合衆国ノースカロライナ州キャリ ー、ニューポート・サークル702番地 (56)参考文献 特開 昭62−169543(JP,A) 特開 昭63−98244(JP,A)

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】通信媒体と、前記通信媒体に直接接続され
    た通信端末の組と、少なくとも1つのマルチポート集信
    装置に接続された通信端末の他の組とを備え、 前記マルチポート集信装置はそれに接続された通信端末
    を主直列ループ中に直列に配設する形態で前記通信媒体
    に接続され、前記通信端末は一定の第1の時間を割り当
    てられ、この時間内ではネットワークへフレームを伝送
    することが可能で、この時間の終端で伝送フレームにト
    ークンを付随させ、前記トークンはネットワーク上に伝
    送すべきフレームを有する他の通信端末により利用可能
    であり、 前記マルチポート集信装置は更に局所循環トークンが循
    環する局所ループを備え、該局所ループは通信媒体アク
    セス制御手段、集信装置構成要素、及び前記主直列ルー
    プに挿入されるべき通信端末を含んでいるような直列通
    信ネットワークにおいて、ネットワークへの通信端末の
    挿入を制御する方法であって、 (a)前記通信媒体アクセス制御手段によって前記局所
    循環トークンを捕捉するステップと、 (b)前記集信装置構成要素によって前記主直列ループ
    をモニタし、該主直列ループにおける伝送フレームを検
    出するステップと、 (c)伝送フレームを検出したとき、前記集信装置構成
    要素によって前記主直列ループ内の前記集信装置構成要
    素より下流の通信端末に前記伝送フレームを送るステッ
    プと、 (d)前記集信装置構成要素によって、前記主直列ルー
    プから、挿入されるべき通信端末に、前記ステップ
    (c)で送られた伝送フレームに付随する主トークンを
    転送するステップと、 から成る、通信ネットワークへの通信端末の挿入を制御
    するための方法。
  2. 【請求項2】(e)前記挿入されるべき通信端末によっ
    て主トークンを受信するステップと、 (f)主トークンを利用して挿入通信端末が主直列ルー
    プ上にデータを送信するステップがさらに含まれること
    を特徴とする、 請求項1に記載の方法。
  3. 【請求項3】通信媒体アクセス制御手段が、局所循環ト
    ークンを保持している間に、ボイド・フレームを送り出
    すステップが、さらに含まれていることを特徴とする、 請求項1に記載の方法。
  4. 【請求項4】ボイド・フレームを除去して、同時に、ア
    イドル信号を発し、前記主直列ループに既に存在する伝
    送フレームと、新しく挿入された通信端末から主直列ル
    ープで挿入される新しい伝送フレームとの間を前記アイ
    ドル信号で充填するようにするステップが、さらに含ま
    れていることを特徴とする、請求項3に記載の方法。
  5. 【請求項5】通信媒体と、前記通信媒体に直接接続され
    た通信端末の組と、少なくとも1つのマルチポート集信
    装置に接続された通信端末の他の組とを備え、 前記マルチポート集信装置はそれに接続された通信端末
    を主直列ループ中に直列に配設する形態で前記通信媒体
    に接続され、前記通信端末は一定の第1の時間を割り当
    てられ、この時間内ではネットワークへフレームを伝送
    することが可能で、この時間の終端で伝送フレームにト
    ークンを付随させ、前記トークンはネットワーク上に伝
    送すべきフレームを有する他の通信端末により利用可能
    であり、 前記マルチポート集信装置は更に局所循環トークンが循
    環する局所ループを備え、該局所ループは通信媒体アク
    セス制御手段、集信装置構成要素、及び前記主直列ルー
    プに挿入されるべき通信端末を含んでいるような直列通
    信ネットワークにおいて、ネットワークへの通信端末の
    挿入を制御する方法であって、 (a)前記通信端末が前記局所ループにフレームを送り
    出すことができる一定の第2の時間を割り当てるステッ
    プと、 (b)前記通信媒体アクセス制御手段によって局所循環
    トークンを捕捉するステップと、 (c)前記集信装置構成要素によって主直列ループをモ
    ニタするステップと、 (d)主直列ループ内に既に存在する前記集信装置構成
    要素より下流の活動している通信端末に、前記集信装置
    構成要素によって前記主直列ループを通して選択的にフ
    レームを送るステップと、 (e)ステップ(d)で送られたフレームに付随した主
    トークンを、前記集信装置構成要素によって、挿入され
    るべき通信端末に送るステップと、 (f)前記第1の時間と前記第2の時間を相関させるス
    テップと、 (g)前記第2の時間が前記第1の時間より短い場合
    に、主直列ループに対するアクセスを可能にするための
    新しい主トークン循環時間を生じさせるステップと、 (h)前記主直列ループにあるすべての通信端末に、ス
    テップ(g)の新しい主トークン循環時間を用いて主直
    列ループに対するアクセスを許容するステップと、 から成る、通信ネットワークへの通信端末の挿入を制御
    するための方法。
  6. 【請求項6】互いに反対方向に循環する通信媒体を備え
    た主リングを有し、前記通信媒体に直接接続された通信
    端末の組と、前記通信媒体に接続された少なくとも1つ
    のマルチポート集信装置に接続された通信端末の他の組
    との間でデータを伝送する、直列通信ネットワークであ
    って、前記マルチポート集信装置がマイクロプロセッサ
    と、通信媒体アクセス制御手段、集信装置構成要素、お
    よび前記主リングへの接続を求める通信端末を相互接続
    する局所リングとを有するような直列通信ネットワーク
    において前記主リングへの通信端末の挿入を制御する方
    法であって、 (a)前記マイクロプロセッサによって主リングにおけ
    るトークン循環タイマの第1の値を決定するステップ
    と、 (b)前記通信媒体アクセス制御手段によって局所リン
    グにおける局所トークン循環タイマの第2の値を決定す
    るステップと、 (c)第1の値と第2の値を相関させるステップと、 (d)前記集信装置構成要素によって、 (i)局所リングを循環する局所循環トークンを捕捉
    し、 (ii)主リング内に存在する前記集信装置構成要素より
    下流の活動している通信端末に前記主直列ループを通し
    てフレームを送り、かつ (iii)前記(ii)で送られたフレームに付随したトー
    クンを、挿入されるべき通信端末に送るステップと、 (e)前記挿入されるべき通信端末からトークンを受信
    するステップと、 (f)前記第2の時間が前記第1の時間より短い場合
    に、該第2の時間を用いて主リングに対するトークン循
    環時間を設定するステップと、 から成る、通信ネットワークへの通信端末の挿入を制御
    するための方法。
  7. 【請求項7】互いに反対方向に循環する通信媒体を備え
    た主リングを有し、前記通信媒体に直接接続された通信
    端末の組と、前記通信媒体に接続された少なくとも1つ
    のマルチポート集信装置に接続された通信端末の他の組
    との間でデーjタを伝送する、直列通信ネットワークで
    あって、前記マルチポート集信装置がマイクロプロセッ
    サと、通信媒体アクセス制御手段、集信装置構成要素、
    および前記主リングへの接続を求める通信端末を相互接
    続する局所リングとを有するような直列通信ネットワー
    クにおいて前記主リングへの通信端末の挿入を制御する
    方法であって、 (a)前記マイクロプロセッサによって主リングにおけ
    るトークン循環タイマの第1の値を決定するステップ
    と、 (b)前記通信媒体アクセス制御手段によって局所リン
    グにおける局所トークン循環タイマの第2の値を決定す
    るステップと、 (c)第1の値と第2の値を相関させるステップと、 (d)前記集信装置構成要素によって、 (i)局所リングを循環する局所循環トークンを捕捉
    し、 (ii)主リング内に存在する前記集信装置構成要素より
    下流の活動している通信端末に前記主直列ループを通し
    てフレームを送り、かつ (iii)前記(ii)で送られたフレームに付随したトー
    クンを、挿入されるべき通信端末に送るステップと、 (e)前記挿入されるべき通信端末からトークンを受信
    するステップと、 (f)前記第2の時間が前記第1の時間以上であるとき
    に、主リング内に存在する前記集信装置構成要素より下
    流の活動している通信端末に、前記挿入されるべき通信
    端末から前記主直列ループを通して前記トークンを付随
    したデータを送るステップと、 から成る、通信ネットワークへの通信端末の挿入を制御
    するための方法。
JP3162418A 1990-06-26 1991-06-07 通信端末の挿入制御方法 Expired - Fee Related JPH0787466B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US543893 1990-06-26
US07/543,893 US5182747A (en) 1990-06-26 1990-06-26 Method for controlling the insertion of stations into fddi network

Publications (2)

Publication Number Publication Date
JPH06318948A JPH06318948A (ja) 1994-11-15
JPH0787466B2 true JPH0787466B2 (ja) 1995-09-20

Family

ID=24169954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3162418A Expired - Fee Related JPH0787466B2 (ja) 1990-06-26 1991-06-07 通信端末の挿入制御方法

Country Status (4)

Country Link
US (2) US5182747A (ja)
EP (1) EP0463528B1 (ja)
JP (1) JPH0787466B2 (ja)
DE (1) DE69117106T2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182747A (en) * 1990-06-26 1993-01-26 International Business Machines Corporation Method for controlling the insertion of stations into fddi network
JPH0528104A (ja) * 1991-07-20 1993-02-05 Fuji Xerox Co Ltd マルチプロセツサシステム
US5383178A (en) * 1992-03-26 1995-01-17 Hewlett-Packard Company Network commentator
US5355124A (en) * 1992-06-09 1994-10-11 Digital Equipment Corporation Wiring concentrator for data networks
CA2104133A1 (en) * 1992-08-17 1994-02-18 Tsutomu Tanaka Data transmission system with packets having occupied, idle, released, and reset states
US5390183A (en) * 1992-12-09 1995-02-14 National Semiconductor Corporation PCM pseudo code signalling user interface
US5325360A (en) * 1992-12-09 1994-06-28 National Semiconductor Corporation Controllable PCM state machine user interface
US5333270A (en) * 1992-12-29 1994-07-26 National Semiconductor Corporation FDDI configuration management state machine controller
US5425017A (en) * 1993-01-11 1995-06-13 Forte Networks, Inc Token ring local area network testing apparatus inserted in an active "T" co
US5577206A (en) * 1993-03-09 1996-11-19 National Semiconductor Corporation System for physical layer controllers for performing automatic hardware based scrubbing of input and output dirty flags for updating system configuration changes
US5353286A (en) * 1993-04-14 1994-10-04 Digital Equipment Corporation Configuration controller for a communications network
JP3115451B2 (ja) * 1993-05-21 2000-12-04 トヨタ自動車株式会社 通信用ネットワーク
US5390188A (en) * 1993-08-02 1995-02-14 Synoptics Method and apparatus for measuring and monitoring the performance within a ring communication network
US5522047A (en) * 1993-12-15 1996-05-28 Xlnt Designs, Inc. Graceful insertion of a tree into a ring network
US5651000A (en) * 1995-04-27 1997-07-22 International Business Machines Corporation Method and systems for determining the nearest downstream reconfiguration unit in a dual ring communication system
JP3335081B2 (ja) * 1995-07-03 2002-10-15 キヤノン株式会社 パケット通信を行なうネットワークシステムにおいて用いるノード装置、それを用いるネットワークシステム及びそこで用いる通信方法
US6101170A (en) 1996-09-27 2000-08-08 Cabletron Systems, Inc. Secure fast packet switch having improved memory utilization
US6012822A (en) 1996-11-26 2000-01-11 Robinson; William J. Motion activated apparel flasher
US6055228A (en) * 1996-12-23 2000-04-25 Lsi Logic Corporation Methods and apparatus for dynamic topology configuration in a daisy-chained communication environment
US5991891A (en) * 1996-12-23 1999-11-23 Lsi Logic Corporation Method and apparatus for providing loop coherency
US6157651A (en) * 1997-04-23 2000-12-05 Vmic, Inc. Rogue data packet removal method and apparatus
KR100566292B1 (ko) * 1998-04-06 2006-06-13 삼성전자주식회사 망관리장치에서 망요소 구성시 가변위치 자동검출 방법
US20020191603A1 (en) * 2000-11-22 2002-12-19 Yeshik Shin Method and system for dynamic segmentation of communications packets
US7581035B1 (en) * 2001-08-16 2009-08-25 Netapp, Inc. Non-disruptive network topology modification
US7406555B2 (en) * 2005-04-29 2008-07-29 The Boeing Company Systems and methods for multiple input instrumentation buses
US7792137B2 (en) * 2006-07-05 2010-09-07 Abidanet, Llc Self-organized and self-managed ad hoc communications network
KR101979783B1 (ko) * 2015-03-30 2019-08-28 에스케이하이닉스 주식회사 전력 관리를 수행하는 반도체 장치 및 그 동작 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4454508A (en) * 1982-03-05 1984-06-12 Burroughs Corporation Timed token ring
US4596982A (en) * 1983-02-14 1986-06-24 Prime Computer, Inc. Reconfigurable ring communications network
US4709365A (en) * 1983-10-31 1987-11-24 Beale International Technology Limited Data transmission system and method
US4745598A (en) * 1985-11-27 1988-05-17 General Electric Company Method and apparatus for maintaining a dynamic logical ring in a token passing LAN
JPH0736560B2 (ja) * 1986-01-22 1995-04-19 株式会社日立製作所 ネツトワ−ク拡張方式
DE3787921T2 (de) * 1986-05-02 1994-03-24 Hitachi Ltd Ringnetzsystem und Verfahren zur Konfigurationssteuerung.
JPH07112204B2 (ja) * 1986-10-15 1995-11-29 株式会社日立製作所 ル−プ状ネツトワ−クシステムの伝送装置
JP2539457B2 (ja) * 1987-10-02 1996-10-02 株式会社日立製作所 リング集線装置
JPH01208934A (ja) * 1988-02-16 1989-08-22 Sumitomo Electric Ind Ltd ノード装置
US5084870A (en) * 1988-07-25 1992-01-28 Digital Equipment Corporation Network topology control method and apparatus
JP2522392B2 (ja) * 1988-08-05 1996-08-07 三菱電機株式会社 サイクリックデ―タ伝送方法
US4979167A (en) * 1988-12-02 1990-12-18 Advanced Micro Devices, Inc. Methods and apparatus for performing restricted token operations on an FDDI network
US4951280A (en) * 1988-12-09 1990-08-21 Advanced Micro Devices, Inc. Method and apparatus for configuring data paths within a supernet station
JP2603717B2 (ja) * 1989-03-09 1997-04-23 三菱電機株式会社 サイクリックデータ伝送方法
US4926418A (en) * 1989-04-11 1990-05-15 International Business Machines Corporation Fairness algorithm for full-duplex buffer insertion ring
US5043981A (en) * 1990-05-29 1991-08-27 Advanced Micro Devices, Inc. Method of and system for transferring multiple priority queues into multiple logical FIFOs using a single physical FIFO
US5182747A (en) * 1990-06-26 1993-01-26 International Business Machines Corporation Method for controlling the insertion of stations into fddi network
US5289467A (en) * 1990-11-27 1994-02-22 At&T Bell Laboratories Manhattan street network with loop architecture
US5241540A (en) * 1991-07-31 1993-08-31 International Business Machines Corporation Reverse ordered control information transmission

Also Published As

Publication number Publication date
US5182747A (en) 1993-01-26
EP0463528A2 (en) 1992-01-02
JPH06318948A (ja) 1994-11-15
EP0463528B1 (en) 1996-02-14
DE69117106D1 (de) 1996-03-28
US5400323A (en) 1995-03-21
EP0463528A3 (en) 1992-04-01
DE69117106T2 (de) 1996-10-17

Similar Documents

Publication Publication Date Title
JPH0787466B2 (ja) 通信端末の挿入制御方法
US4709365A (en) Data transmission system and method
Schroeder et al. Autonet: A high-speed, self-configuring local area network using point-to-point links
EP0439008B1 (en) Station-to-station full duplex communication in a token ring local area network
EP0146831B1 (en) Message stripping protocol for a ring communication network
US5422880A (en) Broadband switching fabric in a communication controller
EP0372765B1 (en) Methods and apparatus for performing restricted token operations on an FDDI network
US6691202B2 (en) Ethernet cross point switch with reduced connections by using column control buses
US20020110120A1 (en) Communication method for packet switching systems
JPH0216628B2 (ja)
JPH0817388B2 (ja) プロトコル・システム、動的結合装置のポートの状態を制御するための方法、動的スイッチ及び双方向伝送システムを動作させるための方法
JPS6022846A (ja) デ−タ通信システム及び装置
CN107508640A (zh) 基于光纤通道技术的双环冗余自愈光纤网络构建方法
KR100300905B1 (ko) 네트워크 시스템
US7020393B2 (en) Method of synchronizing parallel optical links between communications components
US5784404A (en) Intelligent repeater functionality
US7492783B2 (en) Method and system for LIPf7 origination detection and LIPf8 suppression in a port bypass controller
AU655879B2 (en) Accelerated token ring network
JPS5981943A (ja) ル−プ系障害自動回復方式
Siegel et al. Design of an enhanced FDDI-II System
JPS6276949A (ja) ル−プネツトワ−クシステム
Links 22. Paper: Autonet: A High-Speed, Self-Configuring Local Area Network Using Point-to-Point Links
JPS61500700A (ja) デ−タ送信システム及び方法
EP0758190A1 (en) Method and apparatus for communication of ATM cells in a ring network
Alkhatib The TurboLAN project. Phase 1: Protocol choices for high speed local area networks. Phase 2: TurboLAN Intelligent Network Adapter Card,(TINAC) architecture

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees