KR101979783B1 - 전력 관리를 수행하는 반도체 장치 및 그 동작 방법 - Google Patents

전력 관리를 수행하는 반도체 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR101979783B1
KR101979783B1 KR1020150043886A KR20150043886A KR101979783B1 KR 101979783 B1 KR101979783 B1 KR 101979783B1 KR 1020150043886 A KR1020150043886 A KR 1020150043886A KR 20150043886 A KR20150043886 A KR 20150043886A KR 101979783 B1 KR101979783 B1 KR 101979783B1
Authority
KR
South Korea
Prior art keywords
chip
token
peak zone
zone operation
semiconductor device
Prior art date
Application number
KR1020150043886A
Other languages
English (en)
Other versions
KR20160116369A (ko
Inventor
김명진
한상우
정의영
Original Assignee
에스케이하이닉스 주식회사
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 연세대학교 산학협력단 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150043886A priority Critical patent/KR101979783B1/ko
Priority to US14/809,044 priority patent/US9947372B2/en
Publication of KR20160116369A publication Critical patent/KR20160116369A/ko
Application granted granted Critical
Publication of KR101979783B1 publication Critical patent/KR101979783B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/36—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using diodes, e.g. as threshold elements, i.e. diodes assuming a stable ON-stage when driven above their threshold (S- or N-characteristic)
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H04L12/4637—Interconnected ring systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 기술에 의한 반도체 장치는 각각 제 1 토큰 신호를 입력받는 제 1 입력 단자, 제 1 토큰 신호를 출력하는 제 1 출력 단자, 제 2 토큰 신호를 입력받는 제 2 입력 단자, 제 2 토큰 신호를 출력하는 제 2 출력 단자를 포함하는 다수의 칩을 포함하되, 다수의 칩은 양방향 링 구조로 연결되되 링 구조 내의 인접한 제 1 칩과 제 2 칩에서 제 1 칩의 제 1 출력 단자는 제 2 칩의 제 1 입력 단자와 연결되고, 제 2 칩의 제 2 출력 단자는 제 1 칩의 제 2 입력 단자와 연결되며, 다수의 칩 각각은 제 1 토큰 신호와 제 2 토큰 신호에 따라 최대 순간 전류를 소모하는 피크존 동작을 관리한다.

Description

전력 관리를 수행하는 반도체 장치 및 그 동작 방법{SEMICONDUCTOR DEVICE MANAGING POWER BUDGET AND OPERATING METHOD THEREOF}
본 발명은 전력 관리를 수행하는 반도체 장치 및 그 동작 방법에 관한 것으로서 보다 구체적으로는 토큰을 기반으로 전력 관리를 수행하는 반도체 장치 및 그 동작 방법에 관한 것이다.
반도체 장치의 동작 종류에 따라서는 평균적인 전력 소모보다 더 많은 최대 순간 전류를 소모하는 구간이 발생할 수 있다.
이러한 구간을 피크존(PKZ: Peak Zone)이라고 하고 이러한 구간을 포함하는 동작을 피크존 동작이라고 한다.
이러한 피크존 동작이 반도체 장치 내의 여러 칩에서 동시에 발생하는 경우 과도한 전류 소모로 인하여 반도체 장치에 페일이 발생할 수 있다.
이러한 피크존 동작을 관리하기 위하여 아래의 특허문헌 1과 같이 토큰을 이용한 전력 관리 기술이 개시된 바 있다.
도 1 내지 도 2는 종래의 반도체 장치의 블록도이고, 도 3은 종래의 반도체 장치의 동작을 설명하는 그래프이다.
도 1, 2의 반도체 장치(10)는 그 내부에 다수의 칩(11 ~ 14)을 포함하며 다수의 칩들은 토큰을 전달하기 위하여 단방향 링 구조로 연결된다.
도 1의 경우 컨트롤러(1)는 반도체 장치(10) 내의 다수의 칩(11 - 14)과 함께 단방향 링 구조를 형성하는 예이다.
컨트롤러(1)는 반도체 장치(10) 내의 다수의 칩(11 - 14)들에 대한 활성화 신호(CE0 - CE3)를 출력한다.
또한 컨트롤러(1)는 제 1 칩(11)에 토큰을 제공하고 제 4 칩(14)으로부터 토큰(TK0)을 제공받는다.
토큰(TK)은 제 1 칩(11)으로부터 제 2 칩(12)으로, 제 2 칩(12)으로부터 제 3 칩(13)으로, 제 3 칩(13)으로부터 제 4 칩(14)으로 전달될 수 있다.
도 2의 경우 반도체 장치(10) 내의 다수의 칩(11 - 14)들만 단방향 링 구조를 형성하고, 컨트롤러(1)는 링 구조에서 제외되는 점에서 도 1과 차이가 있다.
다만 컨트롤러(1)는 동작 초기에 제 1 칩(11)에 토큰을 제공하여 제 1 칩 내지 제 4 칩이 링 구조를 이루며 토큰을 주고 받을 수 있도록 동작을 개시할 뿐이다.
도 3은 토큰을 이용한 전력 관리 방법을 나타낸 파형도이다.
초기에 컨트롤러(1)에서 제 1 칩(11)에 제공한 토큰이 100이라고 가정한다.
t1에 제 1 칩(C0)은 20의 토큰을 필요로 하는 피크존 동작을 개시한다. 제 1 칩(C0)은 20의 토큰을 필요로 하는 피크존 동작에 충분한 100의 토큰을 가지고 있으므로 해당 피크존 동작을 수행할 수 있다.
제 1 칩(C0)은 나머지 80의 토큰을 제 2 칩(C1)으로 전달한다.
t2에서 제 2 칩(C1)은 50의 토큰을 필요로 하는 피크존 동작을 개시한다. 제 2 칩(C1)은 50의 토큰을 필요로 하는 피크존 동작에 충분한 80의 토큰을 가지고 있으므로 해당 피크존 동작을 수행할 수 있다.
제 2 칩(C0)은 나머지 30의 토큰을 제 3 칩(C2)으로 전달한다.
t3에서 제 3 칩(C2)은 60의 토큰을 필요로 하는 피크존 동작을 개시하고자 한다. 그러나 제 3 칩(C2)은 60의 토큰을 필요로 하는 피크존 동작에 충분하지 않은 30의 토큰을 가지고 있으므로 해당 피크존 동작을 수행할 수 없다.
이에 따라 제 3 칩(C2)은 피크존 동작을 수행하지 못하고 대기해야 한다.
t4 직전에 제 1 칩(C0)의 피크존 동작이 종료되면 20만큼의 토큰이 제 2 칩(C1)을 거쳐 제 3 칩(C2)으로 제공되어 제 3 칩은 50의 토큰을 가지게 된다. 그러나 제 3 칩(C2)은 여전히 60의 토큰을 필요로 하는 피크존 동작에 충분하지 않은 50의 토큰을 가지고 있으므로 해당 피크존 동작을 수행할 수 없다.
이에 따라 제 3 칩(C2)은 피크존 동작을 수행하지 못하고 대기해야 한다.
t5 직전에 제 2 칩(C1)의 피크존 동작이 종료되면 50만큼의 토큰이 제 3 칩(C2)으로 제공되어 제 3 칩(C2)은 100의 토큰을 가지게 된다.
이에 따라 제 3 칩(C2)은 t5에 60의 토큰을 필요로 하는 피크존 동작을 개시하고, 나머지 40의 토큰을 제 4 칩(C3)으로 전달한다.
이와 같이 종래의 기술에서는 단방향 링 구조를 이용하여 토큰을 전달하고 충분한 토큰이 모일 때까지 피크존 동작을 수행하지 않고 대기하는 방식을 사용하고 있다.
이에 따라 어느 하나의 칩에서 피크존 동작을 수행하지 못하고 대기 상태에 있으면 그 다음 칩은 피크존 동작을 수행하기에 충분한 토큰이 있더라도 피크존 동작을 수행하지 못하고 계속 대기해야 하므로 반도체 장치(10)의 동작 성능을 저하시킨다.
이러한 성능 저하 문제는 현재 대기 중인 칩 다음 칩에 우선순위가 높은 동작이 있는 경우에 더욱 심각해질 수 있다.
이와 같이 종래의 반도체 장치(10)는 전력 관리를 위해 동작 성능을 과도하게 저하시킬 우려가 있다.
KR 10-2014-0006344 A
본 발명은 피크 전류의 소모를 최적화하면서도 동작 성능을 향상시킬 수 있는 반도체 장치 및 그 동작 방법을 제공한다.
본 발명의 일 실시예에 의한 반도체 장치는 각각 제 1 토큰 신호를 입력받는 제 1 입력 단자, 제 1 토큰 신호를 출력하는 제 1 출력 단자, 제 2 토큰 신호를 입력받는 제 2 입력 단자, 제 2 토큰 신호를 출력하는 제 2 출력 단자를 포함하는 다수의 칩을 포함하되, 다수의 칩은 양방향 링 구조로 연결되되 링 구조 내의 인접한 제 1 칩과 제 2 칩에서 제 1 칩의 제 1 출력 단자는 제 2 칩의 제 1 입력 단자와 연결되고, 제 2 칩의 제 2 출력 단자는 제 1 칩의 제 2 입력 단자와 연결되며, 다수의 칩 각각은 제 1 토큰 신호와 제 2 토큰 신호에 따라 최대 순간 전류를 소모하는 피크존 동작을 관리한다.
제 1 칩과 제 2 칩을 포함한 다수의 칩이 양방향 링 구조로 연결된 본 발명의 일 실시예에 의한 반도체 장치의 동작 방법은 제 1 칩에 가용한 토큰을 제 1 칩의 최대 순간 전류를 소모하는 피크존 동작에 필요한 토큰과 비교하는 제 1 단계, 제 1 칩에 가용한 토큰이 제 1 칩의 피크존 동작에 필요한 토큰보다 작은 경우 가용한 토큰을 제 2 칩의 피크존 동작에 필요한 토큰과 비교하는 제 2 단계, 및 가용한 토큰이 제 2 칩의 피크존 동작에 필요한 토큰보다 큰 경우 제 1 칩의 토큰을 제 2 칩에 제공하여 제 2 칩의 피크존 동작을 수행하는 제 3 단계를 포함한다.
제 1 칩과 제 2 칩을 포함한 다수의 칩이 양방향 링 구조로 연결된 본 발명의 일 실시예에 의한 반도체 장치의 동작 방법은 제 1 칩의 피크존 동작과 제 2 칩의 피크존 동작의 우선 순위를 비교하는 제 1 단계, 제 2 칩의 피크존 동작의 우선 순위가 더 높은 경우 제 1 칩에 가용한 토큰을 제 2 칩의 피크존 동작에 필요한 토큰과 비교하는 제 2 단계; 가용한 토큰이 제 2 칩의 피크존 동작에 필요한 토큰보다 큰 경우 제 1 칩의 토큰을 제 2 칩에 제공하여 제 2 칩의 상기 피크존 동작을 수행하는 제 3 단계를 포함한다.
본 발명은 피크 전류 소모를 최적화하는 동시에 반도체 장치 내부의 칩에서 대기 시간을 최소화함으로써 반도체 장치의 성능을 향상시킬 수 있다.
또한 본 발명은 피크 전류 소모를 최적화하는 동시에 반도체 장치 내부의 칩에서 우선 순위가 높은 동작을 먼저 수행하도록 하여 반도체 장치의 성능을 향상시킬 수 있다.
도 1, 2는 종래의 전력 관리를 수행하는 반도체 장치의 블록도.
도 3은 종래의 전력 관리 방법을 설명하는 파형도.
도 4는 본 발명의 일 실시예에 의한 반도체 장치의 블록도.
도 5, 6은 도 4의 반도체 장치의 동작을 나타낸 순서도.
도 7은 본 발명의 다른 실시예에 의한 반도체 장치의 블록도.
도 8, 9는 도 7의 반도체 장치의 동작을 나타낸 순서도.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 개시한다.
도 4는 본 발명의 일 실시예에 의한 반도체 장치(100)를 나타내는 블록도이다.
본 발명의 일 실시예에 의한 반도체 장치(100)는 내부에 다수의 칩(110 - 140)을 포함한다.
본 실시예에서는 4개의 칩을 예시하였으나 다른 실시예에서는 다른 개수의 칩을 포함할 수 있다.
다수의 칩(110 ~ 140) 각각은 피크존 동작을 수행하기 위하여 토큰 입력 신호(TKI)을 통해 토큰을 입력받는다.
다수의 칩(110 ~ 140) 각각은 피크존 동작을 수행한 후 또는 피크존 동작을 수행하지 않는 경우 토큰 출력 신호(TKO)를 통해 토큰을 출력한다.
다수의 칩(110 ~ 140)은 링 구조로 연결되어 현재 칩에서 출력된 토큰은 다음 칩에 입력된다.
반도체 장치(100)에서 사용할 수 있는 토큰의 총량(TKT)은 반도체 장치(100) 외부에서 제공될 수 있다.
본 실시예에서는 반도체 장치(100)의 외부의 컨트롤러(1)에서 토큰의 총량(TKT)이 동작 초기에 제 1 칩(110)에 입력될 수 있다.
컨트롤러(1)는 제 1 칩(110) 내지 제 4 칩(140)에 대해서 칩 인에이블 신호(CE0 - CE3)를 제공할 수 있다.
다수의 칩(110 ~ 140)은 단방향 구조가 아닌 양방향 구조로 연결된다.
개시된 바와 같이 토큰은 제 1 칩(110) -> 제 2 칩(120) -> 제 3 칩(130) -> 제 4 칩(140) -> 제 1 칩(110)과 같이 제 1 방향으로 순환한다. 이하에서 제 1 방향으로 전달되는 토큰은 제 1 토큰 신호로 지칭될 수 있다.
또한 필요 토큰 신호(ATK), 우선 순위 신호(POP) 등의 신호는 제 4 칩(140) -> 제 3 칩(130) -> 제 2 칩(120) -> 제 1 칩(110) -> 제 4 칩(140)과 같이 제 2 방향으로 순환한다. 이하에서 제 2 방향으로 전달되는 필요 토큰 신호는 제 2 토큰 신호로 지칭될 수 있다.
필요 토큰 신호(ATK)는 다음 칩에서 필요로 하는 토큰 양을 나타낼 수 있다. 예를 들어 그 값이 0이면 다음 칩에서 토큰을 필요로 하지 않는 동작 즉 다음 칩에서의 동작이 피크존 동작이 아님을 나타낼 수 있다. 예를 들어 필요 토큰 신호(ATK)의 값이 양수이면 다음 칩에서 수행할 동작이 피크존 동작이고 필요 토큰 신호(ATK)에 대응하는 토큰을 필요로 함을 나타낼 수 있다.
우선 순위 신호(POP)는 다음 칩에서 수행할 동작 특히 피크존 동작의 우선 순위를 나타낸다.
예를 들어 현재 칩은 우선 순위 신호(POP)에 의해 표시되는 다음 칩의 우선 순위를 현재 칩에서 수행할 동작의 우선 순위와 비교하여 두 동작의 우선 순위를 비교할 수 있다.
본 발명에서는 현재 칩의 피크존 동작을 위해서는 토큰이 부족하더라도 다음 칩의 피크존 동작을 위해서는 충분한 토큰이 있는 경우 다음 칩의 피크존 동작을 먼저 수행하도록 하여 대기로 인한 성능 저하를 방지할 수 있다.
또한 본 발명에서는 현재 칩보다 다음 칩에 우선 순위가 앞서는 피크존 동작이 있는 경우 다음 칩의 피크존 동작을 먼저 수행할 수 있도록 하여 성능 저하를 방지할 수 있다.
이에 따라 현재 칩은 다음 칩이 토큰을 필요로 하는 동작이 존재하는지, 다음 칩에 우선 순위 동작이 존재하는지에 대한 정보를 수신할 필요가 있다.
이에 따라 본 발명에서는 토큰을 전달하는 제 1 방향과 반대 방향인 제 2 방향으로 위와 같은 정보를 전달하는 링크를 추가로 포함한다.
본 실시예에 의한 반도체 장치(100)의 동작 방법을 도 5 및 도 6을 참조하여 개시한다.
도 5는 도 4의 반도체 장치(100)의 동작의 일 예를 나타낸 순서도이다.
먼저 현재 칩에서 수행하려는 동작이 토큰을 필요로 하는지 판단한다(S110). 예를 들어 피크존 동작은 토큰을 필요로 한다.
현재 칩이 토큰을 필요로 하지 않으면 다음 칩으로 토큰을 출력하고(S160) 현재 칩은 토큰 관리 동작을 종료한다.
현재 칩이 토큰을 필요로 하면 현재 칩에서 가용한 토큰이 필요한 토큰보다 작은지 판단한다(S120).
현재 칩에서 가용한 토큰이 필요한 토큰보다 작지 않으면 필요한 토큰을 할당하고 가용 토큰에서 필요한 토큰을 뺀 나머지 토큰을 다음 칩으로 출력한다(S130).
이후 현재 칩에서 할당된 토큰에 대응하는 피크존 동작을 수행한다(S140).
현재 칩의 피크존 동작이 종료될 때까지 대기한 후(S141), 현재 칩은 수행이 완료된 피크존 동작에 필요한 토큰을 반납하고(S150) 이를 다음 칩으로 출력한다(S160).
단계(S120)에서 판단한 결과 필요 토큰이 가용 토큰보다 큰 경우 종래에는 현재 칩에서 피크존 동작을 대기해야 했다.
그러나 본 발명에서는 필요 토큰이 가용 토큰보다 큰 경우 다음 칩이 토큰을 필요로 하는지 판단한다(S180).
다음 칩이 토큰을 필요로 하지 않으면 현재 칩에서 피크존 동작을 대기하고(S170), 단계(S120)로 돌아간다.
다음 칩이 토큰을 필요로 하면 다음 칩에 필요한 토큰이 가용 토큰보다 큰지 판단한다(S190).
다음 칩에 필요한 토큰이 가용 토큰보다 크지 않으면 다음 칩으로 토큰을 출력(S160)하고 현재 칩의 토큰 관리 동작을 종료한다.
다음 칩에 필요한 토큰이 가용 토큰보다 크면 현재 칩에서의 피크존 동작을 대기하고(S170) 단계(S120)로 돌아간다.
도 5의 실시예와 같이 본 발명에서는 현재 칩에 가용한 토큰이 부족하더라도 다음 칩에서는 가용한 토큰이 충분하면 현재 칩의 피크존 동작을 대기하는 대신에 다음 칩의 피크존 동작을 수행하도록 하여 성능 저하를 방지한다.
도 6은 도 4의 반도체 장치(100)의 동작의 다른 예를 나타낸 순서도이다.
먼저 현재 칩에서 수행하려는 동작이 토큰을 필요로 하는지 판단한다(S210). 예를 들어 피크존 동작은 토큰을 필요로 한다.
현재 칩이 토큰을 필요로 하지 않으면 다음 칩으로 토큰을 출력하고(S260) 현재 칩은 토큰 관리 동작을 종료한다.
현재 칩이 토큰을 필요로 하면 다음 칩의 동작이 현재 칩의 동작보다 우선 순위가 낮은지 판단한다(S221).
다음 칩 동작의 우선 순위가 낮으면 현재 칩에서 가용한 토큰이 필요한 토큰보다 작은지 판단한다(S220).
현재 칩에서 가용한 토큰이 필요한 토큰보다 작지 않으면 필요한 토큰을 할당하고 가용 토큰에서 필요한 토큰을 뺀 나머지 토큰을 다음 칩으로 출력한다(S230).
이후 현재 칩에서 할당된 토큰에 대응하는 피크존 동작을 수행한다(S240).
현재 칩의 피크존 동작이 종료될 때까지 대기한 후(S241), 현재 칩은 수행이 완료된 피크존 동작에 필요한 토큰을 반납하고(S250) 이를 다음 칩으로 출력한다(S260).
단계(S220)에서 판단한 결과 필요 토큰이 가용 토큰보다 큰 경우 단계(S221)로 이동한다.
단계(S221)에서 판단한 결과 다음 칩 동작의 우선 순위가 낮지 않으면 다음 칩이 토큰을 필요로 하는지 판단한다(S280).
다음 칩이 토큰을 필요로 하지 않으면 현재 칩에서 피크존 동작을 대기하고(S270), 단계(S221)로 돌아간다.
다음 칩이 토큰을 필요로 하면 다음 칩에 필요한 토큰이 가용 토큰보다 큰지 판단한다(S290).
다음 칩에 필요한 토큰이 가용 토큰보다 크지 않으면 다음 칩으로 토큰을 출력(S260)하고 현재 칩의 토큰 관리 동작을 종료한다.
다음 칩에 필요한 토큰이 가용 토큰보다 크면 현재 칩에서의 피크존 동작을 대기하고(S270) 단계(S221)로 돌아간다.
도 6의 실시예와 같이 본 발명에서는 다음 칩에 우선 순위가 높은 피크존 동작이 존재하면 다음 칩의 동작을 먼저 수행할 수 있도록 하여 반도체 장치(100)의 성능을 향상시킨다.
도 7은 본 발명의 다른 실시예에 의한 반도체 장치(100)를 나타내는 블록도이다.
도 7의 실시예는 도 4의 실시예와는 달리 제 1 칩(110) 내지 제 4 칩(140)이 레지스터(111 ~ 141)를 더 포함한다. 다른 구성요소들은 도 4의 실시예와 실질적으로 동일하다.
레지스터(111 ~ 141)는 현재 칩에서 피크존 동작을 대기하는 상태에서 다음 칩으로 전력 관리 프로세스를 이전하는 동작(이하, 바이패스) 횟수를 저장한다.
예를 들어 현재 칩에 토큰을 많이 필요로 하는 피크존 동작이 계속 대기하는 상태에서 다음 칩에 토큰을 적게 필요로 하는 피크존 동작이 연속적으로 입력되는 경우 현재 칩은 계속적인 바이패스로 인하여 오히려 성능이 저하될 수 있다.
이를 방지하기 위하여 도 7의 실시예는 칩 별로 바이패스 횟수를 레지스터(111~ 141)에 저장하고 바이패스 횟수가 임계점 이상인 경우에는 바이패스를 수행하지 않도록 한다.
도 7의 실시예에서는 레지스터(111~141)가 대응하는 칩(110~140)에 포함되는 것으로 도시하였으나 다른 실시예에서 레지스터(111~141)는 칩(110~140) 외부에 별도로 위치할 수 있다.
도 8 및 도 9는 도 7의 반도체 장치의 동작을 나타낸 순서도로서 각각 도 5 와 도 6에 대응한다.
도 8은 도 7의 반도체 장치(100)의 동작의 일 예를 나타낸 순서도이다.
먼저 현재 칩에서 수행하려는 동작이 토큰을 필요로 하는지 판단한다(S310). 예를 들어 피크존 동작은 토큰을 필요로 한다.
현재 칩이 토큰을 필요로 하지 않으면 다음 칩으로 토큰을 출력하고(S360) 현재 칩은 토큰 관리 동작을 종료한다.
현재 칩이 토큰을 필요로 하면 현재 칩에서 가용한 토큰이 필요한 토큰보다 작은지 판단한다(S320).
현재 칩에서 가용한 토큰이 필요한 토큰보다 작지 않으면 필요한 토큰을 할당하고 가용 토큰에서 필요한 토큰을 뺀 나머지 토큰을 다음 칩으로 출력한다(S330).
이후 현재 칩에서 할당된 토큰에 대응하는 피크존 동작을 수행한다(S340).
현재 칩의 피크존 동작이 종료될 때까지 대기한 후(S341), 현재 칩은 수행이 완료된 피크존 동작에 필요한 토큰을 반납하고 바이패스 횟수를 초기화한다(S350).
반납된 토큰은 다음 칩으로 출력한다(S360).
단계(S320)에서 판단한 결과 필요 토큰이 가용 토큰보다 큰 경우 현재 칩의 바이패스 횟수가 임계점 미만인지 판단한다(S381).
현재 칩의 바이패스 횟수가 임계점 이상이면 현재 칩에서 피크존 동작을 대기하고(S370), 단계(S320)로 돌아간다.
현재 칩의 바이패스 횟수가 임계점 미만이면 다음 칩이 토큰을 필요로 하는지 판단한다(S380).
다음 칩이 토큰을 필요로 하지 않으면 현재 칩에서 피크존 동작을 대기하고(S370), 단계(S320)로 돌아간다.
다음 칩이 토큰을 필요로 하면 다음 칩에 필요한 토큰이 가용 토큰보다 큰지 판단한다(S390).
다음 칩에 필요한 토큰이 가용 토큰보다 크지 않으면 현재 칩의 바이 패스 횟수를 증가시키고(S391) 다음 칩으로 토큰을 출력(S160)한 후 현재 칩의 토큰 관리 동작을 종료한다.
다음 칩에 필요한 토큰이 가용 토큰보다 크면 현재 칩에서의 피크존 동작을 대기하고(S370) 단계(S320)로 돌아간다.
도 9는 도 7의 반도체 장치(100)의 동작의 다른 예를 나타낸 순서도이다.
먼저 현재 칩에서 수행하려는 동작이 토큰을 필요로 하는지 판단한다(S410). 예를 들어 피크존 동작은 토큰을 필요로 한다.
현재 칩이 토큰을 필요로 하지 않으면 다음 칩으로 토큰을 출력하고(S460) 현재 칩은 토큰 관리 동작을 종료한다.
현재 칩이 토큰을 필요로 하면 다음 칩의 동작이 현재 칩의 동작보다 우선 순위가 낮은지 판단한다(S421).
다음 칩 동작의 우선 순위가 낮으면 현재 칩에서 가용한 토큰이 필요한 토큰보다 작은지 판단한다(S420).
현재 칩에서 가용한 토큰이 필요한 토큰보다 작지 않으면 필요한 토큰을 할당하고 가용 토큰에서 필요한 토큰을 뺀 나머지 토큰을 다음 칩으로 출력한다(S430).
이후 현재 칩에서 할당된 토큰에 대응하는 피크존 동작을 수행한다(S440).
현재 칩의 피크존 동작이 종료될 때까지 대기한 후(S441), 현재 칩은 수행이 완료된 피크존 동작에 필요한 토큰을 반납하고 바이패스 횟수를 초기화한다(S450).
반납된 토큰은 다음 칩으로 출력한다(S460).
단계(S420)에서 판단한 결과 필요 토큰이 가용 토큰보다 큰 경우 단계(S421)로 이동한다.
단계(S421)에서 판단한 결과 다음 칩 동작의 우선 순위가 낮지 않으면 현재 칩의 바이패스 횟수가 임계점 미만인지 판단한다(S481).
현재 칩의 바이패스 횟수가 임계점 이상이면 현재 칩에서 피크존 동작을 대기하고(S470), 단계(S421)로 돌아간다.
현재 칩의 바이패스 횟수가 임계점 미만이면 다음 칩이 토큰을 필요로 하는지 판단한다(S480).
다음 칩이 토큰을 필요로 하지 않으면 현재 칩에서 피크존 동작을 대기하고(S470), 단계(S421)로 돌아간다.
다음 칩이 토큰을 필요로 하면 다음 칩에 필요한 토큰이 가용 토큰보다 큰지 판단한다(S490).
다음 칩에 필요한 토큰이 가용 토큰보다 크지 않으면 현재 칩의 바이패스 횟수를 증가시키고(S491) 다음 칩으로 토큰을 출력(S460)한 후 현재 칩의 토큰 관리 동작을 종료한다.
도 4 및 도 7에서 반도체 장치(100)는 메모리 장치를 나타낼 수 있으며 보다 구체적으로는 낸드 플래시 메모리 장치를 나타낼 수 있다.
또한 칩(110 ~ 140)은 메모리 장치 내부의 메모리 칩 또는 낸드 플래시 메모리 칩을 나타낼 수 있다.
또한 컨트롤러(1)는 메모리 장치를 제어하는 메모리 컨트롤러를 나타낼 수 있다.
이상의 개시는 본 발명의 실시예로서 본 발명의 권리범위는 이상의 개시나 도면에 의해 정해지는 것이 아니라 특허청구범위에 문언적으로 기재된 범위 및 그 균등범위에 의해 정해진다.
1: 컨트롤러
10, 100: 반도체 장치
11 ~ 14, 110 ~ 140: 제 1 칩 ~ 제 4 칩
111, 121, 131, 141: 레지스터

Claims (20)

  1. 각각 제 1 토큰 신호를 입력받는 제 1 입력 단자, 상기 제 1 토큰 신호를 출력하는 제 1 출력 단자, 제 2 토큰 신호를 입력받는 제 2 입력 단자, 상기 제 2 토큰 신호를 출력하는 제 2 출력 단자를 포함하는 다수의 칩을 포함하되,
    상기 다수의 칩은 양방향 링 구조로 연결되되 상기 링 구조 내의 인접한 제 1 칩과 제 2 칩에서 상기 제 1 칩의 상기 제 1 출력 단자는 상기 제 2 칩의 상기 제 1 입력 단자와 연결되고, 상기 제 2 칩의 상기 제 2 출력 단자는 상기 제 1 칩의 상기 제 2 입력 단자와 연결되며,
    상기 다수의 칩 각각은 상기 제 1 토큰 신호와 상기 제 2 토큰 신호에 따라 최대 순간 전류를 소모하는 피크존 동작을 관리하되,
    상기 제 1 토큰 신호에 의해 제공된 토큰이 상기 제 1 칩의 상기 피크존 동작에 필요한 토큰보다 작은 경우 상기 제 1 칩은 상기 제 2 토큰 신호에 따라 상기 피크존 동작을 대기하거나 상기 제 2 칩에 상기 제 1 토큰 신호를 출력하고,
    상기 제 2 토큰 신호는 상기 제 2 칩의 상기 피크존 동작을 수행할지 여부 및 상기 제 2 칩의 상기 피크존 동작을 수행하는 경우 필요한 토큰에 대한 정보를 포함하는 반도체 장치.
  2. 삭제
  3. 삭제
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 1에 있어서, 상기 제 1 토큰 신호에 의해 제공된 토큰이 상기 제 1 칩의 상기 피크존 동작에 필요한 토큰보다 작고 상기 제 2 칩의 상기 피크존 동작에 필요한 토큰보다 큰 경우 상기 제 1 칩은 입력된 상기 제 1 토큰 신호를 상기 제 2 칩에 출력하는 바이패스 동작을 수행하는 반도체 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 4에 있어서, 상기 반도체 장치는 상기 다수의 칩 각각의 상기 바이패스 동작 횟수를 저장하는 레지스터를 더 포함하는 반도체 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 5에 있어서, 상기 제 1 토큰 신호에 의해 제공된 토큰이 상기 제 1 칩의 상기 피크존 동작에 필요한 토큰보다 작고 상기 제 2 칩의 피크존 동작에 필요한 토큰보다 큰 경우, 상기 제 1 칩의 상기 바이패스 동작 횟수가 임계점 미만이면 상기 제 1 칩은 상기 바이패스 동작을 수행하고 상기 제 1 칩의 상기 바이패스 동작 횟수가 상기 임계점 이상이면 상기 제 1 칩의 상기 피크존 동작을 대기하는 반도체 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 1에 있어서, 상기 다수의 칩 각각은 우선 순위 신호를 입력받는 제 3 입력 단자와 상기 우선 순위 신호를 출력하는 제 3 출력 단자를 더 포함하되, 상기 제 1 칩의 제 3 입력 단자는 상기 제 2 칩의 상기 제 3 출력 단자와 연결되는 반도체 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 7에 있어서, 상기 제 2 칩의 상기 피크존 동작의 우선 순위가 상기 제 1 칩의 상기 피크존 동작의 우선 순위보다 높은 경우, 상기 제 1 칩은 상기 제 2 토큰 신호에 따라 상기 피크존 동작을 대기하거나 상기 제 2 칩에 상기 제 1 토큰 신호를 출력하는 반도체 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 8에 있어서, 상기 제 2 토큰 신호는 상기 제 2 칩의 상기 피크존 동작을 수행할지 여부 및 상기 제 2 칩의 상기 피크존 동작을 수행하는 경우 필요한 토큰에 대한 정보를 포함하는 반도체 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 9에 있어서, 상기 제 2 칩의 상기 피크존 동작의 우선 순위가 상기 제 1 칩의 상기 피크존 동작의 우선 순위보다 더 높고 상기 제 1 토큰 신호의 토큰이 상기 제 2 칩의 상기 피크존 동작에 필요한 토큰보다 큰 경우 상기 제 1 칩은 입력된 상기 제 1 토큰 신호를 상기 제 2 칩에 출력하는 바이패스 동작을 수행하는 반도체 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 10에 있어서, 상기 반도체 장치는 상기 다수의 칩 각각의 상기 바이패스 동작 횟수를 저장하는 레지스터를 더 포함하는 반도체 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 11에 있어서, 상기 제 2 칩의 상기 피크존 동작의 우선 순위가 상기 제 1 칩의 상기 피크존 동작의 우선 순위보다 더 높고 상기 제 1 칩에 입력된 상기 제 1 토큰 신호의 토큰이 상기 제 2 칩의 상기 피크존 동작에 필요한 토큰보다 크고 상기 제 1 칩의 상기 바이패스 동작 횟수가 임계점 미만이면 상기 제 1 칩은 상기 바이패스 동작을 수행하고 상기 제 1 칩의 상기 바이패스 동작 횟수가 상기 임계점 이상이면 상기 제 1 칩은 상기 피크존 동작을 대기하는 반도체 장치.
  13. 제 1 칩과 제 2 칩을 포함한 다수의 칩이 양방향 링 구조로 연결된 반도체 장치의 동작 방법으로서,
    상기 제 1 칩에 가용한 토큰을 상기 제 1 칩의 최대 순간 전류를 소모하는 피크존 동작과 비교하는 제 1 단계;
    상기 제 1 칩에 가용한 토큰이 상기 제 1 칩의 상기 피크존 동작에 필요한 토큰보다 작은 경우 상기 가용한 토큰을 상기 제 2 칩의 상기 피크존 동작에 필요한 토큰과 비교하는 제 2 단계;
    상기 가용한 토큰이 상기 제 2 칩의 상기 피크존 동작에 필요한 토큰보다 큰 경우 상기 제 1 칩의 토큰을 상기 제 2 칩에 제공하는 바이패스 동작을 수행하여 상기 제 2 칩의 상기 피크존 동작을 수행하는 제 3 단계;
    를 포함하는 반도체 장치의 동작 방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 13에 있어서, 상기 제 2 단계는 상기 제 1 칩에 가용한 토큰이 상기 제 1 칩의 상기 피크존 동작에 필요한 토큰보다 작지 않은 경우 상기 제 1 칩은 상기 피크존 동작을 수행하는 단계를 더 포함하는 반도체 장치의 동작 방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 13에 있어서, 상기 제 3 단계는 상기 가용한 토큰이 상기 제 2 칩의 상기 피크존 동작에 필요한 토큰보다 작은 경우 상기 제 1 칩은 상기 피크존 동작을 대기하는 단계를 더 포함하는 반도체 장치의 동작 방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 13에 있어서, 상기 제 1 칩에 가용한 토큰이 상기 제 1 칩의 상기 피크존 동작에 필요한 토큰보다 작은 경우 상기 바이패스 동작의 횟수를 임계점과 비교하는 제 4 단계를 더 포함하고, 상기 바이패스 동작의 횟수가 상기 임계점 미만인 경우 상기 제 2 단계를 수행하고 상기 바이패스 동작 횟수가 상기 임계점 이상인 경우 상기 제 1 칩은 상기 피크존 동작을 대기하는 반도체 장치의 동작 방법.
  17. 제 1 칩과 제 2 칩을 포함한 다수의 칩이 양방향 링 구조로 연결된 반도체 장치의 동작 방법으로서,
    상기 제 1 칩의 피크존 동작의 우선 순위와 상기 제 2 칩의 피크존 동작의 우선 순위를 비교하는 제 1 단계;
    상기 제 2 칩의 상기 피크존 동작의 우선 순위가 상기 제 1 칩의 상기 피크존 동작의 우선 순위보다 높은 경우 상기 제 1 칩에 가용한 토큰을 상기 제 2 칩의 상기 피크존 동작에 필요한 토큰과 비교하는 제 2 단계;
    상기 가용한 토큰이 상기 제 2 칩의 상기 피크존 동작에 필요한 토큰보다 큰 경우 상기 제 1 칩의 토큰을 상기 제 2 칩에 제공하는 바이패스 동작을 수행하여 상기 제 2 칩의 상기 피크존 동작을 수행하는 제 3 단계;
    를 포함하는 반도체 장치의 동작 방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 17에 있어서, 상기 제 2 단계는 상기 제 2 칩의 상기 피크존 동작의 우선 순위가 더 높지 않은 경우 상기 제 1 칩은 상기 제 1 칩에 가용한 토큰에 따라 상기 제 1 칩의 상기 피크존 동작의 수행 여부를 판단하는 단계를 더 포함하는 반도체 장치의 동작 방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 17에 있어서, 상기 제 3 단계는 상기 가용한 토큰이 상기 제 2 칩의 상기 피크존 동작에 필요한 토큰보다 작은 경우 상기 제 1 칩은 상기 피크존 동작을 대기하는 단계를 더 포함하는 반도체 장치의 동작 방법.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 17에 있어서, 상기 제 1 칩의 상기 피크존 동작의 우선 순위보다 상기 제 2 칩의 상기 피크존 동작의 우선 순위가 더 높은 경우 상기 제 1 칩은 상기 바이패스 동작의 횟수를 임계점과 비교하는 제 4 단계를 더 포함하고, 상기 바이패스 동작의 횟수가 상기 임계점 미만인 경우 상기 제 2 단계를 수행하고 상기 바이패스 동작의 횟수가 상기 임계점 이상인 경우 상기 제 1 칩은 상기 피크존 동작을 대기하는 반도체 장치의 동작 방법.
KR1020150043886A 2015-03-30 2015-03-30 전력 관리를 수행하는 반도체 장치 및 그 동작 방법 KR101979783B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150043886A KR101979783B1 (ko) 2015-03-30 2015-03-30 전력 관리를 수행하는 반도체 장치 및 그 동작 방법
US14/809,044 US9947372B2 (en) 2015-03-30 2015-07-24 Semiconductor device managing power budget using bi-directional ring structure and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150043886A KR101979783B1 (ko) 2015-03-30 2015-03-30 전력 관리를 수행하는 반도체 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20160116369A KR20160116369A (ko) 2016-10-10
KR101979783B1 true KR101979783B1 (ko) 2019-08-28

Family

ID=57016129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150043886A KR101979783B1 (ko) 2015-03-30 2015-03-30 전력 관리를 수행하는 반도체 장치 및 그 동작 방법

Country Status (2)

Country Link
US (1) US9947372B2 (ko)
KR (1) KR101979783B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102531858B1 (ko) * 2016-03-24 2023-05-11 에스케이하이닉스 주식회사 전력 관리를 수행하는 반도체 장치 및 그 동작 방법
US11237616B1 (en) 2020-07-27 2022-02-01 International Business Machines Corporation Governing power budget with token passing

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752924A (en) * 1985-09-05 1988-06-21 American Telephone And Telegraph Company, At&T Bell Laboratories Ring packet switch
US5182747A (en) * 1990-06-26 1993-01-26 International Business Machines Corporation Method for controlling the insertion of stations into fddi network
US5289467A (en) * 1990-11-27 1994-02-22 At&T Bell Laboratories Manhattan street network with loop architecture
US7707434B2 (en) * 2004-06-29 2010-04-27 Broadcom Corporation Power control bus for carrying power control information indicating a power supply voltage variability
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8645723B2 (en) 2011-05-11 2014-02-04 Apple Inc. Asynchronous management of access requests to control power consumption
KR20140006344A (ko) 2012-07-04 2014-01-16 에스케이하이닉스 주식회사 메모리 시스템 및 그것에 포함된 메모리 장치의 동작 방법

Also Published As

Publication number Publication date
US9947372B2 (en) 2018-04-17
KR20160116369A (ko) 2016-10-10
US20160291658A1 (en) 2016-10-06

Similar Documents

Publication Publication Date Title
US9426099B2 (en) Router, method for controlling router, and program
CN102023890B (zh) 一种用于设置事务优先级的数据处理装置和方法
US9170769B2 (en) Crosstalk mitigation in on-chip interfaces
US9141178B2 (en) Device and method for selective reduced power mode in volatile memory units
US8437211B2 (en) Semiconductor system and device, and method for controlling refresh operation of stacked chips
JP2006172700A (ja) 低電力マルチチップ半導体メモリ装置及びそれのチップイネーブル方法
CN100481041C (zh) 控制时钟信号的输出的装置和方法和包括该装置的系统
KR101979783B1 (ko) 전력 관리를 수행하는 반도체 장치 및 그 동작 방법
JP2019215724A (ja) 半導体装置
CN102750257A (zh) 基于访问信息调度的片上多核共享存储控制器
US20130047004A1 (en) Task scheduling method of a semiconductor device
US9753769B2 (en) Apparatus and method for sharing function logic between functional units, and reconfigurable processor thereof
US20050210305A1 (en) Data processor for controlling voltage supplied for processing
US20100271251A1 (en) Serial Interface, Apparatus Including the Same, and Method of Using the Same
JP2010134637A (ja) 半導体集積回路
CN101452425A (zh) 一种防止总线冲突的方法、电路及集成电路芯片
KR101420290B1 (ko) 트랜잭션들을 그룹화하는 버스 중재기, 이를 포함하는 버스장치 및 시스템
US20140321224A1 (en) Semiconductor device
WO2020200111A1 (zh) 网络设备
JP2005216147A (ja) 情報処理装置
US9015392B2 (en) Multi-chip package and operating method thereof
US9183904B2 (en) Apparatuses, memories, and methods for facilitating splitting of internal commands using a shared signal path
US6608499B2 (en) Method for compensating a threshold voltage of a neighbor bit
CN111078598A (zh) 存储模块数据访问控制方法、数据访问装置和芯片
US20190199350A1 (en) Power gating control circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant