JPH0685160B2 - 多段ネットワークシステム - Google Patents

多段ネットワークシステム

Info

Publication number
JPH0685160B2
JPH0685160B2 JP4144505A JP14450592A JPH0685160B2 JP H0685160 B2 JPH0685160 B2 JP H0685160B2 JP 4144505 A JP4144505 A JP 4144505A JP 14450592 A JP14450592 A JP 14450592A JP H0685160 B2 JPH0685160 B2 JP H0685160B2
Authority
JP
Japan
Prior art keywords
network
path
paths
traffic
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4144505A
Other languages
English (en)
Other versions
JPH05242000A (ja
Inventor
ハワード、トマス、オルノウィッチ
トマス、ノーマン、バーカー
ペーター、アンソニー、フラナセック
フィリップ、ハイデルバーガー
ブハラト、ディープ、ラトヒ
アヌジャン、マンガラ、バルマ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05242000A publication Critical patent/JPH05242000A/ja
Publication of JPH0685160B2 publication Critical patent/JPH0685160B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H04L7/0338Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は多機能ネットワークに関
し、より詳細には多段非同期ネットワークとして動作す
ることの出来る多機能ネットワークシステムに関する。
【0002】
【従来の技術】多段スイッチングネットワークは一つの
コンピュータシステム内の複数の装置を相互接続するた
めの手段として用いられている。システムには異なる機
能を行うためにスイッチングネットワークを通して複数
のパスが必要である。IBM社におけるペーター・フラ
ナゼック(Peter Franasxek)による初期の業績である文
献「相互接続ネットワークにおけるマルチパス・ヒエラ
ルキー(Multipath Hierarchies in Interconnection N
etworks)」は一つのネットワークについて二つの階層パ
スを示しており、その一方が低待ち時間メッセージ転送
を行い、他方がメッセージ転送の保証された転送、すな
わちより長い待ち時間でメッセージの保証された転送を
行う。まずメッセージは低待ち時間パスを介して試みら
れる。この伝送が阻止または競合のために失敗すれば、
この保証された転送パスを介して再試行される。これに
より通常メッセージの約90%が低待ち時間パスを介し
て送りうることになり、再送によりこの低待ち時間パス
で阻止されたメッセージの転送を保証する。
【0003】米国特許第4,952,930 号明細書は現在用い
られている方法に幾分似た第2の緩衝パスを用いる方法
を開示している。しかしながら、これには複数のスイッ
チが必要である。ここに開示されている技術を採用して
も何ら支障はないが、多段ネットワークをつくるため
の、より簡単でよりフレキシブルな方法が望まれる。
【0004】多段ネットワークは一つのコンピュータシ
ステム内で複数の装置を相互接続するための手段として
認められている。これらは従来のクロスバー相互接続に
代わるものである。クロスバーは今だにネットワーク相
互接続の最も有効な方法ではあるが、大規模システムに
は実用的でないものになりつつある。N×Mクロスバー
は、N個のすべての装置が異なる数のM個の装置と同時
に通信することが出来る、総合同時相互接続を可能にす
る。クロスバーは与えられたN装置がIDLE(空き)であ
る(すなわち他のN個の装置に接続されない)一つのM
装置に接続しないようにするものを内部に有しないため
「非阻止」型である。一つのN装置がBUSY(使用中)で
ある一つのM装置(すなわち他のN装置にすでに接続さ
れている)に接続したい場合には、前の接続が切られる
までその接続はなし得ない。しかしながら、これは「競
合」であって「阻止」ではない。
【0005】NおよびMの値が大きなもの(通常32また
は64より大)となると、複雑性がN×Mの割合で増加
し、それらのピンカウントが(N×M)×Wの割合で増
加するため、クロスバーをつくることが非常に困難とな
る。ここでWは1ポート当りのピンの数である。大型の
ネットワークは一般に数段の小型のクロスバーをカスケ
ード接続し一つの拡張ネットワークをつくることにより
構成される多段ネットワークでつくられる。多段ネット
ワークの欠点はIDLE装置への必要な接続を与えるために
使用可能なパスがネットワーク内にないためIDLEとなっ
ている一つのM装置への接続を行うことが出来ない、
「阻止」型であることである。
【0006】米国特許第4,914,571 号明細書はアドレス
を行い一つのネットワークに付加される資源を見い出す
方法を開示しているが、実際のネットワーク自体につい
てのハードウェアには触れていない。
【0007】米国特許第4,455,605 号明細書はバス型シ
ステムであり、多段ネットワークではない。同様に米国
特許第4,396,984 号明細書は多段ネットワークではなく
I/Oバスチャンネルを示している。米国特許第4,570,
261 号も多段ネットワークではなく、バス型システムを
介しての障害回復に関している。
【0008】米国特許第4,207,609 号明細書はI/Oバ
スチャンネルに関し、多段ネットワークではない。
【0009】米国特許第4,873,517 号明細書は全体とし
て異なった形式のネットワークであるが、本発明の意図
する等距離多段ネットワークではない。さらに、米国特
許第4,932,021 号明細書はコンピュータボックス内のバ
ス配線パスに関するものであり、多段ネットワークでは
ない。米国特許第4,733,391 号明細書は多段ネットワー
クとは異なるリング相互接続ネットワークを開示してい
る。さらにまた米国特許第4,811,201 4811201号
明細書は多段ネットワークには適用出来ない技術を開示
している。米国特許第4,754,395 号明細書はリング相互
接続ネットワークに関するものである。
【0010】
【発明が解決しようとする課題】従来の多段ネットワー
クにおいては阻止の問題が解決出来ていない。
【0011】従って本発明の目的は従来の阻止問題を解
決しうる多段ネットワークシステムを提供することであ
る。
【0012】
【課題を解決するための手段】上記問題は同一のネット
ワーク内のすべてのN装置およびM装置間に代替パスを
つくることにより解決される。これにより2個の装置間
の非阻止パスが「再配列性」、すなわち非阻止接続がつ
くられるまで試行しあるいは異なる代替バスを検索する
行為により検出されうるようになる。これはまた、それ
ら代替バスの内のいくつかが保証された転送、すなわち
出来るだけ早くIDLE装置に対し接続がなされることを保
証する特殊な高優先度転送モード、で使用されうるよう
にする。更に、これら代替バスは周知の方法で与えられ
るよりも著しく障害に対する許容性の高いネットワーク
を与える。
【0013】
【作用】本発明によれば、多機能を含んでいる総合的ネ
ットワークジョブを行うことの出来る単一、単方向性、
非緩衝の多段ネットワークが与えられる。
【0014】この機能的な複雑性は、同じジョブを行う
ためには4個以上の周知の多段ネットワークを必要とす
るようなものである。ここに示す1個のネットワークは
両方向のトラヒックを可能にし、代替バスおよび再配列
性により非阻止型であり、保証された転送と障害許容範
囲を組入れ、しかも非常にコンパクトであって安価に実
施しうるものである。更に、このネットワークは本質的
にモジュラー型であって任意のサイズのシステムに容易
に適用しうるものである。
【0015】
【実施例】図面の説明に入る前に、米国特許出願第07/6
77,543号(出願日1991年3月29日)に示されている8×
8スイッチおよび4×4スイッチなどのALL-NODEスイッ
チが本発明に適用しうるものであることを認識された
い。そのようなスイッチでは4本のデータラインを2組
用いて8本のデータラインとし、それに本発明の特徴が
加えられる。このように、このスイッチは二重優先度す
なわちデュアルプライオリティ型となりうる。
【0016】この好適なスイッチは従って非同期、ノー
ド間低待ち時間のクロスバースイッチであり、それを通
して転送されるシリアルデータを同一の高い速度で2サ
イクル時間内に自己経路指定する。このスイッチの通常
モードではそのスイッチに対するインターフェースとな
る入力および出力ポートの任意のものの間の同期化手段
は不要である。このスイッチは中央で制御されるクロッ
クおよびデータ緩衝を全く用いない。このスイッチを通
るデータは三つのゲート遅延、すなわちオンチップレシ
ーバ、マルチプレクサ、およびオフチップドライバでの
遅延しか受けない。競合はチップにおいて検出され、か
つ解消され、ロジックの実施は簡単でありゲートカウン
トが低い(ゲートの数が少ない)。そのようなスイッチ
は一つのネットワークの1個のノードにつき複数の入力
ポートおよび出力ポートを、各入力ポートについて一つ
の接続制御回路を、各出力ポートについて一つのマルチ
プレクサ制御回路を含み、IとZを2以上の固有の値と
してI個の入力の任意のものをZ個の出力の任意のもの
に接続する。
【0017】この多段ネットワークの構成の基本的なエ
レメントは図1に示すように一個の8×8クロスバース
イッチ10である。この8×8クロスバースイッチはAL
L-NODE単方向性スイッチと同じものである必要はない
が、ここでは同じものとして説明する。
【0018】このスイッチは8個の異なるソースから入
力を受け、それらを8個の異なる宛先のいずれかに接続
出来るという点で単方向性である。これは8個の相互接
続を同時にサポートすることが出来る。一つのクロスバ
ースイッチからの出力ポートをカスケード形で他のクロ
スバースイッチの入力ポートに接続することにより、8
×8より大きい多段ネットワークをつくることが出来
る。データライン11は任意の入力がデータライン11
を介して任意の出力にデータを流しうるようにスイッチ
10により接続される。データラインが8本であれば8
個までの同時接続が行える。同報通信が可能であり、そ
して関連出願に示されている同報通信はその好適なモー
ドである。保証された転送は米国特許出願第07/799,262
号に示されているところに従って、HI-PRI,VALID およ
びREJECT制御により与えられる。
【0019】このネットワーク自体は単方向性であり、
複数の単方向性8×8クロスバースイッチ(CROSSBAR S
WITCH)で構成される。一つの単方向性ネットワークだけ
で2方向転送を行うことが出来る。これを多段ネットワ
ークを介してプロセッサ22のブロックで示すN個のプ
ロセッサとメモリ23のブロックで示すN個のメモリと
の相互接続を示す図2(A)を参照して説明する。通
常、これらプロセッサはこのネットワークの一方の側に
置かれ、メモリは他方の側に配置される。従って両者間
の通信には夫々の方向に単方向性のネットワーク24が
必要である。しかしながら、最近の並列プロセッサは、
一つのノードがプロセッサとメモリを含んでいるノード
概念を用いている。すなわち、プロセッサとメモリが図
2(B)に示すようにこのネットワークの同一の側に配
置される。このように、一つの単方向性ネットワーク2
4ですべてのノード間の完全な通信を行うことが出来
る。図2(B)に示すように、N個のノードである夫々
のノード1とノード2はこの単方向ネットワークに対し
夫々2個のインターフェースを有する。すなわちインタ
ーフェース26がネットワークへのデータソースとな
り、他方のインターフェース27がネットワーク24か
らデータを受ける。他方、任意のノードからのソースデ
ータは2個のソース、すなわち、1)REQUEST (要求。
一つのプロセッサが他のノードからメモリアクセスを要
求出来る)、または、2)RESPONSE(応答。そのメモリ
が他のノードからのアクセス要求に応答しうる)、から
入ることが出来る。それ故、そのノードは当業者には周
知である標準的な多重化方法によりネットワークへの一
組のソースインターフェースラインにそれら2つの機能
を時間多重化する必要がある。同様に、任意のノード宛
であって単一の受信接続を介して入るデータは二つの位
置のいずれか一方、すなわち、MEMORY(メモリ。他のノ
ードがこのノードからメモリアクセスを要求出来る)、
または、2)PROCESSOR( プロセッサ。他のノードがプ
ロセッサにより要求されたメモリアクセスを戻すことが
出来る)、に経路指定される。
【0020】以上を要約すると、単一の単方向性ネット
ワークを用いてすべてのノード間の双方向通信をサポー
トすることが可能である。このネットワーク内を移動す
るデータには二つのタイプがある。すなわち、他のノー
ドへのREQUEST とRESPONSEの送出および他のノードから
のREQUEST またはRESPONSEの受信である。最も効率がよ
くフレキシブルなものはこのタイプのネットワークであ
る。それ故これが本発明により多機能の組入れのために
拡張される基本ネットワークである。
【0021】図3(A)は、4個の8×8クロスバース
イッチ10の機能ブロックからなる1個の多機能ネット
ワークを用いた、16個のノードの相互接続を示すもの
である(ノード1〜ノード16がその接続を示す)。こ
れら16個のノードは使用可能なクロスバースイッチの
出力ポートを部分的に使用するだけで完全に相互接続さ
れる。すなわち、16個のノードから単方向性入力を受
ける2個の8×8スイッチ10Aと10Bの夫々の右側
が、これら16個のノードに単方向性出力を送る2個の
8×8クロスバースイッチ10Cと10Dの夫々の左側
に2個の有効接続をなす。これにより図3(A)に示す
ように16個のノードから単方向性入力を受ける2個の
8×8スイッチ10の夫々に6個の未使用の出力ポート
があり、16個のノードに単方向性出力を送る2個の8
×8スイッチ10の夫々に6個の未使用の入力ポートが
ある。この相互接続法は任意の2個のノード間に1個の
パスを与える(代替パスはない)。しかしながら代替パ
スは6個のまだ使用されていないポート6を図3(B)
に示すように接続することによりつくることが出来る。
ここでは4本の代替パス40,41,42,43があ
り、それらにより任意のノードが任意の他のノードに接
続しうる。例えば、ノード1は4個の異なるネットワー
ク接続の内の任意のもの、すなわちパス40,41,4
2または44を介してノード7に同じように単方向性RE
QUEST またはRESPONSEを送るように接続することが出来
る。
【0022】この代替パスの概念は任意の数のノードに
適用することが出来る。例えば図4(A)は、ノード間
に1個のパス60〜68を有し,他の付加的パスを有し
ない1個の64ノードネットワークを2段からつくり,
それを代替パスを導入するように変更する方法を示すも
のである。図4(B)はそれに1段を加えて3段ネット
ワークとし、8個の代替パスをつくるように拡張したも
のを示す。
【0023】このネットワークは代替パスをつくり、そ
れら代替パスを再配列性によりネットワークの阻止部を
迂回するのに使用する多段ネットワークとして応用され
る。このネットワークにデータを送る装置はランダム
に、あるいはこのネットワークを介してアクセスされる
ノードの下位桁のアドレスビットに基づき一つの代替パ
スを選択する。このデータ送出ノードは選択された代替
パスを介してそれを受けるノードへの接続を試みる。そ
のパスが阻止されれば、そのノードはREJECT(拒否)イ
ンジケーションを受ける。このときそのパス選択決定を
再配列し異なった代替パスを選ぶ。この選択はランダム
になされるか、あるいは、2進カウンタにアドレスされ
ているノードの最低位ビットを記憶し、REJECTインジケ
ーションが入るたびにこのカウンタを+1ずつインクリ
メントし、そしてこの2進カウンタにより定められる新
しく選択された代替パスを介しての接続を再試行するよ
うにしたこの実施例の方法により行われる。この再配列
は、カウンタが循環するから無限的に続けることが出
来、かくして阻止がうまく迂回されるまで次々にあるい
はランダムに代替パスを再試行することが出来る。図3
(B)の4個の代替パスをつくるネットワークはまずア
ドレスされたノードの下2桁アドレスビットに基づき一
つのパスを選択し、それら2ビットを2ビットカウンタ
に記憶させて再配列性を拡大させる。
【0024】ハイデルバーガー(Heidelberger)とフラ
ナゼック(Franazek)は“TrafficStudies of Unbuffer
ed Delta Networks”(RC14103 (#63219 )、コンピ
ュータサイエンス、10/17/88、およびIBM Technical
Journal ,1991年1月)において、シミュレーションに
よる2つのタイプのネットワークトラヒック、「ホット
(Hot )」と「コールド(Cold)」の存在を示してい
る。「コールド」はランダムなトラヒックであり、「ホ
ット」は一つの特定のノードに集中するトラヒックであ
る。この研究によれば、「コールド」トラヒックは、再
配列におけるはじめの数回の試行の内の1回について、
非常に高い確率をもってネットワークを通る。しかしな
がら、これは、各再試行でうまく転送されることがあま
りなく、ネットワークを妨害する傾向のある「ホット」
トラヒックについては当てはまらない。それ故、本発明
の再配列法は非緩衝ネットワークでの「コールド」トラ
ヒックに有効に適用しうるものであるが「ホット」トラ
ヒックを扱うには何かを付加する必要がある。
【0025】「ホット」トラヒックの問題の解決法はそ
の「ホット」トラヒックを特定の代替パスに限定してそ
れが他の代替パスを介して伝送されている「コールド」
トラヒックに影響しないようにすることである。更に、
出来るだけ速やかに処理されるように規則的かつ効率よ
く、そして任意の特定のノードの餓死(starvation)
(「ホット」トラヒックを経験しているノードに対する
特定のノードの接続の阻止)を防止するように「ホッ
ト」トラヒックを処理する方法が必要である。「ホッ
ト」トラヒックの必要な規則的サービスおよび餓死の防
止を行う方法を「保証された転送」または「高優先度モ
ード」と呼ぶ。これは米国特許出願第07/799,262号に示
されている。この出願では、阻止点までの「ホット」伝
送用の部分的パスを予約する高優先度ネットワークオペ
レーションモードとして第2のネットワーク相互接続性
レベルが定義されている。この高優先度モードでは阻止
された段が使用可能となると直ちに中断された「ホッ
ト」トラヒックについての権利をその段が得る。トラン
スミッタには阻止の解消が知らされ、最も早い時点でか
つ前に阻止された段の使用が保証されたときにのみ再試
行が生じる。この点の詳細は上記出願に示されていると
0ころである。
【0026】このように、この多機能ネットワークによ
り行われる総合再配列法は次のようにして「ホット」ト
ラヒックおよび「コールド」トラヒックの両方を効率よ
く処理する。
【0027】1) はじめの数回の試行ではトラヒック
が「コールド」であると仮定し、前述のように代替パス
のランダムな選択またはメッセージを受けているノード
の最低位アドレスビットに基づきネットワークを通る第
1接続をつくる。はじめに選択された代替パスに阻止が
なければその接続は成功であり、「コールドトラヒッ
ク」が送られる。しかしながら、この第1代替パスが阻
止を有するならば多機能ネットワークがその接続を拒否
する。前述のようにハードウェアにより第2代替パスが
ランダムにあるには受信ノードのアドレスの最低位アド
レスビットを増加させることにより自動的に選択され
る。次に成功するまで同様にして再試行がなされ、接続
をつくりそしてネットワーク転送が行われる。一般に、
非阻止パスの発見とそれに続く多機能ネットワークを通
じてのメッセージ伝送はすべて「コールド」トラヒック
について生じる。
【0028】2) 「ホット」トラヒックを検出し多機
能ネットワークを介しての伝送モードを第2の、そして
「ホット」トラヒックを処理するにより効率のよいモー
ドに切換えるための手段が必要である。再配列再試行カ
ウンタはメッセージがネットワークを介して試みられた
回数(代替パス選択がなされた回数)を計数する。プロ
グラム可能なしきい値がこの再試行カウンタに置かれ、
このしきい値により定義される試行回数を超えた後にト
ラヒックが再び「ホット」トラヒックとして再分類され
るようにする。例えば、この再試行しきい値がそのネッ
トワークを通じて「コールド」トラヒックとして一つの
接続をつくる際に全部で3回の試行にセットされるもの
とする。このときには3回目の試行が失敗した後にその
メッセージは「ホット」トラヒックとして再分類され、
そして多機能ネットワークを通じての転送のための新し
い方法が有効となる。転送の再配列(「コールド」)法
は「保証された転送」(「ホット」)法に置き換えられ
る。
【0029】3) 「保証された転送」は二つの方法の
いずれか一方、すなわちa)すべての「ホット」トラヒ
ックを受け、そして「コールド」トラヒックを受けない
1本あるいは数本の代替パスを選択するか、あるいは、
b)最低位ノードアドレスビット(再配列法で試みられ
るべき第1パスを限定したと同じビット)に基づいて
「ホット」パスを選択することにより同一の代替パスで
「ホット」トラヒックと「コールド」トラヒックを混合
すること、により行うことが出来る。後者が本発明の説
明に好適な実施例である。この方法については「ホッ
ト」トラヒック用に選択されたパスは保証された転送モ
ードに強制される。この方法の利点は、「ホット」代替
パスの選択がノードアドレスに基づくためにその「ホッ
ト」ノードへのすべてのトラヒックがそのノードへメッ
セージを送ろうとするノードの数には無関係に同一の代
替パスに強制されるということである。これはすべての
他の代替パスを「コールド」トラヒック用に解放し、そ
して「ホット」トラヒックによる阻止を1つの「ホッ
ト」代替パスに限定する(ただし、同時に「ホット」ト
ラヒックを経験する数個あるいは多数のノードについて
数本あるいは多数本の代替パスが「ホット」モードで同
時に動作させるようにすることが出来る。「ホット」ま
たは「コールド」モードで同時に動作しうる代替パスの
数には制限はない。)。複数の「ホット」スポットに
は、最低位ノードアドレスビットが異なるホットスポッ
トについて異なるものであれば、2以上の代替パスの専
有が必要であるが、この方法はそれでも複数の「ホッ
ト」スポットを効率よく処理することになる。更に、通
常の再配列中に、ある「コールド」トラヒックについて
は「ホット」代替パスの使用を試みることが可能である
が、それは拒否され、続けての再配列によりネットワー
クを通る「コールド」代替パスを探し続けることにな
る。
【0030】この方法の他の利点は、「ホット」トラヒ
ックのないとき、すべての代替パスが通常のランダムト
ラヒックの場合についての「コールド」トラヒックを処
理するのに使用可能である、ということである。このよ
うに、通常の場合には代替パスはすべてネットワークの
帯域幅を増すために使用可能である。
【0031】図5は再配列、ホットスポット検出および
保証された転送モードへの切換えを行う簡単なハードウ
ェアを示す。図5は多段ネットワークを通る非阻止パス
の検出と、ソフトウェアに関しては自動的に、かつ透明
に行われる一つの方法を用いたネットワークトラヒック
における「ホット」スポットの迂回とを可能にするハー
ドウェアを示す。図示のものは4本の代替パスの制御用
であり、このハードウェアは2個の1ビットマルチプレ
クサ(MUX−2およびMUX−3)と2個のカウンタ
(再試行カウンタ4および代替パス制御カウンタ5)の
みを有する。これらマルチプレクサは、与えられた時点
でこれら4本の代替パスの内のどれが選択されるべきか
を定める2個のエンコード化ビットからなる出力を出
す。マルチプレクサ2および3は新しいメッセージのス
タート毎に0にリセットされる再試行カウンタ4から制
御される。カウンタ4および5は、試行されたパスが阻
止され、次のREJECTインジケーションが出されたことを
示すREJECT信号に基づき加算される。再試行カウンタ4
のカウントが0または1,2であれば、マルチプレクサ
の制御はカウンタ5の出力である代替パス番号を選択
し、このカウンタが再配列を生じさせる。再試行カウン
タ4の他のすべての値についてはマルチプレクサ制御は
ノードアドレスレジスタ1に記憶されている受信ノード
のアドレスの最低位アドレスビットから代替パス番号を
選択する。このように、はじめて試行および保証された
転送について、代替パス番号はノードアドレスレジスタ
1の最低位ビットから入る。再試行カウンタ4の内容が
3あるいはそれ以上であれば、「ホット」トラヒック検
出が行われ、このハードウェアにより保証された転送モ
ードとされる。制御カウンタ5は第1試行中の拒否毎に
増加するノードアドレスレジスタ1の再下位ビットをロ
ードされる。
【0032】この代替パス法はまた、多くの要素または
配線の故障が代替パスの内の1本または数本のみを使用
し、何本か使用可能なパスを残すのであるから、単一パ
スシステムと比較すると障害に対する許容性が高い。
【0033】障害に対する高い許容度またはより広いネ
ットワーク帯域幅が必要な場合には上記の簡単なネット
ワークの多数のコピーを夫々のコピーがその固有の代替
パス群をつくるようにしてつくることが出来る。
【0034】
【発明の効果】多機能を含む総合的ネットワークジョブ
を行うことの可能な、単一・単方向性の非緩衝多段ネッ
トワークを構成することができる。しかも本発明による
ネットワークは本質的にモジュラー型であり、任意サイ
ズのシステムに容易に適用することができる。
【図面の簡単な説明】
【図1】8×8クロスバースイッチであるネットワーク
の基本的エレメントを示す図。
【図2】(A)は多段ネットワークを介したN個のプロ
セッサのN個のメモリへの接続を示す図、(B)はネッ
トワークの同じ側にプロセッサとメモリを配置したノー
ド形実施例を示す図。
【図3】(A)は4個の8×8クロスバースイッチチッ
プからなる1個の多機能ネットワークを用いた16個の
ノードの相互接続を示す図、(B)は前に使用されなか
ったポートを接続することによりつくることの出来る代
替パスを示す図。
【図4】(A)はノード間に1本のパスを有し、付加的
なパスを有しない2段で構成された64ノードネットワ
ークを示す図、(B)はそれに1段を加えて3段ネット
ワークとし、32ノードシステムに適用されたものを示
し、8本の代替パスを任意の2個のノード間に与えるよ
うにしたものの図。
【図5】再配列、ホットスポット検出および保証された
転送モードへの切換えを行うための簡単なハードウェア
を示す図。
【符号の説明】
10 クロスバースイッチ 11 データライン 22 プロセッサ 23 メモリ 24 単方向性ネットワーク 26,27 インターフェース 40,41,42,43 代替パス 60〜68 パス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ペーター、アンソニー、フラナセック アメリカ合衆国ニューヨーク州、カトナ、 パイン、ツリー、ドライブ(番地なし) (72)発明者 フィリップ、ハイデルバーガー アメリカ合衆国ニューヨーク州、ピークス キル、レイクビュー、アベニュ、ウェス ト、24 (72)発明者 ブハラト、ディープ、ラトヒ アメリカ合衆国ニューヨーク州、マホパッ ク、レイクビュー、ドライブ、ルート、 8、167‐シー (72)発明者 アヌジャン、マンガラ、バルマ アメリカ合衆国カリフォルニア州、サン タ、クルス、ヘイガー、コート、102

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】複数のシステムエレメント間の通信のため
    にネットワークを用いるように構成された複数のシステ
    ムエレメントを相互に接続するための多段ネットワーク
    手段と、 このネットワークに付加される任意の2個のシステムエ
    レメント間でコマンドおよびメッセージを送ることの出
    来る複数の代替パスを上記ネットワークに与えるための
    代替パス手段とを備えている多段ネットワークシステ
    ム。
  2. 【請求項2】システムエレメント間に非阻止接続がつく
    られるまで阻止条件の検出により前記ネットワーク内の
    異なる代替パスを探すための再配列手段を更に備えてい
    る請求項1のシステム。
  3. 【請求項3】保証された転送に使用されるべきものとし
    て前記代替パスの内のいくつかを割振り、かつ再配列の
    ために上記代替パスの内のいくつかを割振るための割振
    り手段を更に備えている請求項1のシステム。
  4. 【請求項4】保証された転送代替パスを通常のネットワ
    ークパスから区別するため、各システムエレメント間に
    設けられる固有のインターフェースラインを更に備えて
    いる請求項1のシステム。
  5. 【請求項5】前記ネットワークに障害に対する許容度を
    与えると共に障害のあるコンポーネントをバイパスしう
    るようにする代替パス手段を更に備えている請求項1の
    システム。
  6. 【請求項6】前記ネットワークのシステムエレメント間
    の通信のための代替パスを形成するために用いられる未
    使用接続または付加段パスを更に備えている請求項1の
    システム。
  7. 【請求項7】システムエレメント間の一つのパスが阻止
    されあるいは使用不能となったときの保証された転送モ
    ードへの自動的な切換を制御するための再試行カウンタ
    手段を更に備えている請求項1のシステム。
  8. 【請求項8】多数のパスを介して、かつ要求された通信
    についてシステムエレメント間の経路指定が見つからな
    いときには同一パスを介してシステムエレメント間のパ
    スを再試行するための再試行手段を更に備えている請求
    項1のシステム。
  9. 【請求項9】多段ネットワークを通じて一つの非阻止パ
    スを見出し、かつネットワークトラヒックにおける「ホ
    ット」スポットを迂回する総合機能がハードウェアでつ
    くられ、かつ完全に選ばれ、ソフトウェアに対して自動
    的かつ透明に行われる請求項1のシステム。
JP4144505A 1991-11-27 1992-06-04 多段ネットワークシステム Expired - Lifetime JPH0685160B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US79949791A 1991-11-27 1991-11-27
US799497 1991-11-27

Publications (2)

Publication Number Publication Date
JPH05242000A JPH05242000A (ja) 1993-09-21
JPH0685160B2 true JPH0685160B2 (ja) 1994-10-26

Family

ID=25176055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4144505A Expired - Lifetime JPH0685160B2 (ja) 1991-11-27 1992-06-04 多段ネットワークシステム

Country Status (1)

Country Link
JP (1) JPH0685160B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412653A (en) * 1993-10-15 1995-05-02 International Business Machines Corporation Dynamic switch cascading system

Also Published As

Publication number Publication date
JPH05242000A (ja) 1993-09-21

Similar Documents

Publication Publication Date Title
US5654695A (en) Multi-function network
US6314487B1 (en) Adaptive routing controller of a crossbar core module used in a crossbar routing switch
KR930001746B1 (ko) 자기 경로 선택 교환망
EP0410568B1 (en) Adaptive routing in networks
KR900006791B1 (ko) 패킷 스위치식 다중포트 메모리 n×m 스위치 노드 및 처리 방법
EP0404337B1 (en) High-speed mesh connected local area network
US4482996A (en) Five port module as a node in an asynchronous speed independent network of concurrent processors
US4952930A (en) Multipath hierarchical network
US4984237A (en) Multistage network with distributed pipelined control
EP0721164A2 (en) Crossbar switch apparatus and protocol
JPH0151108B2 (ja)
JPH03136424A (ja) 高速メッシュ接続式ローカルエリアネットワーク用再構成システム
JP2604967B2 (ja) 適応交換装置
JPH06203000A (ja) スイッチ方式マルチノードプレーナ
JPS6360579B2 (ja)
JPH0720102B2 (ja) 衝突クロスバー交換機及びその動作方法
US20020150056A1 (en) Method for avoiding broadcast deadlocks in a mesh-connected network
JPH05241947A (ja) 分散クロスバー・スイッチ・アーキテクチャにおける交換接続の配列。
EP0104801B1 (en) Four way arbiter switch for a five port module as a node in an asynchronous speed independent network of concurrent processors
US5835024A (en) Multi-stage interconnection network with selectable function switching apparatus
EP0104796B1 (en) Four way selector switch for a five port module as a node in an asynchronous speed independent network of concurrent processors
US6226683B1 (en) Increasing probability multi-stage network
JPH0685160B2 (ja) 多段ネットワークシステム
EP0505782A2 (en) Multi-function network
US5933428A (en) Two-tailed adapter for scalable, non-blocking networks