JP2604967B2 - 適応交換装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は幾つかの又は多くの計算
要素と幾つかの又は多くの入出力要素の少なくとも一方
から成るディジタルコンピュータシステム、並びに、マ
ルチステージスイッチング相互接続ネットワークを介し
て並列で互いに高速且つ待ち時間の少ない通信を行う前
記個々の要素の能力に関する。

【０００２】本発明は、更に中央クロッキングのないマ
ルチステージ回線交換ネットワーク、及びネットワーク
を介して迅速且つ正確にティジタルデータを転送する能
力に関する。

【０００３】用語集 適応型(Adaptive) 幾つかの任意の代替経路の内のどれが、使用可能性に基
づいてネットワークの各ステージで試行するかを各スイ
ッチング要素自体で決定するための各スイッチング要素
の能力。 代替経路(Alternate Path) マルチステージネットワークを介して送信ノードと受信
ノードの間で接続を行うために使用可能な複数の接続経
路の内の１つ。 ブロッキング(Blocking) ネットワークの特性のために、送信ノードが使用可能な
受信ノードへ接続するのを時々妨げるマルチステージネ
ットワークの特性。 回線交換ネットワーク(Circuit-switched network) ネットワークから成る個々のスイッチング要素がデータ
メッセージをバッファせず、入力から出力への直接接続
として直ちにメッセージを渡すネットワーク。 データメッセージ(Data Message) 巡回冗長コーディング方法を用いて、情報の正確さを検
査する追加の能力を組み込んだ並列システムのノード同
士の間の情報を送信するためのフォーマット。 データ(Data) データメッセージの別名。 遊休(Idle) 現在２個のノードを接続していないスイッチインタフェ
ースの状態。 メッセージ(Message) データメッセージの別名。 ノード(Node) ネットワークによって相互接続される少なくとも１台の
プロセッサ又は入出力装置から成るシステムの機能的要
素。 ノード要素(Nodal element) ノードに対するもう１つの用語であり、同一の意味をも
つ。 ＮＲＺ 非ゼロ復帰(non-return to zero)の略語。 ポート(Port) スイッチングネットワークへの単一の双方向入力及び出
力ポイント。 受信ノード(Receiving Node) ネットワークを介して伝送されるデータを受信する機能
的要素。 送信ノード(Sending Node) ネットワークを介してデータを伝送する機能的要素。

【０００４】

【従来の技術】並列計算システムは、相互接続ネットワ
ークを介して通信する複数のプロセッサから成る。複数
のプロセッサに相互接続を行うための１つの一般的なネ
ットワークは、複数の回線スイッチから成る回線交換ネ
ットワークである。最新技術のバファされていない回線
スイッチは、米国特許出願第０７／６７７、５４３号に
開示されるALLNODE スイッチ（非同期、少ない待ち時
間、ノード間スイッチ(Asynchronous, Low Latency, in
ter-NODE switch)である。米国特許出願第０７／６７
７、５４３号に開示されるALLNODE スイッチは、マルチ
ステージ相互接続ネットワークの各スイッチステージで
最小量の回線を実施するために非常に少ない待ち時間の
特性がある。スイッチによる待ち時間は、直線的な配線
接続に相当する接続が各スイッチステージを介して提供
されるために非常に速い。Allnode スイッチは、個々の
スイッチ要素に再ラッチ又はバッファを必要としない完
全に非同期的な伝送を支援する。従って、Allnode スイ
ッチはできるだけ迅速にスイッチを介して伝送されるデ
ータメッセージを転送して、バッファ使用によるあらゆ
る遅延も回避する。

【０００５】並列処理のフィールドが進歩するにつれ
て、複数のステージから成るよりよい相互接続ネットワ
ークを行う必要性が最も重要になる。今日まで、最も高
い性能回線スイッチネットワークの内の１つが米国特許
出願第０７／７９９、４９７号の「多重機能ネットワー
ク(Multi-Function Network)」に開示されている。前記
ネットワークは代替経路と称されるネットワークを介す
る複数の経路を使用し、ネットワーク接続を行うための
開放経路を探す。前記ネットワークは米国特許出願第０
７／７９９、２６２号に記載される「単方向ネットワー
クのための二重優先順位交換装置(Dual Priority Switc
hing Apparatus for Simplex Networks)」を使用し、そ
の装置はネットワークの異なるタイプのトラフィック
（通信量）パターンに基づいて２つの異なる交換モード
を実行することが可能な２モードスイッチである。第１
モードは、「コールド(cold)」、即ち、ランダムトラフ
ィックがネットワークでブロッケージに遭遇するとネッ
トワークの接続を破壊させ、次に接続を行うことを試み
るノードによって制御されるネットワークの異なる代替
経路で経路の設定が再試行される。第２モードは、「ホ
ット(hot) 」トラフィックと分類されたネットワークの
トラフィックに、キャンプオンの異なるネットワーク能
力を体験させる（ネットワークの以前の接続は、ホット
スポット輻輳がネットワークで体験されると破壊されな
い）。キャンプオンモードでは、接続の要求はスイッチ
体験ブロッケージで優先順位の列に配置され、公平性に
基づいてブロッケージが消散するとすぐに接続されて、
ホットスポットに遭遇するあらゆるノードが長時間停止
状態にあるのを防いでいる。

【０００６】現行の方法には幾つかの不利な点がある。
代替経路は、ネットワークに入る前に送信ノード及び送
信ノードのネットワークアダプタによってランダム且つ
盲目的に選ばれる。この方法によって、試行された固定
経路を選ぶことになる。固定経路がランダムトラフィッ
クでブロックされるならば、ネットワークアダプタはも
う１つの経路を盲目的に選び、再度接続を試みる。問題
は、盲目的方法以外の何らかの方法が用いられてネット
ワークを介する開放した代替経路をより知的に発見する
ことができるならば、よりよい性能が得られることであ
る。

【０００７】しばしばシステムは、異なる機能を実行す
るためにスイッチングネットワークを介する複数の経路
を必要とする。ＩＢＭ社のフラナセック(P. Franaszek)
著、「相互接続ネットワークにおける多重経路階層(Mul
tipath Hierarchies in Interconnection Networks) 」
では、一方が待ち時間の少ないメッセージ転送を提供
し、他方がより長い待ち時間で保証されたメッセージの
転送を提供するような、ネットワークへの２つの階層経
路が記載されている。メッセージは、最初に待ち時間の
少ない経路を介して試行される。ブロッキング又は競合
のために伝送が失敗したならば、保証された転送経路を
介して再度伝送される。これによって、通常、約90％の
メッセージが待ち時間の少ない経路を介して無事に送信
され、再伝送のために待ち時間の少ない経路でブロック
されたメッセージが転送されることを保証する。

【０００８】米国特許第４、９５２、９３０号では、第
２のバッファされた経路を使用した方法を記載してお
り、現行の方法に幾分似ている。しかしながら、その方
法を実行するのに複数のスイッチの要求によって苦しめ
られた。米国特許第４、９５２、９３０号の教示を採用
するのを妨げるものはないが、より簡単且つより柔軟な
方法がマルチステージネットワークを生成するのに必要
とされ続けていた。

【０００９】マルチステージネットワークは、コンピュ
ータシステム内の複数の装置を相互接続するための受容
された手段となっている。マルチステージネットワーク
は、従来のクロスバー相互接続の置換となる。クロスバ
ーは、依然としてネットワーク相互接続の最も効率的な
方法だが、大型システムでは非実用的な傾向がある。Ｎ
ｘＭクロスバーは全体の相互接続を許容し、ここで全て
のＮ装置はＭ装置のセットの異なるメンバと同時に通信
を行うことが可能である。いかなる所定のＮ装置が、遊
休(IDLE)であるＭ装置（いかなる他のＮ装置とも接続さ
れない）と相互接続するのを妨げるようなものがクロス
バーの内部にないために、クロスバーは「非ブロッキン
グ(non-blocking)」である。Ｎ装置が使用中(BUSY)であ
るＭ装置（以前は他のＮ装置と接続された）と接続する
のを望むならば、以前の接続が破壊されるまで接続でき
ない。しかしながら、これは「競合(contention)」と称
されるのであって、「ブロッキング(blocking)」とは称
されない。

【００１０】Ｎ及びＭの数が多くなると（通常、３２又
は６４より多い）、複雑さがＮｘＭの割合で増加し、ピ
ンカウントが（ＮｘＭ）ｘＷの割合で増加するために、
クロスバーを作成するのはあまり適切ではない。ここで
Ｗはポートあたりのピンの数である。従って、大型ネッ
トワークは、通常、より小さなクロスバーの幾つかのス
テージを互いに連結（カスケード）することによって構
成されるマルチステージネットワークから作成されて、
拡張されたネットワークを提供する。マルチステージネ
ットワークの不利な点は、マルチステージネットワーク
が「ブロッキング（blocking) 」、即ち、遊休(IDLE)装
置に必要な接続を行うネットワークに使用可能な経路が
ないために、遊休(IDLE)Ｍ装置に接続を行うことができ
ないことである。

【００１１】参照できる他の特許として米国特許第４、
９１４、５７１号があり、アドレス指定の方法によっ
て、ネットワークに接続される資源を発見する方法を記
載しているが、実際のネットワーク自体のハードウェア
を扱っていない。

【００１２】米国特許第４、４５５、６０５号はバス指
向システムについてであり、マルチステージネットワー
クについてではない。同様に、米国特許第４、３９６、
９８４号は、Ｉ／Ｏバスチャネルについてであり、マル
チステージネットワークについてではない。米国特許第
４、５７０、２６１号は、バス指向システムでの故障回
復についてであり、マルチステージネットワークについ
てではない。

【００１３】米国特許第４、２０７、６０９号はＩ／Ｏ
バスチャネルを示して、当業者は本発明の内容との間の
相違を理解する。米国特許第４、２０７、６０９号はマ
ルチステージネットワークについてではない。

【００１４】米国特許第４、８７３、５１７号は、全く
異なるタイプのネットワークについてであり、本明細書
で記載されるような等距離のマルチステージネットワー
クについてではない。また米国特許第４、９３２、０２
１号は、コンピュータボックス内のバス配線経路につい
てであり、マルチステージネットワークについてではな
い。米国特許第４、７３３、３９１号は、リング相互接
続ネットワークを示し、マルチステージネットワークと
は異なる。米国特許第４、８１１、２０１号は、マルチ
ステージネットワークに適用できない。米国特許第４、
７５４、３９５号は、リング相互接続ネットワークにつ
いてである。

【００１５】本発明は米国特許出願第０７／６７７、５
４３号に開示されるALLNODE スイッチの変更及び適用で
ある。先行技術で遭遇する問題の幾つかは解決される
が、マルチステージネットワークの従来のブロッキング
問題の幾つかは解決されない。

【００１６】

【発明が解決しようとする課題】本発明の目的は、ネッ
トワークの各ステージで個々の交換装置に追加のインテ
リジェント特徴を提供することによって、マルチステー
ジスイッチングネットワークの性能及び接続能力を高め
るための方法及び装置を提供することである。

【００１７】

【課題を解決するための手段と作用】本発明は、ネット
ワークの各ステージで個々の交換装置に追加のインテリ
ジェント特徴を提供することによって、マルチステージ
スイッチングネットワークの性能及び接続設定能力を高
めるための方法及び装置である。本発明の方法は、非同
期の回線交換ネットワークに特に効果的である。追加さ
れるべき最も重要な特徴は交換装置の適応性である。こ
こで適応性とは、幾つかの任意の代替経路の内のどれが
使用可能性に基づいてネットワークの各ステージで試行
するかを要素自体で決定するための各スイッチング要素
の能力を意味する。これは、送信ノードから盲目的に命
令されるのとは反対に、知的な決定を行うのに必要なデ
ータをもつ含まれた交換装置へ直接決定をもたらすた
め、よりよい方法である。

【００１８】追加の適応性は、適応スイッチに各交換装
置で記憶されるべき永久コマンドを可能にする能力を与
えて、故障したと知られる代替経路をスイッチが選択す
るのを防いでいる。

【００１９】本発明は、親出願である米国特許出願第０
７／６７７、５４３号に開示されるALLNODE スイッチ
（非同期、少ない待ち時間、ノード間スイッチ(Asynchr
onous,Low Latency, inter-NODE switch)に開示される
高速且つ少ない待ち時間のスイッチ相互接続技術の変更
である。親出願のALLNODE 交換装置は、実施を簡素化す
る特徴を有するスイッチングネットワーク通信構造を提
供し、いかなる種類のデータバッファリング又はデータ
変換も必要としない。装置は、接続を即時に設定又は破
壊（切断）し、従って、非常に迅速な応答時間で動的に
変更可能である。装置は、要求を分析して並列方法で接
続を設定する能力を有し、ここでｎ個の接続は同時に設
定又は破壊される（ここで、ｎはスイッチングネットワ
ークを介して通信を行うシステムの要素の数）。従っ
て、同時に作成又は破壊することが可能な接続の数はシ
ステムの大きさに直接比例する。この能力によって、本
発明の装置が複数の短いメッセージを非常に効率的に処
理することが可能になる。更に、新たな装置は同期要求
又は配線長制限がない。また、本装置は本発明の装置を
実行するために使用される技術が向上するにつれて、新
しい技術の速度の向上をたどり、性能を高める能力も有
する。

【００２０】適応交換装置は、入力ポートから出力ポー
トへの接続を介して複数のノードを接続するためのスイ
ッチ相互接続ネットワーク手段と、並列システムのノー
ドとしてはたらき、前記スイッチ相互接続ネットワーク
手段への情報の伝送と受信の少なくとも一方を行うこと
が可能な、複数のプロセッサ及び入出力機能要素と、前
記複数のノード間で前記スイッチ相互接続ネットワーク
手段を介して情報を伝送するためのデータ手段であっ
て、前記ノードが前記データ手段を送信ノードとして送
信し、前記ノードが前記データ手段を受信ノードとして
受信するデータ手段と、使用可能な出力ポートの命令さ
れたセットから使用可能な出力ポートへ知的に選択及び
接続を行うために、各前記スイッチ入力ポートと関連す
る選択手段と、から成る。

【００２１】

【実施例】本発明は、親出願である米国特許出願第０７
／６７７、５４３号に開示されるALLNODE スイッチ（非
同期、少ない待ち時間、ノード間スイッチ）に開示され
る高速且つ少ない待ち時間のスイッチ相互接続技術の変
更である。図１は、１ポートあたり１２個のインタフェ
ース信号を有する８個の入力ポート及び８個の出力ポー
トを支援するために非同期Allnode 交換装置１０Ｍを変
更する好ましい実施例を概して示している。

【００２２】開示される方法は、親出願のAllnode スイ
ッチの各入力ポート及び各出力ポートに対してインタフ
ェースの１本の信号ラインを追加することである。図１
は、追加された信号が交換装置１０Ｍの入力ポート及び
出力ポートの各々で制御(CONTROL) 信号であることを示
している。各追加の信号は、通常、Allnode スイッチに
提供される各ポートでデータ信号及び他の３つの制御信
号を伴う適応制御情報を含む。これによって、交換装置
が標準的単一チップ技術を用いてパッケージ化されると
仮定するならば、各スイッチ入力ポート及び各出力ポー
トのスイッチチップに１つの余分な入出力接続を追加す
る影響は最小限になる。

【００２３】図２を参照すると、スイッチング要素を用
いてマルチステージ相互接続ネットワーク３０を介して
ｎ個の並列ノードを相互接続するための好ましい実施例
が示されている。ネットワーク３０の好ましいスイッチ
ング要素は、親出願である米国特許出願第０７／６７
７、５４３号に開示され、適応品質を組み込むために本
発明によって変更される基本的な非同期且つバッファ不
使用のAllnode 交換概念である。Allnode 交換装置は、
実施を簡素化する特徴を有するスイッチングネットワー
ク通信構造を提供し、いかなるデータバッファリング又
はデータ変換も必要としない。装置は接続を即時に設定
又は破壊（切断）し、従って、非常に迅速な応答時間で
動的に変更可能である。装置は、要求を分析して並列方
法で接続を設定する能力を有し、ここでｎ個の接続は同
時に設定又は破壊される（ここで、ｎはスイッチングネ
ットワークを介して通信を行うシステムの要素の数）。
従って、同時に作成又は破壊することが可能な接続の数
はシステムの大きさに直接比例する。この能力によっ
て、本発明の装置が複数の短いメッセージを非常に効率
的に処理することが可能になる。更に、新たな装置は同
期要求又は配線長制限がない。また、本装置は本発明の
装置を実行するために使用される技術が向上するにつれ
て、新しい技術の速度の向上をたどり、性能を高める能
力も有する。更に、Allnode 交換装置は他の同一の装置
と連結（カスケード）されて、あらゆる数のシステム要
素又はノードの中で相互接続ネットワークを形成するこ
とが可能である。前記ネットワーク３０は、完全な並列
相互接続に対してこれらの特徴を有する。

【００２４】好ましい実施例は単一方向のインタフェー
スのみを使用し、従って、図２は、１本がノード１Ａか
らのデータを搬送し、１本がノード１Ａからスイッチネ
ットワークへデータを搬送し、１本がスイッチネットワ
ークからノード１Ａへデータを搬送する、２つの単一方
向のラインのセットから成るスイッチインタフェース７
０を示している。

【００２５】図３乃至図９は米国特許出願第０７／６７
７、５４３号と共通の説明であり、本出願はその内容の
全てに関して参照によって本発明に組み込まれることが
理解される。図３乃至図９は、交換概念の原理及び速度
を説明するALLNODE スイッチの４ｘ４クロスバーの実施
例を参照する。

【００２６】図３を参照すると、好ましい実施例は４ｘ
４のスイッチ装置１２であり、ここで本発明の機能は、
ディジタル、アナログ、又は光学入力のいかなる４個の
セットも相互に排他的な方式で未使用の４個の出力ポー
トの内のいかなる１個のポートに接続するような手段を
提供することである。４ｘ４スイッチ装置１２は、いか
なる所定時にも４個までの同時接続を支援することがで
きる。例えば、入力１は出力３に接続され、入力２は出
力４に接続され、入力３は出力２に接続され、入力４は
出力１に接続されることができる。

【００２７】本発明のスイッチ装置１２は単一方向であ
り、これはデータが前記スイッチ装置１２を介して入力
から出力への一方向のみにフローすることを意味する。
スイッチ装置１２のインタフェースは図３に詳細に画定
されている。スイッチ装置１２への各入力ポートにおけ
るラインの集合３１、３２、３３及び３４は数が同じ
で、各出力ポートにおけるラインの集合４１、４２、４
３及び４４に機能する。各入力ポート及び出力ポートへ
のインタフェースラインのセットは、４本のディジタル
データライン及び３本のディジタル制御ライン（有効(V
ALID) 、拒否(REJECT)及び受容(ACCEPT)）の７個の独自
の信号を含んでいる。各ポートにおける信号は、関連す
るポート（Ｘ）の方向及び番号を示す接頭部INX-又はOU
TX- によって区別される。４本のディジタルデータライ
ン及び１本の有効(VALID) ラインはスイッチ装置１２を
介して入力から出力へと進む方向の信号フローを有する
一方、ディジタル拒否(REJECT)制御ライン及びディジタ
ル受容(ACCEPT)制御ラインは逆方向の信号フローを有す
る。

【００２８】各単一方向のスイッチインタフェースの集
合は、図３に示されるように、ネットワーク３０を介す
るデータを伝送及び制御するために７個の信号しか必要
せず、ディジタルデータ及び制御転送幅は一度に１／２
バイト（４ビット）である。必要とされる信号は以下の
通りである。データ(DATA): スイッチ接続を命令し、デ
ィジタルデータメッセージ又はディジタル制御ヘッダー
を伝送するために使用される４個の並列信号。有効(VAL
ID): 作動時には、ディジタルメッセージ、制御ヘッダ
ー又はアナログ波形が伝送中であることを示す。作動し
ない時には、リセット(RESET) コマンドを示して、全て
のスイッチを遊休(IDLE)状態にリセットさせる。拒否(R
EJECT): 信号フローがデータ(DATA)信号及び有効(VALI
D) 信号と逆方向にある。作動時には、拒否(REJECT)、
即ち、エラー状態が検出されたことを示す。受容(ACCEP
T): 信号フローが拒否(REJECT)信号と同一方向にある。
ロー状態にあると、メッセージが受信され、正確さが検
査されている最中であることを示す。作動時には、メッ
セージが正確に受信されたことを示す。

【００２９】図４によって示されるように、ALLNODE ス
イッチング装置は複数の入力ポート及び出力ポートを有
するノードに対して設けられ、各入力ポートへの接続制
御回路、Ｉ個の入力をいかなるＺ個の出力にも接続する
ための各出力ポートへのマルチプレクサ制御回路から成
る。ここで、親出願のように、Ｉ及びＺは２以上のいか
なる固有値であってもよいと仮定できる。

【００３０】図４は、４ｘ４クロスバーALLNODE スイッ
チ装置を示し、ここでALLNODE スイッチ装置１０は単一
方向であり、これは、データが前記スイッチ装置１０を
介して入力から出力への１方向だけにフローすることを
意味する。前記スイッチ装置１０は単一方向だが、図４
に示されるように４ｘ４ALLNODE スイッチ装置１０を接
続することによって４個のノード（１Ａ、１Ｂ、１Ｃ及
び１Ｄ）の中の双方向通信を支援する。各ノード１Ａ、
１Ｂ、１Ｃ及び１Ｄは、１つはスイッチ装置１０へ行
き、もう１つはスイッチ装置１０から来るような２セッ
トの単一方向の相互接続配線を有する。スイッチ装置１
０の内部の点線は、前記スイッチ装置の機能が入力ポー
ト(INPUT PORT)１等の入力ポートを４つの可能な出力ポ
ートの内の１つに接続することを示している。スイッチ
装置１０は、各入力ポートに同一の機能を正確に提供し
て、いかなる未使用の出力ポートにも接続させることが
できる。

【００３１】図５を参照すると、８個のスイッチ装置１
０ブロックを連結することによってシステムにおけるノ
ードの数を増加する方法が示されている。８個の連結さ
れたスイッチは１０Ａ乃至１０Ｈと示され、入力ポート
及び出力ポートの配線に関してのみ変化するスイッチ装
置１０の同一のコピーであることを示している。あらゆ
る１６個のノードが、スイッチ装置１０のブロックの内
のちょうど２ブロックを通過する接続によって他のいか
なるノードにも通信を行うのが可能なことが注目され
る。例えば、ノード５は横断スイッチ１０Ｂ及び横断ス
イッチ１０Ｈによってノード１５にメッセージを送信す
ることができる。全ての接続が２つのスイッチ装置１０
のブロックを介して作成されるため、８個のスイッチ装
置１０のブロックから成るネットワークは２ステージス
イッチネットワークと称される。他のマルチステージネ
ットワークは、３つのステージ、４つのステージ等を同
様に用いてスイッチ装置１０のブロックから構成され
る。

【００３２】図６を参照すると、ALLNODE スイッチ装置
１０を介する単純なデータフローの機能的な図が示され
ている。スイッチ内の各入力ポート及び各出力ポートに
おける有効(VALID) ライン及び４本のデータラインは、
簡素化のために図５の単一ラインによって表される。例
えば、入力ポート(IN PORT) １においてスイッチ装置１
０に入る有効(VALID) ライン及び４本のデータライン
は、スイッチ装置１０の５個の内部の機能的ブロック５
０Ａ、６０Ａ、６０Ｂ、６０Ｃ及び６０Ｄに進む。ブロ
ック５０Ａは、４つの可能な出力ポートの内のどの１つ
が入力ポート１に接続されるべきかを決定する。各入力
ポートからの有効(VALID) ライン及び４本のデータライ
ンは、各出力マルチプレクサブロック（６０Ａ、６０
Ｂ、６０Ｃ及び６０Ｄ）に進む。これによって、全ての
入力ポートを全ての出力ポートに接続することが可能に
なる。４個の出力マルチプレクサブロック（６０Ａ、６
０Ｂ、６０Ｃ及び６０Ｄ）の各々が、制御ブロック（５
０Ａ、５０Ｂ、５０Ｃ及び５０Ｄ）の各々から、４つの
可能な入力ポートラインのセットの内のどれが各出力ポ
ートを介してゲートされるかに関して独自に命令され
る。例えば、制御ブロック５０Ａはマルチプレクサ６０
Ｃに命令して、入力ポート１を出力ポート３に接続させ
る。制御ブロック５０Ｂはマルチプレクサ６０Ａに命令
して、入力ポート２を出力ポート１に接続させる。ま
た、制御ブロック５０Ｃはマルチプレクサ６０Ｂ及び６
０Ｄに命令して、入力ポート３をマルチキャスト方法で
出力ポート２及び出力ポート４に接続させる。３つの全
ての接続は、同時に又は異なる時間に設定できる。マル
チプレクサ６０Ａ乃至６０Ｄが接続を行って、入力ポー
トから出力ポートへの単一方向の信号フローでスイッチ
装置１０を介して有効(VALID) 信号及びデータ信号を移
動すると同時に、マルチプレクサ６１Ｄ及びＡＮＤゲー
ト６３Ｄは、出力ポートから入力ポートへと逆方向の信
号フローでそれぞれ拒否(REJECT)信号及び受容(ACCEPT)
信号の信号接続を行う（一般的な実施例はブロック６１
Ｄ及び６３Ｄによって示され、同様のブロックが各入力
ポートと関連する）。これらの拒否(REJECT)信号及び受
容(ACCEPT)信号は、スイッチ装置１０に、連結されたネ
ットワークにおける後続のスイッチ装置１０のステージ
によって、或いは、有効(VALID) 信号及び４つのデータ
信号を受信及び解釈する装置によって行われる動作の正
のフィードバック表示を行う。有効(VALID) 信号の制御
下で４つのデータ信号によってスイッチ装置１０を介し
て伝送される制御ヘッダー又はディジタルメッセージ
は、命令された接続を行うことができないならば全ての
ネットワークステージによって、又は、この時点でメッ
セージを受信することができない若しくは伝送中にエラ
ーを検出するならば受信装置によって拒否(REJECT)され
る。受信装置は、受容(ACCEPT)信号をパルス発生させる
ことによって、（エラーが検出されずに）コマンド又は
メッセージの正確な到着を確認することもできる。拒否
(REJECT)信号及び受容(ACCEPT)信号がデータフローと逆
方向に進むため、信号は試みられた伝送が正確に受信さ
れたか又は拒否されたかの正の表示を送信側に報告する
手段を提供する。

【００３３】図７を参照すると、ブロック５６、５２及
び５４は、スイッチ装置１２の部分的な図であるスイッ
チ装置１４に伝送され、スイッチ装置１４を介すること
が可能なメッセージの形式でマルチライン（並列）／直
列ディジタルデータを生成するための一般的な方法を示
している。ブロック５６、５２及び５４によって提供さ
れる同様の並列／直列データ生成ロジックは、スイッチ
装置１２への他の入力ポートの各々で使用することがで
きる。入力データラインの各セットは、同一のクロック
信号（図７において100MHZ) によって制御されるとして
４本の同期化されたデータのライン３１をシフトするこ
とによって、並列／直列データを生成する４つのシフト
レジスタ５４によって同一のクロックに同期化される所
定の入力ポートに４本のデータラインを提供する。しか
しながら、スイッチ装置１４への４つの異なる入力ポー
トソース（図３の３１、３２、３３及び３４）は、異な
る非同期化された100MHZのクロック信号を基にして互い
に非同期にすることができる。

【００３４】スイッチ装置１４を介して並列／直列メッ
セージを送信するための処理は、伝送されるべきデータ
メッセージを累積するＦＩＦＯ（先入れ先出し）５６を
含む。伝送されるべき次の全体のメッセージはバッファ
５２に移動される。バッファ５２に記憶されるメッセー
ジは伝送の準備のためにシフトレジスタ５４に移動さ
れ、データは４つのシフトレジスタ５４を介して分散さ
れる。データビット０をシフトレジスタ１の第１ビット
に配置し、データビット１をシフトレジスタ２の第１ビ
ットに配置し、データビット２をシフトレジスタ３の第
１ビットに配置し、データビット３をシフトレジスタ４
の第１ビットに配置し、データビット４をシフトレジス
タ１の第２ビットに配置する等によって分散される。次
に、並列／直列データがメッセージ全体が伝送されるま
で連続してフローするように、シフトレジスタ５４は４
本の同期化されたデータラインを介してスイッチ装置１
４に直列データを送信し始める。スイッチ装置１４は、
（インタフェース３１を介する直列レジスタ５４からス
イッチ装置１４への直列データの最初の２クロックサイ
クルにおける）伝送される最初の８ビットを使用し、ス
イッチ装置１４を介して接続経路を選択及び設定する。
図６の例では、入力ポート１（３１）と出力ポート２
（４２）の間の一時的な接続を行うスイッチ装置を点線
で示して、インタフェース３１の８本の個々のラインの
各々はインタフェース４２の対応するラインの各々に独
自に且つ直接接続される。

【００３５】図８を参照すると、スイッチング装置１４
の入力ポート及び出力ポート双方の一般的な直列波形が
示されている。スイッチ装置は、シフトレジスタ５４に
よって送信されるときに直列伝送の最初の８個のビット
を除去し、インタフェース３１からインタフェース４２
への接続等の接続を作成及び保持するために使用する。
本例における残りの直列メッセージは、インタフェース
３１が受信する全く同一のメッセージから最初の８ビッ
トを差し引いたものを見るようにインタフェース３１か
らインタフェース４２に直接転送され、直列データがス
イッチ装置１４を横断するときに直列データによって遭
遇する回路遅延によって遅延される。スイッチ装置１４
は、いかなる方法でもインタフェース３１を介して入力
する直列データをバッファ又は再クロックしない。スイ
ッチ装置１４は、最初の８個のビットを除去する以外は
いかなる方法でも波形を変えずに、インタフェース３１
を介して受信する入力波形をできるだけ速く出力インタ
フェース４２に反転するだけである。

【００３６】インタフェース（インタフェース３１等）
を介してスイッチ装置１４の入力ポートにいかなる転送
も行われていないことを示す規則は、４個のデータライ
ン及び有効(VALID) 制御ラインが論理０に保持されてい
ることを示す連続した遊休(IDLE)コマンドを出すことで
ある。いかなる入力ラインの論理１の検出によっても、
遊休(IDLE)状態から出て、スイッチ装置に選択及び転送
が開始していることが示される。同様に、スイッチ装置
からの出力ラインは、アクティブ転送が行われていない
とき、遊休(IDLE)状態（全てが０に）に保持される。

【００３７】概して、全てのスイッチ装置が経路選択方
法を必要とすることによって、スイッチ装置はどの接続
（入力ポートから出力ポートへ）を行うかが命令され
る。スイッチ装置１０において、経路選択コマンドはデ
ータが伝送されるのと同一のインタフェース、即ち、各
入力ポートと関連する４本のデータライン、を介してス
イッチ装置に伝送される。選択情報は、命令された相互
接続が行われてデータが命令された宛先にフローするこ
とができるようにデータ転送の前に転送されなければな
らない。選択情報は、特定の入力を介してスイッチに到
着し、スイッチがどの入力番号がデータを受信している
かを既に知っているために、入力ポート番号（１乃至
４）を識別する必要はない(NOT) 。従って、選択情報は
スイッチ装置１０の４つの出力ポートの内のどの１つを
どれに接続するかの番号（１乃至４）を特定するだけ(O
NLY)である。本明細書で薦める経路選択の方法は、ゼロ
復帰にコード化しているＮ個の内の１個である(DEAD FI
ELD と称される) 。

【００３８】図９を参照すると、正確な直列ビットパタ
ーン及び制御信号作動化の一般的な例が、スイッチ装置
１０に制御及びディジタルデータ情報を送信するために
示される。本例は、図５に示される連結された２ステー
ジスイッチネットワークを参照し、ノード１からスイッ
チ装置１０Ａ及び１０Ｆを介するノード７へのネットワ
ークを介してデータを送信することを含む。この接続を
行うため、入力ポート１は第１ステージスイッチ装置１
０Ａの出力ポート２に接続されなければならず、入力ポ
ート１は第２ステージスイッチ装置１０Ｆの出力ポート
３に接続されなければならない。図５にて、スイッチ装
置１０Ａ及び１０Ｆに所望の接続をさせるために入力ポ
ート１に送信される信号シーケンスが示されている。１
及び０の信号シーケンスにおいて、時間は左から右へと
進み、クロックタイム-2で見られる値はスイッチ１０Ａ
に第１に到着し、クロックタイム-1の値は第２に到着す
る等となる。ラインが遊休(IDLE)と示すために、タイム
-2及び-1の間でIN1-DATAライン及びIN1-VALID ラインの
値は全てゼロであり、スイッチ１０Ａに何も起こらな
い。クロックタイム０において、IN1-VALID ラインの値
が論理１になる。これは入力ポート１にデータを受信さ
せることによってスイッチ１０Ａを準備させるが、この
時点ではスイッチ１０Ａにいかなる接続や動作も起こら
ない。IN1-VALID 制御ラインは、基本的に対応するスイ
ッチ入力ポートを使用可能にする。IN1-VALID ラインが
論理０であるとき、スイッチ１０Ａがあらゆる接続もで
きないか、或いは、リセット(RESET) に保持される入力
ポート１からいかなるデータも受信できない。最後に、
クロックタイム１において、スイッチ１０Ａはどの出力
ポートに接続するかに関するコマンドを受信する。コマ
ンドはクロックタイム１の間に全て受信される。

【００３９】クロックタイム１で送信されるコマンドビ
ットパターンは、出力ポートへの接続を行うためにスイ
ッチ１０Ａによって使用される。このプロセスは経路選
択動作と称され、スイッチ１０Ａの内部で全て行われ
る。本発明のALLNODE スイッチによって実行される経路
選択方法は、４本のIN1-DATAラインの各々に選択される
べきスイッチ１０Ａの独自の出力を画定させる。例え
ば、タイム１で論理１に進むIN1-DATA1 信号はスイッチ
１０Ａに出力ポート１に接続するよう命じ、IN1-DATA2
は出力ポート２に接続するように命じる等となる。本例
では、IN1-DATA2 がクロックタイム１の間に論理１に進
むため、従って、スイッチ１０Ａは出力ポート２に接続
するよう命じられる。換言すれば、接続アルゴリズムと
は、入力ポートが使用可能にされた後に論理１に進む第
１データ入力ラインがその入力ポートが作成すべき接続
を画定することである。これは、通常の場合、クロック
タイム１の１本のデータラインのみが論理１にされ、他
の３本のデータラインが論理０でなければならないとい
う点で相互に排他的なプロセスである。１つのビットの
選択情報が論理１に保証されるならば、転送が開始して
いることを示すいかなる追加のビットも必要とせずにス
イッチ１０Ａ伝送の開始を認識することができることに
注意したい。スイッチ１０Ａは、データラインから４つ
のビットを除去し、図６の制御ブロック５０Ａの選択レ
ジスタに４つのビットを記憶することによって命令され
た選択を行う。クロックタイム１の間に伝送されるビッ
トはスイッチ１０Ａからスイッチ１０Ｆへと渡されず、
代わりにスイッチ１０Ａはクロックタイム２に対応する
データのすぐ次の４つのビットを次のスイッチ１０Ｆに
渡し始める。しかしながら、選択コマンドに続く情報ビ
ット（本例ではクロックタイム２の４本のデータライン
によって伝送される情報ビット）は、図９に示されるよ
うに常に全てゼロ（DEAD FIELD) でなければならない。
この目的は後で説明する。

【００４０】クロックタイム２において、スイッチ１０
Ａの入力ポート１から出力ポート２への接続が行われ、
クロックタイム２の信号シーケンスに、スイッチ１０Ａ
及び相互接続配線を介してスイッチ１０Ｆの入力ポート
１に伝送させる。この時点から、スイッチ１０Ａは後続
の全てのデータをスイッチ１０Ｆの入力ポート１に直ち
に伝送するだけで、その入力ポート１のインタフェース
を介してスイッチ１０Ａに提供されるいかなる他のデー
タパターンの検査や処置も行わない。スイッチ１０Ａ
は、入力ポート１を介して受信する全てのデータパター
ンを出力ポート２及びスイッチ１０Ｆに直ちに渡すだけ
である。従って、クロックタイム２において、スイッチ
１０Ａ及びその関連するケーブルを介する遅延がゼロで
あると仮定すると、スイッチ１０Ｆの入力ポート１は、
有効(VALID) 信号が立ち上がり、４本のデータラインの
全てのゼロデッドフィールド(DEAD FIELD)がスイッチ１
０Ｆの入力ポート１に入るのを見る。このようにして、
１０Ａの入力ポート１がタイム０で以前に使用可能にさ
れたのと同じように、タイム２においてスイッチ１０Ｆ
の入力ポート１が使用可能にされる。

【００４１】本例では、IN1-DATA3 はクロックタイム３
の間に論理１に進むことによって、スイッチ１０Ａがク
ロックタイム１の間に入力ポート１から出力ポート２に
接続するよう命じられたのと同じように、スイッチ１０
Ｆは入力ポート１から出力ポート３に接続するよう命じ
られる。スイッチ１０Ｆは命令された接続を行うとき
に、クロックタイム３においてデータラインから４個の
ビットを除去し、図６の制御ブロック５０Ａの一部であ
る選択レジスタに記憶する。クロックタイム３の間に伝
送されるビットはスイッチ１０Ｆを介してノード７に渡
されず、代わりにスイッチ１０Ｆがクロックタイム４に
対応するデータのすぐ次の４つのビットをノード７に渡
し始める。しかしながら、選択コマンドに続く情報ビッ
ト（本例ではクロックタイム４の４本のデータラインに
よって伝送される情報ビット）は、図９に示されるよう
に常に全てゼロ(DEAD FIELD)でなければならない。従っ
て、クロックタイム４までに、スイッチ１０Ａ及び１０
Ｆはノード１からノード７へ直接データを転送するため
の接続経路を設定した。クロックタイム５まで、ノード
７は遊休(IDLE)コマンド以外は何も見ていない。タイム
４において、ノード７はスイッチ１０ＦからのOUT3-VAL
IDラインが作動することによって、タイム５でデータを
受信し始めるのが可能になる。タイム５から、ノード７
はスイッチ１０Ｆからの４本のOUT3-DATA ラインを介し
てノード１からデータを受信することができる。伝送さ
れる実際のデータのプロトコルは、プリアンブル等でコ
ード化しているマンチェスターコード化された8/10ビッ
ト等のいかなる通常のフォーマットであってもよい。し
かしながら、好ましい実施例において、図９に示される
ように、ＮＲＺデータメッセージが続く、タイム５にお
ける同期フィールドは全て１である。データメッセージ
は、転送のワードカウント長を特定できる。全て１の同
期フィールドを実際のデータメッセージの接頭語とする
目的は、１クロックタイムにおいて受信ノード７を送信
ノード１に同期させることである。これは、データ転送
に含まれる２つのノードが互いに非同期的なクロックシ
ステムを有するが、特定の許容範囲内の同じ周波数で作
動していると仮定する。

【００４２】好ましい実施例は、クロックタイム６とク
ロックタイム７の間で最初にメッセージのワードカウン
ト長を伝送することである。次に、ノード７は長さカウ
ントを減らし、転送が完了する時を検出することができ
る。ノード７は次に選択されたエラー検出方法（パリテ
ィ、ＥＣＣ又はＣＲＣ）を使用してメッセージの正確さ
を検査することができる。メッセージが正確に受信され
るならば、ノード７はクロックタイムn+1 及びn+2 で受
容(ACCEPT)インタフェースラインをスイッチ１０Ｆに作
動させることによって応答する。スイッチ１０Ｆはスイ
ッチ１０Ａに受容(ACCEPT)表示を渡し、またノード１に
直ちに受容(ACCEPT)表示を戻す。これは、転送が無事に
完了したことをノード１に示して、ノード１がスイッチ
１０Ａへの有効(VALID) ライン及び４本のデータライン
をゼロにリセットして、データ転送を完了して遊休(IDL
E)状態に戻す。スイッチ１０ＡへのIN1-VALID 入力ライ
ンはタイムn+3 でゼロになり、スイッチ１０Ａの入力ポ
ート１に出力ポート２への接続を破壊させ、遊休(IDLE)
状態に戻る。直ちに、スイッチ１０ＦはIN1-VALID入力
ラインがゼロになるのを見て、出力ポート３への接続を
破壊し、遊休(IDLE)状態に戻る。従って、接続は破壊さ
れて、スイッチは１クロックタイム程の少なさで遊休(I
DLE)状態に戻ることができる。ノード１が伝送すべきも
う１つのメッセージを有するならば、次のメッセージを
バッファ５２及びシフトレジスタ５４（図７）にロード
し、タイム n+4になるとすぐにノード７又は他のいかな
るノードへと伝送し始める。ノード１によって生成され
る有効(VALID) 信号は、もう１つの転送が始まる前の１
つの転送の終了を示すために、最低１クロックタイム
（タイムn+3)でゼロに戻らなければならないことが唯一
の制約である。

【００４３】ワードカウントがクロックタイムｎでゼロ
になった後で、ノード７が受信したメッセージにエラー
があることを発見したならば、（受容(ACCEPT)の代わり
に)拒否(REJECT)インタフェースラインをスイッチ１０
Ｆに作動することによって応答する。スイッチ１０Ｆは
ノード７から入力する拒否(REJECT)信号を使用して、ノ
ード７への接続を破壊し、拒否(REJECT)表示をスイッチ
１０Ａに渡し、また、接続を破壊して遊休(IDLE)状態に
戻った後でノード１に拒否(REJECT)表示を直ちに戻す。
次にノード１は転送が拒否されたことを知らせ、スイッ
チ１０Ａへの有効(VALID) ライン及び４本のデータライ
ンをゼロにリセットすることによってIDLE状態に戻る。
ノード１は次にバッファ５２からシフトレジスタ５４を
再ロードし、最初（クロックタイム-1) から再び伝送を
開始することによって伝送を再度試みる。再伝送は以前
に拒否された伝送と同一の経路を介して生じるか、或い
は、ネットワークを介して他の経路が実行されるなら
ば、もう１つの経路が試みられる。連続拒否(REFECT)が
見られて、特定の数の拒否(REJECT)が同じメッセージで
発生するならば、エラー報告メカニズムが呼び出されて
もよい。

【００４４】ネットワーク経路においていかなるスイッ
チ１０もメッセージを拒否(REJECT)することができる。
これは２つの場合のいずれにも発生する。

【００４５】１）BUSY- もしスイッチが接続するように
命じられる出力ポートがBUSY（即ち、以前に設定された
接続によって使用されている）ならば、スイッチは拒否
(REJECT)ラインを以前のネットワークステージ又は送信
機に作動する（ネットワークの第１ステージがBUSYを検
出する場合）ことによってコマンドを出す入力ポートに
このBUSY状態を示す。例えば、図９に示される例におい
て、１０Ａがクロックタイム-2で入力ポート４から出力
ポート２に接続するようなコマンドを受信したならば、
入力ポート１がクロックタイム１で出力ポート２に接続
するように要求されるとき作動する。この場合、出力ポ
ート２はクロックタイム１においてBUSYであり、スイッ
チ１０Ａはノード１にIN1-REJECTラインを作動する。上
記のように、送信機はいかなる拒否(REJECT)されたメッ
セージも再度試みる。

【００４６】同様に、接続はスイッチ１０Ａで無事に行
われるが、スイッチ１０Ｆの出力ポート３はクロックタ
イム３でBUSYとなり、スイッチ１０Ｆにスイッチ１０Ａ
への拒否(REJECT)信号を出させる。また、これは１０Ａ
に接続を破壊し、遊休(IDLE)状態に戻った後で、ノード
１へ直ちに拒否(REJECT)信号を戻す。

【００４７】２）同時競合(Simultaneous CONTENTION)-
上記のようにクロックタイム-2でスイッチ１０Ａにお
いて入力ポート４が出力ポート２と接続するよりも（ク
ロックタイム１における入力ポート１からの同じコマン
ドに先立って）、２つ以上の入力ポートにほぼ同時に同
じ出力ポートを接続するように試みることは可能であ
る。これは、使用可能な出力ポートへの競合(CONTENTIO
N)と称される。例えば、入力ポート１及び４の双方がク
ロックタイム１において、出力ポート２へ接続を要求す
る同時コマンドを送信したと仮定する。本発明は、競合
する２つの入力ポート１及び４を出力ポート２へ最初に
接続することによってこの競合を解決する。正味の効果
は２つの入力ポートを出力ポート２に電気的に接続する
ことであり、２つのソースから来る信号を論理的にＯＲ
（オア）する。クロックタイム２の間、２つの入力ポー
ト１及び４が同じために２つの入力ポートの論理的ＯＲ
はエラーを生じない(NOT) 。それぞれの有効(VALID) ラ
インは論理１であり、それぞれのデータラインはデッド
フィールド(DEAD FIELD)（論理０）を含む。しかしなが
ら、クロックタイム３において各ソースからの信号は異
なってもよく、２つの入力ポートがクロックタイム３以
後接続されたままであるならばエラーが生じる。換言す
れば、スイッチ１０Ａは２つ以上の入力を同じ出力に接
続するとした決定を補正するための１サイクルタイム
（クロックタイム２）を有する。スイッチ１０Ａは、１
より多い入力が所定の出力に接続されるという事実を検
出することによって、クロックタイム２の間でこの補正
を行う。次に、１つの接続を除く全ての複数の接続をリ
セットすることによって、クロックタイム３になる前に
処置を行う。どの接続をリセットしどの接続を保持する
かは、優先順位に基づいて決定される。好ましい実施例
において、簡単な優先順位の概要が以下のように用いら
れる。もし入力ポート１が競合しているならば、接続を
得る。入力ポート１が競合せず入力ポート２が競合する
ならば、入力ポート２が接続を得る。もし入力ポート１
及び２が競合せず、入力ポート３が競合するならば、入
力ポート３が接続を得る。他の全ての入力ポートが接続
を望まないときに限り、入力ポート４が接続を得る。こ
の優先順位による選択を本例に適用すると、入力ポート
１が出力ポート２への接続を保持すると共に、入力ポー
ト４から出力ポート２への接続がクロックタイム２の間
にリセットされる。これによって、スイッチ１０Ａから
入力ポート４に通常の方法で出される拒否(REJECT)信号
が生じる。

【００４８】従って、本発明のデッドフィールド(DEAD
FIELD)の目的は、スイッチステージあたりの１クロック
タイムで同時競合を解決することである。デッドフィー
ルド(DEAD FIELD)の第２の目的は、前のクロックタイム
間で作動していた選択ビットに立ち下がりエッジを生
じ、直列選択データを連結されたスイッチに搬送する４
本のデータラインを介して現れるタイミングスキュー
（ずれ）を補償することである。スイッチに接続を行う
ように命じるデータの立ち上がり及び立ち下がりの双方
は、トリガして決定することができるクロック解除され
たスイッチに２つのクロックエッジ（立ち上がり及び立
ち下がり）を与える。これら２つのクロックエッジだけ
が、ALLNODE スイッチにある２つの決定時間である。

【００４９】本発明の適応特徴を参照すると、３つのス
テージから成る一般的な６４ｘ６４ネットワークが図１
０、図１１及び図１２に示され、２つの異なる方法で適
応スイッチを使用する。ネットワークの第１ステージ
は、ブロック１５１乃至１５８で示される８つの２方向
適応スイッチを使用する。ネットワークの第２ステージ
はブロック１６１乃至１６８で示される８つの４方向適
応スイッチを使用する一方、ネットワークの第３ステー
ジはブロック１７１乃至１７８で示される８つの標準的
ALLNODE クロスバースイッチを使用する。一般的にスイ
ッチ１５１は、２つの経路の内のどれを選ぶかを決定す
るために２方向適応型と称される。適応スイッチは２つ
の出力ポートの内の１つだけに接続を行うように依頼
し、ここでスイッチの特定の出力はネットワークを介す
る同一の宛先への異なる代替経路として画定される。図
１０、図１１及び図１２に示されるネットワークでこれ
を示すために、ノード(NODE)１がノード１２へメッセー
ジを送信したいと仮定する。ノード１はスイッチ１５１
にメッセージを送信する。スイッチ１５１からの２つの
異なる経路がノード１２への経路を提供することができ
る。第１経路（経路Ａ）はスイッチ１５１の出力ポート
１（経路Ａ０）を使用して、スイッチ１６１へ接続し、
ここでいくつかの経路を取ってスイッチ１７２へ接続さ
れて、ノード１２へ接続する。第２経路（経路Ｂ）はス
イッチ１５１の出力ポート５（経路Ｂ０）を使用して、
スイッチ１６２へ接続し、ここでいくつかの経路を取っ
てスイッチ１７２へ接続されて、ノード１２へ接続す
る。従って、Ａ又はＢのいずれの経路もスイッチ１５１
から取られてノード１２へ到着する。スイッチ１５１
は、使用可能性に基づいてどの経路を取るかを適応的に
決定する。スイッチ１５１は、ノード１２へ到着するの
に経路Ａ０又はＢ０を取らなければならない。経路Ａ
１、Ｂ１、Ａ２、Ｂ２、Ａ３、Ｂ３がノード１２へ進ま
ないために、スイッチ１５１はこれらの経路を取ること
ができない。スイッチ１５１は、ネットワークの異なる
象限に向けられた４つの異なる経路を提供する。経路Ａ
０及びＢ０はノード１乃至１６に進み、経路Ａ１及びＢ
１はノード１７乃至３２に進み、経路Ａ２及びＢ２はノ
ード３３乃至４８に進み、経路Ａ３及びＢ３はノード４
９乃至６４に進む。通常、ネットワークを介するルート
は宛先ノードの２進コーディングによって画定される。
６ビットの一般的なコーディングは、ブロック１４０乃
至１４２によって示されるように６４個の宛先ノードを
画定するのに使用される。この６ビットコードの異なる
部分は、ネットワークの異なるステージに使用され、所
望の宛先ノード(NODE)（本例では１２）を発見する。コ
ードの最初の２つのビット（ａ０及びａ１）はネットワ
ークの第１ステージで使用され、各々がネットワークの
異なる象限に進む４つの経路（経路 -０、 -１、 -２、
又は -３）の内の１つを選択する。ノード１２の６ビッ
トコードは(00 1 011)である。ａ０及びａ１に対応する
第１の00は、スイッチ１５１に経路 -０を選ぶように、
即ち、経路Ａ０又はＢ０から適応的に選ぶように通知す
る。ａ０及びａ１が01ならば、スイッチ１５１は経路Ａ
１又はＢ１から適応的に選ぶように通知される。ａ０及
びａ１が10であると、スイッチ１５１は経路Ａ２又はＢ
２から適応的に選ぶように通知される。ａ０及びａ１が
11であると、スイッチ１５１は経路Ａ３又はＢ３から適
応的に選ぶように通知される。従って、宛先コード及び
適応スイッチは知能を組み合わせて、宛先ノードへの使
用可能なルートを見つける。

【００５０】図１０、図１１及び図１２を参照すると、
一般的にスイッチ１６１は、４つの経路のどれを選ぶか
を決定するために４方向適応型と称される。適応スイッ
チは、４つの出力ポートの内の１つだけに接続を行うよ
うに依頼し、ここでスイッチの特定の出力がネットワー
クを介する同一の宛先への異なる代替経路として画定さ
れる。本例を続けると、ノード(NODE)１がスイッチ１５
１にメッセージを送信し、スイッチ１５１が出力ポート
１を使用し、経路Ａ０を介してスイッチ１６１へ接続す
ると仮定する。この時点でスイッチ１６１が４方向適応
型であるために、スイッチ１６１からの４つの異なる経
路がノード１２への経路を提供することができる。第１
経路はスイッチ１６１の出力ポート２（経路Ａ１）を使
用して、スイッチ１７２へ接続し、ノード１２へ接続す
る。第２経路はスイッチ１６１の出力ポート４（経路Ｂ
１）を使用して、スイッチ１７２へ接続し、ノード１２
へ接続する。第３経路はスイッチ１６１の出力ポート６
（経路Ｃ１）を使用して、スイッチ１７２へ接続し、ノ
ード１２へ接続する。第４経路はスイッチ１６１の出力
ポート８（経路Ｄ１）を使用して、スイッチ１７２へ接
続し、ノード１２へ接続する。従って、Ａ、Ｂ、Ｃ、Ｄ
のいかなる経路もスイッチ１６１から取られてノード１
２へ到着する。スイッチ１６１は、使用可能性に基づい
てどの経路を取るかを適応的に決定する。スイッチ１６
１は、ノード１２に到着するのに経路Ａ１又はＢ１又は
Ｃ１又はＤ１を取らなければならない。経路Ａ０、Ｂ
０、Ｃ０、Ｄ０がノード１２へ進まないために、スイッ
チ１６１はこれら経路を取ることができない。経路Ａ０
乃至Ｄ０はノード１乃至８に進み、経路Ａ１乃至Ｄ１は
ノード９乃至１６に進む。６ビット宛先コードのブロッ
ク１４１のビットａ２は、ネットワークの第２ステージ
（例えば、スイッチ１６１）へと画定され、２つの経路
（経路 -０、 -１）の内の１つを選択する。ノード１２
の６ビットコードは(00 1 011)である。ａ２ビットは１
であり、スイッチ１６１に経路 -１を選ぶように、即
ち、経路Ａ１、Ｂ１、Ｃ１、Ｄ１から適応的に選ぶよう
に通知する。ａ２が０のときは、スイッチ１６１は経路
Ａ０乃至Ｄ０から適応的に選ぶように通知される。従っ
て、宛先コード及び適応スイッチは知能を組み合わせ
て、宛先ノードへの使用可能なルートを見つける。

【００５１】ネットワークの最後のステージ（本例で
は、スイッチ１７２）はクロスバーであるために、決し
てブロックされず、適応するための能力を必要としな
い。従って、６ビット宛先コードのブロック１４２の最
後の３つのビット（ビットａ３、ａ４、及びａ５）は宛
先ノードを見つけるために直接デコードされる。本例で
は、ビットａ３乃至ａ５は011 であり、スイッチ１７２
の出力ポート４を選択してノード１２へ接続する。

【００５２】入力ポートを出力ポートへ接続させるよう
に適応スイッチに命令するためのプロトコルは、各入力
ポートに到着する８本のデータライン（図１のデータ(D
ATA)１乃至データ(DATA)８）のデータパターンに基づ
く。ALLNODE スイッチは、どの経路（０、１等）を選択
するかを決定するために各スイッチステージに送信され
るときに、固有のノーメンクレチャー（専門語）及びａ
０及びａ１ビット等のデコーディングを必要とする。固
有のALLNODE ノーメンクレチャーは、ここで適応スイッ
チを含むように拡張される。例えば、入力ポート１を考
える。スイッチ１５１の入力ポート１に最初に到着する
データパターンは、遊休時には、データライン（データ
(DATA)１乃至８）に搬送される情報に基づいて選ばれる
出力の経路セットを画定する。適応スイッチが２つの代
替経路を支援するならば（スイッチ１５１等）、データ
ライン１乃至４は無関心であり、データライン５乃至８
はａ０及びａ１ビットの２次コーディングを画定する。
これらのデータラインは選択される２つの代替経路（例
えば、経路Ａ０及びＢ０）から成る経路セットを画定す
る。適応スイッチが４つの代替経路を支援するならば
（スイッチ１６１等）、データライン１乃至６は無関心
であり、データライン７及び８はａ２ビットの２次コー
ディングを画定して、選択される４つの代替経路（例え
ば、経路Ａ１、Ｂ１、Ｃ１、又はＤ１）から成る２つの
経路セットを画定する。スイッチ１５１に関して、デー
タライン１乃至８のデータパターン(XXXX1000)は、デー
タ(DATA)５が立ち上がり、スイッチに論理１を出すため
に、経路 -０に接続が行われると画定する。次に、適応
スイッチは、どれが適切な宛先に進むかを試すための２
つの可能な出力を有する。この場合、スイッチ１５１の
出力ポート１及び５を介する経路Ａ０及びＢ０は任意の
経路である。しかしながら、適応スイッチは出力ポート
１又は５のどちらかに１つの接続を行うだけであって、
両方にではない。同様に、ALLNODE スイッチノーメンク
レチャーに関して、ノード１２へ進む４方向関連スイッ
チ１６１はデータライン１乃至８の選択データパターン
(XXXXXX01)を受信する。このパターンは、データ(DATA)
７が立ち上がり、スイッチに論理１を出す。次に適応ス
イッチ１６１は、どれが適切な宛先に進むかを試すため
の４つの可能な出力、この場合、経路Ａ１、Ｂ１、Ｃ
１、又はＤ１を有する。

【００５３】図１３を参照すると、２方向適応スイッチ
機能の一般的な実施が示されている。出力ポート１を介
する代替経路Ａ０又は出力ポート５を介する代替経路Ｂ
０を選択するための１つのスイッチ入力ポート（１）に
関するロジックが示されている。Ａ０及びＢ０の経路が
双方とも使用可能なとき、出力(Output)１又は出力(Out
put)５のそれぞれに接続するこれら２つの代替経路の内
の１つが、適応スイッチの内部の知能によって無作為に
事前選択されて、次の接続コマンドを受信する。この事
前選択はＮＯＲゲート２０２及び２０３から成るラッチ
に基づき、"Output 1 Next" 又は"Output 5 Next" に接
続するかどうかを決定するのに使用される。ラッチ２０
２、２０３は、予め選択された最後の経路の逆を記録す
るために状態を変更し、異なる経路が経路 -０に命令さ
れた次の接続で選択される。ゲート２０２へのパワーオ
ンタイム（ＰＯＲ）で提供される初期設定リセットは、
電力が最初にネットワーク３０に印加され、パワーオン
リセット（ＰＯＲ）信号が全ロジックを初期設定するよ
うに作動された後で、経路Ｂ０(5 Next)を選択するため
にラッチ２０２、２０３を事前選択する。信号２１４に
よって第１の接続が画定される出力ポート５へ行われた
(Connect to 5)後で、信号２１４はＮＯＲゲート２０３
を０に、ＮＯＲゲート２０２を１に駆動し、次の経路 -
０の接続が"1Next"へ行われる。

【００５４】ノード１２へ接続するノード１の例では、
データ(DATA)ライン５がスイッチ入力ポートで立ち上が
り、(XXXX1000)のデータパターンが到着して、適応スイ
ッチに出力ポート１（経路Ａ０）又は出力ポート５（経
路Ｂ０）へ接続するよう命令する。ラッチ２２０及び２
２２は、含まれる出力ポートの使用状態に関連してデー
タ５の立ち上がりを記録する。すなわち、データ５が立
ち上がるときに出力ポート１が予め使用中でないなら
ば、ラッチ２２０をセットして、"Pre-Connect to"（出
力ポート）１コマンドが出されていることを示す。同様
に、データ５が立ち上がるときに出力ポート５が予め使
用中でないならば、ラッチ２２２をセットして、"Pre-C
onnect to"（出力ポート）５コマンドが出されているこ
とを示す。ラッチ２２０及び２２２は物理的なスイッチ
接続をせず、接続コマンドが出されていることを記録す
るのみであることに注意したい。出力ポート１及び５が
共に使用中でないならば、ラッチ２２０及び２２２の双
方が同時にセットする。しかしながら、適応スイッチは
ラッチ２０２、２０３及びゲート２０４乃至２１４に基
づいて２つのポートの内の１つだけしか接続しない。も
しラッチ２２０がセットし且つ"1 Next"もまたセットさ
れるならば、ＡＮＤゲート２０６は作動状態になり、Ｏ
Ｒゲート２０８も作動して、出力ポート１へ接続させ
る。ラッチ２２２がセットし、"5 Next"がセットされる
ならば、ＡＮＤゲート２１０は作動状態になり、ＯＲゲ
ート２１４も作動して、出力ポート５へ接続させる。Ｏ
Ｒゲート２０８及び２１４は互いに排他的であり、とも
に使用中でないならば、出力ポート１又は５へ接続され
る。ラッチ２２２がセットしていないことによって示さ
れるように出力ポート５が使用中で、ラッチ２２０がセ
ットしていることによって示されるように出力ポート１
が使用中でないならば、ＡＮＤゲート２０４が作動さ
れ、使用可能な出力ポート１へ接続させる。同様に、ラ
ッチ２２０がセットしていないことによって示されるよ
うに出力ポート１が使用中で、ラッチ２２２がセットし
ていることによって示されるように出力ポート５が使用
中でないならば、ＡＮＤゲート２１２が作動され、使用
可能な出力ポート５へ接続させる。従って、適応スイッ
チは命令されたポートのセットから使用可能なポートを
探し、双方のポートが使用可能、或いは、一方のポート
が使用可能ならば、ポートの内の一方とだけ接続を行
う。ＮＯＲゲート２３０及び２３２は、各出力ポートの
使用状況を決定するのに使用される。ＮＯＲゲート２３
０は、入力ポートが現在出力ポート１へ接続されている
かどうかについて、８個全ての入力ポートの状況を感知
することによって出力ポート１の使用状況を決定する。
いかなる入力ポートも出力ポート１へ接続したならば、
使用中であると分類される（ＮＯＲゲート２３０が０に
なる）。更に、故障したと知られるいかなる出力ポート
も、永久に使用中であると命令される。例えば、出力ポ
ート１が故障したと診断されるならば、ラッチ２２４は
データライン１に１を配し、スイッチへ制御信号(CONTR
OL SIGNAL)をパルス発生させることによって永久にセッ
トされる。ラッチ２２４はＮＯＲゲート２３０へ送り込
み、出力ポート１の状況を常に使用中にする。これによ
って出力ポート１が選択されるのを防ぐ。同様に、ＮＯ
Ｒゲート２３２は、入力ポートが現在出力ポート５へ接
続されているかどうかについて、８個全ての入力ポート
の状況を感知することによって出力ポート５の使用状況
を決定する。いかなる入力ポートも出力ポート５へ接続
したならば、使用中であると分類される（ＮＯＲゲート
２３２が０になる）。出力ポート５が故障したと診断さ
れるならば、ラッチ２２６はデータライン５に１を配
し、スイッチへ制御信号(CONTROL SIGNAL)をパルス発生
させることによって永久にセットされる。ラッチ２２６
はＮＯＲゲート２３２へ送り込み、出力ポート５の状況
を常に使用中にさせる。これによって出力ポート５が選
択されるのを防ぐ。同様に、ラッチ２２４及び２２６と
類似し、スイッチへの異なるデータラインをサンプリン
グする制御ストローブによってクロックされたラッチ
は、各個々のスイッチが２方向又は４方向適応モードで
機能すべきかどうかを決定する等の他の知的制御機能を
実行するために使用可能である。

【００５５】出力ポート１及び５の双方が使用中で、新
たな接続が命令されるならば、親出願のAllnode スイッ
チに関して記載されるのと同様の拒否(REJECT)インタフ
ェースラインを用いて、接続が拒否される(REJECTED)。

【００５６】出力ポート１及び５で使用される同様のロ
ジックは、各出力ポート対である２及び６、３及び７、
並びに、４及び８で使用される。また、８個全ての出力
を制御するロジックは、各入力ポートにつき１回で８回
繰り返される。

【００５７】このロジックの他のバージョンが可能であ
り、上記の２つのオプションよりも寧ろ４つの可能なオ
プションからのいかなる接続を選択することを含む。ラ
ッチ２２４及び２２６への故障状態のローディングは、
別個の制御(CONTROL) ラインを用いる代わりにコマンド
をデコードするか、又は、ラッチが診断インタフェース
からも走査される等の、他の方法で達成することができ
る。

【００５８】無作為な選択を含む、適応経路を選択する
ための他のアルゴリズムが可能である。

【００５９】

【発明の効果】本発明は上記より構成され、ネットワー
クの各ステージで個々の交換装置に追加のインテリジェ
ント特徴を提供することによって、マルチステージスイ
ッチングネットワークの性能及び接続能力を高めるため
の方法及び装置が提供される。

【図面の簡単な説明】

【図１】実行されるべき適応品質を使用可能するのに必
要な変更された非同期交換装置及びインタフェースの好
ましい実施例を概して示している。

【図２】スイッチングネットワークを使用して並列シス
テムの複数のノードを相互接続するのに用いられる方法
を概して示す。

【図３】非同期的に作動し、変更される能力を有して、
開示された改良を提供するような親出願の４入力及び４
出力（４ｘ４）クロスバー交換装置を示す。

【図４】４個のノードの間で完全な相互接続を提供する
ために、４入力及び４出力（４ｘ４）クロスバー交換装
置に必要な相互接続を示す。

【図５】４個より多いノードを有する並列システムを許
容するために４ｘ４非同期交換装置を連結するための一
般的な方法を示す。

【図６】本発明で変更され、ディジタルデータを転送す
るための４個までのシステムノードを相互接続する完全
な並列交換手段を提供する能力を有する、４ｘ４非同期
交換装置の単純なディジタルデータフローと制御経路の
実行の概略ブロック図を示す。

【図７】４本の同期データラインを介して本発明の交換
装置の先の４ｘ４の親実施例に送信される並列制御と多
重ライン直列ディジタルデータ情報を生成するための一
般的な方法を示す。

【図８】本発明の交換装置の先の４ｘ４の親実施例の１
つの入力ポートに到着するディジタルインタフェース信
号を１つの出力ポートに回すための一般的なタイミング
図である。

【図９】一方のノードからもう一方のノードにディジタ
ルデータを送信するために、本発明の交換装置から成る
ネットワークを介する伝送経路を選択及び設定する一般
的な方法を示す。

【図１０】本発明の適応交換装置の複数のコピーを用い
て実行される一般的なマルチステージスイッチングネッ
トワークを示す。

【図１１】本発明の適応交換装置の複数のコピーを用い
て実行される一般的なマルチステージスイッチングネッ
トワークを示す。

【図１２】本発明の適応交換装置の複数のコピーを用い
て実行される一般的なマルチステージスイッチングネッ
トワークを示す。

【図１３】本発明の適応交換装置の各個々の入力ポート
で固有な適応機能を一般的に実行するのに必要とされる
詳細な論理を示す。

【符号の説明】

１５１乃至１５８ ２方向適応スイッチ １６１乃至１６８ ４方向適応スイッチ １７１乃至１７８ 8x8 ALLNODE スイッチ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェホシュア ブルック アメリカ合衆国94306、カリフォルニア 州パロアルト、ブライアント ストリー ト 3278 (72)発明者 マーク スニア アメリカ合衆国10510、ニューヨーク州 ブライアークリフ マナー、オールド チャッパクア ロード 514 (72)発明者 エリ アプファル アメリカ合衆国94301、カリフォルニア 州パロアルト、フォレスト アヴェニュ ー 501、アパートメント 1107 (56)参考文献 特開 平１−141447（ＪＰ，Ａ) 特表 昭62−503208（ＪＰ，Ａ) 特表 昭59−501610（ＪＰ，Ａ)

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 バッファ不要なマルチステージスイッチ
   ングネットワークのためのバッファ不要な適応交換装置
   であって、 ステージ状にカスケード接続された複数の前記適応交換
   装置であって、前記各適応交換装置は複数のスイッチ入
   力及びスイッチ出力を含み、前記各適応交換装置の各ス
   イッチ出力は他のいずれかの適応交換装置のスイッチ入
   力に接続され、最後のステージの適応交換装置のスイッ
   チ出力はネットワーク出力ポートとネットワーク入力ポ
   ートを含む最初のステージの適応交換装置のスイッチ入
   力とを含むものと、 前記各ネットワーク出力ポートと前記各ネットワーク入
   力ポートの間を接続するノードであって、前記マルチス
   テージスイッチングネットワークは前記ノードのいずれ
   かの間でデータを伝送するために、前記ネットワーク入
   力ポートで受信されたデータ接続要求に基づいて、前記
   ネットワーク入力ポート及びネットワーク出力ポートの
   いずれかの間の直接接続を確立し、前記マルチステージ
   スイッチングネットワークは前記複数のネットワーク入
   力ポートで別々に受信された複数のデータ接続要求に関
   して同時にかつ非同期に前記直接接続を確立するもの
   と、を含み、 前記適応交換装置の各々は、送出ノードに接続されたネ
   ットワーク入力ポートと受信ノードに接続された使用可
   能なネットワーク出力ポートとの間の直接接続を確立す
   るための、スイッチ出力のセットから１のスイッチ出力
   を各データ出力要求のために選択する適応選択手段を含
   む適応交換装置。
2. 【請求項２】 前記ネットワーク入力ポート及びネット
   ワーク出力ポートは、複数のデータラインと２本の制御
   線を有するインターフェース信号のセットを含み、前記
   制御線の１本はデータ伝送を可能とし及び中止するた
   め、他の１本はデータ伝送の拒否を知らせるために用い
   られる請求項１記載の適応交換装置。
3. 【請求項３】 前記適応交換装置が完全に自己完結型
   で、いかなる他の外部インタフェース又は中央クロック
   支援を必要とせずに、ネットワーク入力ポート及びネッ
   トワーク出力ポートのインタフェース信号のセットを介
   して受信される接続コマンドに基づいてネットワーク入
   力ポートからネットワーク出力ポートへの全ての接続の
   適応性を決定する、請求項１に記載の適応交換装置。
4. 【請求項４】 前記適応選択手段が、適応制御インタフ
   ェース信号を用いて命令され、いかなる故障した構成要
   素も有さないと知られる経路へその選択を制限する、請
   求項１に記載の適応交換装置。
5. 【請求項５】 前記適応選択手段が適応制御インタフェ
   ース信号によって命令される能力を有して、２つの選択
   又は４つの選択から経路選択を行うように作動する、請
   求項１に記載の適応交換装置。
6. 【請求項６】 前記適応選択手段が、双方の経路が使用
   可能な場合に適応経路の内のどの１つを選択するかを決
   定する能力と、使用可能な経路の内の１つだけを選択す
   る能力を有する、請求項１に記載の適応交換装置。
7. 【請求項７】 前記適応選択手段が、１つの経路が使用
   可能で、１つの経路が使用中である場合に適応経路の内
   のどの１つを選択するかを決定する能力と、使用可能な
   経路だけを選択する能力を有する、請求項１に記載の適
   応交換装置。
8. 【請求項８】 前記適応選択手段が、いかなる経路も使
   用可能でないと決定する能力と、接続を試みる前記ネッ
   トワーク入力ポートに対して接続の試みが拒否されたと
   示す能力を有する、請求項１に記載の適応交換装置。
9. 【請求項９】 前記適応選択手段が、Ｚ個の入力データ
   ラインに提供されるコード化されたデータを用いる能力
   を有し、どの適応経路の代替のセットを選択するかを決
   定し、前記コード化されたデータとして受信されるルー
   ティング情報に基づいてデータメッセージを補正された
   宛先へ適切に送る、請求項１に記載の適応交換装置。