JPH01141447A - 多段接続ネットワーク装置 - Google Patents
多段接続ネットワーク装置Info
- Publication number
- JPH01141447A JPH01141447A JP62301236A JP30123687A JPH01141447A JP H01141447 A JPH01141447 A JP H01141447A JP 62301236 A JP62301236 A JP 62301236A JP 30123687 A JP30123687 A JP 30123687A JP H01141447 A JPH01141447 A JP H01141447A
- Authority
- JP
- Japan
- Prior art keywords
- basic
- data
- route
- connection network
- network device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多段接続ネットワーク装置に関し、特に電子計
算機システムにおいてデータ処理装置間の接続を制御す
る多段接続ネットワーク装置に関する。
算機システムにおいてデータ処理装置間の接続を制御す
る多段接続ネットワーク装置に関する。
従来、この種の多段接続ネットワーク装置では、一般に
、第３図に示すような入力側２個、出力側２個の伝搬デ
ータ選択回路３を完全リンクした基本接続リンク回路１
を基本構成単位として使用して、第４図に示すようなデ
ータ処理装置間を接続するｎ（正整数）入力ｎ出力の多
段接続ネットワークが構成されていた（以下、入力側の
データ処理装置を制御装置と称し、出力側のデータ処理
装置を被制御装置と称する）。
、第３図に示すような入力側２個、出力側２個の伝搬デ
ータ選択回路３を完全リンクした基本接続リンク回路１
を基本構成単位として使用して、第４図に示すようなデ
ータ処理装置間を接続するｎ（正整数）入力ｎ出力の多
段接続ネットワークが構成されていた（以下、入力側の
データ処理装置を制御装置と称し、出力側のデータ処理
装置を被制御装置と称する）。
ところが、近年、２入力２出力の基本接続リンク回路１
をさらに入力側２個、出力側２個ずつ完全リンクしてな
る４入力４出力の基本ブロック２（第１図および第２図
参照）が、多段接続ネットワーク装置において基本構成
単位として使用されるようになってきた。これは、基本
ブロック２が、増設単位および交換単位として有効であ
り、また実装性および配線性からも有利な点が多いから
である。
をさらに入力側２個、出力側２個ずつ完全リンクしてな
る４入力４出力の基本ブロック２（第１図および第２図
参照）が、多段接続ネットワーク装置において基本構成
単位として使用されるようになってきた。これは、基本
ブロック２が、増設単位および交換単位として有効であ
り、また実装性および配線性からも有利な点が多いから
である。
第２図は、このような基本ブロック２を使用した従来の
多段接続ネットワーク装置における多段接続ネットワー
クの一例を示す図である。この多段接続ネットワークは
、３２台の制御装置Ｘ、〜Ｘ３１と３２台の被制御装置
Ｙ０〜Ｙ、ｌとの接続を制御するために、４入力４出力
の基本ブロック２を３段縦続接続し８行並べて３２入力
３２出力の多段接続ネットワークを構成したものであり
、基本ブロック２が３ ｘ ８ ＝２４個（基本接続リ
ンク回路数：２４Ｘ ４−９６個）使用されている。
多段接続ネットワーク装置における多段接続ネットワー
クの一例を示す図である。この多段接続ネットワークは
、３２台の制御装置Ｘ、〜Ｘ３１と３２台の被制御装置
Ｙ０〜Ｙ、ｌとの接続を制御するために、４入力４出力
の基本ブロック２を３段縦続接続し８行並べて３２入力
３２出力の多段接続ネットワークを構成したものであり
、基本ブロック２が３ ｘ ８ ＝２４個（基本接続リ
ンク回路数：２４Ｘ ４−９６個）使用されている。
ただし、最終段の基本ブロック２゛には、基本ブロック
２の出力側２個の基本接続リンク回路Ｃ！＋Ｃ４＋ ・
・・が３２入力３２出力の多段接続ネットワークを構成
するのに不要であるので（最終段の基本ブロック２°の
入力側２個の基本接続リンク回路ｃｌ＋ｃ３＋ ・・・
までで３２入力３２出力の多段接続ネットワークが構成
されているので）、出力側２個の基本接続リンク回路Ｃ
Ｉ＋Ｃ４＋ ・・・が単なるスルー動作だけを行いネッ
トワーク選択を行わないように基本ブロック２に改造を
加えたものが使用されている。
２の出力側２個の基本接続リンク回路Ｃ！＋Ｃ４＋ ・
・・が３２入力３２出力の多段接続ネットワークを構成
するのに不要であるので（最終段の基本ブロック２°の
入力側２個の基本接続リンク回路ｃｌ＋ｃ３＋ ・・・
までで３２入力３２出力の多段接続ネットワークが構成
されているので）、出力側２個の基本接続リンク回路Ｃ
Ｉ＋Ｃ４＋ ・・・が単なるスルー動作だけを行いネッ
トワーク選択を行わないように基本ブロック２に改造を
加えたものが使用されている。
なお、第２図に示す多段接続ネットワークでは、最終段
の基本ブロック２°として出力側２個の基本接続リンク
回路ＣＩ＋’Ｃ４＋ ・・・が単なるスルー動作だけを
行うものを使用したが、出力側２個の基本接続リンク回
路ＣＩ＋Ｃ４＋ ・・・をまったく使用せずに、入力側
２個の基本接続リンク回路ＣＩ＋Ｃｆｆ＋ ・・・から
直接出力を取り出すように改造された基本ブロックが使
用されることもある。
の基本ブロック２°として出力側２個の基本接続リンク
回路ＣＩ＋’Ｃ４＋ ・・・が単なるスルー動作だけを
行うものを使用したが、出力側２個の基本接続リンク回
路ＣＩ＋Ｃ４＋ ・・・をまったく使用せずに、入力側
２個の基本接続リンク回路ＣＩ＋Ｃｆｆ＋ ・・・から
直接出力を取り出すように改造された基本ブロックが使
用されることもある。
上述のような従来の多段接続ネットワーク装置において
、あらかじめ定義された行き先を示すデータにより規定
される正規経路１０１（基本接続リンク回路ａｔ ＋
ａ＊ ＋ ｂｌ ＋ ｂｔ ＋ ＣＩおよびｃ
。
、あらかじめ定義された行き先を示すデータにより規定
される正規経路１０１（基本接続リンク回路ａｔ ＋
ａ＊ ＋ ｂｌ ＋ ｂｔ ＋ ＣＩおよびｃ
。
）を経由して制御装置Ｘ、から被制御装置Ｙ０にデータ
が伝搬されていた場合に、この正規経路１０１の途中で
何らかの障害が起きたとすると、制御装置Ｘ、から被制
御装置Ｙ０への伝搬経路が正規経路１０１シか存在しな
いために、制御装置Ｘ０から被制御装！ｙｏへのデータ
転送ができなくなるようになっていた。
が伝搬されていた場合に、この正規経路１０１の途中で
何らかの障害が起きたとすると、制御装置Ｘ、から被制
御装置Ｙ０への伝搬経路が正規経路１０１シか存在しな
いために、制御装置Ｘ０から被制御装！ｙｏへのデータ
転送ができなくなるようになっていた。
上述した従来の多段接続ネットワーク装置は、入力側と
出力側とを結ぶ伝搬経路が１つしか存在しないように多
段接続ネットワークが構成されていたので、伝搬経路の
途中で障害が発生した場合には他の経路を迂回すること
がでないためにデータの転送ができなくなり、これによ
り電子計算機システムの運用ができなくなる危険性があ
るという欠点がある。
出力側とを結ぶ伝搬経路が１つしか存在しないように多
段接続ネットワークが構成されていたので、伝搬経路の
途中で障害が発生した場合には他の経路を迂回すること
がでないためにデータの転送ができなくなり、これによ
り電子計算機システムの運用ができなくなる危険性があ
るという欠点がある。
本発明の目的は、・上述の点に鑑み、最終段の基本ブロ
ックとして出力側２個の基本接続リンク回路と入力側２
個の基本接続リンク回路とを完全リンクした基本ブロッ
クを使用することにより、正規経路とは別に迂回経路を
定義可能として、多段接続ネットワークの正規経路に障
害が発生した場合に迂回経路を迂回してデータ転送を継
続できるようにした多段接続ネットワーク装置を提供す
ることにある。
ックとして出力側２個の基本接続リンク回路と入力側２
個の基本接続リンク回路とを完全リンクした基本ブロッ
クを使用することにより、正規経路とは別に迂回経路を
定義可能として、多段接続ネットワークの正規経路に障
害が発生した場合に迂回経路を迂回してデータ転送を継
続できるようにした多段接続ネットワーク装置を提供す
ることにある。
本発明の多段接続ネットワーク装置は、入力側２個、出
力側２個の２入力２出力の基本接続リンク回路を完全リ
ンクしてなる４入力４出力の基本ブロックをｍ（３以上
の整数）段縦続接続しｋ（−２１″−３）行並ぺて最終
段の基本ブロックの入力側２個の基本接続リンク回路ま
ででｎ（＝２２ｍ−１）入力ｎ出力の多段接続ネットワ
ークを構成したことを特徴とする。
力側２個の２入力２出力の基本接続リンク回路を完全リ
ンクしてなる４入力４出力の基本ブロックをｍ（３以上
の整数）段縦続接続しｋ（−２１″−３）行並ぺて最終
段の基本ブロックの入力側２個の基本接続リンク回路ま
ででｎ（＝２２ｍ−１）入力ｎ出力の多段接続ネットワ
ークを構成したことを特徴とする。
本発明の多段接続ネットワーク装置では、最終段の基本
ブロックの出力側２個の基本接続リンク回路が入力側２
個の基本接続リンク回路に完全リンクされているので、
出力側２個の基本接続リンク回路によって任意の制御装
置から任意の被制御装置への伝搬経路が二経路ずつ定義
可能となり、正規経路中に障害が発生しても行き先を示
すデータの書換えにより迂回経路を定義してデータの転
送を続行することができる。
ブロックの出力側２個の基本接続リンク回路が入力側２
個の基本接続リンク回路に完全リンクされているので、
出力側２個の基本接続リンク回路によって任意の制御装
置から任意の被制御装置への伝搬経路が二経路ずつ定義
可能となり、正規経路中に障害が発生しても行き先を示
すデータの書換えにより迂回経路を定義してデータの転
送を続行することができる。
次に、本発明について図面を参照して詳細に説明する。
第１図は、本発明の一実施例の多段接続ネットワーク装
置における多段接続ネットワークを示す図である。この
多段接続ネットワークは、第２図に示した多段接続ネッ
トワークと同様に、３２台の制御装置Ｘ０〜Ｘ１＋と３
２台の被制御装ＷＹ０〜Ｙｆｆｌとの接続を制御するた
めに３２入力３２出力の多段接続ネ・７トワークを構成
するようにしたものである。すなわち、４入力４出力の
基本ブロック２を３段縦続接続し８行並べて３２入力３
２出力の多段接続ネットワークを構成したものである。
置における多段接続ネットワークを示す図である。この
多段接続ネットワークは、第２図に示した多段接続ネッ
トワークと同様に、３２台の制御装置Ｘ０〜Ｘ１＋と３
２台の被制御装ＷＹ０〜Ｙｆｆｌとの接続を制御するた
めに３２入力３２出力の多段接続ネ・７トワークを構成
するようにしたものである。すなわち、４入力４出力の
基本ブロック２を３段縦続接続し８行並べて３２入力３
２出力の多段接続ネットワークを構成したものである。
この多段接続ネットワークでは、基本ブロック２が３
Ｘ ８−２４個（基本接続リンク回路数＝２４×４−９
６個）使用されているが、基本接続リンク回路１を基本
構成単位として３２入力３２出力の多段接続ネットワー
クを構成した場合には第４図に示すように８０個の基本
接続リンク回路１で可能となるので、最終段の基本ブロ
ック２の出力側２個の基本接続リンク回路１ （基本接
続リンク回路数＝８Ｘ２＝１６個）が多段接続ネットワ
ークを構成するのに未使用となり、これら未使用の基本
接続リンク回路１を利用して迂回経路を作成することが
可能となる。
Ｘ ８−２４個（基本接続リンク回路数＝２４×４−９
６個）使用されているが、基本接続リンク回路１を基本
構成単位として３２入力３２出力の多段接続ネットワー
クを構成した場合には第４図に示すように８０個の基本
接続リンク回路１で可能となるので、最終段の基本ブロ
ック２の出力側２個の基本接続リンク回路１ （基本接
続リンク回路数＝８Ｘ２＝１６個）が多段接続ネットワ
ークを構成するのに未使用となり、これら未使用の基本
接続リンク回路１を利用して迂回経路を作成することが
可能となる。
次に、このように構成された本実施例の多段接続ネット
ワーク装置の作用について説明する。
ワーク装置の作用について説明する。
いま、多段接続ネットワーク装置では、制御装Ｎｘｏか
ら被制御装置Ｙ、への伝搬経路として破線で示される正
規経路１０１（基本接続リンク回路ａｌ ＋ ａｌ、
ｂ＋ ＋ ｌ）ｆ＋ ｃ、およびｅｔ）が定義され
てデータ転送が行われているものとする。
ら被制御装置Ｙ、への伝搬経路として破線で示される正
規経路１０１（基本接続リンク回路ａｌ ＋ ａｌ、
ｂ＋ ＋ ｌ）ｆ＋ ｃ、およびｅｔ）が定義され
てデータ転送が行われているものとする。
この状態から正規回路１０１中の、例えば基本接続リン
ク回路ｂ１で障害が起きたとすると、正規回路１０１は
接続を断たれて制御装置Ｘ、から被制御装置Ｙ０へのデ
ータ転送は中断される。
ク回路ｂ１で障害が起きたとすると、正規回路１０１は
接続を断たれて制御装置Ｘ、から被制御装置Ｙ０へのデ
ータ転送は中断される。
このような場合には、制御装置Ｘ、から被制御装置Ｙ、
への伝搬経路として、例えば基本接続リンク回路ａ、ｌ
ａ４１ １）Ｉ？＋ ｂｌ＠＋ ｃ３およびｃ
２を通るように行き先を示すデータを修正することによ
り一点鎖線で示される迂回経路１０２を定義し直す。
への伝搬経路として、例えば基本接続リンク回路ａ、ｌ
ａ４１ １）Ｉ？＋ ｂｌ＠＋ ｃ３およびｃ
２を通るように行き先を示すデータを修正することによ
り一点鎖線で示される迂回経路１０２を定義し直す。
この結果、多段接続ネットワーク装置を再起動すれば、
制御装置Ｘ、から迂回経路１０２を経由して被制御装置
Ｙ、にデータを転送することが可能となる。
制御装置Ｘ、から迂回経路１０２を経由して被制御装置
Ｙ、にデータを転送することが可能となる。
このように、本実施例では、最終段の基本ブロック２の
出力側２個の基本接続リンク回路Ｃｔ＋’４＋ ・・・
を利用することにより、制御装置Ｘ、から被制御装置の
Ｙ、への伝搬経路を二経路ずつ定義可能となり、正規回
路１０１で障害が起きた場合には、迂回経路１０２を通
るように行き先を示すデータを修正するだけで容易に障
害を回避して、制御装置Ｘ０から迂回経路１０２を経由
して被制御装置Ｙ０にデータを転送することが可能とな
る。
出力側２個の基本接続リンク回路Ｃｔ＋’４＋ ・・・
を利用することにより、制御装置Ｘ、から被制御装置の
Ｙ、への伝搬経路を二経路ずつ定義可能となり、正規回
路１０１で障害が起きた場合には、迂回経路１０２を通
るように行き先を示すデータを修正するだけで容易に障
害を回避して、制御装置Ｘ０から迂回経路１０２を経由
して被制御装置Ｙ０にデータを転送することが可能とな
る。
なお、上記実施例では、縦続接続される基本ブロック２
の段数ｍを３、縦続接続された基本ブロック２の並置行
数ｋを８、入力数および出力数ｎを３２とした場合を例
にとって説明したが、一般に縦続接続される基本ブロッ
ク２の段数ｍは３以上の整数、縦続接続された基本ブロ
ック２の並置行数には２２ｍ−２、入力数および出力数
ｎは２２ｍ−１の場合に本発明が適用可能である。
の段数ｍを３、縦続接続された基本ブロック２の並置行
数ｋを８、入力数および出力数ｎを３２とした場合を例
にとって説明したが、一般に縦続接続される基本ブロッ
ク２の段数ｍは３以上の整数、縦続接続された基本ブロ
ック２の並置行数には２２ｍ−２、入力数および出力数
ｎは２２ｍ−１の場合に本発明が適用可能である。
以上説明したように本発明は、データ処理装置間を接続
する正規経路上に障害が発生しても迂回経路を定義でき
るように多段接続ネットワークを構成したことにより、
電子計算機システムがダウンしても行き先を示すデータ
を入れ換えるだけで運転を再開してデータ転送を続行す
ることができる効果がある。
する正規経路上に障害が発生しても迂回経路を定義でき
るように多段接続ネットワークを構成したことにより、
電子計算機システムがダウンしても行き先を示すデータ
を入れ換えるだけで運転を再開してデータ転送を続行す
ることができる効果がある。
また、基本ブロックとしてすべて同一の基本ブロックを
使用することができるので、基本ブロックの改造に要し
ていた手間を省くことができるとともに、部品管理も容
易になるという効果がある。
使用することができるので、基本ブロックの改造に要し
ていた手間を省くことができるとともに、部品管理も容
易になるという効果がある。
第１図は本発明の一実施例の多段接続ネットワーク装置
における多段接続ネットワークを示す図、第２図は従来
の多段接続ネットワーク装置における多段接続ネットワ
ークの一例を示す図、第３図は第１図および第２図中の
基本接続リンク回路の構成を示すブロック図、 第４図は第３図に示した基本接続リンク回路で構成され
た従来の多段接続ネットワーク装置における多段接続ネ
ットワークの一例を示す図である。 図において、 １・・・基本接続リンク回路、 ２・・・基本ブロック、 ３・・・伝搬データ選択回路、 １０１ ・・正規経路、 １０２ ・・迂回経路である。
における多段接続ネットワークを示す図、第２図は従来
の多段接続ネットワーク装置における多段接続ネットワ
ークの一例を示す図、第３図は第１図および第２図中の
基本接続リンク回路の構成を示すブロック図、 第４図は第３図に示した基本接続リンク回路で構成され
た従来の多段接続ネットワーク装置における多段接続ネ
ットワークの一例を示す図である。 図において、 １・・・基本接続リンク回路、 ２・・・基本ブロック、 ３・・・伝搬データ選択回路、 １０１ ・・正規経路、 １０２ ・・迂回経路である。
Claims (1)
- 入力側２個、出力側２個の２入力２出力の基本接続リン
ク回路を完全リンクしてなる４入力４出力の基本ブロッ
クをｍ（３以上の整数）段縦続接続しにｋ（＝２＾２＾
ｍ＾−＾３）行並べて最終段の基本ブロックの入力側２
個の基本接続リンク回路まででｎ（＝２＾２＾ｍ＾−＾
１＾１）入力ｎ出力の多段接続ネットワークを構成した
ことを特徴とする多段接続ネットワーク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62301236A JPH01141447A (ja) | 1987-11-27 | 1987-11-27 | 多段接続ネットワーク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62301236A JPH01141447A (ja) | 1987-11-27 | 1987-11-27 | 多段接続ネットワーク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01141447A true JPH01141447A (ja) | 1989-06-02 |
Family
ID=17894419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62301236A Pending JPH01141447A (ja) | 1987-11-27 | 1987-11-27 | 多段接続ネットワーク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01141447A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06197125A (ja) * | 1992-09-17 | 1994-07-15 | Internatl Business Mach Corp <Ibm> | 適応交換装置 |
-
1987
- 1987-11-27 JP JP62301236A patent/JPH01141447A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06197125A (ja) * | 1992-09-17 | 1994-07-15 | Internatl Business Mach Corp <Ibm> | 適応交換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0271492A1 (en) | A data processing device | |
| CN105122152A (zh) | 使用用于控制飞机系统部件的至少两个远程数据集中器的飞机系统的控制 | |
| JPH01245335A (ja) | プログラマブルコントローラの多重化システム | |
| JPH01141447A (ja) | 多段接続ネットワーク装置 | |
| GB2395581A (en) | Array-type processor | |
| JP3595139B2 (ja) | 制御プログラム試運転補助装置及び制御プログラム試運転方法 | |
| JPH02118738A (ja) | 二重化制御システムの異常レベルによる切換方式 | |
| JPS59202566A (ja) | 計算機間伝送ライン切換装置 | |
| JPS62152071A (ja) | デ−タ処理装置 | |
| JP6805997B2 (ja) | 制御装置 | |
| JP2002251342A (ja) | ネットワークシステム | |
| Knudsen | MUSEC, a powerful network of signal microprocessors | |
| Das et al. | Dynamically reconfigurable multi-transputer systems | |
| JPH03189883A (ja) | 並列計算機用ｌｓｉ構成方式 | |
| JPS6210729A (ja) | デ−タ伝送装置 | |
| JPS5972253A (ja) | デ−タ通信網における系切換装置 | |
| JPS62278601A (ja) | 論理制御装置 | |
| JPH01145771A (ja) | パイプライン計算機 | |
| JPS61224757A (ja) | 通信制御装置切換制御方式 | |
| JPH0272410A (ja) | プログラマブルコントローラ | |
| JPH04190420A (ja) | 並列演算回路 | |
| JPS62212866A (ja) | 複数計算機間での入出力装置の排他制御方式 | |
| JPS58125162A (ja) | 分散システム管理装置 | |
| JPH01185735A (ja) | 並列処理システムの診断方式 | |
| US20050108438A1 (en) | Heterogeneous synergetic computing system |