JPH0659052B2 - 自己ルーテイング交換方式 - Google Patents

自己ルーテイング交換方式

Info

Publication number
JPH0659052B2
JPH0659052B2 JP21120485A JP21120485A JPH0659052B2 JP H0659052 B2 JPH0659052 B2 JP H0659052B2 JP 21120485 A JP21120485 A JP 21120485A JP 21120485 A JP21120485 A JP 21120485A JP H0659052 B2 JPH0659052 B2 JP H0659052B2
Authority
JP
Japan
Prior art keywords
signal
switch
stage
node
link
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21120485A
Other languages
English (en)
Other versions
JPS6184942A (ja
Inventor
アルバート リー チン‐タウ
Original Assignee
アメリカン テレフォン アンド テレグラフ カムパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アメリカン テレフォン アンド テレグラフ カムパニー filed Critical アメリカン テレフォン アンド テレグラフ カムパニー
Publication of JPS6184942A publication Critical patent/JPS6184942A/ja
Publication of JPH0659052B2 publication Critical patent/JPH0659052B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/55Prevention, detection or correction of errors
    • H04L49/557Error correction, e.g. fault recovery or fault tolerance
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/15Interconnection of switching modules
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】
本発明はシステムが複数の段を持つ交換ネツトワークを
含み、各段は相互接続されたスイツチノードを含み、ま
た各々のコントローラが個々のデイジタルデータユニツ
トをスイツチノードのひとつに接続し、コントローラの
各々はパケツトのひとつと回線交換情報の開始に応動し
てスイツチノードに対してアドレス信号を送信するよう
になつたシステム中での故障を検出するための複数のデ
イジタルデータユニツトからのパケツトおよび回線交換
情報を交換するための自己ルーテイング交換システムに
関する。 背景技術 バツフアなしのバンセン交換ノードを使用したような自
己ルーテイングパケツト交換ネツトワークはパケツトの
伝送の前に交換ネツトワークを通して伝送されるアドレ
ス情報によつて交換ネツトワークを通してパケツトを通
信する。このような交換ネツトワークはネツトワークの
各々の入力および出力対の間に一義的なひとつだけの経
路を有する。ひとつだけの一義的経路しか存在しないこ
との問題はネツトワークに対して不平衡なトラヒツク条
件が与えられたときと、ネツトワーク内の交換ノードの
故障の影響である。トラヒツク条件の不平衡あるいはノ
ード故障の結果によつて、ネツトワークの入出力対の与
えられた集合の間を通してパケツト伝送することができ
なくなる。保守の観点からすれば、各々の入出力対の間
でひとつの一義的経路しか存在しなければ、ネツトワー
クの任意の選択された経路を通してテストパケツトを送
ることができるから、スイツチノードの故障検出が容易
になる。 自己ルーテイングネツトワークにおける信頼性とトラヒ
ツクの問題を軽減するひとつの既知の方法はボルトベラ
ネクニユーマン社のレポート4093(1979年8
月)の“音声フアネラルシステムの開発”と題するレポ
ートに述べられている。これでは、自己ルーテイングネ
ツトワークの入力に追加のバンヤンスイツチノードを使
用して上述した問題を解決している。このレポートでは
この余分の段をネツトワークの他の段と同様にすること
を提案し、これを交換ネツトワークを通つてルーテイン
グされる各パケツトのアドレスフイールドに対してアド
レシングのための余分のビツトを用いて利用している。
交換のためのこの余分の段はネツトワークの第1のルー
テイング段の前にある。余分のアドレスビツトは交換ネ
ツトワークの外のハードウエア/ソフトウエアによつて
制御され、交換ネツトワークを通る経路を決定する。ハ
ードウエア/ソフトウエアはこのビツトを使用して故障
したあるいは大トラヒツクを受けているノードを避け
る。 本発明に従えば、この問題は1段のスイツチノードの各
々が次に続く段の交換ノードの集合に接続されており、
スイツチノードの各々はアドレス信号とマルチパス信号
の受信に応動して次に続く段のスイツチノードの集合の
部分集合のひとつを経由して経路を設定するか、あるい
はスイツチノードの各々はアドレス信号あるいはユニパ
ス信号の受信に応動してスイツチノードの集合の内の予
め定められたものを通して次に続く段に対して経路を設
定する。 発明の要約 本発明の原理はスイツチノードは外部信号に応動して受
信されたアドレスによつて指定された多数の経路のひと
つを選択して不平衡あるいは故障条件を持つている後段
のスイツチノードをバイパスし、さらに他の外部信号に
応動して受信されたアドレス情報によつて指定された予
め定められた経路を選択して、そのスイツチノードが含
まれている交換ネツトワークにおける保守ができるよう
にする。 有利なことに、スイツチノードは集合にグループ化され
ており、これが複数の段に構成されて、交換ネツトワー
クを形成する。ある段のスイツチノードの与えられた集
合はリンクを経由して前の段のスイツチノードの特定の
集合に接続されており、この集合のスイツチノードの各
々は前の段から送られたアドレス情報とマルチパス信号
に応動して次に続く段に対して複数の経路の内のひとつ
を設定し、前の段から送られたアドレス情報とユニパス
信号に応動して次に続く段に対して予め定められた経路
を設定する。 さらにスイツチノードの各々はアドレス信号の受信に応
動して集合中の他のスイツチノードに対してアドレスが
受信されたリンクがそのスイッチノードによって取り扱
われており、その集合の他のスイッチノードが指定され
たリンクに関して不動作状態に入るべきことを示すリン
ク塞り信号を伝送する。 詳細な説明 第2図は本発明の焦点である図示のパケット交換ネット
ワークを示している。第3段のセクション3のような特
定の段の中のセクション中の相互接続は、その特定の段
のすべてのセクション内のすべての相互接続を表わす。
対をなす2つのノードの間でなされる相互接続法はノー
ド104−0と104−1について詳細に例示されてい
る。理解を容易にするため、300番台を除くすべての
符号は第1図と同じもので相互接続と交換ノード位置を
示すようにしている。トランクコントローラ207−0
のパケットをトランクコントローラ203−1に転送す
るリンクのみが第2図に例示されている。第6段を除く
第2図の各段内において、各交換ノードはマルチパス又
はユニパスかのいずれかであるデカップル導線例えばD
C2を経由して受信された情報に応答して多重経路ネッ
トワーク又は単一経路ネットワークのいずれかの機能を
する。もしデカップル又はユニパス信号がデカップル導
線に存在していれば、段内の各ノードは第1図に例示の
ネットワークにおけるノードと同一の機能を果す。もし
デカップル信号がデカップル導線に存在していないなら
ば、各交換ノードは別な交換ノードと対になり、ノード
対の入力の一方で受信されたパケットは交換ノード対と
関連した4つの出力のいずれかから転送され得る。 第2図の交換ネットワークを通る経路は、データ情報の
送信の前にネットワークを通してアドレス情報を転送す
るトランクコントローラ207−0によって設定され
る。もしデカップル信号が存在していないとすると、こ
のアドレス情報は所与の段内の交換ノードの各対により
使用され交換ノードのその対と関連する4つの出力のど
の2つが後続の段にパケットを通信するのに使用され得
るかが決定される。もしデカップル信号が存在するなら
ば、このアドレス情報はアドレス情報を受信する交換ノ
ードにより使用され受信ノードの2つの出力のどちらが
後続の段にパケットを通信するためアドレス情報により
指定されるかを決定する。もし指定出力が空きでないな
らば、パケットを後続の段に通信することはできない。
トランクコントローラは後のある時点で経路を設定する
ことを試みなければならないだろう。もし出力の両方が
空きであるならば、出力の所定のものの1つが用いられ
るが、もし1つだけの出力が利用できる場合はその出力
がパケットを後続の段に通信するために用いられる。一
度交換ネットワークを通して経路が設定されてしまう
と、経路は終了フラッグが経路の各ノードによりデータ
通信において検出される迄維持される。経路は終了フラ
ッグが受信される迄その設定が維持されるから、ネット
ワークはパケット交換伝送と回線交換伝送の両方に関し
て使用され得る。 第2図に図示するようにスイッチノードを対とするのに
使用される方法は次のように規定される(mはネットワ
ーク中の段の数nはノード番号、iは段番号として) 〔Pm-1・・P2 P1〕▲n i▼ を第i段のノードのnの任意の2進表示であるとしよ
う。各Pは2進の1ビットを表わす。また 〔Pm-1・・P2 P1 P0〕▲1 i▼ で第i段のノードのリンク1の2進表示を示すノード 〔Pm-1・・Pi・・P1〕n の相手の2進表示はim/2のとき 〔Pm-1…P1〕▲n i▼ であり、i>m/2のとき 〔Pm-1…Pi〕▲n i▼ である。例えば、第3段のスイツチノード103−0は
〔00000〕▲0 3▼ で表わされ、その相手は 〔0000〕▲4 3▼ であり、これはまた 〔00100〕▲4 3▼ と書くことができる。 スイツチノードを対とする他の方法は次のように規定す
ることができる。ノードnの位置とリンク番号を先に述
べたように定義しよう。 ノード 〔Pm-1…Pi…P1〕▲n 1▼ の相手の2進表示は、i〉m/2のとき であり、i>m/2のとき 〔Pm-1…Pi〕▲n i▼ である。第2図に図示したパケツト交換ネツトワークの
全体の機能を説明するために、トランクコントローラ2
07−0からトランクコントローラ208−1への第4
図に図示したパケツトのルーテイングについて考えよ
う。もし段のいずれもデカツプル信号を受信していない
ならば、第2図に図示したリンクは第4図に図示したパ
ケツトをトランクコントローラ208−1に交換するた
めに利用できる経路のすべてである。経路はトランクコ
ントローラ207−0によつて、まず第4図に図示した
パケツトのアドレスフィールドを送信し、入力リンク2
00−0を経由して交換ネツトワークに対して経路設定
時間の間にセットアップ信号を送信することによって設
定される。もし全ての段がデカップル信号を受信してい
るならば、トランクコントローラ207−0と208−
1との間の経路はノード100−0、101−0、10
2−0、103−0、104−0及び105−0を経由
してのみ設定され得る。経路の設定時間はシステムのタ
イミング発生器65によって決定される。各スイッチノ
ードはアドレス情報と設定信号に応動して、それが受信
したアドレス情報の最上位のビットを除去する。例え
ば、第1段のスイッチノードは6ビットのアドレスビッ
トA0〜A5の全てを受信し、A5ビットを削除し、第
2段に対してビットA0乃至A4と設定信号を再送す
る。このプロセスはアドレスフィールドと設定信号が第
6段に達して、ここでスイッチノードがA0だけを受信
するまで継続される。 ここで段のいずれもデカップル信号を受信していないと
きのトランクコントローラ207−0からトランクコン
トローラ208−1への経路の決定について詳細に考え
よう。スイッチノード100−0は入力リンク200−
0上のアドレス情報に応動してこの情報と設定信号をリ
ンク201−0を経由してノード101−0へ送るか、
あるいはケーブル300−0、ノード100−1および
リンク201−2を経由してノード101−1へ送る。
ノード100−0はアドレス情報に応動して直接にリン
ク201−0が空きかどうかをしらべ、またリンク20
1−2が空きかどうかをノード100−1とケーブル3
00−0を経由して調べることによつてこの転送を実行
する。もしアドレス情報と設定信号がリンク201−0
を通して第2段のセクシヨン2のノード101−0に達
すれば、これは次にノード101−0を通してかあるい
はノード101−2とケーブル301−0を通して第3
段のセクシヨン4に通知することができる。同様にもし
アドレス情報と設定信号がリンク201−2を通してセ
クシヨン2に運ばれれば、スイツチノード101−1あ
るいはスイツチノード101−3を使用してアドレス情
報と設定信号が第3段のセクシヨン4に通知される。 第2段のセクシヨン2中のノードが一度アドレス情報の
転送に指定されると、そのノードは待ち状態に入つて、
経路がトランクコントローラ208−1に対して完成さ
れるのを待つことになる。この情報を受信したあと、ノ
ードは塞り状態に入り、パケツト中に終了フラグが検出
されるまでパケツトの引き続くデータ情報を選択された
出力リンクに転送する。これが一度生ずると、ノードは
空き状態になる。 以上の説明では第2図の第2段と第3段の間でアドレス
情報、設定信号およびパケツトの残りを転送するのに4
本のリンクだけが利用できることを示しており、これに
対して第1図ではパケツトがトランクコントローラ20
7−0からトランクコントローラ208−1に交換ネツ
トワークを通して転送されるときに、1本のリンクしか
利用することができない。ケーブル300−0のような
ケーブル上のパケツトの転送は双方向的であり、パケツ
トはスイツチノード100−1がスイツチノード100
−0にケーブル300−0を通して転送でき、その逆も
可となつていることに注意していただきたい。 先の説明から、アドレス情報と設定信号はリンク202
−0、202−2、202−4、202−6を通して第
3段のセクシヨン4に転送され、セクシヨン4を形成す
るスイツチノード102−0乃至102−7は先に述べ
たリンクのひとつの上のアドレス情報に応動して、アド
レス情報と設定信号をリンク203−0、203−2、
203−4、203−6、203−8、203−10、
203−12あるいは203−14を通して第4段に転
送することがわかる。この場合にも再び、第1図と比較
すれば、第2図の第3段はトランクコントローラ207
−0からトランクコントローラ208−1へのアドレス
情報、設定信号および引き続くパケツトを転送するのに
8個の可能な出力リンクがあるが、これに対して第1図
にはひとつのリンクしかないことになる。 第2図の残りの段、すなわち、第4、5および6は適切
な出力導体に対してパケツトをルーテイングすることに
関しており、このためにこれは単に隣接したスイツチノ
ードと対になつている。第4段の中では、ノード103
−0と103−1はリンク203−0、203−2、2
03−8あるいは203−10上のアドレス情報の受信
に応動してアドレス情報と設定信号をリンク204−0
および204−4あるいはリンク204−2および20
4−6を通して、それぞれ第5段のノード104−0あ
るいは104−1に伝える。ノード104−0と104
−1はアドレス情報に応動して、アドレス情報をリンク
205−1あるいは205−3を経由してノード105
−1に伝える。ノード105−0はアドレス情報に応動
して設定信号をトランクコントローラ208−1に伝え
る。 トランクコントローラ208−1はノード105−0か
らの設定信号の受信に応動して確認信号をノード105
−0に返送する。ノード105−0は確認信号に応動し
て、経路設定動作の間に選択されていたリンクを経由し
て確認信号を第5段に再送する。確認信号は先に設定さ
れた経路を経由してトランクコントローラ207−0に
次々に伝えられる。確認信号がトランクコントローラ2
07−0によつて受信されたとき、これは第4図に図示
されたパケツトの送信を開始する。先に選択された経路
の各ノードが先のノードから確認信号を受信したとき、
確認信号を受信したそのノードは塞り状態に入り、パケ
ツトデータに終了フラグが受信されるまでネツトワーク
を通した経路を閉塞する。もしノードが待ち状態にある
間に確認信号を受信しなければ、これは経路信号による
次の経路設定時に強制的に空き状態にされる。 一般に、第2図そのアーキテクチャを図示したn段のバ
ンセンネットワークでは、もし段のいずれもデカップル
信号を受信していないならばその中段で▲√▼本の代
替出力リンクが得られる。この代替出力リンクの追加さ
れた数によって、トラヒックの不平衡の問題は大幅に軽
減される。 ノード102−0及び102−4を第5図に詳細に図示
する。各ノードはリンクコントローラ500のような2
本のリンク制御回路から成る。ノード102−2、10
2−4は部分ケーブル504乃至508から成るケーブ
ル302−0を通して相互に通信する。リンク制御回路
はデカップル信号DC2に応答してケーブル302−0
上に伝送される全ての情報を無視する。リンク制御50
0を図示する第6図及び第7図の説明で詳細に図示する
ように、各リンク制御回路は4状態、空き、設定、待ち
及び塞りを持つ。リンク制御回路が空き状態のときに
は、これはリンクを経由して受信された設定信号に応動
して設定状態に配流。設定状態ではリンク制御回路50
0乃至503は部分ケーブル504乃至507を監視し
てアドレス情報を求める。もし受信されたアドレス情報
の最上位のビットが“0”であれば、リンク制御回路5
00及び502は“0”である最上位のビットに応動し
て、それぞれリンク203−0或は203−8を通る経
路を設定する。リンク制御回路500は、ケーブル66
を通して、システムのタイミング発生器65から受信さ
れたタイミング情報を利用してリンク制御502とは異
なる時点でこの通信路を設定することによって、ぶつか
りを防止する。アドレス情報の最上位のビットが“1”
であれば、リンク制御回路501及び503はそれぞれ
リンク203−1及び203−9を通して通信路を設定
するように試る。そしてもし最上位ビットが“0”であ
れば、リンク制御回路502と503はリンク203−
0と203−8を通して通信路を設定するよう試る。リ
ンク制御回路が経路を設定することができるかどうか
は、接続されたリンクが空きかどうかによる。もしリン
ク制御回路が経路を設定すれば、これは次に待ち状態に
入り、そのときこれは部分ケーブルを通して受信された
アドレス情報の残りのアドレスビツトを次の段に通信し
続ける。 リンク制御回路が次の段から返送された確認信号を受信
したときに、これは塞り状態に入る。リンク制御がもし
次の設定パルスの伝送の前に確認信号を受信せず、経路
が設定されなかつたことが示されると、リンク制御は次
の設定信号によつて空き状態に入る。リンク制御回路が
一度確認信号を受信すれば、これは塞り状態に入り、終
了フラグが受信されるまで、塞り状態に留る。 DC2信号を受信しているときリンク制御回路はまた部
分ケーブル508を通して、それが202−0のような
与えられた入来リンクについて設定された経路をそのと
き持つているかを示す情報を伝える。部分ケーブル50
8を使用して伝えられるこの情報の目的は、他のリンク
制御回路がパケツトのデータビツトをアドレス情報およ
び設定信号であるとして解釈するのを防止することであ
る。 リンク制御回路500は第6図および第7図に詳細に図
示されている。リンク制御502は同一の設計である
が、リンク制御回路501と503はゲート616乃至
619の下位の入力について異なつており、これらのリ
ンク制御回路は“1”であるアドレスビツトに応動しな
いので、負の入力を持つている。 第6図および第7図に図示するように、各リンクは2本
の導体を含み、例えば、リンク202−0は導体600
および601を有している。先に述べたように、ノード
内の4本のリンク制御回路は独立に4つの状態:空き、
設定、待ちおよび塞りの内のひとつをとる。リンク制御
回路が塞り状態のときには、各リンクの2本の導体の両
者はデータ情報をリンク制御回路に転送する機能を持
つ。塞り状態の間には、一方の導体(偶導体)はD0の
ようなすべての偶数のデータビツトを伝え、他方の導体
(奇導体)はD1のようなすべての奇のデータビツトを
伝える。しかし、空き、設定および待ち状態の間は、与
えられたリンク中のこれらの2本の導体は他の目的に使
用され、偶および奇導体として指定される。例えば、リ
ンク202−0の中では、導体600はI00(偶導
体)として指定され、導体601はI01(奇導体)と
して指定される。 リンク202−16は導体602(I10、偶導体)と
導体603(I11、奇導体)から成り、リンク202
−8は導体604(I20、偶導体)、と導体605
(I21、奇導体)から成り、リンク202−18は導
体606(I30、偶導体)と導体607(I31、奇
導体)から成る。設定状態の間では、発信トランクコン
トローラは6システムクロック信号の間偶導体に設定信
号を送信し、同じ期間の間奇導体にアドレス情報を送信
する。 第8図は経路設定時に奇導体と偶導体上を6段の間で生
ずる伝送を図示している。線813上に図示されるよう
に、システムクロツクは6段のスイツチノードのための
基本的タイミングを提供し、線830上の経路信号は経
路設定の開始を規定する。まず、トランクコントローラ
207−0はリンク200−0上の奇および偶導体を通
して、それぞれスイツチノード100−0に対して線8
00および801で示した情報を送る。時間822の間
に、ノード100−0のアドレス検出回路は線800上
の設定信号に応動してA5のアドレスビツト“0”をし
らべ、これは奇導体を通して受信され、線801上の第
1段の入力として示されている。スイツチノード100
−0はこの情報に適切に応動して、奇および偶導体上で
トランク207から受信されたこのあとの情報が、時間
823からあと第2段の選択されたノードにゆくように
する。設定パルスとアドレスビツトは線802乃至81
2で図示されるように各段を通して転送される。 後に詳述するように、各段において、ノードは最上位の
アドレスビツトを除去する。例えば、第1段はA5のア
ドレスビツトを除く。第1段でA5のアドレスビツトが
除去されているから、第2段の受信ノードは線802で
図示される設定信号の受信と同時に、線803上に図示
したA4のアドレスビツトを受信する。線812で図示
されるように奇および偶導体上の情報を受信した第6段
のノードは、これを時間824でトランクコントローラ
208−1に転送する。トランクコントローラ208−
1は設定信号に応動して、奇導体を通して確認信号を返
送する。次に確認信号は線815乃至821で図示する
ように、すべての交換段を通してトランクコントローラ
207−0に転送される。トランクコントローラ207
−0が第1段を通して確認信号を受信したとき、これは
次にパケツトデータの送信を開始する。 第6図および第7図に図示するような第5図のリンク制
御500について、次に考えよう。リンク制御回路50
1乃至503は同様の設計によるものであるが、その差
については以下の説明で明らかにする。コントローラ6
21はリンク制御のための制御機能を実行する。アドレ
ス検出ブロック646は設定状態の間に及びDC2信号
のない状態において動作して、接続されたリンクのひと
つから受信されたアドレスビットの発生を検出して、ノ
ードの対の他のリンク制御は、どれもその特定のリンク
についてそのときデータを交換していないことを確認す
る。アドレス検出ブロック646は“0”であるDC2
信号を受信していると、アドレス検出ブロックはDC2
信号がアンドゲート613と615の先のリンク上のア
ドレス情報への応答を不能にしているからリンク202
−24と202−16に受信される情報に応答しない。
更に、アドレス検出ブロック646はコントローラ61
2に対して待ち状態になるように知らせるために設定状
態の終了を検出する。アドレス検出ブロック646はそ
れがもはや設定信号を受信していなければ、設定状態が
終了したことを判定する。 データ選択ブロック647は情報を選択されたリンクか
ら、リンク制御500中の出力リンク203−0に転送
するのに利用される。 データ選択647はアドレス情報の第1ビツトが復号さ
れたあと、設定状態の間に動作し、リンク制御500が
アドレス情報の残りと設定信号をリンク203−0に通
信するべきことを判定する。データ選択ブロツク647
はまた塞り状態の間に、情報データを選択された入力リ
ンクからリンク203−0に転送するように動作する。
しかし、待ち状態の間には、データ選択ブロックは不動
作であり、リンク203−0上にはビツトを転送しな
い。待ち状態の間には、リンク制御500はリンク20
3−0の導体652を経由して第4段から確認番号を待
つている。 フラグ検出器636は情報データ中の終了フラグが信号
コントローラ621に受信されたことに応動して空き状
態に入る。確認送信ブロック660はコントローラ62
1によつて第4段から受信された確認信号を第2段に返
送するのに使用される。 上の例で述べたように、第8図の線804で示された情
報がリンク202−0の導体600(偶導体)で受信さ
れ、第8図の線805上に示された情報が導体601
(奇導体)上で受信されているものと仮定しよう。さら
に、リンク制御回路500は空き状態にあるものと仮定
する。リンク制御500は時間825の間に導体600
および601上のこの情報に応動し、リンク制御502
は時間826の間に応動する。応答時間のこの差によつ
て、リンク制御回路の間の競合が防止される。いずれか
の他のリンク制御が情報データあるいは経路設定情報に
応答しているかどうかを判定するために、アドレス検出
ブロツク646のゲート608は他の三つのリンク制御
回路からの信号を監視して、これらの回路がそのときパ
ケツトデータあるいは経路設定情報をリンク202−0
上に現在受信していないことを確認する。監視はラツチ
622に類似したラツチからケーブル508を経由して
ゲート608に転送されるリンク制御501、502お
よび503の状態G0ビツトに応動する。ORゲート6
08によつて実行される。もしORゲート608の出力
が“0”であれば、これはパケツトデータあるいはノー
ド対の他のリンク制御回路の経路設定情報についてリン
クがアクテイブでないことを示す。導体601上のアド
レスビツトは“0”(第8図の線805上に示すA3)
であるから、ゲート616の出力は調停回路620に対
して“1”を受信する。リンク制御501および503
中のゲート616と同様のゲートが“1”であるアドレ
スビツトA3に応動する。調停回路620の出力J0乃
至J3はこの入力K0乃至K3に次の式で示すように応
動する。 J0=K0 J1=▲▼ K1 J2=▲▼ ▲▼ K2 J3=▲▼ ▲▼ K2 K3 調停回路620はそのK0入力ゲート616上に受信さ
れた“1”に応動して導体661を経由してコントロー
ラ621に対して“1”を送信する。コントローラ62
1は導体661上の“1”に応動して、空き状態を脱
し、設定状態に入り、ラツチ622のG0ビツト位置が
セツトされたとき、導体650を通してゲート623お
よび627に対して“1”が送信され、ゲート623と
677は出力リンク203−0の導体であり導体651
および652に対して、導体600および601で受信
された続く情報をゲート631、ゲート632、フリツ
プフロツプ633およびフリツプフロツプ634プラス
ゲート635を経由して転送するように付勢される。さ
らに、ラツチ622にG0ビツトがセツトされたという
ことは、部分ケーブル508を通してリンク制御回路5
01、502および503に送られて、リンク202−
0がリンク制御回路500によつて選択されたことを知
らせる。 データ選択ブロツク647による次の情報の伝送は時刻
827まで継続する。この時点で、アドレス検出ブロツ
ク646のゲート645はリンク制御回路500がもは
や導体600上に設定信号を受信していないことを検出
し、導体662を経由して、コントローラ621に対し
てこの事実を示すために“0”信号を送出する。コント
ローラ621は導体600上の“0”の受信に応動し
て、待ち状態に入る。この状態に入つたとき、コントロ
ーラ621はリンク制御500を準備して第4段からの
確認信号を受信する。コントローラ621は遅延670
および導体653を経由してOPENd信号を送出し、これ
はゲート635が導体652に送信しないように消勢
し、またフリツプフロツプ637をリセツトする。 時刻828で第4段から確認信号が受信されたとき、フ
リツプフロツプ637がセツトされ、Q出力はコントロ
ーラ621に対して導体654を経由して“1”を送出
する。導体654上の“1”に応動して、コントローラ
621は第2段に対して確認信号を再送して、塞り状態
に入る。コントローラ621はゲート641乃至644
に対して、導体655を経由して“1”を送ることによ
つて、第2段に対して確認信号を再送する。G0出力は
“1”であり、この事実は導体650に伝送されるか
ら、ゲート641は導体601を通して、確認パルスを
第2段に送る。さらに、OPENd信号はデータ選択ブロツ
ク647を動作して、ゲート635を付勢することによ
つて、データを導体652に送出する。 第8図の線830に示されるように、時刻832の前
に、導体652を経由して、リンク制御回路500が第
4段から確認信号を受信しなければ、コントローラ62
1はゲート639による経路信号の受信したとき、OR
ゲート640とANDゲート639から信号を受信によ
つて強制的に空き状態に入る。確認信号が第4段から受
信されないことの一つの理由は、トランクコントローラ
208−1への経路を設定することが不可能であつたと
いうことである。経路信号によつて、ORゲート640
とANDゲート639を経由してコントローラ621を
空き状態に強制的に変えることによつて、コントローラ
621が無限に待ち状態に留まらないようにする。 塞り状態の間は、コントローラ621は導体600およ
び601上を受信された引き続くデータをそれぞれ導体
651および652に転送し、一方転送されているデー
タを監視して終了フラグを検出する。フラグ検出器63
6によつて終了フラグが検出されたとき(これは塞り信
号によつて付勢される)、この事実を示す信号がORゲ
ート640を経由してコントローラ621に送信され
る。コントローラ621は終了フラグの表示の受信に応
動して、空き状態に入る。 第9図はコントローラ621と状態表を図示している。
状態表は図示のように、コントローラ621の全体の動
作を詳細に規定している。 トランクコントローラ207−0は第10図に図示され
ている。トランクコントローラ207−0データ顧客か
ら受信されたデータに応動して、このデータを第2図に
図示するような交換ネツトワークに送信する。データ顧
客が伝送すべきデータを持つているときには、データ顧
客は線1013を経由して制御1004に対してスター
トを送る。制御1004はスタート信号に応動してデー
タ顧客に対して、導体1014を通してホールド信号を
送信し、データ顧客によつて送信された次のデータをケ
ーブル1012を経由し、データ同期回路1002、並
直列変換器1003およびデータセレクタ1005を経
由してシフトレジスタ1006に送る。制御1004は
導体1015、1016および1017を通して適切な
信号を送ることによつてこの経路を初期化する。また制
御1004はカウンタ1011をスタートして6ビツト
時間を計数し、これはシフトレジスタ1006に転送さ
れるデータ顧客から受信される6ビツトのアドレスビツ
トに対応している。6ビツトのアドレスビツトがシフト
レジスタ1006に記憶されたあとで、制御1004は
導体1014を経由してデータ顧客に対してホールド信
号を送信する。導体1019上の制御1004に対する
カウンタ1011による“1”の伝送によつて、制御1
004に対して、シフトレジスタ1006に6個のアド
レスビツトが記憶されたことが知らされる。この時点に
おいて、システムのタイミング発生器65が経路信号を
発生するまで、制御1004は待ち状態になる。経路信
号の受信によつて、制御1004はデータセレクタ10
07と1008を動作してその“0”入力からデータを
受理し、ゲート1009と導体1001を経由してシフ
トレジスタ1006中に記憶されたアドレスビツトをデ
ータセレクタ1008を通して、リンク200−0に与
える。これと同時に、データセレクタ1007はその
“0”入力を選択しているので“1”信号が導体100
0に送出される。この信号は先に述べた設定信号であ
る。 カウンタ1011によつて決定されるように、6個のア
ドレスパルスが送出されたあと、制御1004はゲート
1009を消勢し、これはフリツプフロツプ1010を
付勢して、導体1001上の確認パルスの応答を待つ。 確認パルスの受信によつて、制御1004は導体101
4を経由して信号を送り、データ顧客に対してデータの
伝送を継続できることを知らせる。スタート信号の不在
に応動して、制御1004は、導体1024を経由して
フラグ発生器1024に対して信号を送り、これによつ
てフラグ発生器1023はそれぞれデータセレクタ10
07、1008と導体1000、1001を通して終了
フラグビツトを送出する。 第3図のアーキテクチヤを大規模集積回路(VLSI)
で利用するのに適合させるためには、第2図に図示した
アーキテクチヤにトポロジー的な変換を行なつて、スイ
ツチノードのスイツチノードのすべての対が相互に隣接
した物理的位置を占めるようにする。第2図のトポロジ
ー的変換は第11図に図示されており、この図ではノー
ドの対が単一のエレメントとして図示されている。この
図はこれらのエレメントの番号が第3図の第1のスイツ
チノードの最下位の番号に対応するようになつている。
例えば、第2図の第3段においてはスイツチノード対1
02−0と102−4は第11図では1102−0とし
て示されており、第2図の第2段においてはスイツチノ
ード対101−1と101−3は第11図で1101−
1として示されている。このトポジー的変換は形式的に
は次のように規定される。ネツトワークはトラヒツクを
分担する二つのスイツチノードが一体となるように変換
されているから、第2図の第i段のノードに対してこの
操作を実行するシヤフリング関数Siは、リンク〔Pn-1
…PiPi-1…P2P1P0〕の新しい位置をシヤフルしたあとで Si〔〔Pn-1…Pi+1PiPi-1…P2P1P0〕=〔Pn-1…Pi+1Pi-1
…P2P1PiP0〕 となるように規定される。ここでi=2、3…n/2であ
る。 Siの逆関数をSi -1とすれば Si -1〔〔Pn-1…Pi+1PiPi-1…P2P1P0〕〕=〔Pn-1…Pi+1
P1Pi-1…P2P0〕 である。 Tiを次のように定義する。 Ti〔〔Pn-1…Pi+1PiPi-1……P2P1P0〕〕=〔Pn-1……P
i+1P0Pi-1……P2P1Pi〕 Diは第i段のノードが第(i+1)段のノードに接続さ
れるためのリンクを規定するトポロジー的な記述規則で
あり、Di=Tn-iである。第2図のトポロジーでは Si+1DiSi -1となつている。 以上の例は本発明の原理の単なる例示にすぎないことが
理解されるであろう。本発明の精神と範囲を逸脱するこ
となく、当業者には多くの他の実施例を工夫することが
できる。特に、当業者はi>m/2のとき(mはネツト
ワークの段数、iは段番号)、与えられた第i段のセク
シヨン中のノードは任意の方法で対にできることが理解
できる。
【図面の簡単な説明】
第1図は従来技術の自己ルーテイングパケツト交換ネツ
トワークのブロツク図; 第2図は本発明の主題であるパケツト交換ネツトワーク
のブロツク図; 第3図は図面の内のあるものを組合わせる方法を示す
図; 第4図は第2図に図示した交換ネツトワークを通しての
パケツトの設定とルーテイングの間にトランクコントロ
ーラによつて送信される情報を示す図; 第5図は第2図のスイツチノード102−0の詳細なブ
ロツク図; 第6図および第7図はスイツチノード102−0のリン
クコントローラを詳細に示す図; 第8図は第2図に図示した交換ネツトワークを直して経
路を設定する間に利用される信号を図示するタイミング
図; 第9図はスイツチノード102−0を通しての情報のル
ーテイングの間に第6図のリンクコントローラ621に
よつて実行される状態図; 第10図は第2図のトランクコントローラ207−0の
ブロツク図; 第11図は第2図に図示したネツトワークの再構成を示
すブロツク図である。 〔主要部分の符号の説明〕 ノード……100−0 リンク……201−0 リンク制御回路……500、501
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H04M 11/06 7470−5K

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】システム中の故障を検出するために複数の
    デイジタルデータユニツトからのパケツトおよび回線交
    換情報を交換する自己ルーテイング交換方式であつて、
    システムは 複数の段を持ち、各段は相互接続されたスイツチノード
    を含む交換ネツトワークと; 各コントローラが個々のデイジタルデータユニツトをス
    イツチノードのひとつに接続する複数の分散したコント
    ローラを含み、 コントローラの各々はパケツトのひとつと回線交換情報
    のスタートの受信に応動してアドレス信号をスイツチノ
    ードに伝送するようになつた自己ルーテイング交換方式
    において; ある段のスイツチノードの各々は、次に続く段のスイツ
    チノードの集合に接続されており; スイツチノードの各々はアドレス信号とマルチパス信号
    の受信に応動して次に続く段のスイツチノードの集合中
    の部分集合の任意のものを通して経路を設定し; スイツチノードの各々はアドレス信号とユニパス信号の
    受信に応動して、次に続く段のスイツチノードの集合の
    内の予め定められたものを通して経路を設定する ことを特徴とする自己ルーテイング交換方式。
  2. 【請求項2】特許請求の範囲第1項に記載の方式におい
    て、 スイツチノードの各々はさらに 複数のリンク制御を含み、リンク制御の各々は アドレス情報とマルチパス信号とに応動して次に続く段
    のスイツチノードの部分集合のひとつを特定するコント
    ローラと、 ノードの部分集合の内の指定されたものに対して通信要
    求信号を送信するためのデータ選択回路とを含み コントローラは通信利用不可信号に応動して空き状態に
    入り、 コントローラは通信利用不可信号に応動してその前の段
    に対して通信利用可の信号を送らない ようになつていることを特徴とする自己ルーテイング交
    換方式。
  3. 【請求項3】特許請求の範囲第2項に記載の方式におい
    て、 スイツチノードの各々はさらに アドレス情報の受信に応動して、受信スイツチノードに
    接続された受信スイツチノードを含む段のスイツチノー
    ドに対して入力リンク塞り信号を送信するラツチ を含むことを特徴とする自己ルーテイング交換方式。
  4. 【請求項4】特許請求の範囲第3項に記載の方式におい
    て、 アドレス情報はアドレス信号を含み、 コントローラはアドレス情報の受信に応動してアドレス
    信号の最上位のビツトを除去し、次に続く段に対して残
    りのアドレス信号を再送信する ことを特徴とする自己ルーテイング交換方式。
JP21120485A 1984-09-26 1985-09-26 自己ルーテイング交換方式 Expired - Fee Related JPH0659052B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/654,764 US4679186A (en) 1984-09-26 1984-09-26 Alternate self-routing packet switching node having fault detection capabilities
US654764 1991-02-12

Publications (2)

Publication Number Publication Date
JPS6184942A JPS6184942A (ja) 1986-04-30
JPH0659052B2 true JPH0659052B2 (ja) 1994-08-03

Family

ID=24626148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21120485A Expired - Fee Related JPH0659052B2 (ja) 1984-09-26 1985-09-26 自己ルーテイング交換方式

Country Status (11)

Country Link
US (1) US4679186A (ja)
JP (1) JPH0659052B2 (ja)
KR (1) KR920008431B1 (ja)
BE (1) BE903317A (ja)
CA (1) CA1234206A (ja)
CH (1) CH669293A5 (ja)
DE (2) DE3533846A1 (ja)
FR (1) FR2570914B1 (ja)
GB (2) GB8523355D0 (ja)
IT (1) IT1185379B (ja)
NL (1) NL8502633A (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809261A (en) * 1987-07-10 1989-02-28 Solid State Systems, Inc. Space and time switch for 22 PCM highways
US4845722A (en) * 1987-10-16 1989-07-04 Digital Equipment Corporation Computer interconnect coupler employing crossbar switching
US4887076A (en) * 1987-10-16 1989-12-12 Digital Equipment Corporation Computer interconnect coupler for clusters of data processing devices
US4999829A (en) * 1989-11-06 1991-03-12 At&T Bell Laboratories Automatic fault recovery in a packet network
US4993015A (en) * 1989-11-06 1991-02-12 At&T Bell Laboratories Automatic fault recovery in a packet network
JPH0799816B2 (ja) * 1990-01-10 1995-10-25 富士通株式会社 保護線の切替制御方式
US5301284A (en) * 1991-01-16 1994-04-05 Walker-Estes Corporation Mixed-resolution, N-dimensional object space method and apparatus
EP0504537A1 (en) * 1991-03-22 1992-09-23 International Business Machines Corporation Method and apparatus for the testing and evaluation of geographically distributed telecommunication networks
US5321813A (en) * 1991-05-01 1994-06-14 Teradata Corporation Reconfigurable, fault tolerant, multistage interconnect network and protocol
US5377180A (en) * 1991-12-23 1994-12-27 U.S. Philips Corporation Data switching device
US5495589A (en) * 1993-12-23 1996-02-27 Unisys Corporation Architecture for smart control of bi-directional transfer of data
US5450578A (en) * 1993-12-23 1995-09-12 Unisys Corporation Method and apparatus for automatically routing around faults within an interconnect system
US5729754A (en) * 1994-03-28 1998-03-17 Estes; Mark D. Associative network method and apparatus
DE4415016A1 (de) * 1994-04-29 1995-11-02 Sel Alcatel Ag Verfahren zum Betreiben eines Koppelnetzes sowie Koppelnetz und Vermittlungsstelle dafür
DE19513564A1 (de) * 1995-04-18 1996-10-24 Sel Alcatel Ag Verfahren zum Betreiben eines Fernmeldenetzes sowie Netzzugangs-Vermittlungsstelle und Durchgangs-Vermittlungsstelle
FR2736483B1 (fr) * 1995-07-07 1997-08-14 Cit Alcatel Reseau de connexion de cellules atm
JP3432664B2 (ja) * 1996-02-14 2003-08-04 富士通株式会社 通信ノード及び障害復旧方法並びに通信ネットワーク
US6138251A (en) * 1997-06-30 2000-10-24 Sun Microsystems, Inc. Method and system for reliable remote object reference management
US6639895B1 (en) 1998-10-05 2003-10-28 Performance Technologies, Incorporated Fault tolerant network switch
US6519697B1 (en) 1999-11-15 2003-02-11 Ncr Corporation Method and apparatus for coordinating the configuration of massively parallel systems
US6412002B1 (en) 1999-11-15 2002-06-25 Ncr Corporation Method and apparatus for selecting nodes in configuring massively parallel systems
US6745240B1 (en) 1999-11-15 2004-06-01 Ncr Corporation Method and apparatus for configuring massively parallel systems
US6418526B1 (en) 1999-11-15 2002-07-09 Ncr Corporation Method and apparatus for synchronizing nodes in massively parallel systems
US7002975B2 (en) * 2000-08-11 2006-02-21 Texas Instruments Incorporated Multiprocessor network node failure detection and recovery
US7039014B1 (en) 2000-12-26 2006-05-02 Cisco Technology, Inc. Network-wide connection-based debug mechanism
US7215643B2 (en) * 2003-07-29 2007-05-08 Level 3 Communications, Llc System and method for providing alternate routing in a network
US7339934B2 (en) * 2001-04-06 2008-03-04 Level 3 Communications, Llc Alternate routing of voice communication in a packet-based network
US6766482B1 (en) 2001-10-31 2004-07-20 Extreme Networks Ethernet automatic protection switching
WO2004106404A1 (ja) 2003-05-27 2004-12-09 Fujitsu Limited 有機導電性ポリマー組成物、それを用いた透明導電膜及び透明導電体、並びに、該透明導電体を用いた入力装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4347498A (en) * 1979-11-21 1982-08-31 International Business Machines Corporation Method and means for demand accessing and broadcast transmission among ports in a distributed star network
EP0042447B1 (en) * 1980-06-19 1984-06-13 International Business Machines Corporation Flow control mechanism for block switching nodes
FR2497040B1 (fr) * 1980-12-24 1988-03-18 Duquesne Jean Reseau de telecommunications par paquets
JPS58150349A (ja) * 1982-03-02 1983-09-07 Mitsubishi Electric Corp パケツト通信ネツトワ−ク
EP0097351A3 (en) * 1982-06-21 1986-02-26 Nec Corporation Router unit and routing network for determining an output port by detecting a part of an input packet
US4491945A (en) * 1982-06-25 1985-01-01 At&T Bell Laboratories Fast packet switch
US4512011A (en) * 1982-11-01 1985-04-16 At&T Bell Laboratories Duplicated network arrays and control facilities for packet switching

Also Published As

Publication number Publication date
DE3533846A1 (de) 1986-04-03
GB2168221B (en) 1988-09-28
GB2168221A (en) 1986-06-11
GB8523676D0 (en) 1985-10-30
KR860002764A (ko) 1986-04-28
NL8502633A (nl) 1986-04-16
KR920008431B1 (en) 1992-09-28
BE903317A (fr) 1986-01-16
JPS6184942A (ja) 1986-04-30
IT1185379B (it) 1987-11-12
IT8522265A0 (it) 1985-09-25
CA1234206A (en) 1988-03-15
US4679186A (en) 1987-07-07
DE3534355A1 (de) 1986-04-17
DE3534355C2 (de) 1995-04-13
FR2570914A1 (fr) 1986-03-28
FR2570914B1 (fr) 1989-01-06
CH669293A5 (de) 1989-02-28
GB8523355D0 (en) 1985-10-23

Similar Documents

Publication Publication Date Title
JPH0659052B2 (ja) 自己ルーテイング交換方式
US4656622A (en) Multiple paths in a self-routing packet and circuit switching network
EP0169208B1 (en) Self-routing packet switching network
US4696000A (en) Nonblocking self-routing packet and circuit switching network
KR940011492B1 (ko) 스위치 노드 및 그 제어방법
US4661947A (en) Self-routing packet switching network with intrastage packet communication
US5450578A (en) Method and apparatus for automatically routing around faults within an interconnect system
JPS62503210A (ja) パケット交換ネットワーク
CA2100235C (en) Switch-based microchannel planar apparatus
JPH09247176A (ja) 非同期転送モード交換方式
JP2533223B2 (ja) 多段通信ネットワ―ク
WO1983002181A1 (en) A selector switch for a concurrent network of processors
JP3094849B2 (ja) 並列計算機およびその多段結合網
JPH06197125A (ja) 適応交換装置
WO1983002182A1 (en) An arbiter switch for a concurrent network of processors
WO1984001079A1 (en) Four way arbiter switch for a five port module as a node in an asynchronous speed-independent network of concurrent processors
US6226683B1 (en) Increasing probability multi-stage network
WO1984001078A1 (en) Four way selector switch for a five port module as a node in an asynchronous speed independent network of concurrent processors
Arango et al. Staged circuit switching
JP2924449B2 (ja) リンク選択方式
JP3093735B2 (ja) Atm交換機

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees