JPS6184942A - 自己ルーテイング交換方式 - Google Patents

自己ルーテイング交換方式

Info

Publication number
JPS6184942A
JPS6184942A JP60211204A JP21120485A JPS6184942A JP S6184942 A JPS6184942 A JP S6184942A JP 60211204 A JP60211204 A JP 60211204A JP 21120485 A JP21120485 A JP 21120485A JP S6184942 A JPS6184942 A JP S6184942A
Authority
JP
Japan
Prior art keywords
stage
signal
switch
node
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60211204A
Other languages
English (en)
Other versions
JPH0659052B2 (ja
Inventor
チン‐タウ アルバート リー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPS6184942A publication Critical patent/JPS6184942A/ja
Publication of JPH0659052B2 publication Critical patent/JPH0659052B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/55Prevention, detection or correction of errors
    • H04L49/557Error correction, e.g. fault recovery or fault tolerance
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/15Interconnection of switching modules
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はシステムが複数の段を持つ交換ネットワークを
含み、各段は相互接続声れたスイッチノードを含み、ま
た各々のコントローラが個々のディジタルデータユニッ
トをスイッチノードのひとつに接続し、コントローラの
各々はパケットのひとつと回線交換情報の開始に応動し
てスイッチノードに対してアドレス信号を送信するよう
になったシステム中での故障を検出するための複数のデ
ィジタルデータユニットからのパケットお工び回線交換
情報を交換するための自己ルーティング交換システムに
関する。
背景技術 バッファなしのパンセン交換ノードを使用したような自
己ルーティングパケット交換ネットワークはパケットの
伝送の前に交換ネットワークを通して伝送されるアドレ
ス情報によって交換ネットワークを通してパケットを通
信する。この工う゛な交換ネットワークはネットワーク
の各々の入力お工び出力対の間に一義的なひとつだけの
経路を有する。ひとつだけの一義的経路しか存在しない
ことの問題はネットワークに対して不平衡なトラヒック
条件が力えられたときと、ネットワーク内の交換ノード
の故障の影響である。トラヒック条件の不平衡あるいは
ノード故障の結果によって、ネットワークの入出力対の
与えられた集合の間を通してパケットを伝送することが
できなくなる。保守の観点からすれば、各々の人出力対
の間でひとつの一義的経路しか存在しなければ、ネット
ワークの任意の選択された経路を通してテストパケット
を送ることができるから、スイッチノードの故障検出が
容易になる。
自己ルーティングネットワークにおける信頼性とトラヒ
ックの問題を軽減するひとつの既知の方法はボルトベラ
ネクニューマン社のレポート4093(1979年8月
)の″音声ファネラルシステムの開発“と題するレポー
トに述べられている。これでは、自己ルーティングネッ
トワークの入力に追加のパンセンスイッチノードを使用
して上述した問題を解決している。このレポートではこ
の余分の段をネットワークの他の段と同様にすることを
提案し、これを交換ネットワークを通ってルーティング
される各パケットのアドレスフィールドに対してアドレ
シングのための余分のビットを用いて利用している゛。
交換のためのこの余分の段はネットワークの第1のルー
ティング段の前にある。余分のアドレスビットは交換ネ
ットワークの外のハードウェア/ソフトウェアによって
制御され、交換ネットワークを通る経路を決定する。ハ
ードウェア/ソフトウェアはこのビットを使用して故障
したあるいは大トラヒックを受けているノードを避ける
本発明に従えば、この問題は1段のスイッチノードの各
々が次に続く段の交換ノードの集合に接続されており、
スイッチノードの各θはアドレス信号とマルチパス信号
の受信に応動して次に続く段のスイッチノードの集合の
部分集合のひとつを経由して経路を設定するか、あるい
はスイッチノードの各々はアドレス(、−:、、7ある
いはユニパス信号の受信に応動してスイッチノードの集
合の内の予め定められたものを通して次に続く段に対し
て経路を設定する。
発明の要約 本発明の原理はスイッチノードは外部信号に応動して受
信されたアドレスによって指定された多数の経路のひと
つを選択して不平衡あるいは故障条件を持っている後段
のスイッチノードをバイパスし、さらに他の外部信号に
応動して受信されたアドレス情報によって指定された予
め定められた経路を選択して、そのスイッチノードが含
まれている交換ネットワークにおける保守ができるよう
にする。
有利なことに、スイッチノードは集合にグループ化され
ており、これが複数の段に構成されて、交換ネットワー
クを形成する。ある段のスイッチノードの与えられた集
合はリンクを経由して前の段のスイッチノードの特定の
集合に接続されており、この集合のスイッチノードの各
々は前の段から送られたアドレス情報とマルチパス信号
に応動して次に続く段に対して複数の経路の内のひとつ
を設定し、前の段から送られたアドレス情報とユニパス
信号に応動して次に続く段に対して予め定められた経路
を設定する。
さらにスイッチノードの各々はアドレス信号の受信に応
動して集合中の他のスイッチノードに対してアドレスが
受信されたリンクがそのスイッチノードによって取り扱
われており、その集合の他のスイッチノードが指定され
たリンクに関して不動作状態に入るべきことを示すリン
ク基り信号を伝送する。
詳細な説明 第2図は本発明の焦点である図示のパケット交換ネット
ワークを示している。第3段のセクション3のような特
定の段の中のセクション中の相互r接続は、その特定の
段のすべてのセクション中のすへての相互接続を表わす
、対をなす2つのノードの間でなされる相互接続法はノ
ード104−0と104−1について詳細に例示されて
いる。理解を容易にするため、300番台を除くすべて
の符号は第1図と同じもので相!T:接続と交換メート
位置を示すようにしている。トランクコントローラ20
7−0餅誹のパケットをトランクコントローラ203−
1に転送するリンクのみが第2図に例示されている。
第6段を除く第2図の各役向において、各交換ノートは
マルチパス又はユニパスかのいずれかであるデカップル
導線例えばDC2を経由して受信された情報に応答して
多重経路ネットワーク又は単一経路ネットワークのいず
れかの機能をする。もしデカップル又はユニパス信号が
デカップル導線に存在していれば、役向の各ノードは第
1図に例示pネットワークにおけるノードと同一の機能
を果す、もしデカップル信号がデカップル導線に存在し
ていないならば、各交換ノードは別な交換ノードと対に
なり、ノード対の入力の一方で受信されたパケットは交
換ノード対と関連した4つの出力のいずれかから転送さ
れ得る。
第2図の交換ネットワークを通る経路は、データ情報の
送信の前にネットワークを通してアドレス情報を転送す
るトランクコントローラ207−0によって設定される
。もしデカップル信号が存在していないとすると、この
アドレス情報は所与の役向の交換ノードの各対により使
用され交換ノードのその対と関連する4つの出力のどの
2つが後続の段にパケットを通信するのに使用され得る
かが決定される。もしデカップル信号が存在するならば
、このアドレス情報は71゛レス情報を受信する交換ノ
ードにより使用され受信ノードの2つの出力のどちらが
後続の段にパケットを通信するためアドレス情報により
指定されるかを決定する。もし指定出力が空きでないな
らば、パケットを後続の段に通信することはできない、
トランクコントローラは後のある時点で経路を設定する
ことを試みなければならないだろう、もし出力の両方が
空きであるならば、出力の所定のものの1つが用いられ
るが、もし1つだけの出力が利用できる場合はその出力
がパケットを後続の段に通信するために用いられる。−
爪交換ネットワークを通して経路が設定されてしまうと
、経路は終了フラーノブが経路の各ノードによりデータ
通信において検出される迄維持される。経路は終了フラ
ッグが受信される迄その設定が維持されるから、ネット
ワークはパケット交換伝送と回線交換伝送の両方に関し
て使用され得る。
第2図に図示するようにスイッチノードを対とするのに
使用される方法は次のように規定される。(−はネット
ワーク中の段の数nはノード番号、1は段番号として) 〔P、1 ・・P2Pl)!’ を第1段のノードのnの任意の2進表示であるとしよう
、各Pは2進の1ビツトを表わす、また (  Pm、1  ・・ PI   PI  PG)3
で第1段のノードのリンクlの2進表示を示すノード (Ps−1・・ Pl ・・ P+ ) !’の相手の
2進表示はi < m / 2のとき〔Pm−I ・・
・百i・・・P、〕?であり、i > m / 2のと
き [p、、 ・・・Pi・・・P、〕。
である。例えば、第3段のスイッチノード103−0は [00000): で表わされ、その相手は COO000)’ であり、これはまた ’CO0100]’ と111〈ことができる。
スイッチノードを対とする他の方法は次のように規定す
ることができる。ノードnの位置とリンク番号を先に述
べたように定義し工う。
ノード (p、、  ・・・Pi・・・P1〕1の相手の2進表
示は、i (m / 2のときであり、i ) m /
 2のとき [P、n、・・・Pi・・・π、〕? である。第2図に図示したパケット交換ネットワークの
全体の機能を説明するために、トランクコントローラ2
07−0からトランクコントローラ20B−1への第4
図に図示しパケットをトランクコントローラ208−1
に交換するために利用できる経路のすべてである。経路
はトランクコントローラ207−0によって、まず第4
図に図示したパケットのアドレスフィールドを送信し、
入力リンク200−0を経由して交換ネットワークに対
して経路設定時間の間にセットアツプ信号を送信するこ
とによって設定される。もし全ての段がデカップル信号
を受信しているならば、トランクコントローラ207−
0と208−1との間の経路はノード100−0.10
1−0.102−0.103−0.104−0及び10
5−0を経由してのみ設定され得る。経路の設定時間は
システムのタイミング発生器65によって決定される。
各スイッチノードはアドレス情報と設定信号に応動して
、それが受信したアドレス情報の最E位のビットを除去
する0例えば、第1段のスイッチノードは6ビツトのア
ドレスビットAO−A5の全てを受信し、A5ビットを
削除し、第2段に対してビットAO乃至A4と設定信号
を再送する。このプロセスはアドレスフィールドと設定
信号が第6段に達して、ここでスイッチノードがAOだ
けを受信するまで継続される。
ここで段のいずれもデカップル信号を受信していないと
きのトランクコアトローラ207−0からトランクコン
トローラ208−1 ヘ(nu路の決定について詳細に
考えよう、スイッチノードtoo−oは入力リンク20
0−0上のアドレス情報に応動してこの情報と設定信号
をリンク201−0を経由してノード101−0へ送る
か、あるいはケーブル30G−0、ノート100−1お
よびリンク201−2を経由してノード101−1へ送
や。ノード1oo−oはアドレス情報に応動して直接に
リンク201−0が空きかどうかをしらべ、−トたリン
ク201−2が空きかどうかをノート1oo−iとケー
ブル300−Oを経由して調べることによってこの転送
を実行する。
もしアドレス情報と設定信号がリンク201−〇を通し
て第2段のセクション2のノード101−0に達すれば
、これは次にノード101−0を通してかあるいはノー
ド101−2とケーブル301−0を通して第3段のセ
クション4に通知することができる。同様にもしアドレ
ス情報と設定(U号がリンク201−2を通してセクシ
ョン2に運ばれれば、スイッチノード1o1−iあるい
はスイッチノード101−3を使用してアドレス情報と
設定信号が第3段のセクション4に通知される。
第2段のセクション2中のノードが一度アドレス情報の
転送に指定されると、そのノードは待ち状態に入って、
経路がトランクコントローラ20B−1に対して完成さ
れるのを待つことになる。この情報を受信したあと、ノ
ードは塞り状態に入り、パケット中に終f′フラグが検
出されるまでパケットの引きわ°じくデータ情報を選択
された出力リンクに転送する。これが一度生ずると、ノ
ードは空き状態になる。
以上の説明では第2図の第2段と第3段の間でアドレス
情報、設定信号お工びパケットの残りを転送するのに4
本のリンクだけが利用できることを示しており、これに
対して第1図ではパケットがトランクコントローラ20
7−0からトランクコントローラ208−1に交換ネッ
トワークを通して転送されるときに、1本のリンクしか
利用することができない。ケーブル300−0の工つな
ケープル」二のパケットの転送は双方向的であり、パケ
ットはスイッチノード100−1がスイッチノードt 
00−0にケーブル300−0を通して転送でき、その
逆も可となっていることVこ注意していただきたい。
先の説明から、アドレス情報と設定信号はリンク202
−G、202−2.202−4.202−6を通して第
3段のセクション4に転送され、セクション4を形成す
るスイッチノード102−0乃至102−7は先に述べ
たリンクのひとつの上のアドレス情報に応動して、アド
レス情報と設定信号をリンク203−0.203−2.
203−4.203−6.203−8.203−10.
203−12あるいは203−14を通して第4段に転
送することがわかる。この場合にも再び、第1図と比較
すれば、第2図の第3段はトラックコントローラ207
−0からトランクコントローラ208−1へのアドレス
情報、設定信号および引き続くパケットを転送するのに
8個の可能な出力リンクがあるが、これに対して第1図
にはひとつのリンクしかないことになる。
第2図の残りの段、すなわち、段4.5お工び6は適切
な出力導体に対してパケットをルーティングすることに
関しており、このためにこれは単に隣接したスイッチノ
ードと対になっている。第4段の中では、ノード103
−0と103−1はリンク203−0.203−2.2
03−8あるいは203−10上のアドレス情報の受信
に応動してアドレス情報と設定信号をリンク204−0
お工び204−4あるいはリンク204−2お工び20
4−6を通して、それぞれ第5段のノード104−0あ
るいは104−1に伝える。
ノード104−0と104−1はアドレス情報に応動し
て、アドレス情報をリンク205−1あるいは205−
3を経由してノード105−1に伝える。ノード105
−0はアドレス情報に応動して設定信号をトランクコノ
トローラ208−1に伝える。
トランクコントローラ20B−11dノード105−0
からの設定信号の受信に応動して確認信号をノード10
5−0に返送する。ノード105−0は確認信号に応動
して、経路設定動作の間に選択されていたリンクを経由
して確認信号を第5段に再送する。確認信号は先に設定
された経路を経由してトランクコントローラ207−0
に次々に伝えられる。
確認信号がトランクコントローラ207−0によって受
信されたとき、これは第4図に図示されたパケットの送
信を開始する。先に選択された経路の各ノードが先のノ
ードから確認信号を受信したとき、確認信号を受信した
そのノードは塞り状態に入り、パケットデータに終了フ
ラグが受信されるまでネットワークを通した経路を閉塞
する。もしノートが待ち状態にあ゛る間に確認信号を受
信しなければ、これは経路信号による次の経路設定時に
強制的に空き状態にされる。
一般に、第2図そのアーキテクチャを図示し?、nfi
(7)パンセンネットワークでは、もし段のいずれもデ
カップル信号を受信していないならばその中段で5本の
代替出力リンクが得られる。この代替出力リンクの追加
された数によって、トラヒックの不平衡の問題は大幅に
軽減される。
ノード102−0及び102−4を第5図に詳細に図示
する。各ノードはリンクコントローラ500のような2
本のリンク制御回路から成る。ノード102−2.10
2−4は部分ケーブル504乃至508から成るケーブ
ル302−0を通して相1に通信する。リンク制御回路
はデカップル信号DC2に応答してケーブル302−0
上に伝送される全ての情報を無視する。リンク制御50
0を図示する第6図及び第7図の説明で詳細に図示する
ように、各リンク制御回路は4状態、空き、設定、待ち
及び塞りを持つ、リンク制御回路が空き状態のときには
、これはリンクを経由して受信された設定信吟に応動し
て設定状態に入る。設定状態ではリンク制御回路500
乃至5.03は部分ケーブル504乃至507を監視し
てアドレス情報を求める。もし受信されたアドレス情報
の最上位のビットが“O”であれば、リンク制御回路5
00及び502は“O”である最1位のビットに応動し
て、それぞれリンク203−0或は203−8を通る経
路を設定する。リンク制御回路500は、ケーブル66
を通して、システムのタイミング発生窓65から受信さ
れたタイミング情報を利用してリンク制御502とは異
なる時点でこの通信路を設定することによって、ぶつか
りを防止する。アドレス情報の最上位のビットが“l”
であれば、リンク制御回路501及び503はそれぞれ
リンク203−1及び2()3−9を通して通信路を設
定するように試る。そしてもし最上位ビットが“0”で
あれば、リンク制御回路502と503はリンク203
−0と203−8を通して通信路を設定するよう試る。
リンク制御回路が経路を設定することができるかどうか
は、接続されたリンクが空きかどうかによる。もしリン
ク制御回路が経路を設定すれば、これは次に待ち状j6
に入り、そのときこれは部分ケーブルを通して受信され
たアドレス情報の残りのアドレスビットを次の段に通信
し続ける。
リンク制御回路が次の段から返送された確認信号を受信
したときに、これは塞り状態に入る。リンク制御がもし
次の設定パルスの伝送の前に確認信号を受信せず、経路
が設定されなかったことが示されると、リンク制御は次
の設定(、;シ;、に工って空き状態に入る。リンク制
御回路が一度確認信号を受信すれば、これは塞り状態に
入り、終了フラグが受信されを通し、て、それが202
−0のような与えられた入来リンクについて設定された
経路をそのとき持っているかを示す情報を伝える。部分
ケーブル508を使用して伝えられるこの情報の目的は
、他のリンク制御回路がパケットのデータビットをアド
レス情報お工び設定信すであるとして解釈するのを防止
することである。
リンク制御回路500は第6図お工び第7図に詳細に図
示されている。リンクaill ?i+4!502は同
一の設計であるが、リンク制御回路501と503はゲ
ート616乃至619の下位の入力について異なってお
り、これらのリンク制御回路は11“であるアドレスビ
ットに応動しないので、負の入力を持っている。
第6図お工び第7図に図示するように、各リンクは2本
の導体を含み、例えば1、リック202−0は導体60
0お工び601を有している。先に述べたように、ノー
ド内の4本のリンク制御回路は独立に4つの状態:空き
、設定、待ちおよび塞りの内のひとつをとる。
リンク制御回路が塞り状態のときには、各リンクの2本
の導体の両者はデータ情報をリンク制御回路に転送する
機能を持つ。塞り状態の間には、一方の導体(細導体)
はDOのようなすべての偶数のデータビットを伝え、他
方の導体(奇導体)はDlのようなすべての奇のデータ
ビットを伝える。しかし、空電、設定お工ひ待ち状態の
間は、与えられたリンク中のこれらの2本の導体は他の
目的に使用され、偶および全導体として指定される。例
えば、リック202−0の中では、導体600はl00
(細心体つとして指定され、導体601はI01(全導
体)として指定さルる。
リンク202−16は導体602(IIO。
(出導体)と導体603(Ill、全導体)から成り、
リンク202−8は導体604(I20、細心体)、と
導体605(I21、全導体)から成り、リンク202
−18は導体606(130,細心体)と導体607(
I31、全導体)から成る。設定状態の間では、発信ト
ランクコントローラは6システムクロツク信号の聞届導
体に設定信号を送信し、同じ期間の間奇導体にアドレス
情報を送信する。
第8図は経路設定時に全導体と細心体上を6段の間で生
ずる伝送を図示している。線813上に図示される工う
に、システムクロックは6段のスイッチノードのための
基本的タイミングを提供し、線830上の経路信号は経
路設定の開始を規定する。まず、トランクコントローラ
207−0はリンク200−0上の奇および細心体を通
して、それぞれスイッチノード100−0に対して線8
00お工び801で示した情報を送る。時間822の間
に、ノード1oo−oのアドレス検出回路は線800上
の設定信号に応動してA5のアドレスビット′0′をし
らべ、これは全導体を通して受信され、線801上の第
1段の人力として示されている。スイッチノート100
−0はこの情報に適切に応動して、奇および細心体上で
トランク207から受信されたこのあとの情報が、時間
823がらあと第2段の選択されたノードにゆくように
する。
設定パルスとアドレスビットは線802乃至812で図
示されるように各段を通して転送される。
後に詳述するように、各段において、ノードは最上位の
アドレスビットを除去する。例えば、第1段はA5のア
ドレスビットを除く。
第1段でA5のアドレスビットが除去されているから、
第2段の受信ノードは線802で図示される設定信号の
受信と同時に、線803上r(図示したA4のアドレス
ビットを受信する。線812で図示されるように奇お工
ひ細心体上の情報を受信した第6段のノードは、これを
時間824でトランクコントローラ208−1に転送す
る。トランクコントローラ208−1は設定信号に応動
して、奇導(A−全通して確認4 ’1号を返送する。
次に確認イ1、弓は線815乃至821で図示するよう
に、ずへての交換段を通してトランクコントローラ20
7−OK転送される。トランクコントローラ207−0
が第1段を通して確認信号を=2 fW’ したとき、
これは次にパケットデータの送イ1jを開始する。
第6図および第7図に図示するような第5図のリンク制
a500について、次に考えよう、リンク制御回路50
1乃至503は同様の設計によるものであるが、その差
については以下の説明で明らかにする。コントローラ6
21はリンク制御のための制御槻濠を実行する。アドレ
ス検出ブロック646は設定状態の間に及びDC2信号
のない状態において動作して、接続されたリンクのひと
つから受信されたアドレスビットの発生を検出して、ノ
ードの対の他のリンク制御は、どれもその特定のリンク
についてそのときデータを交換していないことを確認す
る。アドレス検出ブロック646 ハ’″0″であるD
C2信号を受信していると、アドレス検出ブロックはD
C2信号−がアントゲート613と615の先のリンク
Lのアドレス情報への応答を不能にしているからリンク
20’2−24と202−16に受信される情報に応答
しない6更に1アドレス検出ブロンクロ46はコントロ
ーラ612に対して待ち状態になるように知らせるため
に設定状jSの終rを検出する。アドレス検出ブロック
646はそれがもはや設定信号−を受信していなければ
、設定状態が終了したことを判定する。
データ選択ブロック647は情報を選択されたリンクか
ら、リンク制w500中の出力リンク203−0に転送
するのに利用される。
データ選択647はアドレス情報の第1ピツ1 トが復
号されたあと、設定状態の間に動作し、リンク制御50
0がアドレス情報の残りと設定信号をリンク203−0
に通信するべきことを判定する。データ選択ブロック6
4γはまた塞り状態の間に、情報データを選択された入
力リンクからリンク203−0に転送する工うに動作す
る。しかし、待ち状態の間には、データ選択ブロックは
不動作であり、リンク203−0上にはピッ1を転送し
ない。
待ち状態の間には、リンク制御5.00はリンク203
−0の導体652を経由して第4段から確認信号を待っ
ている。
フラグ検出器636は情報データ中の終了フラグが信号
コントローラ621に受信されたことに応動して空き状
態に入る。確認送信ブロック660はコントローラ62
1によって第4段から受信された確認信号を第2段に返
送するのに使用される。
上の例で述べたように、第8図の線804で示された情
報がリンク202−0の導体600(細心体)で受信さ
れ、第8図の線805上に示された情報が導体601(
全導体)上で受信されているものと仮定し工う。
さらに、リンク制御回路500は空き状態にあるものと
仮定する。リンク制御500は時間825の間に導体6
00お工び601上のこの情報に応動し、リンク制御5
02は時間826の間に応動する。応答時間のこの差に
よって、リンク制御回路の間の競合が防止される3、い
ずれかの他のリンク制御が情報データあるいは経路設定
情報に応答しているかどうかを判定するために、アドレ
ス検出ブロック646のゲート608は他の三つのリン
ク制御回路からの信号を監視して、これらの回路がその
ときパケットデータあるいは経路設定情報をリンク20
2−0上に現在受信していないことを確認する。監視は
ラッチ622、 に類似したラッチからケーブル508
を経由してゲート608に転送されるリンク制御501
.502おLび503の状態GOビットに応動する。O
Rゲート6013に工って実行される。もしORゲート
608の出力が%Otであれば、これはパケットデータ
あるいはノード対の他のリンク制御回路の経路設定情報
についてリンクがアクティブでないことを示す。導体6
01上のアドレスビットは10“(第8図の線805上
に示すA3)であるから、ゲート616の出力は調停回
路620に対して“ 1 “を受信する。リンク制御5
01お工び503中のゲート616と同様のゲートが′
1 “であるアドレスピントA3に応動する。調停回路
620の出力JO乃至J3はこの入力KO乃至に3に次
の式て示す工うに応動する。
JO=KO J1=KOKI J2=KOKI  K2 J3=KOKI  K2  K3 調停回路620はそのKO入カゲート616上に受信さ
れた11“に応動じて導体661を経由してコントロー
ラ621に対して′11“を送信する。コントローラ6
21は導体661上の′1 “に応動じて、空き状態を
脱し、設定状態に入り、ラッチ622のGOビット位置
がセットされたとき、導体650全通してゲート623
お工び62γに対して111 〃が送信され、ゲート6
23と677は出力リック203−0の導体であり導体
651お工び652に対して、導体600お工び601
で受信された続く情報をゲート631、ゲート632、
フリップフロップ633お工びフリップフロップ634
プラスゲート635を経由して転送する五うに付勢され
る。さらに、ラッチ622にGOビットがセットされた
ということは、部分ケーブル508を通してリンク制御
回路501.502お工び503に送られて、リンク2
02−0がリンク制御回路500によって選択されたこ
とを知らせる。
データ選択ブロック647による次の情報の伝送は時刻
827まで継続する。この時点で、アドレス検出ブロッ
ク646のゲート645はリンク制御回路500がもは
や導体600上に設定信号を受信していないことを検出
し、導体662を経由して、コントローラ621に対し
てこの事実を示すために10“信号を送出する。コント
ローラ621は導体600上の′0“の受信に応動して
、待ち状態に入る。この状態に入ったとき、コントロー
ラ621はリンク制御500を準備して第4段からの確
認信号を受信する。コントローラ621は遅延670お
工び導体653を経由して0PENd信号を送出し、こ
れはゲート635が導体652に送信しないよって消勢
し、またフリップフロップ637をリセットする。
時刻828で第4段から確認信号が受信されたとき、フ
リップフロップ637がセットされ、Q出力はコントロ
ーラ621に対して導体654を経由して11 ′を送
出する。導体654上の11“に応動じて、コントロー
ラ621は第2段に対して確認信号を再送して、塞り状
態に入る。コントローラ621はゲート641乃至64
4に対して、導体655を経由してl 1 “を送るこ
とに二って、第2段に対して確認信号を再送する。GO
出力は”1”であり、この事実は導体650に伝送され
るから、ゲート641は導体601を通して、確認パル
スを第2段に送る。さらに、0PENd信号はデータ選
択ブロック647を動作して、ゲート635を付勢する
ことに工って、データを導体652に送出する。
第8図の線830に示される工うに、時刻832の前に
、2ふ体652を経由して、リックjlill mU回
路500が第4段から確認信号を受信しなければ、コン
トローラ621はゲート639による経路信号の受信し
たとき、ORゲート640とANDゲート639から信
号を受信に工って強制的に空き状態に入る。確認信号が
第4段から受信されないことの一つの理由は、トランク
コントローラ208−1への経路を設定することが不可
能であったということである。経路信号に二って、oR
ゲτトロ40とANDゲート639を経由してコントロ
ーラ621を空き状態に強制的に変えることによって、
コントローラ621が無限に待ち状態に留まらないよう
にする。
塞り状態の間は、コントローラ621は導体600お工
び601上を受信された引き続くデータをそれぞれ導体
651お工び652に転送し、一方転送されているデー
タを監視して終了フラグを検出する。フラグ検出器63
6によって終了フラグが検出されたとき(これは塞り4
6号に工って付勢されろう、この事実を示す信号がOR
ゲート640を経由してコントローラ621 Vc送信
される。コントローラ621は終了フラグの表示の受信
に応動して、空・き状態に入る。
第9図はコントローラ621と状態表を図示している。
状態表は図示のように、コントローラ62−1の全体の
動作を詳細に規定している。
トランクコントローラ207−0は第10図Qで図示さ
れている。トランクコントローラ207−0はデータ顧
客から受信されたデータンこ応動じて、このデータを第
2図に図示するような交換ネットワークに送信する。デ
ータqt■’i客が伝送すべきデータを持っているとき
には、データ顧客は線1013を経由して制@1004
に対してスタートを送る。制御1004はスタート信号
に応動してデータ顧客に対して、導体1014全通して
ホールド信号を送信し、データ顧客に工っで送信された
次のデータをケーブル1012を経由し、データ同期回
路1002、並直列変換器1003お工ひデータセレク
タ1005を経由してシフトレジスタ1006に送る。
制@1004は導体1015.1016お工び1o17
を通して適切な信号を送ることによってこの経路を初期
化する。また制御1004はカウンタ1011をスター
トして6ビツト時間を計数し、これはシフトレジスタ1
006に転送されるデータ顧客から受信される6ビツト
のアドレスビットに対応している。6ビツトのアドレス
ビットがシフトレジスタ1006に記憶されたあとで、
il+II H1004は導体1014を経由してデー
タ顧客に対してホールド信号を送信する。導体1019
上の制(財)1004に対するカウンタ1011による
ゝl′の伝送に工って、制御1004に対して、シフト
レジスタ1006に6個のアドレスビットが記憶された
ことが知らされる。この時点において、システムのタイ
ミング発生器65が経路信号を発生するまで、制御10
04は待ち状態になる。経路信号の受信によって、制御
1004はデータセレクタ1007と1008を動作し
てそノ″oI′入力からデータを受理し、ゲート100
9と導体1001を経由してシフトレジスタi oo6
中に記憶されたアドレスビットをデータセレクタ100
8を通して、リック200−0に与える。これと同時に
、データセレクタ1007はその′0“入力を選択して
いるので、Ill “信号が導体1000に送出される
この信号は先に述べた設定信号である。
カウンタ1011に工って決定されるように、6(固の
アドレスパルスが送出されたあと、制御1004はゲー
ト1009を消勢し、これはフリップフロップ1010
を付勢して、導体1001上の確認パルスの応答を待つ
確認パルスの受信によって、制御1004は4体101
4を経由して信号を送り、データ顧客に対してデータの
伝送を継続できることを知らせる。スタート信号の不在
に応動して、制御1004は、導体1024を経由して
フラグ発生器1024に対して信号を送り、これによっ
てフラグ発生器1023はそれぞれデータセレクタ10
07.1008と導体1000.1001を通して終了
フラグビットを送出する。
第3図のアーキテクチャを大規模集積回路(VLS I
 )で利用するのに適合させるためには、第2図に図示
したアーキテクチャ((トポロジー的な変換を行なって
、スイッチノードのスイッチノードのすべての対が相互
に隣接した物理的位置を占める工うにする。第2図のト
ポロジー的変換は第11図に図示されており、この図で
はノードの対が単一のエレメントとして図示されている
。この図はこれらのエレメントの番号が第3図の第1の
スイッチノードの最下位の番号に対応する工うになって
いる。例えば、第2図の第3段においてはスイッチノー
ド対102−0と102−4は第11図では1102=
0として示されており、第2図の第2段においてはスイ
ッチノード対101−1と1 ff1−3は第11図で
1101−1として示されている。このトポロジー的変
換は形式的には次のように規定される。ネットワークは
トラヒックを分担する二つのスイッチノードが一体とな
るように変換されているから、第2図の第1段のノード
に対してこの操作を実行するシャフリジグ関数S1は、
リンクCPn−1”・P I P 1−1 ””t P
I Pop)の新しい位置をシャフルしたあとで Si〔[Pn−+ ””i++ PiPi−ro“°p
、p、pO)” (Pn−1”” i+l  Pi−1
°°°P 2 PHP I Po :]となるように規
定される。ここでi=2.3・・・n / 2  であ
る。
S、の逆関数を3.−1 とすれば S!−’ [[pn−、−pi+、 pi pi−、・
・−Pt p、 pO) ]= (pn−1・−・pi
+l pl p、 −1、、、p、 po]である。
T1を次のように定義する。
Ti[CP、、−Pi+l Pi Pi−、−P、 P
、 Po) ]= CP、、 ・Pi+、 PoPi−
、−P、 P、 Pi )D、は第1段のノードが第(
i+1)段のノードに接続されるためのリンクを規定す
るトポロジー的な記述規則であり、Di=Tn−4であ
る。第2図のトポロジーでは Si++  DlS、−1となっている。
以上の例は本発明の原理の単なる例示にすぎないことが
理解されるであろう。本発明の精神と範囲を逸脱するこ
となく、当業者には多くの他の実施例を工夫することが
できる。
特に、当業者はi ) m / 2のとき(mはネット
ワークの段数、1は段番号)、与えられた第1段のセク
ション中のノードは任意の方法で対にできることが理解
できる。
【図面の簡単な説明】
第1図は従来技術の自己ルーティノブパケット交換ネッ
トワークのブロック図; 第2図は本発明の主題であるパケット交換ネットワーク
のブロック°図; 第3図は図面の内のあるものを組合わせる方法を示す図
; 第4図は第2図に図示した交換ネットワークを通しての
パケットの設定とルーティングの間にトランクコントロ
ーラにLつて送信される情報を示す図; 第5図は第2図のスイッチノード102−0の詳細なブ
ロック図; 第6図および第7図はスイッチノード102−0のリン
クコントローラを詳細に示す図;第8図は第2図に図示
した交換ネットワークを直して経路を設定する間に利用
される信号を図示するタイミング図; 第9図はスイッチノード102−0を通しての情報のル
ーティングの間に第6図のリンクコントローラ621に
1って実行される状態図; 第10図は第2図のトランクコントローラ207−0の
ブロック図; 第11図は第2図に図示したネットワークの再構成を示
すプロツケ図である。 〔]ミ要部うすの符号の説明〕 ノード    ・・・・・100−0 リンク    ・・・・・201−0 リンク制御回路・・・・・ 500.501Flに、3 FIG、 4 T−7季トラフラ2°′ FI6.5 RC?

Claims (1)

  1. 【特許請求の範囲】 1、システム中の故障を検出するために複数のディジタ
    ルデータユニットからのパケッ トおよび回線交換情報を交換する自己ルー ティング交換方式であつて、システムは 複数の段を持ち、各段は相互接続された スイッチノードを含む交換ネットワークと;各コントロ
    ーラが個々のディジタルデー タユニットをスイッチノードのひとつに接 続する複数の分散したコントローラを含み、コントロー
    ラの各々はパケットのひとつ と回線交換情報のスタートの受信に応動し てアドレス信号をスイッチノードに伝送す るようになつた自己ルーティング交換方式 において; ある段のスイッチノードの各々は、次に 続く段のスイッチノードの集合に接続され ており; スイッチノードの各々はアドレス信号と マルチパス信号の受信に応動して次に続く 段のスイッチノードの集合中の部分集合の 任意のものを通して経路を設定し; スイッチノードの各々はアドレス信号と ユニパス信号の受信に応動して、次に続く 段のスイッチノードの集合の内の予め定め られたものを通して経路を設定する ことを特徴とする自己ルーティング交換 方式。 2、特許請求の範囲第1項に記載の方式において、 スイッチノードの各々はさらに 複数のリンク制御を含み、リンク制御の 各々は アドレス情報とマルチパス信号とに応動 して次に続く段のスイッチノードの部分集 合のひとつを特定するコントローラと、 ノードの部分集合の内の指定されたもの に対して通信要求信号を送信するためのデ ータ選択回路とを含み コントローラは通信利用不可信号に応動 して空き状態に入り、 コントローラは通信利用不可信号に応動 してその前の段に対して通信利用可の信号 を送らない ようになつていることを特徴とする自己 ルーティング交換方式。 3、特許請求の範囲第2項に記載の方式において、 スイッチノードの各々はさらに アドレス情報の受信に応動して、受信ス イッチノードに接続された受信スイッチノ ードを含む段のスイッチノードに対して入 力リンク塞り信号を送信するラッチ を含むことを特徴とする自己ルーティン グ交換方式。 4、特許請求の範囲第3項に記載の方式において、 アドレス情報はアドレス信号を含み、 コントローラはアドレス情報の受信に応 動してアドレス信号の最上位のビットを除 去し、次に続く段に対して残りのアドレス 信号を再送信する ことを特徴とする自己ルーティング交換 方式。
JP21120485A 1984-09-26 1985-09-26 自己ルーテイング交換方式 Expired - Fee Related JPH0659052B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/654,764 US4679186A (en) 1984-09-26 1984-09-26 Alternate self-routing packet switching node having fault detection capabilities
US654764 1991-02-12

Publications (2)

Publication Number Publication Date
JPS6184942A true JPS6184942A (ja) 1986-04-30
JPH0659052B2 JPH0659052B2 (ja) 1994-08-03

Family

ID=24626148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21120485A Expired - Fee Related JPH0659052B2 (ja) 1984-09-26 1985-09-26 自己ルーテイング交換方式

Country Status (11)

Country Link
US (1) US4679186A (ja)
JP (1) JPH0659052B2 (ja)
KR (1) KR920008431B1 (ja)
BE (1) BE903317A (ja)
CA (1) CA1234206A (ja)
CH (1) CH669293A5 (ja)
DE (2) DE3533846A1 (ja)
FR (1) FR2570914B1 (ja)
GB (2) GB8523355D0 (ja)
IT (1) IT1185379B (ja)
NL (1) NL8502633A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332107B2 (en) 2003-05-27 2008-02-19 Fujitsu Limited Organic conductive polymer composition

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809261A (en) * 1987-07-10 1989-02-28 Solid State Systems, Inc. Space and time switch for 22 PCM highways
US4845722A (en) * 1987-10-16 1989-07-04 Digital Equipment Corporation Computer interconnect coupler employing crossbar switching
US4887076A (en) * 1987-10-16 1989-12-12 Digital Equipment Corporation Computer interconnect coupler for clusters of data processing devices
US4999829A (en) * 1989-11-06 1991-03-12 At&T Bell Laboratories Automatic fault recovery in a packet network
US4993015A (en) * 1989-11-06 1991-02-12 At&T Bell Laboratories Automatic fault recovery in a packet network
JPH0799816B2 (ja) * 1990-01-10 1995-10-25 富士通株式会社 保護線の切替制御方式
US5301284A (en) * 1991-01-16 1994-04-05 Walker-Estes Corporation Mixed-resolution, N-dimensional object space method and apparatus
EP0504537A1 (en) * 1991-03-22 1992-09-23 International Business Machines Corporation Method and apparatus for the testing and evaluation of geographically distributed telecommunication networks
US5321813A (en) * 1991-05-01 1994-06-14 Teradata Corporation Reconfigurable, fault tolerant, multistage interconnect network and protocol
US5377180A (en) * 1991-12-23 1994-12-27 U.S. Philips Corporation Data switching device
US5495589A (en) * 1993-12-23 1996-02-27 Unisys Corporation Architecture for smart control of bi-directional transfer of data
US5450578A (en) * 1993-12-23 1995-09-12 Unisys Corporation Method and apparatus for automatically routing around faults within an interconnect system
US5729754A (en) * 1994-03-28 1998-03-17 Estes; Mark D. Associative network method and apparatus
DE4415016A1 (de) * 1994-04-29 1995-11-02 Sel Alcatel Ag Verfahren zum Betreiben eines Koppelnetzes sowie Koppelnetz und Vermittlungsstelle dafür
DE19513564A1 (de) * 1995-04-18 1996-10-24 Sel Alcatel Ag Verfahren zum Betreiben eines Fernmeldenetzes sowie Netzzugangs-Vermittlungsstelle und Durchgangs-Vermittlungsstelle
FR2736483B1 (fr) * 1995-07-07 1997-08-14 Cit Alcatel Reseau de connexion de cellules atm
JP3432664B2 (ja) * 1996-02-14 2003-08-04 富士通株式会社 通信ノード及び障害復旧方法並びに通信ネットワーク
US6138251A (en) * 1997-06-30 2000-10-24 Sun Microsystems, Inc. Method and system for reliable remote object reference management
US6639895B1 (en) 1998-10-05 2003-10-28 Performance Technologies, Incorporated Fault tolerant network switch
US6519697B1 (en) 1999-11-15 2003-02-11 Ncr Corporation Method and apparatus for coordinating the configuration of massively parallel systems
US6412002B1 (en) 1999-11-15 2002-06-25 Ncr Corporation Method and apparatus for selecting nodes in configuring massively parallel systems
US6745240B1 (en) 1999-11-15 2004-06-01 Ncr Corporation Method and apparatus for configuring massively parallel systems
US6418526B1 (en) 1999-11-15 2002-07-09 Ncr Corporation Method and apparatus for synchronizing nodes in massively parallel systems
US7002975B2 (en) * 2000-08-11 2006-02-21 Texas Instruments Incorporated Multiprocessor network node failure detection and recovery
US7039014B1 (en) 2000-12-26 2006-05-02 Cisco Technology, Inc. Network-wide connection-based debug mechanism
US7215643B2 (en) * 2003-07-29 2007-05-08 Level 3 Communications, Llc System and method for providing alternate routing in a network
US7339934B2 (en) * 2001-04-06 2008-03-04 Level 3 Communications, Llc Alternate routing of voice communication in a packet-based network
US6766482B1 (en) 2001-10-31 2004-07-20 Extreme Networks Ethernet automatic protection switching

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4347498A (en) * 1979-11-21 1982-08-31 International Business Machines Corporation Method and means for demand accessing and broadcast transmission among ports in a distributed star network
EP0042447B1 (en) * 1980-06-19 1984-06-13 International Business Machines Corporation Flow control mechanism for block switching nodes
FR2497040B1 (fr) * 1980-12-24 1988-03-18 Duquesne Jean Reseau de telecommunications par paquets
JPS58150349A (ja) * 1982-03-02 1983-09-07 Mitsubishi Electric Corp パケツト通信ネツトワ−ク
EP0097351A3 (en) * 1982-06-21 1986-02-26 Nec Corporation Router unit and routing network for determining an output port by detecting a part of an input packet
US4491945A (en) * 1982-06-25 1985-01-01 At&T Bell Laboratories Fast packet switch
US4512011A (en) * 1982-11-01 1985-04-16 At&T Bell Laboratories Duplicated network arrays and control facilities for packet switching

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332107B2 (en) 2003-05-27 2008-02-19 Fujitsu Limited Organic conductive polymer composition
US7671849B2 (en) 2003-05-27 2010-03-02 Fujitsu Limited Input device comprising thiophene derivative polymer and process for producing the same

Also Published As

Publication number Publication date
DE3533846A1 (de) 1986-04-03
GB2168221B (en) 1988-09-28
GB2168221A (en) 1986-06-11
GB8523676D0 (en) 1985-10-30
KR860002764A (ko) 1986-04-28
NL8502633A (nl) 1986-04-16
KR920008431B1 (en) 1992-09-28
BE903317A (fr) 1986-01-16
IT1185379B (it) 1987-11-12
IT8522265A0 (it) 1985-09-25
CA1234206A (en) 1988-03-15
US4679186A (en) 1987-07-07
DE3534355A1 (de) 1986-04-17
DE3534355C2 (de) 1995-04-13
JPH0659052B2 (ja) 1994-08-03
FR2570914A1 (fr) 1986-03-28
FR2570914B1 (fr) 1989-01-06
CH669293A5 (de) 1989-02-28
GB8523355D0 (en) 1985-10-23

Similar Documents

Publication Publication Date Title
JPS6184942A (ja) 自己ルーテイング交換方式
JPS6184943A (ja) 自己ルーテイングパケツトおよび回線交換方式
CA1248209A (en) Reliable synchronous inter-node communication in a self-routing network
CA1241996A (en) Self-routing switch node combining electronic and photonic switching
US4696000A (en) Nonblocking self-routing packet and circuit switching network
US4550397A (en) Alternate paths in a self-routing packet switching network
CA1237799A (en) Lockup detection and recovery in a packet switching network
CA2100235C (en) Switch-based microchannel planar apparatus
JPS5941031A (ja) コンピユ−タ相互接続のためのデユアル通路バス構造
JPS6022846A (ja) デ−タ通信システム及び装置
JP2533223B2 (ja) 多段通信ネットワ―ク
WO2002033561A2 (en) Switching unit for connecting arbitrated loop
US7062569B2 (en) Cascade control architecture and operation for packet-based communication systems
JPS61219247A (ja) ローカルエリアネットワークのためのネットワークアクセス装置
JPH0191556A (ja) 不定形通信網のノ−ド装置
EP0506135A2 (en) Multi-sender/switching apparatus for status reporting over unbuffered asynchronous multi-stage networks
EP0588021A2 (en) Switch-based personal computer interconnection apparatus
JP2750314B2 (ja) 非バッファ式交換装置
JP3613505B6 (ja) コンピュータシステム
JP3613505B2 (ja) コンピュータシステム
JPH04259140A (ja) 衝突回避csma/cd型ローカルエリアネットワーク
JPH0662034A (ja) リンク選択方式
JPH08202666A (ja) 接続網
JPH02143633A (ja) データ転送制御方式
JPH01215149A (ja) 不定形通信網のノード装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees