KR960027840A - 테라비트급 용량의 패킷 교환 장치 및 방법 - Google Patents

테라비트급 용량의 패킷 교환 장치 및 방법 Download PDF

Info

Publication number
KR960027840A
KR960027840A KR1019950065272A KR19950065272A KR960027840A KR 960027840 A KR960027840 A KR 960027840A KR 1019950065272 A KR1019950065272 A KR 1019950065272A KR 19950065272 A KR19950065272 A KR 19950065272A KR 960027840 A KR960027840 A KR 960027840A
Authority
KR
South Korea
Prior art keywords
packet
pipe
input
output
atm
Prior art date
Application number
KR1019950065272A
Other languages
English (en)
Other versions
KR100383160B1 (ko
Inventor
제이 쿨란 토마스
와너 리차드 게이로드
Original Assignee
제이. 알. 펜로드
에이 티 앤드 티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/367,489 external-priority patent/US5642349A/en
Priority claimed from US08/366,704 external-priority patent/US5544160A/en
Priority claimed from US08/366,707 external-priority patent/US5687172A/en
Priority claimed from US08/366,708 external-priority patent/US5537403A/en
Application filed by 제이. 알. 펜로드, 에이 티 앤드 티 코포레이션 filed Critical 제이. 알. 펜로드
Publication of KR960027840A publication Critical patent/KR960027840A/ko
Application granted granted Critical
Publication of KR100383160B1 publication Critical patent/KR100383160B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/64—Hybrid switching systems
    • H04L12/6402—Hybrid switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/106—ATM switching elements using space switching, e.g. crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H04L49/1576—Crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/60—Software-defined switches
    • H04L49/606—Hybrid ATM switches, e.g. ATM&STM, ATM&Frame Relay or ATM&IP
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0003—Switching fabrics, e.g. transport network, control network
    • H04J2203/0005—Switching elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0003—Switching fabrics, e.g. transport network, control network
    • H04J2203/0012—Switching modules and their interconnections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5647—Cell loss
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/565—Sequence integrity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Telephonic Communication Services (AREA)

Abstract

물리적으로 실현가능한 1 Tbps 혹은 그 이상의 ATM 패킷교환기(10A)로서, 다수의 입력인터페이스가 단일 단계의 교환구조(14A)로 접속되고, 이 교환구조는 다수의 출력모듈(160-16m)으로 접속되는 구조를 가지고 있는 일반적인 성장가능한 패킷교환기 구조가 기술된다. 이 ATM 패킷교환기는 다른 성장가능한 패킷교환기에 비해 아웃밴드제어기(20)에 의해 제어되는 단일단계의 교환구조(14A 혹은 14B)를 포함하고 있으며, 비슷한 용량의 전기적인 크로스바 교환기나 그 동형에 비해 상대적으로 회로구성이 현저히 간단하다. 이 ATM 패킷교환기 구조는 매우 유연하여 동일한 교환구조와 아웃밴드제어기의 구조를 사용하여 가변장 패킷이나, 회선교환접속, 폴트 톨러런트 용장 회로를 제공하는데 까지 확장될 수 있다.

Description

테라비트급 용량의 패킷 교환 장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 제3도와 유사한 본 발명의 특정한 일 실시예로 4개의 파이프(L=4)를 가지는 경우에 대해 파이프의 구성을 도시한 도시도, 제5도는 제4도의 실시예에 대해 제어기의 상세부를 보여주는 단순화된 블록도, 제6도는 제5도의 제어기로의 요구의 타이밍을 나타낸 도면.

Claims (73)

  1. 다수의 입력회선으로부터의 통신 패킷을 다수의 출력회선으로 교환하는 패킷교환기에 있어서, 상기 패킷 교환기는; 상기 다수의 입력회선의 각각의 입력회선과 연결된 입력단자와 출력단자를 가진 다수의 입력인터페이스와; I개의 네트워크 입력단자로부터 P개의 네트워크 출력단자로 교환을 수행하는 네트워크와; 블로킹 확률을 고려하여 각각의 통신패킷을 위한 교환경로를 탐색하기 위한 교환경로탐색수단과; 상기 P개의 네트워크 출력단자의 각각에 접속된 입력을 가지고, 상기 다수의 출력회선의 각각의 출력회선에 접속된 출력을 가진 다수의 출력모듈을 포함하며; 상기 다수의 입력인터페이스의 출력단자의 각각은 상기 I개의 네트워크 입력단자중 F개로 구성되는 각각의 그룹으로 팬아우트되며; C가 P/I의 정수값일 때, 상기 네트워크는 다수의 출력회선의 개개의 출력회선으로 접속가능한 다수의 입력회선의 각각으로부터의 개개의 통신패킷을 교환하기 위한 하나의 경로를 제공하는 C개의 파이프를 포함하는 것을 특징으로 하는 패킷교환기.
  2. 제1항에 있어서, 상기 경로탐색 수단은 아웃밴드제어기를 포함하는 것을 특징으로 하는 패킷교환기.
  3. 제2항에 있어서, 각각의 입력인터페이스는 통신패킷을 저장하기 위한 저장장치를 포함하며; 상기 아웃밴드제어기는 최초의 파이프를 통해 블로킹되지 않은 경로를 발견하지 못한 통신패킷에게 두번째 파이프의 파이프제어기 입력으로 경로 요구를 롤링시키며; 파이프제어기가 블로킹되지 않은 경로를 탐색할 동안 통신패킷이 상기 입력인터페이스에 저장되는 것을 특징으로 하는 패킷교환기.
  4. 제2항에 있어서, 각각의 입력인터페이스가 통신패킷을 저장하기 위한 저장장치를 포함하며; 상기 아웃밴드제어기는 최초의 파이프 및 두번째 파이프를 통해 블로킹되지 않은 경로를 발견하지 못한 통신패킷에게 세번째 파이프의 파이프제어기 입력으로 경로 요구를 롤링시키며; 파이프제어기가 블로킹되지 않은 경로를 탐색할 동안 통신패킷이 상기 입력인터페이스에 저장되는 것을 특징으로 하는 패킷교환기.
  5. 제2항에 있어서, 각각의 입력인터페이스가 통신패킷을 저장하기 위한 저장장치를 포함하며; 상기 아웃밴드제어기는 최초의 파이프, 두번째 파이프 및 세번째 파이프플 통해 블로킹되지 않은 경로를 발견하지 못한 통신패킷에게 네번째 파이프의 파이프제어기 입력으로 경로 요구를 롤링시키며; 파이프제어기가 블로킹되지 않은 경로를 탐색할 동안 통신패킷이 상기 입력인터페이스에 저장되는 것을 특징으로 하는 패킷교환기.
  6. 제2항에 있어서, 상기 아웃밴드제어기는 ATM 셀에게 일련의 우선권을 할당하여 내부의 블로킹에 의한 ATM 셀 손실확률을 감소시킴을 특징으로 하는 패킷교환기.
  7. 제2항에 있어서, 상기 아웃밴드제어기는 ATM 셀에게 일련의 우선권을 할당하고; 최초의 파이프를 통해 블로킹되지 않은 경로를 발견하지 못한 통신패킷에게 두번째 파이프의 파이프제어기 입력으로 경로 요구를 롤링시키는 것을 특징으로 하는 패킷교환기.
  8. 제2항에 있어서, 상기 아웃밴드제어기는 ATM 셀에게 일련의 우선권을 할당하고; 최초 및 두번째의 파이프를 통해 블로킹되지 않은 경로를 발견하지 못한 통신패킷에게 세번째 파이프의 파이프 제어기 입력으로 경로 요구를 롤링시키는 것을 특징으로 하는 패킷교환기.
  9. 제2항에 있어서, 상기 아웃밴드제어기는 ATM 셀에게 일련의 우선권을 할당하고; 최초, 두번째 및 세번째의 파이프를 통해 블로킹되지 않은 경로를 발견하지 못한 통신패킷에게 네번째 파이프의 파이프제어기 입력으로 경로 요구를 롤링시키는 것을 특징으로 하는 패킷교환기.
  10. 통신패킷을 교환하기 위한 패킷교환기에 있어서, 상기 패킷교환기는 I개의 입력으로부터 P개의 출력으로 교환을 수행하는 네트워크와; 상기 P개의 출력에 접속된 다수의 출력모듈과; 하나의 통신패킷을 위한 하나의 교환 경로를 탐색하는 교환경로탐색수단을 포함하며; C가 P/I의 정수값일 때, 상기 네트워크는 C개의 파이프를 포함하고; 상기 파이프는 각각 자신의 입력을 자신의 출력으로 교환시키는 패턴을 가지며; 파이프의 교환의 각각의 패턴이 다른 파이프의 교환의 패턴과 독립적인 것을 특징으로 하는 패킷교환기.
  11. 제10항에 있어서, 상기 경로탐색수단이 아웃밴드제어기인 것을 특징으로 하는 패킷교환기.
  12. 제11항에 있어서, 상기 아웃밴드제어기는 최초의 파이프를 통해 블로킹되지 않은 경로를 발견하지 못한 통신패킷에게 두번째 파이프의 입력으로 경로 요구를 롤링시키는 것을 특징으로 하는 패킷교환기.
  13. 제11항에 있어서, 상기 아웃밴드제어기는 최초 및 두번째의 파이프를 통해 블로킹되지 않은 경로를 발견하지 못한 통신패킷에게 세번째 파이프의 입력으로 경로 요구를 롤링시키는 것을 특징으로 한느 패킷교환기.
  14. 제11항에 있어서, 상기 아웃밴드제어기는 최초, 두번째 및 세번째의 파이프를 모두를 통해 블로킹되지 않은 경로를 발견하지 못한 통신패킷에게 네번째 파이프의 입력으로 경로 요구를 롤링시키는 것을 특징으로 하는 패킷교환기.
  15. 제11항에 있어서, 상기 아웃밴드제어기는 ATM 셀에게 일련의 우선권을 할당하여 내부의 블로킹에 의한 ATM 셀 손실확률을 감소시킴을 특징으로 하는 패킷교환기.
  16. 제11항에 있어서, 상기 아웃밴드제어기는 ATM 셀에게 일련의 우선권을 할당하고; 최초의 파이프를 통해 블로킹되지 않은 경로를 발견하지 못한 통신패킷에게 두번째 파이프의 입력으로 경로 요구를 롤링시키는 것을 특징으로 하는 패킷교환기.
  17. 제11항에 있어서, 상기 아웃밴드제어기는 ATM 셀에게 일련의 우선권을 할당하고; 최초 및 두번째의 파이프를 통해 블로킹되지 않은 경로를 발견하지 못한 통신패킷에게 세번째 파이프의 입력으로 경로 요구를 롤링시키는 것을 특징으로 하는 패킷교환기.
  18. 제11항에 있어서, 상기 아웃밴드제어기는 ATM 셀에게 일련의 우선권을 할당하고; 최초, 두번째 및 세번째의 파이프를 통해 블로킹되지 않은 경로를 발견하지 못한 통신패킷에게 네번째 파이프의 입력으로 경로 요구를 롤링시키는 것을 특징으로 하는 패킷교환기.
  19. 제11항에 있어서, 상기 아웃밴드제어기가 패킷교환기를 통한 통신패킷들을 위한 경로들을 제어하고, 탐색하며, 설정하는 것을 특징으로 하는 패킷교환기.
  20. ATM(Asynchronous Transfer Mode) 패킷을 교환하기 위한 ATM 교환기에 있어서, 상기 패킷교환기는 ATM 통신회선에 접속된 입력과 출력을 가진 다수의 ATM 인터페이스 카드와; I개의 입력을 P개의 출력으로 교환시키는 네트워크와; P개의 출력에 접속되고 각각 다수의 출력을 가진 다수의 출력모듈과; 상기 ATM 교환기를 통해, 상기 다수의 입력인터페이스 중의 하나의 입력으로부터 목적하는 상기 다수의 출력모듈 중의 하나의 출력으로 ATM 패킷의 경로를 탐색하는 경로탐색수단을 포함하며; F가 P/I의 정수값일 때, 상기 네트워크는 F개의 파이프를 포함하고; 상기 입력인터페이스의 상기 출력의 각각의 F개의 팬아우트를 가지면서 상기 F개의 파이프의 각각의 입력에 연결되고; 상기 파이프는 각각 자신의 입력을 자신의 출력으로 교환시키는 패턴을 가지며; 파이프의 교환의 각각의 패턴이 다른 파이프의 교환의 패턴과 독립인 것을 특징으로 하는 ATM 교환기.
  21. 제20항에 있어서, 상기 다수의 입력인터페이스는 상기 경로탐색수단이 이전의 ATM 패킷 주기동안에 블로킹된 ATM 패킷에게 다음 ATM 패킷 주기동안에 목적하는 상기 다수의 출력모듈 중의 하나의 출력으로의 경로를 지정하기 위한 경로탐색작업을 가능하게 하기 위해, 2개의 ATM 패킷 주기동안 ATM 패킷을 저장하기 위한 저장장치를 포함하는 것을 특징으로 하는 ATM 패킷교환기.
  22. 제21항에 있어서, 이전의 ATM 패킷 주기동안에 블로킹된 상기 ATM 패킷이 타임 스탬프(time stamp)의 사용없이 적절한 순서로 목적하는 출력모듈의 출력에 각각 전달됨을 특징으로 하는 ATM 교환기.
  23. 패킷을 저장하기 위한 저장장치를 가진 다수의 입력인터페이스와 다수의 파이프를 가진 패킷교환기를 통한 패킷통신방법에 있어서, 패킷통신방법은 a. 입력인터페이스에 패킷을 저장하는 단계; b. 제1의 기간동안 첫번째 파이프를 통해 목적하는 출력회선에 접속된 출력모듈로의 블로킹되지 않은 경로를 탐색하는 제1의 파이프 탐색단계; c. 상기 제1의 파이프 탐색에서 블로킹되지 않은 경로가 발견되면 단계 k로 가고, 그렇지 않으면 단계 d로 계속하는 단계; d. 상기 첫번째 파이프에서 블로킹되지 않은 경로가 발견되지 않으면, 제2의 기간동안 두번째 파이프를 통해 목적하는 출력회선에 접속된 출력모듈로의 블로킹되지 않은 경로를 탐색하는 제2의 파이프 탐색단계; e. 상기 제2의 파이프 탐색에서 블로킹되지 않은 경로가 발견되면 단계 k로 가고, 그렇지 않으면 단계 f로 계속하는 단계; f. 상기 두번째의 파이프에서 블로킹되지 않은 경로가 발견되지 않으면, 제3의 기간동안 세번째 파이프를 통해 목적하는 출력회선에 접속된 출력모듈로의 블로킹되지 않은 경로를 탐색하는 제3의 파이프 탐색단계; g. 상기 제3의 파이프 탐색에서 블로킹되지 않은 경로가 발견되면 단계 k로 가고, 그렇지 않으면 단계 h로 계속하는 단계; h. 상기 세번째의 파이프에서 블로킹되지 않은 경로가 발견되지 않으면, 제4의 기간동안 네번째 파이프를 통해 목적하는 출력회선에 접속된 출력모듈로의 블로킹되지 않은 경로를 탐색하는 제4의 파이프 탐색단계; i. 상기 제4의 파이프 탐색에서 블로킹되지 않은 경로가 발견되면 단계 k로 가고, 그렇지 않으면 단계 j로 계속하는 단계; j. 제4의 기간동안 상기 네번째의 파이프에서도 블로킹되지 않은 경로가 발견되지 않으면, 해당 패킷을 상기 입력인터페이스로부터 삭제하여 이 패킷을 손실시키는 단계; k. 해당 패킷을 상기 입력인터페이스로부터 목적하는 출력회선을 접속된 출력모듈로 전달하는 단계; 1. 해당 패킷을 상기 출력모듈을 통해 상기 목적하는 출력회선으로 분배하는 단계; 로 이루어지는 것을 특징으로 하는 패킷 통신방법.
  24. ATM 패킷을 저장하기 위한 저장장치를 가진 다수의 입력인터페이스와 다수의 파이프를 가진 패킷교환기를 통한 ATM 패킷통신방법에 있어서, 상기 ATM 패킷통신방법은 a. ATM 패킷을 입력회선으로부터 상기 다수의 입력인터페이스에 전달하는 단계; b. 상기 ATM 패킷의 헤더로부터 목적하는 출력회선을 결정하고, 이 정보를 아웃밴드제어기로 넘겨주는 단계; c. 상기 ATM 패킷을 상기 입력인터페이스에 저장하는 단계; d. 첫번째 ATM 패킷 시간주기의 전반동안에 첫번째 파이프를 통해 목적하는 출력회선이 접속되는 출력모듈로의 블로킹되지 않은 경로를 탐색하는 제1의 파이프 탐색단계; e. 상기 제1의 파이프 탐색에서 블로킹되지 않은 경로가 발견되면 단계 m으로 가고, 그렇지 않으면 단계 f로 계속하는 단계; f. 상기 첫번째 파이프에서 블로킹되지 않은 경로가 발견되지 않으면, ATM 패킷 시간주기의 후반부 동안 두번째 파이프를 통해 목적하는 출력회선에 접속된 출력모듈로의 블로킹되지 않은 경로를 탐색하는 제2의 파이프 탐색단계; g. 상기 제2의 파이프 탐색에서 블로킹되지 않은 경로가 발견되면 단계 m으로 가고, 그렇지 않으면 단계 h로 계속하는 단계; h. 상기 첫번째 ATM 패킷 시간주기의 후반부동안에 상기 두번째의 파이프에서 블로킹되지 않은 경로가 발견되지 않으면, 두번째 ATM 패킷 시간주기의 전반부 동안 세번째 파이프를 통해 목적하는 출력회선에 접속된 출력모듈로의 블로킹되지 않은 경로를 탐색하는 제3의 파이프 탐색단계; i. 상기 제3의 파이프 탐색에서 블로킹되지 않은 경로가 발견되면 단계 m으로 가고, 그렇지 않으면 단계 j로 계속하는 단계; j. 상기 두번째 ATM 패킷 시간주기의 전반부동안에 상기 세번째의 파이프에서 블로킹되지 않은 경로가 발견되지 않으면, 두번째 ATM 패킷 시간주기의 후반부 동안 네번째 파이프를 통해 목적하는 출력회선에 접속된 출력모듈로의 블로킹되지 않은 경로를 탐색하는 제4의 파이프 탐색단계; k. 상기 제4의 파이프 탐색에서 블로킹되지 않은 경로가 발견되면 단계 m으로 가고, 그렇지 않으면 단계1로 계속하는 단계; 1. 상기 4번째 시간주기동안의 상기 네번째의 파이프에서도 블로킹되지 않은 경로가 발견되지 않으면, 해당 ATM 패킷을 상기 입력인터페이스로부터 삭제하여 이 ATM 패킷을 손실시키는 단계: m. 해당 ATM 패킷을 상기 입력인터페이스로부터 목적하는 출력회선에 접속된 출력모듈로 전달하는 단계; n. 해당 ATM 패킷을 상기 출력모듈을 통해 상기 목적하는 출력회선으로 분배하는 단계;로 이루어지는 것을 특징으로 하는 패킷 통신방법.
  25. ATM 패킷을 저장하기 위한 저장장치를 가진 다수의 입력인터페이스와 다수의 파이프를 가진 패킷교환기를 통한 ATM 패킷통신방법에 있어서, 상기 ATM 패킷통신방법은 a. ATM 패킷을 입력회선으로부터 상기 다수의 입력인터페이스에 전달하는 단계; b. 상기 ATM 패킷의 헤더로부터 목적하는 출력회선을 결정하고, 이 정보를 아웃밴드제어기로 넘겨주는 단계; c. 상기 ATM 패킷을 상기 입력인터페이스에 저장하는 단계; d. 첫번째 ATM 패킷 시간주기의 전반동안에 첫번째 파이프를 통해 목적하는 출력회선이 접속된 출력모듈로의 블로킹되지 않은 경로를 탐색하는 제1의 파이프 탐색단계; e. 상기 제1의 파이프 탐색에서 블로킹되지 않은 경로가 발견되면 단계 m으로 가고, 그렇지 않으면 단계 f로 계속하는 단계; f. 상기 첫번째의 파이프에서 블로킹되지 않은 경로가 발견되지 않으면, ATM 패킷 시간주기의 후반부 동안 두번째 파이프를 통해 목적하는 출력회선에 접속된 출력모듈로의 블로킹되지 않은 경로를 탐색하는 제2의 파이프 탐색단계; g. 상기 제2의 파이프 탐색에서 블로킹되지 않은 경로가 발견되면 단계 m으로 가고, 그렇지 않으면 단계 h로 계속하는 단계; h. 상기 첫번째 ATM 패킷 시간주기의 후반부동안에 상기 두번째의 파이프에서 블로킹되지 않은 경로가 발견되지 않으면, 두번째 ATM 패킷 시간주기의 전반부 동안 세번째 파이프를 통해 목적하는 출력회선에 접속된 출력모듈로의 블로킹되지 않은 경로를 탐색하는 제3의 파이프 탐색단계; i. 상기 제3의 파이프 탐색에서 블로킹되지 않은 경로가 발견되면 단계 m으로 가고, 그렇지 않으면 단계 j로 계속하는 단계; j. 상기 두번째 ATM 패킷 시간주기의 전반부 동안에 상기 세번째의 파이프에서 블로킹되지 않은 경로가 발견되지 않으면, 두번째 ATM 패킷 시간주기의 후반부 동안 네번째 파이프를 통해 목적하는 출력회선에 접속된 출력모듈로의 블로킹되지 않은 경로를 탐색하는 제4의 파이프 탐색단계; k. 상기 제4의 파이프 탐색에서 블로킹되지 않은 경로가 발견되면 단계 m으로 가고, 그렇지 않으면 단계1로 계속하는 단계; 1. 상기 4번째 시간주기동안의 상기 네번째의 파이프에서도 블로킹되지 않은 경로가 발견되지 않으면, 해당 ATM 패킷을 상기 입력인터페이스로부터 삭제하여 이 ATM 패킷을 손실시키는 단계: m. 해당 ATM 패킷을 상기 입력인터페이스로부터 목적하는 출력회선에 접속된 출력모듈로 전달하는 단계; n. 해당 ATM 패킷이, 상기 첫번째 및 두번째 ATM 시간주기동안 임의의 상기 다수의 입력인터페이스에 의해 수신된 임의의 다른 ATM 패킷에 대해, 적절한 시간 순서에 따라 상기 출력모듈을 통해 상기 목적하는 출력회선으로 분배하는 단계로 이루어지는 것을 특징으로 하는 ATM 패킷통신방법.
  26. ATM 패킷을 저장하기 위한 저장장치를 가진 다수의 입력인터페이스와 다수의 파이프를 가진 패킷교환기를 통한 ATM 패킷통신방법에 있어서, 상기 ATM 패킷통신방법은 a. 각각의 ATM 패킷을 입력회선으로부터 상기 다수의 입력인터페이스에 전달하는 단계; b. 각각의 ATM 패킷의 헤더로부터 목적하는 출력회선을 결정하는 단계; c. 각각의 ATM 패킷에게 다른 패킷의 것과는 다른 제1위상의 우선순위를 할당하는 단계; d. 상기 제1위상의 우선순위와 결정된 상기 목적하는 출력회선을 상기 아웃밴드제어기로 넘겨주는 단계; e. 각각의 ATM 패킷을 상기 다수의 파이프 중의 하나로 전달되든지, 혹은 삭제될 때까지 해당 입력 인터페이스에 저장하는 단계; f. 첫번째 ATM 패킷 시간주기의 전반동안에 첫번째 파이프를 통해 목적하는 출력회선이 접속된 출력 모듈로의 블로킹되지 않은 경로를 탐색하는 제1의 파이프 탐색단계; g. 상기 제1의 파이프 탐색에서 블로킹되지 않은 경로가 발견되면 단계 o로 가고, 그렇지 않으면 단계 h로 계속하는 단계; h. 상기 첫번째 파이프에서 블로킹되지 않은 경로가 발견되지 않으면, ATM 패킷 시간주기의 후반부 동안 두번째 파이프를 통해 목적하는 출력회선에 접속된 출력모듈로의 블로킹되지 않은 경로를 탐색하는 제2의 파이프 탐색단계; i. 상기 제2의 파이프 탐색에서 블로킹되지 않은 경로가 발견되면 단계 o로 가고, 그렇지 않으면 단계 j로 계속하는 단계; j. 상기 첫번째 ATM 패킷 시간주기의 후반부동안에 상기 두번째의 파이프에서 블로킹되지 않은 경로가 발견되지 않으면, 두번째 ATM 패킷 시간주기의 전반부 동안 세번째 파이프를 통해 목적하는 출력회선에 접속된 출력모듈로의 블로킹되지 않은 경로를 탐색하는 제3의 파이프 탐색단계; k. 상기 제3의 파이프 탐색에서 블로킹되지 않은 경로가 발견되면 단계 o로 가고, 그렇지 않으면 단계1로 계속하는 단계; 1. 상기 두번째 ATM 시간주기의 전반부동안에 상기 세번째의 파이프에서 블로킹되지 않은 경로가 발견되지 않으면, 두번째 ATM 패킷 시간주기의 후반부 동안 네번째 파이프를 통해 목적하는 출력회선 접속된 출력모듈의 블로킹되지 않은 경로를 탐색하는 제4의 파이프 탐색단계; m. 상기 제4의 파이프 탐색에서 블로킹되지 않은 경로가 발견되면 단계 o로 가고, 그렇지 않으면 단계 n으로 계속하는 단계; n. 상기 4번째 시간주기동안의 상기 네번째의 파이프에서도 블로킹되지 않은 경로가 발견되지 않으면, 해당 ATM 패킷을 상기 입력인터페이스로부터 삭제하여 이 ATM 패킷을 손실시키는 단계; o. 해당 ATM 패킷을 상기 입력인터페이스로부터 목적하는 출력회선에 접속된 출력모듈로 전달하는 단계; p. 해당 ATM 패킷을 상기 출력모듈을 통해 상기 목적하는 출력회선으로 분배하는 단계로 이루어지는 것을 특징으로 하는 ATM 패킷통신방법.
  27. 각각의 패킷에게 경로를 지정하는 패킷 교환기용 제어기에 있어서, 상기 제어기는; 단일단계 교환구조와 다수의 출력모듈간의 각각의 접속에 대응하는 처리중/대기중 상태를 저장하기 위한 저장수단을 포함하며; 상기 저장수단은 다수의 처리중/대기중 상태표로 분활되어 있고; 각각의 패킷에게 상기 다수의 출력모듈 중의 목적하는 출력모듈로의 경로를 동시에 지정하기 위한 상기 다수의 처리중/대기중 상태표로 액세스수단을 포함하는 것을 특징으로 하는 패킷교환기용 제어기.
  28. 각각의 패킷에게 경로를 지정하기 위해, 개개의 파이프가 다수의 크로스바교환기를 가진 다수의 파이프를 포함하는 교환구조를 포함한 패킷교환용기 제어기에 있어서, 상기 제어기는; 상기 다수의 파이프의 각각의 파이프를 제어하는 다수의 파이프탐색제어기와; 처리중/대기중 상태표를 저장하기 위한 다수의 저장수단과; 상기 처리중/대기중 상태표를 동시에 액세스하는 액세스수단을 포함하며; 하나의 파이프의 각각의 크로스바교환기가 크로수바교환기 제어기를 포함하도록 상기 파이프탐색제어기가 다수의 크로스바교환기 제어기를 포함하며; 상기 다수의 저장수단은 상기 다수의 크로스바교환기 제어기를 각각과 관련되며, 이를 위한 각각의 처리중/대기중 상태표를 저장하는 것을 특징으로 하는 것을 특징으로 하는 패킷교환기용 제어기.
  29. 제28항에 있어서, 상기 처리중/대기중 상태표는 각각의 비트가 해당 크로스바교환기의 각각의 출력의 처리중/대기중 상태를 나타내는 다수의 처리중/대기중 상태 비트를 포함하는 것을 특징으로 하는 패킷교환기용 제어기.
  30. 제29항에 있어서, 상기 크로스바교환기 제어기가 해당 처리중/대기중 상태비트들을 동시에 처리하는 것을 특징으로 하는 패킷교환기용 제어기.
  31. 제29항에 있어서, 각각의 처리중/대기중 상태비트가 해당 크로스바교환기의 출력에 대응하는 각각의 출력제어기에 저장되는 것을 특징으로 하는 패킷교환기용 제어기.
  32. 제31항에 있어서, 각각의 출력제어기가 각각의 패킷 처리 시간동안 해당 출력을 제어하기 위해 하나의 처리중/대기중 비트를 처리하는 것을 특징으로 하는 패킷교환기용 제어기.
  33. 각각의 패킷에게 경로를 지정하기 위해, 개개의 파이프가 다수의 크로스바교환기를 가진 다수의 파이프를 포함하는 교환구조를 포함한 패킷교환기용 제어기에 있어서, 상기 제어기는; 상기 다수의 파이프의 각각의 파이프를 제어하는 다수의 파이프탐색제어기와; 처리중/대기중 상태표를 저장하기 위한 다수의 저장수단과; 상기 처리중/대기중 상태표를 동시에 액세스하는 액세스수단을 포함하며; 하나의 파이프의 각각의 크로스바교환기가 크로스바교환기 제어기를 의해 제어되도록 상기 파이프탐색제어기가 다수의 크로스바교환기 제어기를 포함하며, 상기 다수의 저장수단은 상기 다수의 크로수바교환기 제어기의 각각과 관련되며, 이를 위한 각각의 처리중/대기중 상태표를 저장하고; 또한 상기 다수의 저장수단이 처리중/대기중 비트를 저장하는 저장수단과; 상기 처리중/대기중 비트를 상기 저장수단으로부터 판독하기 위한 판독수단과; 요구비트와 상기 처리중/대기중 비트로부터 논리적 연산에 의해 상기 저장수단에 저장되는 요구출력비트와 접속비트를 발생하며; 상기 접속비트에 의해 각각의 크로스바교환기를 통한 경로가 접속되도록 야기함을 특징으로 하는 패킷교환기용 제어기.
  34. 제33항에 있어서, 상기 제어기는 경로를 탐색하기 위해 상기 요구출력비트를 다른 파이프내의 상기 다수의 저장수단으로 넘겨주기 위한 수단을 포함하며, 상기 요구출력비트가 다른 저장수단의 논리연산수단으로 입력되어서 다른 사용중/대기중 비트와 논리연산하여 또다른 처리중/대기중 비트와 또다른 요구출력비트와 또다른 접속비트를 발생함을 특징으로 하는 패킷교환기용 제어기.
  35. 제33항에 있어서, 요구벡터로 16비트 요구벡터가 16비트 저장수단으로 병렬로 전송됨을 특징으로 하는 패킷교환기용 제어기.
  36. 개개의 파이프가 다수의 N×N 크로스바교환기를 가진 다수의 파이프를 포함하는 교환구조와 다수의 출려모듈을 포함한 패킷교환기를 각각의 패킷주기기간동안 제어하는 패킷교환제어방법에 있어서, 상기 패킷교환제어방법은; 각각의 패킷주기기간의 시점에서 모든 처리중/대기중 비트를 대기중 상태로 셋팅하는 단계; 크로스바교환기 제어기의 처리중/대기중 메모리부터 처리중/대기중 벡터로서 처리중/대기중 비트를 병렬로 판독하는 단계; 상기 처리중/대기중 벡터와 제1의 입력요구벡터를 논리결합하는 병렬 파이프 탐색 연산을 수행하여 제1의 갱신된 처리중/대기중 벡터, 접속 벡터, 출력요구 벡터를 발생하는 단계; 상기 갱신된 처리중/대기중 벡터를 처리중/대기중 메모리로 병렬로 저장하는 단계; 상기 접속벡터를 상기 다수의 크로스바교환기의 첫번째 크로스바교환기로 넘겨서 상기 교환구조의 입력으로부터 교환구조의 출력으로 해당 패킷을 위한 경로를 설정하는 단계로 이루어지는 것을 특징으로 하는 패킷교환 제어방법.
  37. 제36항에 있어서, 상기 N×N 크로스바교환기의 용량이 16×16인 것을 특징으로 하는 패킷교환 제어방법.
  38. 제36항 또는 제37항에 있어서, 상기 패킷교환제어방법은; 상기 출력요구벡터중 요구가 수행되지 못한 부분을 포함한 출력요구벡터를 또다른 파이프의 두번째 크로스바교환기제어기로 넘겨주는 단계; 상기 출력요구벡터를 상기 두번째 크로스바교환기 제어기로 접속되고 이에 의해 제어되는 두번째 크로스바교환기의 두번째 입력요구벡터로 사용하는 단계; 상기 두번째 크로스바교환기 제어기의 처리중/대기중 메모리로부터 N개의 처리중/대기중 비트를 병렬로 판독하는 단계; 상기 처리중/대기중 벡터와 상기 입력요구벡터를 논리적으로 결합하는 파이프 탐색 동작을 병렬로 수행하여 두번째 갱신된 처리중/대기중 벡터와 두번째 요구벡터, 두번째 출력 요구벡터를 발생하는 단계; 상기 두번째 갱신된 처리중/대기중 벡터를 상기 두번째 크로스바교환기의 처리중/대기중 메모리로 병렬로 저장하는 단계; 및 상기 두번째 접속벡터를 상기 두번째 크로스바교환기로 넘겨서 상기 교환구조의 입력으로부터 교환구조의 출력으로 해당 패킷을 위한 경로를 설정하는 단계로 이루어지는 것을 특징으로 하는 패킷교환 제어방법.
  39. 제36항 또는 제37항에 있어서, 상기 병렬의 파이프 탐색 동작이 각각의 교환기제어기내에 N개의 링크 제어기를 제공함에 의해 N개의 처리중/대기중 비트를 동시에 처리하는 단계를 포함하며, 상기 링크제어기는 각각 교환구조와 상기 다수의 출력모듈간의 중간 링크를 위한 처리중/대기중 비트를 처리하는 것을 특징으로 하는 패킷교환 제어방법.
  40. 제10항 또는 제11항에 있어서, 상기 접속의 패턴의 독립성이 갈로이스(Galois) 필드 이론에 따라 결정되는 것을 특징으로 하는 패킷교환기.
  41. N개의 입력과 P개의 출력 및 F가 P/N일 때 F의 팬아우트를 가지는 교환 네트워크와, N개의 입력회선, N개의 출력회선을 가진 통신교환용의 교환 네트워크에 있어서, 상기 교환 네트워크는 X/F가 1보다 큰 정수일때, I/X개 입력과 P/FX개 출력이 단일 단계로 배열된 X개의 크로스바교환기를 포함하며; 상기 N개의 입력회선의 각각이 상기 I개 입력 중의 F개의 각각으로 팬아우트되며; 상기 P개의 출력의 각각이 다수의 출력모듈의 입력으로 각각 접속되며; 상기 출력모듈의 각각이 F개의 입력을 출력회선으로 집중시키는 버퍼된 집중기이며; 상기 다수의 크로스바교환기의 입력수인 I/X가 입력회선수 N과 팬인(fan-in) 값인 F의 곱보다 작은 것을 특징으로 하는 교환 네트워크.
  42. 제41항에 있어서, 입력수 I가 입력회선수 N의 정수배인 것을 특징으로 하는 교환 네트워크.
  43. 제41항에 있어서, 상기 다수의 크로스바교환기가 16×16 크로스바교환기인 것을 특징으로 하는 교환 네트워크.
  44. 제41항에 있어서, 상기 다수의 크로스바교환기가 입력으로부터 상기 다수의 출력모듈을 경유하여 N개의 출력회선으로 접속가능한 연결선을 가지는 F개의 파이프로 나뉘어지는 것을 특징으로 하는 교환 네트워크.
  45. 제44항에 있어서, 상기 크로스바교환기가 전기적 장치인 것을 특징으로 하는 교환 네트워크.
  46. 제44항에 있어서, 상기 크로스바교환기가 광학적 소자를 사용한 것을 특징으로 하는 교환 네트워크.
  47. 제46항에 있어서, 각각의 광학적 소자중에 SEED가 포함되는 것을 특징으로 하는 교환 네트워크.
  48. 제41항에 있어서, 상기 크로스바교환기가 다수의 파이프로 분할되는 것을 특징으로 하는 교환 네트워크.
  49. 제41항에 있어서, 상기 크로스바교환기가 교환 네트워크 내부에서의 블로킹 비율을 줄이기 위해 다수의 독립적인 파이프로 분할되어 있는 것을 특징으로 하는 교환 네트워크.
  50. 제49항에 있어서, 상기 다수의 독립적인 파이프의 독립성이 갈로이스 필드 이론에 의해 결정되는 것을 특징으로 하는 교환 네트워크.
  51. 다중 구역으로 분할된 단일단계 교환구조에 있어서, 상기 교환구조는 각각의 구역으로의 입력을 가지며, 각각의 구역은 각각의 입력단자(I)를 S자로 지칭되는 8비트의 이진수(i7,i6,i5,i4,i3,i2,i1,i0)로 나타내는 단계; 입력 단자(I)가 접속된 구역 θ의 16×16 크로스바교환기 Sθ(I)를 6비트 이진수(s5,s4,s3,s2,s1,s0)로 나타내는 단계; 및 ATM 셀 블로킹 확률을 효과적으로 감소시키기 위해 갈로이스 필드이론에 따라 각각의 입력단자(I)를 상기 구역의 각각의 크로스바교환기 Sθ(I)의 입력에 접속하는 단계로 이루어지는 방법에 따라 발생되는 것을 특징으로 하는 단일단계 교환구조.
  52. 제51항에 있어서, 갈로이스 필드 이론에 따른 접속을 결정하기 위한 매핑함수가 : (s5,s4,s3,s2,s1,s0)0=(0,0,i3,i2,i1,i0), (s5,s4,s3,s2,s1,s0)1=(0,1,i7 XOR i3,i6 XOR i2,i5 XOR i1,i4 XOR i0) (s5,s4,s3,s2,s1,s0)2=(1,0,i7 XOR i2,i6 XOR i1,i5 XOR i0 XOR i7,i4 XOR i7) (s5,s4,s3,s2,s1,s0)3=(1,1,i7 XOR i1,i6 XOR i0 XOR i7,i5 XOR i7 XOR i2,i4 XOR I2)인 것을 특징으로 하는 단일단계 교환구조.
  53. 다수의 입력인터페이스에 접속된 입력회선과 다수의 출력 모듈의 출력에 접속된 출력회선을 가진 교환기용 교환구조에 있어서, 상기 교환구조는; 입력인터페이스의 각각이 상기 다수의 파이프의 수에 해당하는 팬아우트를 가지도록, 파이프의 입력이 상기 다수의 입력인터페이스의 각각의 출력에 접속된 다수의 파이프를 구비하며; 단일단계 네트워크인 상기 파이프가 임의의 입력인터페이스 출력으로부터 다수의 출력모듈을 경유하여 출력회선으로의 단일의 경로를 제공하며; 각각의 출력 모듈이 입력인터페이스 출력의 팬아우트와 같은 수의 집중율을 가지고; 입력회선과 목적하는 출력회선간의 경로가 또다른 파이프를 통한 상기 입력회선과 상기 목적하는 출력회선간의 다른 경로와 충분한 독립을 유지하여 내부 블로킹의 확률을 낮게 하고; 임의의 입력회선을 임의의 출력회선으로 연결하는 경로의 수를 파이프의 수와 동일하게 되도록 감소시켜 내부 블로킹 확률의 등가적인 증가없이 접속에 필요한 능동소자의 수를 감소시키는 것을 특징으로 하는 통신교환기용 교환구조.
  54. 다수의 회선교환방식의 입력회선으로부터의 회선교환방식 통신을 다수의 회선교환방식의 출력회선으로 교환하며, 다수의 패킷교환방식의 입력회선으로부터의 패킷교환방식 통신을 다수의 패킷교환방식의 출력회선으로 교환하는 패킷교환기에 있어서, 상기 패킷교환기는; 각각의 입력이 상기 다수의 회선교환방식의 입력회선에 연결되고, 출력단자를 가진 다수의 회선교환 입력인터페이스와; 각각의 입력이 상기 다수의 패킷교환방식의 입력회선에 연결되고, 출력단자를 가진 다수의 패킷교환 입력인터페이스와; 제1의 입력단자들은 상기 회선교환 입력인터페이스의 출력단자에, 제2의 입력단자들은 상기 패킷교환 입력인터페이스의 출력단자에 접속된 다수의 입력단자를 가진 단일단계 교환구조와; 상기 단일단계 교환구조의 제1의 출력단자들의 각각에 연결된 입력과, 상기 다수의 회선교환방식의 출력회선의 각각으로 연결된 출력단자를 가진 회선교환 출력모듈과; 상기 단일단계 교환구조의 제2의 출력단자들의 각각에 연결된 입력과, 상기 다수의 패킷교환방식의 출력회선의 각각으로 연결된 출력단자를 가진 패킷교환 출력모듈과; 각각의 회선교환방식의 입력회선으로부터 상기 교환구조를 통해 목적하는 회선교환방식의 출력회선으로의 경로를 탐색하기 위한 경로탐색수단과; 및 각각의 패킷교환 방식의 입력회선으로부터 상기 교환구조를 통해 목적하는 패킷교환방식의 출력회선으로의 경로를 탐색하기 위한 경로탐색수단을 포함하는 것을 특징으로 하는 패킷교환기.
  55. 제54항에 있어서, 상기 회선교환 경로탐색수단이 제1의 아웃밴드제어기를 포함하고; 상기 패킷교환 경로 탐색수단이 제2의 아웃밴드제어기를 포함하는 것을 특징으로 하는 패킷교환기.
  56. 제55항에 있어서, 상기 교환구조는 다수의 파이프로 분할되어 있는 것을 특징으로 하는 패킷교환기.
  57. 제56항에 있어서, 상기 아웃밴드제어기가 제1의 파이프를 통해 경로를 지정받지 못한 요구를 제2의 파이프로 롤링시키는 것을 특징으로 하는 패킷교환기.
  58. 제56항에 있어서, 상기 아웃밴드제어기가 제1의 파이프 및 제2의 파이프를 통해 경로를 지정받지 못한 요구를 제3의 파이프로 롤링시키는 것을 특징으로 하는 패킷교환기.
  59. 제56항에 있어서, 상기 아웃밴드제어기가 제1의 파이프, 제2의 파이프 및 제3의 파이프를 통해 경로를 지정받지 못한 요구를 제4의 파이프로 롤링시키는 것을 특징으로 하는 패킷교환기.
  60. 제56항에 있어서, 상기 제2의 아웃밴드제어기가 통신패킷들에게 일련의 우선권을 할당하는 것을 특징으로 하는 패킷교환기.
  61. 제54항에 있어서, 상기 교환구조의 제1의 입력단자 부분의 크기가 전체 입력단자에 대해 0∼100%의 범위인 것을 특징으로 하는 패킷교환기.
  62. 제61항에 있어서, 상기 이 교환기를 통해 처리되는 각각의 통신 패킷들의 길이가 서로 다른것을 특징으로 하는 패킷교환기.
  63. 제54항 내지 제62항 중의 어느 한 항에 있어서, 이 교환기를 통해 처리되는 각각의 통신패킷의 길이가 서로 다른 것을 특징으로 하는 패킷교환기.
  64. 제1항 또는 제10항에 있어서, 상기 패킷교환기가 상기 C개의 파이프 중의 임의의 하나가 고장이 났을때 교체를 위한 하나의 여분의 파이프를 더 포함하는 것을 특징으로 하는 패킷교환기.
  65. 다수의 입력회선으로부터의 통신 패킷을 다수의 출력회선으로 교환하는 성장가능한 패킷교환기에 있어서, 상기 성장가능한 패킷교환기는: 상기 다수의 입력회선의 각각의 입력회선과 연결된 입력단자와 출력단자를 가진 다수의 입력인터페이스와; I개의 입력단자로부터 L개의 출력단자로 교환을 수행하는 단일단계 분배 네트워크와; P개의 처리중/대기중 메모리를 포함하는 아웃밴드 제어기와; 상기 L개의 네트워크 출력단자의 각각에 접속된 입력을 가지고, 상기 다수의 출력회선의 각각의 출력회선에 접속된 출력을 가진 다수의 출력모듈을 포함하며; 상기 입력인터페이스의 각각이 패킷을 네트워크로 분배되기 전까지 저장하기 위한 저장수단을 포함하며; 상기 다수의 입력인터페이스의 출력단자 각각의 상기 단일 단계 분재 네트워크의 I개의 입력단자와 F개의 그룹의 각각으로 팬아웃되며; 상기 단일단계 분배 네트워크는 다수의 출력회선의 각각으로 접속가능한 입력회선의 각각으로부터의 최소한 하나의 경로를 포함하는 P개의 구역을 포함하는 것을 특징으로 하는 성장 가능한 패킷교환기.
  66. 제65항에 있어서, i번째 시간간격동안 이루어진 각각의 패킷분배요구가 i번째 시간간격이나 그 다음 연속하는 시간 간격동안에 완료되는 것을 특징으로 하는 성장가능한 패킷교환기.
  67. 제66항에 있어서, i번째 시간간격에 입력되어 그 다음 시간간격동안에 분배된 셀이 그 이후에 입력회선으로 입력된 임의의 다른 셀 이전에 목적하는 출력회선으로 출력되도록, 상기 출력모듈의 각각이 선입선출(FIFO) 버퍼로부터 데이터를 수신하는 것을 특징으로 하는 성장가능한 패킷교환기.
  68. 제66항에 있어서, 상기 단일 단계 분배 네트워크가 단일의 전기적인 크로스바 교환기인 것을 특징으로 하는 성장가능한 패킷교환기.
  69. 제66항에 있어서, 상기 단일단계 분배 네트워크가 각각의 구역이 단일의 전기적인 크로스바 교환기인 다수의 구역을 포함하는 단일의 전기적인 크로스바교환기의 동형(isomorph)의 하나인 것을 특징으로 하는 성장가능한 패킷교환기.
  70. 제66항에 있어서, 상기 단일단계 분배 네트워크가 각각의 구역이 다수의 전기적인 크로스바 교환기를 포함하는 다수의 구역을 포함하고, 상기 각각의 구역이 각각의 입력회선과 출력회선 사이에 접속가능한 최소한 하나의 경로를 포함하는 것을 특징으로 하는 성장가능한 패킷교환기.
  71. 제66항에 있어서, i번째 시간간격동안에 도달한 임의의 분배요구가 i번째 시간간격이나 바로 그 다음의 시간간격 동안에 사용가능한 경로를 지정받는 것을 특징으로 하는 성장가능한 패킷교환기.
  72. 제66항에 있어서, i번째 시간간격동안에 도달하고 처리중/대기중 메모리(P-1)로부터 처리중/대기중 메모리(0)로 넘겨지는 임의의 분배요구가 바로 그다음의 시간간격 동안에 나머지 구역을 통해 사용가능한 경로를 지정받는 것을 특징으로 하는 성장가능한 패킷교환기.
  73. i번째 시간간격동안에 성장가능한 패킷 교환기로 입력되어 공통의 mxn 출력패킷모듈(X〉m)로 분배되어야 하는 X개의 ATM 셀을 위한 경로를 제어하는 경로제어방법에 있어서, 상기 경로제어방법이; i번째 분배 간격동안에 상기 X개의 AMT 셀 중의 m개를 분배하는 단계와; 상기 X개의 ATM 셀중 나머지 X-m 개는 바로 그 다음 분배간격동안에 분배되도록 롤링시키는 단계를 포함하는 것을 특징으로 하는 경로제어방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950065272A 1994-12-30 1995-12-29 테라비트급용량의패킷스위치장치및방법 KR100383160B1 (ko)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
US367,489 1989-06-16
US08/367,489 US5642349A (en) 1994-12-30 1994-12-30 Terabit per second ATM packet switch having distributed out-of-band control
US08/366,704 US5544160A (en) 1994-12-30 1994-12-30 Terabit per second packet switch
US367489 1994-12-30
US08/366,707 US5687172A (en) 1994-12-30 1994-12-30 Terabit per second distribution network
US366707 1994-12-30
US366708 1994-12-30
US366,704 1994-12-30
US366,708 1994-12-30
US366,707 1994-12-30
US366704 1994-12-30
US08/366,708 US5537403A (en) 1994-12-30 1994-12-30 Terabit per second packet switch having distributed out-of-band control of circuit and packet switching communications

Publications (2)

Publication Number Publication Date
KR960027840A true KR960027840A (ko) 1996-07-22
KR100383160B1 KR100383160B1 (ko) 2003-07-10

Family

ID=27503015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950065272A KR100383160B1 (ko) 1994-12-30 1995-12-29 테라비트급용량의패킷스위치장치및방법

Country Status (7)

Country Link
EP (1) EP0720413B1 (ko)
JP (1) JP3450110B2 (ko)
KR (1) KR100383160B1 (ko)
CN (1) CN1131853A (ko)
AU (1) AU694291B2 (ko)
CA (1) CA2162939C (ko)
DE (1) DE69532706T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100814546B1 (ko) * 1998-11-24 2008-03-17 닉썬, 인크. 통신 데이터를 수집하여 분석하는 장치 및 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1316017A2 (en) 2000-08-07 2003-06-04 Inrange Technologies Corporation Method and apparatus for imparting fault tolerance in a director switch
US7139928B1 (en) * 2002-10-17 2006-11-21 Cisco Technology, Inc. Method and system for providing redundancy within a network element
JP3912754B2 (ja) * 2003-01-08 2007-05-09 ソニー・エリクソン・モバイルコミュニケーションズ株式会社 無線装置
JP2006039677A (ja) * 2004-07-22 2006-02-09 Fujitsu Ltd クロスバ
DE602005005974T2 (de) * 2005-06-20 2009-06-18 Alcatel Lucent Fehlertolerante Schaltmatrix mit einer Ebene für ein Telekommunikationssystem
JP5686006B2 (ja) 2011-03-16 2015-03-18 富士通株式会社 接続情報生成装置、制御方法および制御プログラム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2258366B (en) * 1991-08-02 1995-03-29 Plessey Telecomm An ATM switching arrangement
US5311345A (en) * 1992-09-30 1994-05-10 At&T Bell Laboratories Free space optical, growable packet switching arrangement
US5345441A (en) * 1992-10-20 1994-09-06 At&T Bell Laboratories Hierarchical path hunt for multirate connections
US5412646A (en) * 1994-05-13 1995-05-02 At&T Corp. Asynchronous transfer mode switch architecture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100814546B1 (ko) * 1998-11-24 2008-03-17 닉썬, 인크. 통신 데이터를 수집하여 분석하는 장치 및 방법

Also Published As

Publication number Publication date
JP3450110B2 (ja) 2003-09-22
CN1131853A (zh) 1996-09-25
JPH08251235A (ja) 1996-09-27
CA2162939C (en) 2001-12-18
AU4067395A (en) 1996-07-11
DE69532706D1 (de) 2004-04-22
DE69532706T2 (de) 2005-03-10
CA2162939A1 (en) 1996-07-01
AU694291B2 (en) 1998-07-16
EP0720413A2 (en) 1996-07-03
EP0720413A3 (en) 1999-05-06
KR100383160B1 (ko) 2003-07-10
EP0720413B1 (en) 2004-03-17

Similar Documents

Publication Publication Date Title
US7397794B1 (en) Systems and methods for implementing virtual switch planes in a physical switch fabric
AU632840B2 (en) An atm switching element for transmitting variable length cells
EP0312628B1 (en) High-speed modular switching apparatus for circuit and packet switched traffic
EP0198010B1 (en) Packet switched multiport memory nxm switch node and processing method
US6487202B1 (en) Method and apparatus for maximizing memory throughput
JPH03139044A (ja) Ａｔｍシステム用スイッチ回路網およびスイッチ―回路網モジュール
US5412646A (en) Asynchronous transfer mode switch architecture
EP0138952A4 (en) SELF-SEARCHING COUPLING.
US6570845B1 (en) Switching system including a mask mechanism for altering the internal routing process
KR960027840A (ko) 테라비트급 용량의 패킷 교환 장치 및 방법
JP2002325087A (ja) 非閉塞スイッチシステム及びそのスイッチング方法並びにプログラム
JPS6367047A (ja) パケツトスイツチ
Lai Performing permutations on interconnection networks by regularly changing switch states
US5822316A (en) ATM switch address generating circuit
JPH0927812A (ja) Ａｔｍスイッチのアドレス生成回路
CA2006392C (en) Modular expandable digital single-stage switching network in atm (asynchronous transfer mode) technology for a fast packet-switched transmission of information
US6724758B1 (en) Stage specific dilation in multi-stage interconnection networks
JP3079068B2 (ja) Ａｔｍスイッチ
KR100200569B1 (ko) 다단접속 atm교환기의 셀 순서 보장 시스템
KR0150622B1 (ko) 대용량화에 적합한 비동기 전송모드 스위칭 시스템
JPH01105642A (ja) 並列計算機のためのデータ転送ネットワーク
Li et al. Self-routing multistage switch with repeated contention resolution algorithm for B-ISDN
JP2856265B2 (ja) 多段非同期転送モードスイッチにおけるパス張替え方法
Lin et al. A high performance fault-tolerant switching network for ATM
Tzeng et al. A cost-effective design for ATM switching fabrics

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130412

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140411

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150422

Year of fee payment: 13

EXPY Expiration of term