JP2006039677A - クロスバ - Google Patents

クロスバ Download PDF

Info

Publication number
JP2006039677A
JP2006039677A JP2004214786A JP2004214786A JP2006039677A JP 2006039677 A JP2006039677 A JP 2006039677A JP 2004214786 A JP2004214786 A JP 2004214786A JP 2004214786 A JP2004214786 A JP 2004214786A JP 2006039677 A JP2006039677 A JP 2006039677A
Authority
JP
Japan
Prior art keywords
input
destination
data
crossbar
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004214786A
Other languages
English (en)
Inventor
Hidekazu Osano
秀和 小佐野
Nobuyuki Suzuki
信行 鈴木
Shu Nakamura
周 中村
Hideto Arai
秀人 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004214786A priority Critical patent/JP2006039677A/ja
Priority to US10/982,872 priority patent/US20060018312A1/en
Priority to KR20040093368A priority patent/KR100764806B1/ko
Priority to EP20040257221 priority patent/EP1619835A1/en
Priority to CNB2004100961113A priority patent/CN100458759C/zh
Publication of JP2006039677A publication Critical patent/JP2006039677A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/10Packet switching elements characterised by the switching fabric construction
    • H04L49/101Packet switching elements characterised by the switching fabric construction using crossbar or matrix
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports
    • H04L49/3018Input queuing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports
    • H04L49/3027Output queuing

Abstract

【課題】スループットを向上させることを課題とする。
【解決手段】クロスバ100は、入力ポートA、入力ポートB、入力ポートCおよび入力ポートDそれぞれに、データ転送先が「宛先W」および「宛先Y」であるデータパケットをキューイングする入力キューおよびデータ転送先が「宛先X」および「宛先Z」であるデータパケットをキューイングする入力キューを多段に配設した入力キュー群と、入力ポートに入力されたデータパケットのデータ転送先(すなわち、「宛先W」および「宛先Y」、或いは「宛先X」および「宛先Z」)に応じて当該データパケットを入力キュー群に振り分ける振分処理部110とを備える。
【選択図】 図1

Description

本発明は、複数の入力ポートおよび複数の出力ポートを有するクロスバに関し、特に、
スループットを向上させることができるクロスバに関するものである。
近年、パーソナルコンピュータなどの情報処理装置に求められる性能は、年々高まっており、複数の計算機をネットワークを介して接続してクラスタ構成としたり、一つの計算機のCPUの数を増やすSMP(Symmetric Parallel)構成を採用するなどして性能を向上することが一般的におこなわれている。
このように、高性能な情報処理装置を実現する際には、複数のCPUやメモリ間での転送速度を高速化するために、入力ポート(例えば、CPUなどのノードに接続されたポート)と出力ポート(例えば、メモリ・モジュールなどのノードに接続されたポート)とを動的に選択し、該選択された入力ポートおよび出力ポート間をデータ転送経路として接続し、該接続されたデータ転送経路でノード間のデータ転送をおこなうクロスバが内部通信機構として採用されている(例えば、特許文献1参照。)。
かかるクロスバによれば、データの入力側(送信側)と出力側(受信側)とを一対一で直結させることができるため、データの衝突や混線などの問題が起こりにくく、転送速度を向上させることが可能になる。なお、デジタル交換機が普及する以前には、電話局の交換機にもかかるクロスバ方式が採用されていた。
特開2002−55965号公報
しかしながら、上記の従来技術(特許文献1)では、先頭のデータパケットの転送先がビジーであるとき、後続(2番目以降)のデータパケットの転送先がビジーでない場合でも後続のデータパケットのデータ転送処理が待機状態となるため、スループットが制限されるという問題点があった。
そこで、本発明は、上述した従来技術による課題(問題点)を解消するためになされたものであり、先頭のデータパケットのビジー状態(ポート競合)に起因して後続のデータパケットのデータ転送処理が待機状態に陥ることを回避し、もってスループットを向上させることができるクロスバを提供することを目的とする。
上述した課題を解決し、目的を達成するために、請求項1の発明に係るクロスバは、複数の入力ポートおよび複数の出力ポートを有するクロスバであって、各入力ポートごとに、入力キューが多段に配設され、かつ該入力キューがデータ転送先の出力ポートごとに配設された入力キュー群と、入力ポートに入力された入力データのデータ転送先に応じて当該入力データを前記入力キュー群に振り分ける振分処理手段と、を備えたことを特徴とする。
また、請求項2の発明に係るクロスバは、上記の発明において、前記入力キュー群のFIFOバッファの段数を既存の入力キューのFIFOバッファの段数に比較して少なくしたことを特徴とする。
本発明によれば、各入力ポートごとに、入力キューが多段に配設され、かつ該入力キューがデータ転送先の出力ポートごとに配設された入力キュー群を具備させ、入力ポートに入力された入力データのデータ転送先に応じて当該入力データを入力キュー群に振り分けることとしたので、先頭のデータパケットの転送先がビジーである場合でも後続のデータパケットのデータ転送処理を並列化しておこなうことができ、スループットを向上させることが可能なクロスバが得られるという効果を奏する。
また、本発明によれば、入力キュー群のFIFOバッファの段数を既存の入力キューのFIFOバッファの段数に比較して少なくすることとしたので、既存のクロスバと同じ或いはより少ないハード量でスループットを向上させることが可能なクロスバが得られるという効果を奏する。
以下に添付図面を参照して、本発明に係るクロスバをコンピュータシステムに搭載した場合の好適な実施例を詳細に説明する。なお、以下では、本実施例に係るクロスバについて説明した後に、他の実施例として種々の変形例を説明することとする。
本実施例に係るクロスバについて説明する。図1は、本発明に係るクロスバを含むコンピュータシステムの構成を示す構成図である。このコンピュータシステム1は、同図に示すように、ノードP−1〜ノードP−4と、ノードM−1〜ノードM−4とがクロスバ100を介して接続された構成となる。
かかるコンピュータシステム1において、クロスバ100は、入力ポートA〜入力ポートDそれぞれにノードP−1〜ノードP−4のプロセッサが接続され、出力ポートW〜出力ポートZそれぞれにノードM−1〜ノードM−4のメモリ・モジュールが接続された構成を有する。
ここで、本発明に係るクロスバ100は、各入力ポートごとに、入力キューが多段に配設され、かつ該入力キューがデータ転送先の出力ポートごとに配設された入力キュー群を具備させ、入力ポートに入力された入力データのデータ転送先に応じて当該入力データを入力キュー群に振り分ける構成を採用した点に主たる特徴があり、これによって、スループットを向上させることができるようにしている。
この主たる特徴を具体的に説明すると、一般的に、既存のクロスバ200(上記の従来技術)では、各入力キューに格納されたデータパケットのキューイングをおこなってデータ転送処理をおこなう対象となるデータパケットを抽出し、該抽出されたデータパケットに含まれるルーティング経路をもとに、ノードP−1〜ノードP−4のプロセッサ、並びにノードM−1〜ノードM−4のメモリ・モジュールの中から入力側のノードおよび出力側のノードをそれぞれ選定する。そして、このクロスバ200は、このようにして選定された入力側のノードおよび出力側のノードに接続された入力ポートおよび出力ポートを結ぶ経路をデータ転送経路(ルーティング経路)として接続し、該接続されたデータ転送経路でノード間のデータ転送処理をおこなう。
このため、既存のクロスバ200では、各プロセッサ(例えば、ノードP−1、ノードP−2、ノードP−3およびノードP−4)からのアクセス要求が異なるメモリ・モジュール(例えば、ノードM−1、ノードM−2、ノードM−3およびノードM−4)に対するアクセス要求である場合には、これらのデータ転送処理を並列化しておこなうことができる(図7参照)。
ところが、かかる既存のクロスバ200では、先頭のデータパケットの転送先がビジーであるとき、後続(2番目以降)のデータパケットの転送先がビジーでない場合でも後続のデータパケットのデータ転送処理が待機状態となるため、スループットが制限されるという課題があった。
例えば、図7に示す例では、入力ポートAに配設された入力キュー15および入力ポートBに配設された入力キュー25における先頭のデータパケットの転送先がともに「宛先Y(すなわち、ノードM−3)」であるため、ポート競合が発生する。このため、後続(2番目以降)のデータパケットの転送先がビジーでない場合でも、かかるポート競合が解消されるまで後続(2番目以降)のデータパケットのデータ転送処理が待機状態となるため、スループットが制限されてしまう。
そこで、本発明に係るクロスバ100では、先頭のデータパケットのビジー状態(ポート競合)に起因して後続のデータパケットのデータ転送処理が待機状態に陥ることを回避するために、各入力ポートごとに、入力キューが多段に配設され、かつ該入力キューがデータ転送先の出力ポートごとに配設された入力キュー群を具備することとした。
これを具体的に説明すると、このクロスバ100は、入力ポートA、入力ポートB、入力ポートCおよび入力ポートDそれぞれに、データ転送先が「宛先W」および「宛先Y」であるデータパケットをキューイングする入力キュー10aおよびデータ転送先が「宛先X」および「宛先Z」であるデータパケットをキューイングする入力キュー10bを多段に配設した入力キュー群10、以下、同様に、入力キュー20aおよび入力キュー20bを多段に配設した入力キュー群20、入力キュー30aおよび入力キュー30bを多段に配設した入力キュー群30並びに入力キュー40aおよび入力キュー40bを多段に配設した入力キュー群40を具備する。
そして、このクロスバ100は、1つの入力ポートに対して多段に配設された入力キューに入力ポートから入力されたデータパケットを振り分ける振分処理部110を備えている。この振分処理部110は、入力ポート(例えば、入力ポートA)に入力されたデータパケットのデータ転送先(すなわち、「宛先W」および「宛先Y」、或いは「宛先X」および「宛先Z」)に応じて当該データパケットを入力キュー群(すなわち、入力キュー群10における入力キュー10a若しくは入力キュー10bのいずれか)に振り分ける処理部である。
このように、各入力ポートごとに、入力キューが多段に配設され、かつ該入力キューがデータ転送先の出力ポートごとに配設された入力キュー群を具備させ、入力ポートに入力された入力データのデータ転送先に応じて当該入力データを入力キュー群に振り分けることで、「入力ポート数>出力ポート数」とすることができる。
つまり、図1に示した例で言えば、入力ポートAおよび入力ポートBにおける先頭のデータパケットのデータ転送先がともに「宛先Y」であり、入力キュー10aおよび入力キュー20aでポート競合が発生した場合でも、入力ポートAの後続のデータパケット「宛先X」および入力ポートBの後続のデータパケット「宛先Z」は、入力キュー10b或いは入力キュー20bに格納されることとなるため、先頭のデータパケットの転送先がビジーである場合でも後続のデータパケットのデータ転送処理を並列化しておこなうことができる。
したがって、上記した従来技術の例で言えば、入力ポートごとに入力キューを1対1に配設することで、後続のデータパケットのデータ転送処理が待機状態に陥るというスループットを向上させる上でのボトルネックを看過するのではなく、各入力ポートごとに、入力キューが多段に配設され、かつ該入力キューがデータ転送先の出力ポートごとに配設された入力キュー群を具備させ、入力ポートに入力された入力データのデータ転送先に応じて当該入力データを入力キュー群に振り分けるよう構成することで、先頭のデータパケットの転送先がビジーである場合でも後続のデータパケットのデータ転送処理を並列化しておこなうことができ、スループットを向上させることが可能になる。
なお、本実施例では、データ転送先(すなわち、「宛先W」、「宛先Y」、「宛先X」および「宛先Z」)を「宛先W」および「宛先Y」のグループと、「宛先X」および「宛先Z」のグループとに2分割して、入力キューを2段に配列した入力キュー群を具備する実施例について説明したが、本発明はこれに限定されるものではなく、図2に示すように、データ転送先を「宛先W」、「宛先Y」、「宛先X」および「宛先Z」それぞれに4分割して、入力キューを4段に配列した入力キュー群を具備するようにしても良い。
また、本実施例では、入力側の4つのノード(すなわち、ノードP−1〜ノードP−4のプロセッサ)と、出力側の4つのノード(すなわち、ノードM−1〜ノードM−4のメモリ・モジュール)とを備えたコンピュータシステムに本発明に係るクロスバを適用した場合の実施例について説明したが、本発明はこれに限定されるものではなく、図3に示すように、入力側のノード数(すなわち、ノードP−1〜ノードP−nのプロセッサ)および出力側のノード数(すなわち、ノードM−1〜ノードM−nのメモリ・モジュール)が任意のノード数に変化した場合でも同様に適用することができる。
ここで、上述してきた本発明に係るクロスバの効果をシミュレーション結果(図4および図5)と照らし合わせて説明する。図4および図5は、以下に示す条件のもとで得られたスループットおよびビジー率のシミュレーション結果の一例を示す図である。
(1)入力ポート数および出力ポート数は、12port。
(2)すべての入力ポートにランダムに絶え間なく(同期を取って)packet信号を送る。なお、このシミュレーション結果は、1万cycle後のものである。
(3)「入力ポート=出力ポート」は、なし。
(4)各入力ポートに対する入力キューがどれか1つでも満杯になったときをビジーとし、ビジーとなった入力ポートからのデータパケットの入力は、受け付けない。
(5)出力キューのFIFOバッファの段数は、無限大。
図4および図5に示すように、入力キューの分割数および入力キューのFIFOバッファの段数がともに多いほど、スループットが上がり、入力キューのビジー率が下がることがわかる。そして、このシミュレーション結果は、分割数が「1」である場合のクロスバ(すなわち、既存のクロスバ)に比較して分割数が複数であるクロスバ(すなわち、本発明に係るクロスバ)の方がスループットが高くおよびビジー率が低いことを顕著に示している。
つまり、このシミュレーション結果は、先頭のデータパケットの転送先がビジーであるとき、後続(2番目以降)のデータパケットの転送先がビジーでないケースが多々存在することを示すものであり、本発明に係るクロスバが奏する効果が絶大なものであることを証明するものであると言うことができる。
また、本発明では、スループットを向上させ、ビジー率を低減させることができるので、入力キュー群のFIFOバッファの段数を既存の入力キューのFIFOバッファの段数に比較して少なくするようにクロスバを構成しても良い。例えば、図1に示すクロスバ100は、各入力キュー群(すなわち、入力キュー群10、入力キュー群20、入力キュー群30および入力キュー群40)で用いるFIFOバッファの段数を既存の入力キューのFIFOバッファの段数と同数(すなわち、4段)用いた構成であるが、図6に示すように、各入力キュー群で用いるFIFOバッファの段数(例えば、2段)を既存の入力キューのFIFOバッファの段数(すなわち、4段)に比較して少なくした構成を採用する。
すなわち、これによって、既存のクロスバと同じハード量でスループットを向上させることが可能になる。さらに、データパケットをキューイングする頻度が低い入力キュー群或いは入力キューのFIFOバッファの段数をさらに少なくすることで、既存のクロスバより少ないハード量でスループットを向上させることができる。
また、本実施例において説明した各処理のうち、自動的におこなわれるものとして説明した処理の全部または一部を手動的におこなうこともでき、あるいは、手動的におこなわれるものとして説明した処理の全部または一部を公知の方法で自動的におこなうこともできる。この他、上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。
本発明に係るクロスバを含むコンピュータシステムの構成を示す構成図である。 本発明に係るクロスバの変形例を説明するための説明図である。 本発明に係るクロスバの変形例を説明するための説明図である。 スループットに関するシミュレーション結果の一例を示す図である。 ビジー率に関するシミュレーション結果の一例を示す図である。 入力キューのFIFOバッファの段数を減らした場合におけるコンピュータシステムの構成を示す構成図である。 従来技術に係るクロスバを含むコンピュータシステムの構成を示す構成図である。
符号の説明
1 コンピュータシステム
10、20、30、40 入力キュー群
10a、10b、20a、20b、30a、30b、40a、40b 入力キュー
60、70、80、90 出力キュー
100 クロスバ
110 振分処理部

Claims (2)

  1. 複数の入力ポートおよび複数の出力ポートを有するクロスバであって、
    各入力ポートごとに、入力キューが多段に配設され、かつ該入力キューがデータ転送先の出力ポートごとに配設された入力キュー群と、
    入力ポートに入力された入力データのデータ転送先に応じて当該入力データを前記入力キュー群に振り分ける振分処理手段と、
    を備えたことを特徴とするクロスバ。
  2. 前記入力キュー群のFIFOバッファの段数を既存の入力キューのFIFOバッファの段数に比較して少なくしたことを特徴とする請求項1に記載のクロスバ。

JP2004214786A 2004-07-22 2004-07-22 クロスバ Pending JP2006039677A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004214786A JP2006039677A (ja) 2004-07-22 2004-07-22 クロスバ
US10/982,872 US20060018312A1 (en) 2004-07-22 2004-11-08 Crossbar
KR20040093368A KR100764806B1 (ko) 2004-07-22 2004-11-16 크로스바
EP20040257221 EP1619835A1 (en) 2004-07-22 2004-11-22 A Crossbar comprising input queue groups and a distribution processor
CNB2004100961113A CN100458759C (zh) 2004-07-22 2004-11-26 纵横接线器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004214786A JP2006039677A (ja) 2004-07-22 2004-07-22 クロスバ

Publications (1)

Publication Number Publication Date
JP2006039677A true JP2006039677A (ja) 2006-02-09

Family

ID=34979688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004214786A Pending JP2006039677A (ja) 2004-07-22 2004-07-22 クロスバ

Country Status (5)

Country Link
US (1) US20060018312A1 (ja)
EP (1) EP1619835A1 (ja)
JP (1) JP2006039677A (ja)
KR (1) KR100764806B1 (ja)
CN (1) CN100458759C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015083212A1 (ja) * 2013-12-02 2015-06-11 富士通株式会社 情報処理装置,データ転送装置,データ転送方法,および制御装置
CN111865838A (zh) * 2020-07-21 2020-10-30 深圳市风云实业有限公司 一种信号的多通道数据传输系统

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2898449B1 (fr) * 2006-03-10 2008-05-02 Alcatel Sa Dispositif d'aiguillage de paquets de donnees par constitution de groupes d'ensembles de donnees, pour un noeud d'un reseau de communication a tres haut debit
JP4846486B2 (ja) * 2006-08-18 2011-12-28 富士通株式会社 情報処理装置およびその制御方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754451A (en) * 1986-08-06 1988-06-28 American Telephone And Telegraph Company, At&T Bell Laboratories N-by-N "knockout" switch for a high-performance packet switching system with variable length packets
JPH06314264A (ja) * 1993-05-06 1994-11-08 Nec Corp セルフ・ルーティング・クロスバー・スイッチ
CA2162939C (en) * 1994-12-30 2001-12-18 Thomas Jay Cloonan Terabit per second packet switch
SE508050C2 (sv) * 1995-11-09 1998-08-17 Ericsson Telefon Ab L M Anordning och förfarande vid paketförmedling
KR100247042B1 (ko) * 1997-12-17 2000-03-15 윤종용 주소 변환 서버를 이용한 비동기 전송 모드 스위치의 부하배분 방법
JP3456398B2 (ja) * 1998-02-02 2003-10-14 日本電気株式会社 プロセッサ間ネットワークのフロー制御方法および装置
DE69942017D1 (de) * 1998-06-16 2010-04-01 Alcatel Lucent Digitaler verkehrsvermittler mit kreditbasierter puffersteuerung
GB9828144D0 (en) * 1998-12-22 1999-02-17 Power X Limited Data switching apparatus
US7072295B1 (en) * 1999-09-15 2006-07-04 Tellabs Operations, Inc. Allocating network bandwidth
KR100363890B1 (ko) * 1999-10-14 2002-12-11 주식회사 케이티 입출력 버퍼형 스위치의 다중 선택형 2차원 라운드로빈 스케줄링 방법
JP3646638B2 (ja) * 2000-09-06 2005-05-11 日本電気株式会社 パケット交換装置及びそれに用いるスイッチ制御方法
US7123623B2 (en) * 2000-11-29 2006-10-17 Tellabs Operations, Inc. High-speed parallel cross bar switch
US7031331B2 (en) * 2001-08-15 2006-04-18 Riverstone Networks, Inc. Method and system for managing packets in a shared memory buffer that serves multiple output links
US7151777B2 (en) * 2002-04-04 2006-12-19 Fujitsu Limited Crosspoint switch having multicast functionality
KR100488478B1 (ko) * 2002-10-31 2005-05-11 서승우 다중 입력/출력 버퍼형 교환기
DE60228766D1 (de) * 2002-11-21 2008-10-16 St Microelectronics Sa Überwachungsvorrichtung mit einem optimierten pufferspeicher

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015083212A1 (ja) * 2013-12-02 2015-06-11 富士通株式会社 情報処理装置,データ転送装置,データ転送方法,および制御装置
JP6070848B2 (ja) * 2013-12-02 2017-02-01 富士通株式会社 情報処理装置,データ転送装置,データ転送方法,および制御装置
CN111865838A (zh) * 2020-07-21 2020-10-30 深圳市风云实业有限公司 一种信号的多通道数据传输系统
CN111865838B (zh) * 2020-07-21 2022-03-08 深圳市风云实业有限公司 一种信号的多通道数据传输系统

Also Published As

Publication number Publication date
CN1725206A (zh) 2006-01-25
KR20060008205A (ko) 2006-01-26
EP1619835A1 (en) 2006-01-25
CN100458759C (zh) 2009-02-04
US20060018312A1 (en) 2006-01-26
KR100764806B1 (ko) 2007-10-08

Similar Documents

Publication Publication Date Title
US10182021B2 (en) Crossbar switch and recursive scheduling
KR900006793B1 (ko) 패킷 스위치 다중 대기행렬 NxM 스위치 노오드 및 처리 방법
EP1193922B1 (en) Pipelined scheduling method and scheduler
EP2613479A1 (en) Relay device
US7142555B2 (en) Method and apparatus for switching data using parallel switching elements
JP2533223B2 (ja) 多段通信ネットワ―ク
US7925816B2 (en) Architecture for an output buffered switch with input groups
JPH0638607B2 (ja) パケット・スイッチド・マルチポ−ト・メモリn×mスイッチ・ノ−ド及び処理方法
US6463484B1 (en) Egress port scheduling using memory efficient request storage
US7173906B2 (en) Flexible crossbar switching fabric
US8671220B1 (en) Network-on-chip system, method, and computer program product for transmitting messages utilizing a centralized on-chip shared memory switch
CN111224883B (zh) 一种高阶路由器的瓦片结构及其构建的高阶路由器
US20230334000A1 (en) Axi bus structure and chip system
JP2006039677A (ja) クロスバ
CN109716719A (zh) 数据处理方法及装置、交换设备
US20050201356A1 (en) Adaptive routing for hierarchical interconnection network
US7639704B2 (en) Message switching system
Korikawa et al. Carrier-scale packet processing architecture using interleaved 3D-stacked DRAM and its analysis
Katevenis et al. ‘VC-level Flow Control and Shared Buffering in the Telegraphos Switch
Peir et al. Look-ahead routing switches for multistage interconnection networks
CN114584510B (zh) 利用固定匹配交换机的路由
JP5626763B2 (ja) パケット交換システム
CN112949247B (zh) 一种基于相位的芯片片上总线调度装置及调度方法
WO2008031851A1 (en) Methods for hardware reduction and overall performance improvement in communication system
CN117221212A (zh) 片上光网络低拥塞路由方法及相关设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091104