JP5626763B2 - パケット交換システム - Google Patents

パケット交換システム Download PDF

Info

Publication number
JP5626763B2
JP5626763B2 JP2010084162A JP2010084162A JP5626763B2 JP 5626763 B2 JP5626763 B2 JP 5626763B2 JP 2010084162 A JP2010084162 A JP 2010084162A JP 2010084162 A JP2010084162 A JP 2010084162A JP 5626763 B2 JP5626763 B2 JP 5626763B2
Authority
JP
Japan
Prior art keywords
node
bus
packet
dedicated
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010084162A
Other languages
English (en)
Other versions
JP2011217169A (ja
Inventor
仲川 博
博 仲川
青柳 昌宏
昌宏 青柳
義邦 岡田
義邦 岡田
史人 居村
史人 居村
祐教 松本
祐教 松本
大川 猛
猛 大川
崇史 宮崎
崇史 宮崎
有哉 萩本
有哉 萩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2010084162A priority Critical patent/JP5626763B2/ja
Publication of JP2011217169A publication Critical patent/JP2011217169A/ja
Application granted granted Critical
Publication of JP5626763B2 publication Critical patent/JP5626763B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Small-Scale Networks (AREA)

Description

本発明は、多重バス構成を持つ積層ノード間のパケット交換システムに関する。
インターネットにおけるパケット通信のトラフィックの増加率は著しく、ルータやスイッチ等のパケット交換システムの能力増加を上回っている。また、インターネットに関連する情報機器の消費電力の増加も無視できない。このため、コンパクトな実装などによるパケット交換システムの高機能化と低消費電力化は重要な課題となっている。特に、使用個数の多いミドル級のパケット交換システムの低消費電力化が望まれている。
パケット交換システムにおいて、複数のノード(マルチプロセッサを構成するプロセッサモジュールや、ルータを構成するノードなど)間の通信をバックプレーンを通して実現する方法としては、古くは共有バスが使われてきた(図1a参照)。例えば、S100バス、マルチバス、EUROBUSなどが挙げられる。
しかしながら、これらは通信容量が限られてくるため、近年ではルータやマルチプロセッサのバックプレーンに見られるように、スイッチモジュール部分を介して、専用のバスで通信を行う方法が主流を占めている。
専用バスとすることにより、通信容量は増加したが、スイッチモジュールの故障に備えるため、専用バスを2重化するなどの方法がとられ(例えば特許文献1参照)、また、バスの本数やスイッチの入出力数が限られているため、並列のデータを直列データに変換して行う方法もとられている。
一つのモジュールから他の全てのモジュールに直接結ぶ完全網による方式も提案されているが(図1b参照)(例えば非特許文献1参照)、バスの本数や必要バッファが著しく増加することから、あまり採用されていない。また、バックプレーンは数10cmになることから、通信のための電力消費も無視できない。更に専用バスがハードウェア上で固定されているため、使用されていない、または使用頻度の少ないモジュール用のバスが遊んでしまう。
特開平1-276243号公報
"PICMGR 3.0 Revision 2.0 AdvancedTCAR Base Specification", 6-5 Full Mesh (pp6-5), March 18, 2005, PICMG JAPAN
本発明は、一つまたは複数のLSIによりノードを形成し、該ノードを高密度貫通ビア(Through Silicon Via、TSV)を使用して複数個積層し、該積層ノードを多重バスから成る超並列バスで結合し、各ノードへのパケット転送専用のバスを設けて並列転送を行うバス構成とすることにより、上記従来のパケット交換システムにおける各種バス方式の問題点を解消することのできる、パケット交換システムを提供することを課題とする。
本発明は、上記課題を解決するものとして、貫通ビアで接続して積層された複数のノード間のパケット交換システムであって、
貫通ビアは、ノードと同じ数又はそれ以上の数のノード専用バスを含むパケット交換用多重バスを構成し、
各ノード専用バスは、一つの制御用バスと該制御用バスにより制御される一つ以上のパケット転送用バスとを含み、
各ノード専用バスは、各々に割り当てられた一つのノード専用のパケット受信バスとして、また該一つのノード以外のノードのパケット送信バスとして使用され、該一つのノードは、送信ノードからの要求に応じて前記一つ以上のパケット転送用バスの使用権を該送信ノードに許可することによりパケット転送を行う、パケット交換システムを提供する。
従来のバス構成例を示す図である。 本発明の一実施形態を示す図である。 本発明の一実施形態を示す別の図である。 ノードの入力回路の一例を示す図である。 ノードの入力制御回路の一例を示す図である。 ノードの出力回路の一例を示す図である。 アービタの一例を示す図である。 1対多専用バスを付加した一実施形態を示す図である。 共有メモリを付加した一実施形態を示す別の図である。
[実施形態1]
本発明の一実施形態では、例えば図2に概念的に示したように、一つ以上のLSIチップからなる複数のノードが、貫通ビア(又は貫通電極)により接続されて積層されており、この貫通ビアが、ノードと同じ数又はそれ以上の数のノード専用バスを含むパケット交換用多重バスを構成している。図2では9個のノードに対して9個のノード専用バスを図示しているが、9個より多いノード専用バスが設けられていてもよい。各ノード専用バスは、一つの制御用バスと、この制御用バスにより制御される一つ以上のパケット転送用バスとを含む。各制御用バス及びパケット転送用バスは最終的には複数本の貫通ビアにより構成される。すなわち、多数本の高密度貫通ビアが、各ノード間で積層方向に共通する領域、本実施形態では中央部を貫通するように設けられて超並列バスを構成し、この超並列バスが、複数のノード専用バスグループに分けられ、各ノード専用バスにおいてさらに一つの制御用バスと一つ以上のパケット転送用バスに分けられた多重バス構成になっている。なお、図には示していないが、外部からの入出力線や電源線等のシステム構成に必要な線も、貫通ビアを通して接続されている。
各ノード専用バスは、全てのノードに接続されているが、その中で、図3に例示したように、各々に割り当てられた一つのノード専用のパケット受信バスとして、またその一つのノード以外のノードのパケット送信バスとして使用される。例えばノード専用バス1は、ノード1専用のパケット受信バスとして機能するとともに、ノード2,3,4のパケット送信バスとして機能する。同様にノード専用バス2,3,4はノード2,3,4専用の受信バス、及び受信専用に設定されたノード以外のノードの送信バスとなる。
そして、例えばノード1は、他の送信ノード2,3,4からの要求に応じて、ノード1に割り当てられたノード専用バス1中のパケット転送用バスの使用権を、送信ノード2,3,4に許可することにより、送信ノード2,3,4との間でパケット転送を行う。他のノード2,3,4についても同様にしてパケット転送が行われる。
ここで、各ノードの回路構成について説明すると、まず、各ノードは、外部ネットワークと接続され、信号の物理的変換やビット同期などを行う物理インタフェースPHY、パケットの入出力を処理するパケット処理回路、データ入力の制御を行う入力回路、パケット出力を行う出力回路1〜3を備える。
図4は、ノードiの入力回路構成の一例を示す。ノードi(例えばノード1)の入力回路は、制御用バスに接続されている5本の線(Grant/Com線)と3本のReq線を制御するノード専用バス入力制御回路、バス1〜バス3を通じて他のノードj(例えばノード2,3,4)から転送されてくるデータを受信し、パケット処理回路(図3参照)に送るパケット受信回路としてのシェイクハンド回路を備える。図中PMはパケット処理回路中のパケットメモリを示す。
図5は、図4のノードiの入力制御回路構成の一例を示す。ノードi(例えばノード1)の入力制御回路は、他のノードj(例えばノード2,3,4)と1対1に接続された3本のパケット転送要求線Reqに応じて、空いているバスを例えば番号の小さい順に探し、そのバス番号を2ビットに符号化して共通バスCinfに出力し、同時に他のノードjと1対1接続された3本のGrant信号の中で転送要求に対応した線をオンにして要求元ノードに送る。
図6は、ノードj(例えばノード2)のノードi(例えばノード1,3,4)への出力回路構成の一例を示す。この出力回路は、各ノードに、相手先のノードの数(図3では3つ)だけ設けられている。ノードjのパケット処理回路からノードiへの送信はこの出力回路を通じて行われる。パケット処理回路は、パケットの宛先にノードiが含まれると判断した場合、出力回路内の出力制御回路にノードiへの送信要求を出す。出力制御回路は、バス要求回路により一本の要求線Reqをオンにして、制御用バスを介してノードiの入力回路内のアービタ(図4,5参照)に送り、Grant線がオンとなるのを待つ。Grant線がオンとなり、ノードiからバスの使用許可が下りた場合には、要求線Reqをオフにし、同時に送られてきたComからの信号をバス選択レジスタBSRで受け、デコーダによりデコードして、バススイッチを制御し、パケット処理回路からのパケット出力データ線PMOとデータの読み出し制御線を与えられたノードiのパケット転送用バス(例えばノード専用バス1のもの)に接続する。この後は所定の転送回数だけ、パケットを送信し、送信を終了する。
入力回路中のアービタ回路(図4参照)には、あらかじめ優先順位をつける方式、要求権利を次々に受け渡すラウンドロビン方式、ポリシに従って要求権(トークン)を受け渡す方式などがあるが、図7では、パケット処理に適していると思われる先着順方式の例を示す。図7(b)はNANDフリップフロップを使用した先着順4入力アービタの構成例を示す。この構成は図7(a)に示した2入力アービタの合成によるものである。3入力で使用する場合には、いずれかのReqをオフとしておく。この回路では要求信号R1〜R4の中で、先に到着した順に対応する許可線G1〜G4を、エネイブル信号Enがオンになった時点で、オンにする。Gjがオンになって要求を受け付けられたノードは、Rjをオフにする。要求が受け付けられるまで、Rjはオンにしておく。要求線Reqが5以上の場合は、これと同様に4入力アービタを階層構成に組合せて実現する。なお、NANDフリップフロップにおいて、入力が同時にオンになったときの動作が不安定になる可能性があるが、一方に遅延回路を入れるなどの手法により、回避できる。
ここで、以上の各回路構成を持ったノード間の転送の概要を説明する。ノードj(例えばノード2)において、外部ネットワークから、物理インタフェースPHYを通じて送られてきたノードiへのケットは、パケット処理回路において、必要な処理を行った後、パケットの宛先からどのノードに該パケットを送るべきかをパケット処理回路等に予め格納されている経路情報テーブルを参照して判断し、宛先ノードをi(例えばノード1)と判断する。
次に、出力回路1〜3のうち、宛先ノードiのノード専用バスに接続された制御用バスを通じて転送を要求して、許可を得ると同時に、ノードiの入力回路に接続されている3本のパケット転送用バスのうちどれを使用するかの情報をCom線を通じて得る。いずれのバスも使用中で許可が得られない場合は、要求を出し続ける。許可が得られた後、パケット転送を開始し、パケットがノードjからノードiに転送される。ノードiにおいては、受信パケットは一旦パケットメモリPM(Packet Memory)に蓄えられ、ヘッダ情報から送付すべき外部ネットワークを判断して、送出される。
ノードjからノードiへの転送についてさらに説明すると、
ノードj:パケット処理回路により、外部ネットワークから到着したパケットをパケットメモリPMOに格納する。
ノードj:パケット処理回路により、PMOにおけるパケットの宛先(TAG情報、また、レイヤー2ではMACアドレス、レイヤー3ではIPアドレスとこれに対応したMACアドレス)とルーティングテーブルとから、パケットの転送先となる外部ネットワークを含むノードi及びこれに接続された出力回路k(k=1〜3)を選択する。また、転送すべき回数をパケット処理回路内のレジスタ(図示なし)に格納する。レジスタのビット長はパケットの許容最大長に応じて予め決められる。
ノードj:パケット処理回路ではノードiへの出力回路kに転送要求を送り、出力回路kでは転送要求Req jを制御用バスに出力する。
ノードi:入力制御回路により、転送要求Req jに対して、バスのビジー状態レジスタBBRを調べ、空いているバス(BBR のmビット目がオフのとき、これに対応するバスとする)があれば制御用バスを通じて許可信号Grant jと指定バス番号をノードjにCinfで知らせ、BBR mをオンにする。
ノードj:出力回路の制御用バスにより、許可信号Grant jと指定バス番号を受領したら、Cinfの値をBSRに記憶し、Reqjをオフにする。許可信号が得られないときは、得られるまで、Req j をオンに保つ。
ノードj:出力回路内のバススイッチにより、指定バス番号に応じてPMOのパケットデータ線を指定されたバスに接続する。
ノードj:出力回路のバスシェイクハンド回路により制御して、データを指定バスに送信する。最初のパケットのヘッダにはパケット長を示すレジスタTiの値を含める。送信毎にTiを1減ずる。
ノードi:入力回路のバスシェイクハンド回路により制御して、データを受信し、パケット処理回路の入力パケットバッファPMIに送る。
ノードj&ノードi:以上の送受信をレジスタTjが0になるまで繰り返す。
ノードi:受信が完了したら、バス使用状況レジスタのmビット目BBR m をオフにする。
以上のとおりの本発明のパケット交換システムと前述した従来のパケット交換システムと比較すると以下のことが言える。
まず、従来のパケット交換システムのバックプレーンシステムは、以下の問題点がある。
1.サイズと物理的構成:縦10cm以上、横数10cmのPCB基板を使用
2.消費電力:このため、バス駆動のための消費電力が大きい
3.バスクロック:PCBやノードとバスを結合するコネクタの性質などから、伝送バスクロックが上げられない。
4.バスの本数:バスの本数に制限がある。例えば、ミドル級ルータの典型的な例で、200本程度
5.バスの転送方式とバックプレーンの転送容量:ハブを介した直列転送方式が主流である。スイッチ部分の故障に対処する場合は2重化が必要であり、この場合は転送容量がバスの総転送容量の2分の1となる。一方、外部バスと接続したしたとき、バックプレーンの転送容量は接続したネットワークの総転送容量以上となる必要があるため、直列バスによる転送容量は大きな問題となる。また、直列転送に伴う直並列変換やビット同期などで回路が複雑化する。
これに対し、本発明の多重バスシステム若しくは該多重バスシステムを備えたパケット交換システムによれば、以下の効果を実現できる。
1.サイズと物理的構成:面積はLSI一枚と同じで、高さは数100ミクロン程度と非常に小型である。
2.消費電力:ノード間の接続のための消費電力は内部のLSI回路間の接続とほぼ同じであり、特別のバッファを必要としないため、低消費電力である。
3.バスクロック:並列バス転送のため、転送クロックを上げる必要がない。n本の並列バスの使用により、1本の場合と比較するとバスクロックはn分の1が可能となる。
4.バスの本数:例えば、20μmピッチの高密度のバスのトータルの本数は、1600本以上も可能である。貫通電極間のピッチ等によって数百本から数千本のバス本数が選択可能である。
5.バスの転送方式とバックプレーンの転送容量:スイッチ部分がなく、分散制御のため、一つのモジュールの故障で全体が機能しなくなることはない。バスを複数本使用できるので一つのバスが故障しても残りのバスで通信ができ、信頼性が高く、2重化の必要性を低減できる。また、ノードは同一のLSI(群)を積層することによって容易に2重化も可能である。また、3の特徴により、低いクロック周波数でも、容易に必要な転送容量が実現でき、送受回路も簡単で、直並列変換やビット同期の必要性がない。
[実施形態2(1対多専用バス)]
パケット転送において、ARP(Address Resolution Protocol)のような問い合わせ等のルータ間の情報交換には、全ルータに同じ要求を出すブロードキャスト(放送型)の送信も多く行われ、また、映像や音声などのマルチメディアデータの配信には、あるグループに同じデータを送るマルチキャストも行われる。これらブロードキャスト及びマルチメディアは、従来の固定化された専用バスによる1対1通信方式では全てのノードにデータを転送するフラッディングを行って、多数のバスを占有してしまい、通常のパケット通信に支障を与える恐れがあることから、バスの使用権獲得と転送の面からみて、効率のよい通信の実現が困難であった。
これに対し、本発明では、図8に例示したように、貫通ビアによる超並列バス構成を用いているため、上述したノード専用バスに加えて、1対多の通信を行う共通バスを容易に設けることができる。つまり、多数本の高密度貫通ビアを、ノード専用バスと1対多専用バスとに割り振ればよく、これによって通常のパケット通信に支障を与えずに、ブロードキャスト通信及びマルチキャストによるマルチメディア通信を実現できる。
ここで、上記1対多専用バスの追加構成をイーザネットに適用させる場合の一例について説明する。IPアドレスにはクラスA〜Eがあり、このうち、マルチキャストIPアドレスを扱うクラスDとしては、224.0.0.0から239.255.255.255の間にIPアドレスが与えられている。マルチキャストを行うグループには、このうち一つのIPアドレスが与えられる。グループのメンバはあらかじめ、例えばアプリケーション層により設定されるため、各ノードは受信すべきマルチキャストIPアドレスのテーブルを作成できる。また、ブロードキャストアドレスは、ホスト部がすべて「1」のIPアドレスとなる。
パケット処理回路では、バスの出力回路を通じてバスの使用権を得て、例えばデータ線に含まれるパケットのヘッダ部の最初にブロードキャストとマルチキャストの区別ビットを含めて、これらのアドレスを送信する。他のノードでは、これらのアドレスを受信すると、ブロードキャストデータは必ず受信し、一方マルチキャストデータの場合には自ノードが受信すべきマルチキャストIPアドレスか否かを予め作成しておいたテーブルにより判断して受信することにより、パケット送信を実行できる。この場合、通常のクラスA〜Cのユニキャストの通信とは別の独立したバスを使用するため、通常の通信を妨げることはない。
[実施形態3(共有バスの付加)]
本発明ではまた、図9に例示したように、各ノード間で共有バスを介して共有のメモリを設けることも容易に可能であり、共有のルーティングテーブル情報やMIB情報などのうち、共有データ相当部分を必要に応じて共有メモリに収納することもできる。

Claims (6)

  1. 貫通ビアで接続して積層された複数のノード間のパケット交換システムであって、
    貫通ビアは、ノードと同じ数又はそれ以上の数のノード専用バスを含むパケット交換用多重バスを構成し、
    各ノード専用バスは、一つの制御用バスと該制御用バスにより制御される一つ以上のパケット転送用バスとを含み、
    各ノード専用バスは、各々に割り当てられた一つのノード専用のパケット受信バスとして、また該一つのノード以外のノードのパケット送信バスとして使用され、該一つのノードは、送信ノードからの要求に応じて前記一つ以上のパケット転送用バスの使用権を該送信ノードに許可することによりパケット転送を行う、パケット交換システム。
  2. ノードi(又はj)は、
    パケット処理回路と、
    ノードiの前記ノード専用バスに接続され、他のノードj(又はi)からのパケット入力を行う入力回路と、
    他のノードjの前記ノード専用バスに接続され、他のノードjへのパケット出力を行う出力回路と
    を備える、請求項1に記載のシステム。
  3. ノードiの前記入力回路は、
    ノードiの前記ノード専用バスにおける前記制御用バスを制御するアービタ及びバス選択回路を有する入力制御回路と、
    ノードiの前記ノード専用バスにおける前記パケット転送用バスを通してノードjから送られてくるデータを受信し前記パケット処理回路に送るシェイクハンド回路と
    を備える、請求項2に記載のシステム。
  4. ノードiの前記アービタ及びバス選択回路は、ノードjと1対1に接続された前記制御用バスのパケット転送要求線Reqに応じて、ノードiの空いている前記パケット転送用バスを探し、該パケット転送用バスの番号を、ノードjと1対1に接続された前記制御用バスのGrant線の中で前記要求に対応したGrant線をオンにして転送要求元ノードjに送る、請求項3に記載のシステム。
  5. ノードjからパケット宛先であるノードiへパケット転送する場合において、ノードjは、ノードjの前記ノード専用バスにおける前記制御用バスのうちの一本のパケット転送要求線Reqをオンにして、前記要求をノードiに送り、前記制御用バスのGrant線がオンになるのを待ち、該Grant線がオンになりノードiからバスの使用許可が出ると、前記パケット転送要求線Reqをオフにし、許可されたノードiの前記パケット転送用バスと接続する、請求項1乃至4のいずれかに記載のシステム。
  6. ブロードキャスト/マルチキャスト通信を行うことのできる1対多専用バスをさらに備える、請求項1乃至5のいずれかに記載のシステム。
JP2010084162A 2010-03-31 2010-03-31 パケット交換システム Active JP5626763B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010084162A JP5626763B2 (ja) 2010-03-31 2010-03-31 パケット交換システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010084162A JP5626763B2 (ja) 2010-03-31 2010-03-31 パケット交換システム

Publications (2)

Publication Number Publication Date
JP2011217169A JP2011217169A (ja) 2011-10-27
JP5626763B2 true JP5626763B2 (ja) 2014-11-19

Family

ID=44946448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010084162A Active JP5626763B2 (ja) 2010-03-31 2010-03-31 パケット交換システム

Country Status (1)

Country Link
JP (1) JP5626763B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6680454B2 (ja) * 2014-03-17 2020-04-15 国立研究開発法人産業技術総合研究所 Lsiチップ積層システム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0630070B2 (ja) * 1988-04-27 1994-04-20 横河電機株式会社 二重化制御システム
JPH04934A (ja) * 1990-04-18 1992-01-06 Fujitsu Ltd 同報通信方式
JP2507140B2 (ja) * 1990-06-11 1996-06-12 松下電器産業株式会社 多重並列デ―タバス装置
JP5412662B2 (ja) * 2008-03-31 2014-02-12 独立行政法人産業技術総合研究所 低容量貫通電極を持つ3次元積層構造体コンピュータシステム

Also Published As

Publication number Publication date
JP2011217169A (ja) 2011-10-27

Similar Documents

Publication Publication Date Title
US6950394B1 (en) Methods and systems to transfer information using an alternative routing associated with a communication network
US7385972B2 (en) Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost
US7366190B2 (en) Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost
KR100687659B1 (ko) Axi 프로토콜에 따른 락 오퍼레이션을 제어하는네트워크 인터페이스, 상기 네트워크 인터페이스가 포함된패킷 데이터 통신 온칩 인터커넥트 시스템, 및 상기네트워크 인터페이스의 동작 방법
US5835491A (en) Method for supporting multicast capabilities in switching networks with a reservation ring
JP4638216B2 (ja) オンチップバス
US20080232387A1 (en) Electronic Device and Method of Communication Resource Allocation
KR20200135780A (ko) 인터커넥트와 연관된 가상 채널을 통한 트랜잭션의 부분들 중재하기
JP2005513827A (ja) インテリジェントな制御を備えるスケーラブルスイッチングシステム
JP2006502642A (ja) トランザクションを確立するための集積回路および方法
US7436845B1 (en) Input and output buffering
WO2001067691A1 (en) NxN CROSSBAR PACKET SWITCH
JP2006087093A (ja) 出力バッファを使用するパケット伝送
US5883895A (en) Arbitration ring with automatic sizing for a partially populated switching network
US20040225734A1 (en) Method and system to control the communication of data between a plurality of inteconnect devices
US20040223454A1 (en) Method and system for maintaining TBS consistency between a flow control unit and central arbiter in an interconnect device
JP5626763B2 (ja) パケット交換システム
US10289598B2 (en) Non-blocking network
WO2006048826A1 (en) Integrated circuit and method for data transfer in a network on chip environment
CN116349208A (zh) 路由方法及数据转发系统
Li et al. The design and implementation of high-speed interconnection network for SDC-based cloud server

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140924

R150 Certificate of patent or registration of utility model

Ref document number: 5626763

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250