JP2507140B2 - 多重並列デ―タバス装置 - Google Patents
多重並列デ―タバス装置Info
- Publication number
- JP2507140B2 JP2507140B2 JP15193090A JP15193090A JP2507140B2 JP 2507140 B2 JP2507140 B2 JP 2507140B2 JP 15193090 A JP15193090 A JP 15193090A JP 15193090 A JP15193090 A JP 15193090A JP 2507140 B2 JP2507140 B2 JP 2507140B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- data processing
- parallel data
- multiple parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はコンピュータシステム、データ通信システ
ム、画像処理システム等のような複数のデータ処理装置
（以下、単にプロセサと称する）を備えたシステムにお
いて、各プロセサから出力されるデータを伝送するため
に使用される多重並列データバス装置に関する。
ム、画像処理システム等のような複数のデータ処理装置
（以下、単にプロセサと称する）を備えたシステムにお
いて、各プロセサから出力されるデータを伝送するため
に使用される多重並列データバス装置に関する。
従来の技術 従来、この種の多重並列データバス装置は、フォール
トトレラント（一部のバスが故障しても正しくデータ伝
送する機能）等を目的としており、一般にプロセサとこ
れをつなぐバスを一系統とし、同一機能のバスを多数用
意することによってフォールトトレラントを実現してい
る。
トトレラント（一部のバスが故障しても正しくデータ伝
送する機能）等を目的としており、一般にプロセサとこ
れをつなぐバスを一系統とし、同一機能のバスを多数用
意することによってフォールトトレラントを実現してい
る。
第２図は、上記した従来の多重並列データバス装置の
構成例であり、図中16〜19はプロセサ、１〜ｎは第１〜
第ｎ系統のバスを示している。
構成例であり、図中16〜19はプロセサ、１〜ｎは第１〜
第ｎ系統のバスを示している。
発明が解決しようとする課題 しかしながら、上記した従来の多重並列データバス装
置では、全ての系統のバスが正常に使用可能な場合で
も、データ伝送できる情報量は、各系統が同一動作をす
るために一系統分になってしまう。そのため、バスの使
用効率は、1/（バスの系統数）になり、バスの使用効率
が悪いという問題があった。
置では、全ての系統のバスが正常に使用可能な場合で
も、データ伝送できる情報量は、各系統が同一動作をす
るために一系統分になってしまう。そのため、バスの使
用効率は、1/（バスの系統数）になり、バスの使用効率
が悪いという問題があった。
本発明は、このような従来の問題を解決するものであ
り、バスの系統数に比例してデータの伝送量を増やすこ
とができる優れた多重並列データバス装置を提供するこ
とを目的とするものである。
り、バスの系統数に比例してデータの伝送量を増やすこ
とができる優れた多重並列データバス装置を提供するこ
とを目的とするものである。
課題を解決するための手段 本発明は、上記目的を達成するために、複数のデータ
処理装置と、複数のデータバスと、各データ処理装置毎
に設けられ、各データ処理装置と複数のデータバス間を
並列データ伝送のために接続する複数のゲート回路と、
各データ処理装置毎に設けられ、各データ処理装置のバ
ス使用要求を出力し、かつ入力されたバス割当て結果に
基づいて上記複数のゲート回路を制御する複数のリクエ
スタと、現在のデータバスの使用状況に関する情報を出
力するバスセレクタと、上記複数のリクエスタからのバ
ス使用要求と上記バスセレクタからの情報に基づいて、
複数のデータ処理装置間における並列データ伝送のため
にデータバスの割当てを行い、割当結果を各リクエスタ
に出力するアービタとを設けたものである。
処理装置と、複数のデータバスと、各データ処理装置毎
に設けられ、各データ処理装置と複数のデータバス間を
並列データ伝送のために接続する複数のゲート回路と、
各データ処理装置毎に設けられ、各データ処理装置のバ
ス使用要求を出力し、かつ入力されたバス割当て結果に
基づいて上記複数のゲート回路を制御する複数のリクエ
スタと、現在のデータバスの使用状況に関する情報を出
力するバスセレクタと、上記複数のリクエスタからのバ
ス使用要求と上記バスセレクタからの情報に基づいて、
複数のデータ処理装置間における並列データ伝送のため
にデータバスの割当てを行い、割当結果を各リクエスタ
に出力するアービタとを設けたものである。
作用 本発明は、上記のような構成により、次のような作用
を有する。すなわち、バスセレクタは現在正常で使用可
能なデータバスの情報をアービタに出力し、各リクエス
タは各プロセサのバス使用要求をアービタに出力する。
アービタはそれらの情報をリアルタイムで調停し、現在
使用可能なデータバスを各プロセサに割当て、その結果
を各リクエスタに出力する。各リクエスタは、上記割当
結果に基づいて各ゲート回路を制御する。その結果、現
時点で使用可能なデータバスの数まで、すなわち最高効
率で、並列データ伝送することが可能になる。
を有する。すなわち、バスセレクタは現在正常で使用可
能なデータバスの情報をアービタに出力し、各リクエス
タは各プロセサのバス使用要求をアービタに出力する。
アービタはそれらの情報をリアルタイムで調停し、現在
使用可能なデータバスを各プロセサに割当て、その結果
を各リクエスタに出力する。各リクエスタは、上記割当
結果に基づいて各ゲート回路を制御する。その結果、現
時点で使用可能なデータバスの数まで、すなわち最高効
率で、並列データ伝送することが可能になる。
なお、ｎ個のプロセサのみが別のｎ個のプロセサに対
してそれぞれデータ伝送する場合には、ｎ重系のフォー
ルトトレラントシステムを実現したのと同等な作用をす
る。
してそれぞれデータ伝送する場合には、ｎ重系のフォー
ルトトレラントシステムを実現したのと同等な作用をす
る。
実施例 第１図は、本発明の一実施例の構成を示すものであ
る。第１図において、７〜10はプロセサであり、各プロ
セサ７〜10は専用のリクエスタ３〜６を介してアービタ
２に接続されている。また、各プロセサ７〜10は、それ
ぞれ専用のゲート回路11〜14を介して第１系統から第ｎ
系統のバスB1〜Bnに接続されている。また、１はバスセ
レクタであり、アービタ２に接続されている。
る。第１図において、７〜10はプロセサであり、各プロ
セサ７〜10は専用のリクエスタ３〜６を介してアービタ
２に接続されている。また、各プロセサ７〜10は、それ
ぞれ専用のゲート回路11〜14を介して第１系統から第ｎ
系統のバスB1〜Bnに接続されている。また、１はバスセ
レクタであり、アービタ２に接続されている。
次に、上記実施例の動作について説明する。ここで
は、プロセサ７が他のプロセサ８〜10のいくつかに対し
てデータ伝送するために、バスを使用する場合を例にし
て説明する。この場合には、まずリクエスタ３がアービ
タ２に対してバスの使用要求を出力する。次に、アービ
タ２は、バスセレクタ１から出力される情報とリクエス
タ３〜６から出力される情報に基づいて、まだデータ伝
送のために割り振られておらず、かつバスセレクタ１に
おいて試用が許されているバスを、上記第１〜第ｎ系統
のバスB1〜Bnの中から選択し、その情報をリクエスタ３
に送る。リクエスタ３は、この情報に基づいてゲート回
路11を制御し、プロセサ７とバスB1〜Bnのうちの一つを
接続する。そして、プロセサ７がデータ伝送を終了する
と、リクエスタ３はアービタ２への要求を停止し、ゲー
ト回路11を閉じるための制御を行う。
は、プロセサ７が他のプロセサ８〜10のいくつかに対し
てデータ伝送するために、バスを使用する場合を例にし
て説明する。この場合には、まずリクエスタ３がアービ
タ２に対してバスの使用要求を出力する。次に、アービ
タ２は、バスセレクタ１から出力される情報とリクエス
タ３〜６から出力される情報に基づいて、まだデータ伝
送のために割り振られておらず、かつバスセレクタ１に
おいて試用が許されているバスを、上記第１〜第ｎ系統
のバスB1〜Bnの中から選択し、その情報をリクエスタ３
に送る。リクエスタ３は、この情報に基づいてゲート回
路11を制御し、プロセサ７とバスB1〜Bnのうちの一つを
接続する。そして、プロセサ７がデータ伝送を終了する
と、リクエスタ３はアービタ２への要求を停止し、ゲー
ト回路11を閉じるための制御を行う。
以上の実施例においては、プロセサ７が他のプロセサ
８〜10のいくつかに対してデータ伝送する場合を例にし
て説明したが、本発明は、これに限定されるものではな
く、処理のリクエスタ８〜10から同様の要求があれば、
アービタ２は上記と同様の処理を繰り返すことになる。
８〜10のいくつかに対してデータ伝送する場合を例にし
て説明したが、本発明は、これに限定されるものではな
く、処理のリクエスタ８〜10から同様の要求があれば、
アービタ２は上記と同様の処理を繰り返すことになる。
発明の効果 本発明は、上記実施例より明らかなように、バスセレ
クタとリクエスタからの現時点の情報をもとにして、リ
アルタイムでアービタによってバスを割当てるものであ
り、その結果、その時点でのバスの最大使用可能数まで
並列にデータ伝送することが可能になる。従って、高効
率で高速なバスを実現することができる。そして、各バ
ス系統に同様の動作をするプロセサを割当てれば、多系
統のフォールトトレラントシステムを実現でき、バスの
異常に応じてバスセレクタを動的に動作させる異によ
り、異常時には自動的に正常なバス系統に切り替えて動
作させる事が可能になる。
クタとリクエスタからの現時点の情報をもとにして、リ
アルタイムでアービタによってバスを割当てるものであ
り、その結果、その時点でのバスの最大使用可能数まで
並列にデータ伝送することが可能になる。従って、高効
率で高速なバスを実現することができる。そして、各バ
ス系統に同様の動作をするプロセサを割当てれば、多系
統のフォールトトレラントシステムを実現でき、バスの
異常に応じてバスセレクタを動的に動作させる異によ
り、異常時には自動的に正常なバス系統に切り替えて動
作させる事が可能になる。
第１図は本発明の多重並列バス装置の一実施例を示すブ
ロック図、第２図は従来の多重並列バス装置の一例を示
すブロック図である。 １……バスセレクタ、２……アービタ、3,4,5,6……リ
クエスタ、7,8,9,10……プロセサ、11,12,13,14……ゲ
ート回路、B1〜Bn……第１系統のバスから第ｎ系統のバ
ス
ロック図、第２図は従来の多重並列バス装置の一例を示
すブロック図である。 １……バスセレクタ、２……アービタ、3,4,5,6……リ
クエスタ、7,8,9,10……プロセサ、11,12,13,14……ゲ
ート回路、B1〜Bn……第１系統のバスから第ｎ系統のバ
ス
Claims (1)
- 【請求項１】複数のデータ処理装置と、複数のデータバ
スと、各データ処理装置毎に設けられ、各データ処理装
置と複数のデータバス間を並列データ伝送のために接続
する複数のゲート回路と、各データ処理装置毎に設けら
れ、各データ処理装置のバス使用要求を出力し、かつ入
力されたバス割当て結果に基づいて上記複数のゲート回
路を制御する複数のリクエスタと、現在のデータバスの
使用状況に関する情報を出力するバスセレクタと、上記
複数のリクエスタからのバス使用要求と上記バスセレク
タからの情報に基づいて、複数のデータ処理装置間にお
ける並列データ伝送のためのデータバスの割当てを行
い、割当結果を各リクエスタに出力するアービタとから
構成されることを特徴とする多重並列データバス装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15193090A JP2507140B2 (ja) | 1990-06-11 | 1990-06-11 | 多重並列デ―タバス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15193090A JP2507140B2 (ja) | 1990-06-11 | 1990-06-11 | 多重並列デ―タバス装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0444152A JPH0444152A (ja) | 1992-02-13 |
| JP2507140B2 true JP2507140B2 (ja) | 1996-06-12 |
Family
ID=15529310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15193090A Expired - Fee Related JP2507140B2 (ja) | 1990-06-11 | 1990-06-11 | 多重並列デ―タバス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2507140B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5626763B2 (ja) * | 2010-03-31 | 2014-11-19 | 独立行政法人産業技術総合研究所 | パケット交換システム |
-
1990
- 1990-06-11 JP JP15193090A patent/JP2507140B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0444152A (ja) | 1992-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU542508B2 (en) | Solar radiation reflector | |
| EP0706137B1 (en) | Queued arbitration mechanism for data processing system | |
| US7530068B2 (en) | Method of resource allocation using an access control mechanism | |
| JPH0844681A (ja) | 複数の処理装置により共用される資源の集中管理 | |
| DE69108434T2 (de) | Mehrgruppen-Signalprozessor. | |
| EP0383475A2 (en) | Shared resource arbitration | |
| CN100442258C (zh) | 动态使用直接存储器存取信道的方法与仲裁电路 | |
| US4374414A (en) | Arbitration controller providing for access of a common resource by a duplex plurality of central processing units | |
| JPH01200466A (ja) | データ処理システム | |
| US4363096A (en) | Arbitration controller providing for access of a common resource by a duplex plurality of central processing units | |
| US6493784B1 (en) | Communication device, multiple bus control device and LSI for controlling multiple bus | |
| US20060090024A1 (en) | Bus controller | |
| US20050010706A1 (en) | Dynamic bus arbitration method and bus arbiter | |
| US5708784A (en) | Dual bus computer architecture utilizing distributed arbitrators and method of using same | |
| US6430640B1 (en) | Self-arbitrating, self-granting resource access | |
| JP2507140B2 (ja) | 多重並列デ―タバス装置 | |
| WO1982002965A1 (en) | Multi-processor office system complex | |
| JPS5839331B2 (ja) | 要求選択方式 | |
| US5978876A (en) | System and method for controlling communications between subsystems | |
| JP2780662B2 (ja) | マルチプロセッサシステム | |
| JPS62260257A (ja) | 入出力ポ−ト割り付け制御方式 | |
| JPS5878221A (ja) | バス制御システム | |
| EP0533429A2 (en) | Computer bus control system | |
| JPH0381855A (ja) | データ転送装置 | |
| WO1994009437A1 (en) | Signal handling system with a shared data memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |