JPS62260257A - 入出力ポ−ト割り付け制御方式 - Google Patents

入出力ポ−ト割り付け制御方式

Info

Publication number
JPS62260257A
JPS62260257A JP10509886A JP10509886A JPS62260257A JP S62260257 A JPS62260257 A JP S62260257A JP 10509886 A JP10509886 A JP 10509886A JP 10509886 A JP10509886 A JP 10509886A JP S62260257 A JPS62260257 A JP S62260257A
Authority
JP
Japan
Prior art keywords
input
output
priority
output port
output devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10509886A
Other languages
English (en)
Inventor
Keizo Azuma
圭三 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10509886A priority Critical patent/JPS62260257A/ja
Publication of JPS62260257A publication Critical patent/JPS62260257A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 入出力ポート割り付け制御方式であって、入出力ポート
と入出力装置との間の割り付けを、優先順位の高い入出
力装置を優先して割り付け、また同一優先順位の入出力
装置同士では平等に入出力ポートに割り付け、もし平等
にIllり付けられなかった場合は、割り付けられなか
った入出力装置の優先順位を高めて入出力ポートに割り
付ける方式%式% 〔産業上の利用分野〕 本発明は、複数の入出力装置から優先順位にしたがって
入出力ポートに割り付け、入出力装置を動作させる方式
に関するもので、さらに詳しく言えば入出力装置の動作
の優先順位をレジスタに格納しておき、複数の入出力装
置から入出力要求が出されたとき入出力ポートに割り付
ける順位を決定し、同一の優先順位の入出力装置に対し
ては平等に入出力ポートに割り付ける方式に関する物で
ある。
ディスプレイ装置やキーホード或いは印刷装置に代表さ
れる入出力装置においては、入出力要求が常時発生する
ことは通常起こり得ない。
従って、CPU (中央処理装置)に接続される入出力
装置の数Mに対して、入出力ポートの数はそれより少な
いM−Xを設け、入出力要求のある入出力装置だけを入
出力ポートに論理的に接続する割り付け方法が一般的に
用いられる。しかし、この場合入出力ボートの数よりも
、入出力要求のある入出力装置の数が多いという場合が
生じることもあり、割り付けの制御を行う必要がある。
したがって、このような場合の入出力ポートに対する割
り付け方法としては、予めジョブ或いはタスクに対して
割り当てられる優先順位を決めておき、優先順位の高い
入出力装置から優先して割り付ける事ができる方式が要
望されている。
〔従来の技術〕
第3図は従来の入出力ポート割り付け方式を示した図で
ある。
第3図は一つの入出力ポート32に対し、入出力装置#
1−14の4台で構成されている入出力装置群31が、
送受信回路35、マルチプレクサ36を介して接続され
た状態を示したものであり、一般的に接続される入出力
装置の数に対して、入出力ポートの数はそれより少ない
のが普通である。
優先順位エンコーダ34は入出力要求がでている入出力
装置の一つを選択し、入出力ポート32に割り付ける。
この場合、優先順位エンコーダ34は入出力装置の番号
順に入出力要求を調べ、入出力要求のでている入出力装
置があれば入出力ポートに割り付ける方式である。
〔発明が解決しようとする問題点〕
この従来方式では、入出力要求のでている入出力装置を
入出力ポートへ割り付ける場合、優先順位エンコーダに
より入出力装置番号の順番に割り付ける単純な割り付け
方式であるために、ジップ或いはタスクによる割り付け
の優先度が考慮されておらず、コンピュータによる情報
処理の効率化に適応した割り付けを行うことができなか
った。
本発明はこのような点にかんがみて創作されたもので、
複数の入出力装置から入出力要求がでると、予め設定さ
れている優先順位により、優先順位にしたがって入出力
ポートに割り付ける方式を提供することを目的としてい
る。
〔問題点を解決するための手段〕
第1図は本発明の入出力ポート割り付け制御方式の原理
ブロック図を示す。
第1図において、1は入出力装置群であって、図ではI
II〜#4の4台の入出力装置がある。
2は入出力ポートであり入出力装置群1と、送受信回路
5とマルチプレクサ6を介して接続されている。
3は入出力ポート2に接続する入出力装置の接′ft優
先順位を予め設定し格納しておく優先順位レジスタであ
る。
4は入出力装置からの入出力要求と、優先順位レジスタ
3からの優先順位により、入出力ポート2に接続する入
出力装置の優先順位を、マルチプレクサ6に送出する優
先順位エンコーダである。
7は優先順位が同一の入出力装置に対して平等に割り付
けが行われなかった場合、優先順位を一時的に高めて平
等に割り付けるために、優先順位レジスタ3に記憶され
ている優先順位を高めるカウントアツプ手段である。
〔作用〕
入出力装置から入出力要求が優先順位エンコーダ4に送
出されると、優先順位レジスタ3に記憶されている優先
順位の高い順に、入出力装置を選択して入出力ポート2
に割り付ける情報をマルチプレクサ6に送出する。
また、入出力要求のでた入出力装置の優先順位が同一の
場合は平等に割りつけられるが、平等に割り付けられな
かった場合は、優先順位レジスタ3に記憶されている優
先順位を、高い方にカウンドアツブする手段7により平
等に割り付けられるようにする これにより、優先順位にしたがって入出力要求のでた入
出力装置を入出力ボートに割り付けることが可能となる
〔実施例〕
第2図は本発明の一実施例であって、入出力装置群21
の#1〜114の入出力装置毎に付設されている送受信
回路25を介して、マルチプレクサ26A、26Bと優
先順位エンコーダ24に接続され、優先順位エンコーダ
24には優先順位レジスタ23が、また優先順位レジス
タ23には、カウントアツプ手段27が接続される。
マルチプレクサ26A、26Bはそれぞれ入出カポ−)
 22A 、 22Bを経由してコントローラ20に接
続されている。
いま、入出力装置11〜t14のいずれか、或いはコン
トローラ20が特定の入出力装置の動作を要求すると、
その要求を優先順位エンコーダ24に伝える。
優先順位エンコーダ24は入出力要求のあった入出力装
置のうら、最も優先順位の高い入出力装置を優先順位レ
ジスタ23から見つけ、その情報をマルチプレクサ26
A、26Bに送出する。
マルチプレクサ26A、26Bは優先順位エンコーダ2
4から入出力ボートに割り付ける情報Gこより、送受[
J路25トノ接続回′!1AD−1−D−4のうち一つ
を選択し、入出力ボート22Aと22Bに割り付ける。
この時、同一の優先順位の入出力装置から入出力要求が
あった場合は平等に割り付けられるが、入出力要求があ
るにもかかわらず、割り付ける入出力ボートが無いため
に、入出力ボートと論理的に接続されなかった場合は、
割り付けられなかった入出力装置の優先順位を、カウン
トアツプ手段27により一時的に高める方向に変更する
これにより、同一の優先順位の入出力装置は平等に入出
力ボート20に割り付けられる。
割り付けられた入出力装置が動作すると、カウントアッ
プされた優先順位はリセットされ、当初に設定されてい
た優先順位であるデフォルト値に戻る仕組みになってい
る。
以上の方式により、ジョブまたはタスクの効率化の必要
性から設定された最も効率的な優先順序により、入出力
装置を入出力ボートに割り付けることが可能となる。
〔発明の効果〕
以上述べてきたように、本発明によれば、従来の単純な
方式による入出力ボート割り付けを改良し、コンビエー
タ処理上から最も効率的な割り付けの優先順位を設定し
ておき、その優先順位にしたがって割り付けを行い、ま
た同一の優先順位の割り付けを平等に行うことが可能と
なり、情報処理の効率化を向上する上で極めて有用であ
る。
【図面の簡単な説明】
第1図は本発明の入出力ボート割り付け制御方式の原理
ブロック図、 第2図は本発明の一実施例図、 第3図は従来方式の説明図である。 第1図において、 lは入出力装置群、 2は入出力ボート、 3は優先順位レジスタ、 4は優先順位エンコーダ、 5は送受信回路、 6はマルチプレクサ、 7はカウントアツプ手段である。 オr、;15e)i /l原:ff7・口・77図序発
El胎−笑掟例必

Claims (1)

  1. 【特許請求の範囲】 入出力装置群(1)の入出力装置から入出力要求がでる
    と送受信回路(5)、マルチプレクサ(6)を介して優
    先順位エンコーダ(4)により入出力ポート(2)に割
    り付ける制御方式において、 上記優先順位エンコーダ(4)による入出力ポート(2
    )への割り付けに際し、割り付けの優先順位の情報を供
    給するために優先順位を記憶させておく優先順位レジス
    タ(3)と、 上記の優先順位が同一の場合は平等に割り付け、もし平
    等に割り付けられない場合は、該優先順位レジスタ(3
    )に記憶されている優先順位を一時的に高くするカウン
    トアップ手段(7)を設け、入出力要求がでた入出力装
    置を該入出力ポート(2)に優先順位順に割り付けるこ
    とを特徴とする入出力ポート割り付け制御方式。
JP10509886A 1986-05-07 1986-05-07 入出力ポ−ト割り付け制御方式 Pending JPS62260257A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10509886A JPS62260257A (ja) 1986-05-07 1986-05-07 入出力ポ−ト割り付け制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10509886A JPS62260257A (ja) 1986-05-07 1986-05-07 入出力ポ−ト割り付け制御方式

Publications (1)

Publication Number Publication Date
JPS62260257A true JPS62260257A (ja) 1987-11-12

Family

ID=14398422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10509886A Pending JPS62260257A (ja) 1986-05-07 1986-05-07 入出力ポ−ト割り付け制御方式

Country Status (1)

Country Link
JP (1) JPS62260257A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01226062A (ja) * 1988-03-07 1989-09-08 Fujitsu Ltd バス・リクエスト制御方式
JPH02174434A (ja) * 1988-12-27 1990-07-05 Kajima Corp パーソナルコンピュータによる通信会議方法
JPH0564947U (ja) * 1992-02-04 1993-08-27 大日本スクリーン製造株式会社 製版用データ処理システム
EP0749072A2 (en) * 1995-06-07 1996-12-18 Tandem Computers Incorporated Routing arbitration for shared resources
JP2009205458A (ja) * 2008-02-28 2009-09-10 Kyocera Corp 電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01226062A (ja) * 1988-03-07 1989-09-08 Fujitsu Ltd バス・リクエスト制御方式
JPH02174434A (ja) * 1988-12-27 1990-07-05 Kajima Corp パーソナルコンピュータによる通信会議方法
JPH0564947U (ja) * 1992-02-04 1993-08-27 大日本スクリーン製造株式会社 製版用データ処理システム
EP0749072A2 (en) * 1995-06-07 1996-12-18 Tandem Computers Incorporated Routing arbitration for shared resources
EP0749072A3 (en) * 1995-06-07 1999-07-21 Tandem Computers Incorporated Routing arbitration for shared resources
JP2009205458A (ja) * 2008-02-28 2009-09-10 Kyocera Corp 電子機器

Similar Documents

Publication Publication Date Title
US4954945A (en) Processor-selection system
EP0383475A2 (en) Shared resource arbitration
JP4741256B2 (ja) インタラプトコントローラ
JPH04299440A (ja) 共有レジスタ制御方式
GB1593404A (en) Logic circuitry for use in a computer
JPS61196351A (ja) デバイス制御装置用インターフエース装置
WO1982002442A1 (en) Interrupt coupling and monitoring system
JPH0635725A (ja) 入出力資源を共用するための方法及びシステム
JPH06266676A (ja) 多重プロセッサ・コンピュータの割り込み操向システム
GB2085624A (en) A coupling equipment for the control of access of data processors to a data line
JPS62260257A (ja) 入出力ポ−ト割り付け制御方式
US8090801B1 (en) Methods and apparatus for performing remote access commands between nodes
JP3138985B2 (ja) 仮想計算機
JP2507140B2 (ja) 多重並列デ―タバス装置
CN1090780C (zh) 存储管理的方法和装置
JP2827301B2 (ja) データ処理システムの階層バス制御装置
JP2687987B2 (ja) ダイレクトメモリアクセス制御方式
KR100215572B1 (ko) 인터페이스 버퍼 제어 방법 및 장치
JPS5998232A (ja) デ−タバスの優先度制御方式
KR960004690B1 (ko) 메모리 아비트래이션장치
JPS6362067A (ja) 複数プロセツサの制御記憶アクセス配分回路
JPH0381855A (ja) データ転送装置
JPS6280753A (ja) バス制御方式
JPS6364146A (ja) 論理空間管理方式
JPH0447357A (ja) 仮想計算機システムの制御方式