JPH0635725A - 入出力資源を共用するための方法及びシステム - Google Patents

Abstract

(57)【要約】 【目的】 入出力資源と、コンピュータ電子複合体（Ｃ
ＥＣ）の異なる資源区画で走行中の複数のオペレーティ
ング・システム（ＯＳ）との接続性を増大させて、当該
複数のオペレーティング・システム間で、入出力資源を
共用させる。 【構成】 本発明は、異なるＯＳに資源を割り当てるた
めのイメージ識別子（ＩＩＤ）を提供する。各共用入出
力資源は複数の制御ブロックからなる共用セットを有
し、各制御ブロックにはそれぞれ所定のＯＳのＩＩＤが
割り当てられる。共用セット中の各制御ブロックは、同
一の入出力資源の異なるイメージを提供する。従って異
なるＯＳの入出力動作によって、異なる制御ブロック・
イメージが異なる状態に設定されるため、複数のＯＳが
同一の入出力資源を独立に共用することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、物理入出力資源の実数
を増やさずに、コンピュータ電子複合体（ＣＥＣ）上で
走行する複数のオペレーティング・システムの各々が利
用できる入出力チャネル、入出力装置、および入出力制
御装置の有効数を大幅に増やす方法を提供する。本発明
により、これらのオペレーティング・システムがハイパ
バイザからの介入なしで物理入出力資源を直接共用でき
るようになる。

【０００２】

【従来の技術および発明が解決しようとする課題】本発
明は、以下の米国特許出願に関連する。 ・米国特許出願 ８９８６２３号 ・米国特許出願 ８９８９７７号 ・米国特許出願 ８９８８７５号 ・米国特許出願第４４４１９０号、"Method And Appara
tus For Dynamically Managing I/O Connectivity"、１
９８９年１１月２８日出願 ・米国特許出願第７５４８１３号、"Establishing Sync
hronization Of Hardware And Software I/O Configura
tion Definitions"、１９９１年９月４日出願 ・米国特許出願第６７６６０３号、"Method And Appara
tus For Dynamic Changes To System I/O Configuratio
n"、１９９１年３月２８日出願 ・米国特許出願第７５５２４６号、"Method And Appara
tus For Dynamically Changing The Configuration Of
a Logically Partitioned Data Processing System"、
１９９１年９月５日出願 ・米国特許出願第６９３９９７号、"Dynamically Chang
ing A System I/O Configuration Definition"、１９９
１年３月２８日出願 ・米国特許出願第８６０７９７号、"Management of Dat
a Objects Used to Maintain State Information for S
hared Data Objects"、１９９２年３月３０日出願 ・米国特許出願第８６０６４６号、"Message Path Mech
anism for Managing Connections Between Processors
and a Coupling Facility"、１９９２年３月３０日出願

【０００３】従来の技術では、コンピュータ電子複合体
（ＣＥＣ）システムのさまざまな論理資源区画で走行す
る複数のオペレーティング・システム（ＯＳ）によって
直接共用されていたのは、物理入出力チャネル資源か、
入出力装置資源のいずれかだけで、その両方が共用され
ることはなかった。コンピュータ電子複合体内のこれら
のオペレーティング・システムは、ハイパバイザ（ｈｙ
ｐｅｒｖｉｓｏｒ）によって調整され、コンピュータ電
子複合体のプロセッサ資源およびメモリ資源が、個別に
走行するオペレーティング・システム間で分割されてい
る。ハイパバイザは、内部コード（たとえば、マイクロ
コード）またはソフトウェアで構造化することができ
る。内部コード型のハイパバイザの例として、ＩＢＭ
ＰＲ／ＳＭ（プロセッサ資源／システム管理機構）があ
り、これは別々の論理資源区画で独立して走行する複数
のオペレーティング・システム間での資源の競合を調整
する。ソフトウェア・ハイパバイザの例としては、ＩＢ
Ｍ Ｓ／３７０ ＶＭ／ＭＰＧ（仮想計算機／多重優先
ゲスト）システムがある。このシステムでは、いわゆる
仮想計算機（優先ゲストと呼ばれる）が、ソフトウェア
・ディレクトリ内のシステム・ソフトウェアによって分
割されたそれぞれの論理資源区画内で別々のオペレーテ
ィング・システムを実行する。

【０００４】従来のシステムでは、入出力チャネルを直
接共用するには、チャネルを共用する各オペレーティン
グ・システムに、そのチャネルを介してアクセスできる
入出力装置の相互排他的なサブセットを割り当てるしか
なかった。この技術を使用する際には、各入出力装置を
表すサブチャネルが１本ずつ存在し、対応する装置に割
り当てられたオペレーティング・システムにこのサブチ
ャネルが割り当てられた。多くの場合、複数のオペレー
ティング・システムが入出力装置を共用することが好ま
しいので、この技術には制限が多かった。

【０００５】従来のシステムでは、入出力装置を直接共
用するには、装置を共用する各オペレーティング・シス
テムに、その装置へのアクセスに使用できる入出力チャ
ネルの相互排他的なサブセットを割り当てるしかなかっ
た。この技術を使用する際には、各入出力装置を表す複
数のサブチャネルが存在し、その入出力装置を共用する
各オペレーティング・システムにこれらのサブチャネル
の１つが割り当てられた。同一の入出力装置を表す各サ
ブチャネルは、異なるサブチャネル番号で識別される。
この技術では、各入出力チャネルが単一のオペレーティ
ング・システムに割り当てられていたので、必要なチャ
ネルの数は通常、入出力装置を共用するオペレーティン
グ・システムの数が増すにつれて増加した。これは、一
般的には問題であった。なぜなら、チャネルの識別に８
ビット数が使用されていたために、チャネルの数が２５
６に制限されたからである。サブチャネル（入出力装
置）の数はそれほど問題にならなかった。なぜなら、サ
ブチャネルの識別は１６ビット数が使用されていたの
で、サブチャネル数の限界は６５５３６と高かったから
である。

【０００６】従来のシステムでは、入出力装置も、これ
らの装置へのアクセスに使用される入出力チャネルも共
用することができたが、直接的に共用することはできな
かった。しかしながら、この場合、各入出力操作ごとに
ハイパバイザ・コードにインタセプトして、ハイパバイ
ザが資源の競合を調整できるようにする必要があったの
で、大量の非効率的なシステム・オーバヘッドが発生し
た。オペレーティング・システムに代わってハイパバイ
ザ・コードが実行されている間、オペレーティング・シ
ステムが中断された。

【０００７】そればかりでなく、ハイパバイザを使用し
て、入出力装置と、これらの装置へのアクセスに使用さ
れる入出力チャネルとを共用する際のオーバヘッドがき
わめて非効率的なので、入出力チャネルまたは入出力装
置のいずれかだけを直接共用する方法が選択されること
が多かった。こうすると、オペレーティング・システム
がすべての入出力操作を、ハイパバイザの関与なしに実
行することができた。このようにオペレーティング・シ
ステムが入出力資源を直接的に使用することは、「入出
力パススルー」と呼ばれている。入出力動作がハイパバ
イザを「パススルー」（つまり、バイパス）するからで
ある。

【０００８】従来の技術では、システム／３９０（Ｓ／
３９０）ＣＥＣは、同数のチャネルを制御するためのコ
ンピュータ電子複合体内の複数の入出力チャネル・プロ
セッサ（ＣＨＰＲ）を制御する１つまたは複数の入出力
プロセッサ（ＩＯＰ）を具備する入出力チャネル・サブ
システムを有している。これらのチャネルは、入出力装
置を備えた入出力制御装置に接続された光ファイバ・チ
ャネルまたは並列ワイヤ・チャネルとすることができ
る。これらは、前述のハイパバイザおよびＯＳ制御で使
用されるチャネルである。広く使用されている種類の光
ファイバ・チャネルでは、ＩＢＭ ＥＳＣＯＮアーキテ
クチャを使用している。コンピュータ電子複合体は、１
つまたは複数の中央演算処理装置（ＣＰＵ）、システム
・メモリ、および入出力サブシステムから構成されてい
る。コンピュータ電子複合体のこれらの部品はすべて、
コンピュータ電子複合体内で実行されるプログラムによ
って使用されるＣＥＣ資源に含まれる。

【０００９】入出力制御装置は、入出力装置とチャネル
の間での情報交換用のコンジットである。同様に、チャ
ネルは、主記憶装置と入出力装置の間での情報交換用
の、オペレーティング・システムのコンジットである。

【００１０】１９９０年１０月に発行された、"ES Arch
itecture 390 ESCON I/O Interface"と題するＩＢＭ刊
行物は、当時の既存のＥＳＣＯＮチャネル／制御装置パ
ス接続を記載している。

【００１１】コンピュータ電子複合体内の各種資源は、
各資源区画で走行するオペレーティング・システムにそ
れぞれＣＥＣ資源を割り当てる、システム・メモリ内の
複数のディレクトリまたは状態記述子（ＳＤ）を使っ
て、オペレーティング・システム間で分割されている。
ＣＥＣハイパバイザにそれ自体の論理資源区画を割り振
ることにより、コンピュータ電子複合体の中央演算処理
装置（ＣＰＵ）上でのオペレーティング・システムのデ
ィスパッチ、およびオペレーティング・システム間の衝
突の解決を含めて、コンピュータ電子複合体の全体的動
作を制御することができる。各オペレーティング・シス
テムは、（例外が起こらないかぎり）通常はハイパバイ
ザの関与なしに、当該の各オペレーティング・システム
の下で走行するアプリケーション・プログラムのディス
パッチを制御する。

【００１２】初期のハイパバイザ・システムでは、ハイ
パバイザが、すべてのチャネル動作の割当て、コンピュ
ータ電子複合体内のすべての入出力装置用のあらゆるサ
ブチャネルの起動、オペレーティング・システムの下で
走行するすべてのプログラム用の装置からのあらゆる入
出力割込みの処理を含めて、コンピュータ電子複合体内
のすべてのオペレーティング・システムのあらゆる入出
力動作を制御しなければならなかった。

【００１３】"Logical Resource Partitioning of a Da
ta Processing System"と題する米国特許第４８４３５
４１号は、コンピュータ電子複合体内の各オペレーティ
ング・システムが、ハイパバイザの関与なしに専用入出
力チャネルおよび装置を使ってそれ自体の入出力動作を
処理できるようにする、「入出力パススルー」を持つシ
ステムを記載し特許請求している。このパススルー機能
によって、各オペレーティング・システムは、その下で
走行するアプリケーション・プログラムの要求する入出
力動作を起動し、そのような入出力起動動作によって生
じる入出力割込みを処理することが可能になった。ハイ
パバイザは、例外条件が発生したときにオペレーティン
グ・システムの入出力動作にインタセプトするだけでよ
い。この発明は、ＩＢＭ ＰＲ／ＳＭ ＬＰＡＲシステ
ムおよびＳ／３７０ ＶＭ ＭＰＧシステムで使用され
ている。

【００１４】１９９１年８月２９日に出願された"CPU E
xpansive Gradation of I/O Interruption Subclass Re
cognition"と題する米国特許出願第７５２１４９号で
は、コンピュータ電子複合体内の論理資源区画および中
央演算処理装置の数を大幅に増やすことができる。この
出願により、（コンピュータ電子複合体内で走行中のオ
ペレーティング・システムを実行する）コンピュータ電
子複合体の各中央演算処理装置は、システム内で利用可
能なすべての入出力割込みサブクラスを処理できるよう
になった。このため、各オペレーティング・システム
が、システム内で利用できる入出力割込みサブクラスの
１つの割込みの処理だけに制限されるという従来の拘束
がなくなった。

【００１５】サブチャネルは、ＩＢＭ Ｓ／３９０アー
キテクチャの下でオペレーティング・システムによって
サポートされる各入出力装置ごとに指定される。ＳＣＨ
ＩＢ（サブチャネル情報制御ブロック）は、Ｓ／３９０
サブチャネル記憶命令（ＳＴＳＣＨ）の実行時にシステ
ム・メモリに格納されるものであり、サブチャネルで使
用可能な１組のチャネルを含み、オペレーティング・シ
ステムがサブチャネルについての自己の資源を認識する
ための手段となるものである。各ＳＣＨＩＢは、最大８
個のチャネル識別子用のフィールドを備えている。これ
らの識別子は、チャネル経路識別子（ＣＨＰＩＤ）と呼
ばれ、それぞれ、サブチャネルで使用するために選択可
能なチャネルを指定する。指定されたチャネル経路識別
子のうちの使用可能な１つが、要求時にビジー状態でな
いサブチャネルの各データ伝送要求用に選択される。入
出力装置が直接的に共用され、これらの装置へのアクセ
スに使用される各チャネルが単一のオペレーティング・
システムに割り当てられていた従来のシステムでは、サ
ブチャネル情報制御ブロックで指定できたのは、当該オ
ペレーティング・システムに割り当てられた時点で使用
可能なチャネルだけだった。

【００１６】従来のＳ／３７０コンピュータ・システム
およびＳ／３９０コンピュータ・システムでは、各チャ
ネルが、コンピュータ電子複合体の入出力サブシステム
記憶域内の単一の「チャネル制御ブロック」（ＣＨＣ
Ｂ）で表された。各サブチャネルも、コンピュータ電子
複合体の入出力サブシステム記憶域内の単一のサブチャ
ネル制御ブロック（ＳＣＢ）で表された。入出力サブシ
ステム内部コード（マイクロコード）はサブチャネル制
御ブロックを用いて、対応する入出力装置にアクセスす
るために、当該サブチャネル制御ブロック用に指定され
た最大８つのチャネルのうちの１つを選択していた（サ
ブチャネル制御ブロックのチャネル割当ては、対応する
ＳＣＨＩＢの場合と同じ）。各サブチャネル制御ブロッ
クは、コンピュータ電子複合体内のただ１つのオペレー
ティング・システムに割り当てられていた。したがっ
て、割り当てられたオペレーティング・システムだけ
が、システム効率を向上させるために、（入出力動作を
管理する際にハイパバイザの介入を避けることにより）
パススルーを使用してサブチャネルにアクセスできる、
唯一のオペレーティング・システムであった。他のオペ
レーティング・システムがサブチャネルを直接使用する
ことはできなかった。

【００１７】入出力装置は直接共用されたが、これらの
装置へのアクセスに使用される各チャネルが単一のオペ
レーティング・システムに割り当てられていた（すなわ
ち該オペレーティング・システム専用とされていた）従
来のシステムでは、専用チャネルを割り当てられたオペ
レーティング・システムがそれを全時間のうちほんの少
しの割合しか使用していないとき、パススルーを使用し
てそのチャネルを別のオペレーティング・システムに動
的に切り換えることができず、使用できるのは非パスス
ルー・ハイパバイザ・アクセス（非直接共用）だけとな
り、非効率になるという欠点があった。したがって、専
用チャネルは一般に利用率が低い（チャネルを手動で別
のオペレーティング・システムに切り換えることは可能
であったが、そうしても、入出力チャネルをオンライン
で動的に別のオペレーティング・システムに切り換える
ことはできなかった）。

【００１８】各オペレーティング・システムのチャネル
の数を制限すると、データ伝送用の同時並列経路の数が
制限されるので、オペレーティング・システムに使用可
能な入出力データ速度が制限された。

【００１９】ＩＢＭ ＥＳＣＯＮ入出力インタフェース
・アーキテクチャ用の論理チャネル経路が発明される前
は、システム／３７０チャネルまたはシステム３７０−
ＸＡチャネルと、付加された入出力制御装置およびそれ
と関連する入出力装置との間に物理的な関係が存在し
た。つまり、入出力制御装置上の複数の物理ポートがそ
れぞれ異なるチャネルに接続され、各ポートに別々のチ
ャネルが関連付けられていた。この入出力制御装置は、
所定のポートと関連する各チャネルを、それぞれ異なる
オペレーティング・システムが使用するものとみなし
た。ただし、結合されて同一のオペレーティング・シス
テムについてチャネル経路グループを形成している、２
本以上のチャネルから特殊コマンドを受信した場合はこ
のかぎりではない。このチャネル経路グループには、同
一のオペレーティング・システムを制御装置の複数のポ
ートに接続するチャネル経路が含まれ、経路グループ識
別子（ＰＧＩＤ）が割り当てられた。

【００２０】１９９２年４月２１日に発行された、"Swi
tch And Its Protocol For MakingDynamic Collection
s"と題する米国特許第５１０７４８９号では、チャネル
と制御装置の間の動的切換えが、ＥＳＣＯＮ入出力イン
タフェース・アーキテクチャによって提供された。動的
切換えにより、複数のチャネルを制御装置上の単一のポ
ートに接続できるようになり、各チャネルを異なるポー
トに接続する必要がなくなった。これらのチャネルは、
同一のコンピュータ電子複合体上にあっても、異なるコ
ンピュータ電子複合体上にあってもよかった。また、動
的切換えにより、複数の制御装置ポートが単一のチャネ
ルに接続できるようになった。

【００２１】１９９０年８月３１日に出願された、"Log
ical Channel Paths In A ComputerI/O System"と題す
る米国特許出願第５７６５６１号は、論理チャネル経路
の発明を記載している。ＥＳＣＯＮ入出力インタフェー
ス・アーキテクチャでは、論理チャネル経路の発明によ
り、チャネル・ポート間接続についての従来の要件は不
要になった。論理チャネル経路の概念を用いると、入出
力制御装置は、１つのポートを動的に接続できる複数の
チャネルのどれをも一義的に認識できるようになった。
また、チャネルは、それを動的に接続できる複数の制御
装置ポートのどれをも一義的に認識できるようになっ
た。入出力制御装置は、結合されて同一のオペレーティ
ング・システム用のチャネル経路グループを形成してい
るチャネルのうち２本以上から特殊コマンドを受信しな
いかぎり、１つのポートに接続できる各チャネルが異な
るオペレーティング・システムによって使用されるもの
と引き続き想定していた。チャネル経路グループには、
同一のオペレーティング・システムを制御装置の複数の
ポートに接続する論理チャネル経路が含まれ、経路グル
ープ識別子（ＰＧＩＤ）が割り当てられた。

【００２２】論理チャネル経路を用いる場合、各チャネ
ルおよび制御装置ポートにリンク・アドレスが割り当て
られる。特定の制御装置ポートに接続できる各チャネル
について、一義的な識別子（物理チャネル・リンク・ア
ドレス）が割り当てられる。この識別子は、制御装置ポ
ートに渡されると、その制御装置ポートに対してチャネ
ルを一義的に識別する。特定のチャネルに接続できる各
制御装置ポートについては、一義的な識別子（物理制御
装置リンク・アドレス）が割り当てられる。この識別子
は、チャネルに渡されると、そのチャネルに対して制御
装置ポートを一義的に識別する。

【００２３】ＥＳＣＯＮ入出力インタフェース・アーキ
テクチャではまた、物理制御装置内に複数の論理制御装
置を存在させることができた。ＥＳＣＯＮ入出力アーキ
テクチャでは、これらの論理制御装置を「制御装置イメ
ージ」と呼んでいる。しかし、本明細書では「論理制御
装置」と呼ぶ。論理制御装置は、機能を提供するととも
に、制御装置の論理的外観を有する。物理制御装置内に
複数の制御装置が存在しないときは、単一の論理制御装
置が物理制御装置内に存在することになる。特定のチャ
ネルと制御装置ポートの間の接続は、物理制御装置に存
在する一部またはすべての論理制御装置について使用で
きた。物理制御装置内で論理制御装置を識別するため、
各論理制御装置に一義的な識別子（論理制御装置アドレ
ス）が割り当てられた。

【００２４】チャネルから論理制御装置に送信される各
フレーム・ヘッダにおいて、チャネルは、フレームの発
信先リンク・アドレス・フィールドに物理制御装置リン
ク・アドレスを含めることによって発信先制御装置ポー
トを識別し、フレームの発信先論理アドレス・フィール
ドに論理制御装置アドレスを含めることによって発信先
論理制御装置を識別した。チャネルはまた、フレームの
発信元リンク・アドレス・フィールドにその物理チャネ
ル・リンク・アドレスを含めることにより、論理制御装
置が、フレームを送信したチャネルを識別できるように
した。論理制御装置からチャネルに送信される各フレー
ム・ヘッダにおいて、論理制御装置は、フレームの発信
先リンク・アドレス・フィールドに物理チャネル・リン
ク・アドレスを含めることにより、発信先チャネルを識
別した。論理制御装置はまた、フレームの発信元リンク
・アドレス・フィールドに物理制御装置リンク・アドレ
スを含めるとともに、フレームの発信元論理アドレス・
フィールドに論理制御装置アドレスを含めることによ
り、チャネルが、フレームを送信した制御装置ポートお
よび論理制御装置を識別できるようにした。

【００２５】各フレーム・ヘッダの適切な発信元フィー
ルドおよび発信先フィールドに適切なリンク・アドレス
および論理アドレスを格納することにより、通信してい
るチャネルと論理制御装置は相互に一義的に識別され
る。この物理チャネル・リンク・アドレスと物理制御装
置リンク・アドレスと論理制御装置アドレスの組合せ
が、物理チャネルまたは論理装置ポートに対して単一の
論理チャネル経路を一義的に識別するのに使用された。

【００２６】論理制御装置と関連する入出力装置との通
信を行う前に、論理経路（ＬＰ）を確立しておく必要が
ある。論理経路の確立は、チャネルと論理制御装置が、
特定の論理チャネル経路を、ある入出力装置に関連する
コマンド、データ、および状況の伝送などの目的で使う
ことを両者が許可することを合意するための手段であ
る。論理経路を確立するための手順を、「論理経路確立
手順」と呼ぶ。論理経路は、物理チャネル・リンク・ア
ドレス、物理制御装置リンク・アドレス、および論理制
御装置アドレスによって、物理チャネルまたは論理装置
ポートに対して一義的に識別された。

【００２７】

【課題を解決するための手段】本発明は、コンピュータ
電子複合体（ＣＥＣ）に接続された物理チャネル、装
置、または制御装置の実数を増やす必要なしに、コンピ
ュータ電子複合体内の複数のオペレーティング・システ
ム（ＯＳ）が直接共用可能な入出力チャネル、（サブチ
ャネルとして表される）入出力装置、および入出力制御
装置のイメージの数を大幅に増加させる。オペレーティ
ング・システムは、ハイパバイザの介入なしに、これら
すべての物理入出力資源を共用することができる。

【００２８】本発明はまた、コンピュータ電子複合体に
接続された物理チャネル、物理装置、または物理制御装
置の実数を増やす必要なしに、多重オペレーティング・
システム・コンピュータ電子複合体システム内の各オペ
レーティング・システムが使用可能な入出力チャネル、
（サブチャネルを表す）装置、および制御装置のイメー
ジの数を大幅に増やす。

【００２９】本発明をサポートするコンピュータ電子複
合体は、複数イメージ機能（ＭＩＦ）をサポートすると
いえる。

【００３０】本発明は、コンピュータ電子複合体に接続
されたチャネルまたは装置の実数を増やす必要なしに、
多重オペレーティング・システム・コンピュータ電子複
合体システム内の各オペレーティング・システムの最大
データ速度を大幅に上げることができる。オペレーティ
ング・システムの入出力データ速度は、オペレーティン
グ・システムに対するデータ転送の並列性によって決ま
る。各オペレーティング・システムが使用できる入出力
装置の数を増やすと、オペレーティング・システムにデ
ータを同時に伝送できる入出力装置の数を増すことがで
き、それによってオペレーティング・システムの最大デ
ータ速度を上げることができる。

【００３１】（オペレーティング・システムが使用でき
るチャネルおよび入出力装置の数を増やすことにより）
各オペレーティング・システムに対するチャネルおよび
入出力装置の並列性、柔軟性、および接続性を増大させ
ると、これによってオペレーティング・システムのデー
タ伝送速度が上がらないときでも、オペレーティング・
システム用のさまざまな種類のデータをより迅速に得る
ことができる。各オペレーティング・システムに接続可
能なチャネルおよび装置の数を増やすことにより、オペ
レーティング・システムの複数のユーザの入出力要求を
よりよく処理することができる。

【００３２】本発明により、共用可能なチャネルおよび
装置について複数のオペレーティング・システムがそれ
ぞれ直接制御を行うと、ハイパバイザの介入が避けられ
るので、システム効率が向上する。したがって、従来、
パススルーは、入出力装置と、これらの装置へのアクセ
スに使用される入出力チャネルの両方を共用するすべて
のオペレーティング・システムに使用できるわけでなか
ったが、本発明はこの機能を提供する手段となる。

【００３３】本発明によって提供される、入出力チャネ
ルの実際の大幅の増加は、次の例を用いて容易に表すこ
とができる。従来のコンピュータ電子複合体が７個のオ
ペレーティング・システムと、８４本の非共用チャネル
を有していた場合、各オペレーティング・システムは平
均１２本（＝８４／７）の専用チャネルを有していたこ
とになる。本発明を利用すると、８４本のチャネルのす
べてを７個のオペレーティング・システムがそれぞれ直
接共用できる（かつこれらのチャネルがアクセス可能な
装置を直接共用することが依然として可能）ようにな
り、どのオペレーティング・システムも最大で８４本の
チャネルをすべて使用可能である。したがって、オペレ
ーティング・システムが利用できるチャネルの数が１２
本から８４本に増えた。これは、この例では７００％の
増加である。

【００３４】言うまでもなく、共用可能なチャネルが活
動状態になるのは、一時に１つのオペレーティング・シ
ステムに対してだけである。というのは、チャネルがオ
ペレーティング・システムに対して使用可能になるの
は、それが別のオペレーティング・システムによってビ
ジー状態になっていないときだけだからである。従来の
コンピュータ電子複合体では、チャネルを１つのオペレ
ーティング・システム専用にすると、そのチャネルがビ
ジー状態でないとき、他のオペレーティング・システム
がそのチャネルを使用することはできなかった。しか
し、本発明を用いれば、非ビジー状態の共用可能チャネ
ルを、別のオペレーティング・システムが使用でき、か
つ異なるオペレーティング・システム間で直接使用でき
るように動的に切り換えることができる。すなわち、非
ビジー状態の共用チャネルを、共用オペレーティング・
システムの必要に応じて、複数のオペレーティング・シ
ステム間で動的に切り換えることができる。共用オペレ
ーティング・システムから非ビジー状態のチャネルに複
数の要求が同時に出されると、要求側オペレーティング
・システムのうちの１つがチャネルの使用権を得、他の
要求は待ち行列に入る。

【００３５】同様に、共用可能な入出力装置が活動状態
になるのは、一時に１つのオペレーティング・システム
に対してだけである。というのは、当該装置がオペレー
ティング・システムに対して使用可能になるのは、それ
が別のオペレーティング・システムによってビジー状態
になっていないときだけだからである。従来のコンピュ
ータ電子複合体では、入出力装置を１つのオペレーティ
ング・システム専用にすると、その装置がビジー状態で
ないとき、他のオペレーティング・システムがその装置
を使用することはできなかった。しかし、本発明を用い
れば、非ビジー状態の共用可能装置を、別のオペレーテ
ィング・システムが使用でき、かつ異なるオペレーティ
ング・システム間で直接使用できるように動的に切り換
えることができる。すなわち、非ビジー状態の共用装置
を、共用オペレーティング・システムの必要に応じて、
複数のオペレーティング・システム間で動的に切り換え
ることができる。共用オペレーティング・システムから
非ビジー状態の装置に複数の要求が同時に出されると、
要求側オペレーティング・システムのうちの１つが装置
の使用権を得、他の要求は待ち行列に入る。

【００３６】本発明は、オペレーティング・システムが
個別に使用する複数の制御ブロックを物理的に設けるこ
とにより、多数の異なるオペレーティング・システムが
入出力チャネル、入出力制御装置、および入出力装置を
共用できるようにするための新規な方法を提供する。各
制御ブロックは、オペレーティング・システムに対して
共用資源を指定し、各共用オペレーティング・システム
に対する資源のイメージを表すと言える。したがって、
共用可能資源についての１組の共用制御ブロック（共用
セット）がそれぞれ、各共用オペレーティング・システ
ムに対して、入出力資源のイメージを指定することがで
きる。共用セットで、コンピュータ電子複合体中の複数
のオペレーティング・システムに対して、単一の物理チ
ャネル、単一の制御装置、または物理入出力装置を示す
単一のサブチャネルを表すことができる。物理制御装置
内に複数の論理制御装置が存在するとき、異なる共用セ
ットが各論理制御装置を表すことができる。共用可能チ
ャネルは、異なる共用可能論理制御装置および共用可能
入出力装置にアクセスすることができる。同様に、共用
可能論理制御装置は、異なる共用可能チャネルからアク
セスを受けることができる。

【００３７】本明細書において、各チャネル、サブチャ
ネル（入出力装置）、または論理制御装置の各イメージ
は、入出力サブシステム内でハードウェアまたはマイク
ロプログラミング構造を使って表され、それぞれ、「チ
ャネル制御ブロック」（ＣＨＣＢ）、「共用可能サブチ
ャネル制御ブロック」（ＳＳＣＢ）、および「論理制御
装置制御ブロック」（ＬＣＵＣＢ）と称する。「チャネ
ル制御ブロック」、「共用可能サブチャネル制御ブロッ
ク」、および「論理制御装置制御ブロック」はすべて、
コンピュータ電子複合体の入出力サブシステム記憶域に
置かれる。

【００３８】１つの共用セット中のすべての制御ブロッ
クは、同一の入出力資源を定義する。たとえば、ある共
用セット内のすべてのチャネル制御ブロックは、各共用
オペレーティング・システムへの同一のチャネルを定義
する。共用セット中の各制御ブロックは、新規の「イメ
ージ識別子」（ＩＩＤ）によって異なるオペレーティン
グ・システムに割り当てられる。ハイパバイザにも、共
用セット中の制御ブロックが割り当てられる。好ましい
実施例では、ＩＩＤ＝０がハイパバイザに割り当てら
れ、非ゼロのＩＩＤがオペレーティング・システムに割
り当てられる。

【００３９】ＩＩＤ値と、コンピュータ電子複合体内の
オペレーティング・システムは、本発明を使用する際、
１対１で対応する必要はない。オペレーティング・シス
テムに、それが使用するための複数のイメージ識別子を
割り当てることが可能である。しかし、好ましい実施例
では、ＩＩＤ値と、コンピュータ電子複合体内のオペレ
ーティング・システムが１対１で対応する。

【００４０】好ましい実施例では、イメージ識別子は、
オペレーティング・システムには認識（ｖｉｅｗ）され
ないが、たとえば、ハイパバイザ、中央演算処理装置、
入出力サブシステム、および制御装置には認識される。

【００４１】イメージ識別子と資源番号は、共用セット
中の各制御ブロックにおけるフィールドで指定してもし
なくてもよい。というのは、これらの値は、記憶媒体の
二次元アレイ内の制御ブロックの位置で暗示的に示すこ
とができるからである。各制御ブロック内のそれぞれの
フィールドにこれらの値を格納することによりその値を
検証する助けとなる。制御ブロックにアクセスすると
き、当該フィールド内のこれらの値をチェックすること
が好ましい。

【００４２】共用可能資源が複数のコンピュータ電子複
合体内のオペレーティング・システムによって選択可能
な場合、各オペレーティング・システムのイメージ識別
子は、それとともにＣＥＣ識別子を格納することによ
り、たとえば、一義的なＣＥＣ番号を、当該ＣＥＣで使
用されるイメージ識別子と連結することにより、さらに
修飾することができる（イメージ識別子が一義的でなけ
ればならないのは、コンピュータ電子複合体内だけであ
る）。イメージ識別子は、本発明の好ましい実施例では
コンピュータ電子複合体に対して一義的である必要はな
いが、ＥＳＣＯＮ入出力インタフェース・アーキテクチ
ャによって論理チャネル経路アドレス指定が提供される
ので、一義的ＣＥＣ番号は必要とされない。

【００４３】共用可能資源識別子は、ＩＢＭ Ｓ／３９
０アーキテクチャで使用される、チャネル識別用の「チ
ャネル経路識別子」（ＣＨＰＩＤ）や入出力装置識別用
の「サブチャネル番号」など、現在のアーキテクチャで
使用される資源識別子でよい。

【００４４】本発明で使用する制御ブロックの「共用セ
ット」は、コンピュータ電子複合体内で表されるすべて
のオペレーティング・システムを包含する必要はない。
共用セット中のオペレーティング・システムに有効な制
御ブロックを提供しないと、そのオペレーティング・シ
ステムは、共用セットで表される資源にアクセスできな
くなる。というのは、そのオペレーティング・システム
はその資源の有効なイメージをもたないからである。た
とえば、共用セット中の１つまたは複数の共用可能サブ
チャネル制御ブロックが欠けている（もしくは無効のマ
ークが付いている）と、コンピュータ電子複合体の制御
ブロック内のオペレーティング・システムの一部が、そ
の共用セットで表される入出力装置にアクセスできなく
なることがある。さらに、同一の共用セット中の異なる
共用可能サブチャネル制御ブロック内のすべてのチャネ
ル・フィールドが、同一のチャネル・グループを指定す
る必要はない。たとえば、ある共用セット中の異なる共
用可能サブチャネル制御ブロック内で、一部のチャネル
を同一とし、一部のチャネルを異なるものとすることが
できる。しかし、本発明の好ましい実施例では、すべて
のオペレーティング・システムが各共用可能資源の各共
用セット中で表され、共用可能サブシステム制御ブロッ
クの共用セット中のすべてのブロック内で同一のチャネ
ル識別子が指定されている。しかし、イメージ機能を損
なうことなく、一部のパラメータを共用セット中の制御
ブロック間で異なる値にすることができる。

【００４５】本発明ではまた、（従来のシステムに見ら
れるような）非共用資源制御ブロックを、同一タイプの
共用可能資源と混合することができる。したがって、非
共用サブチャネル（ＳＣＢ）を単一のオペレーティング
・システム専用の入出力装置に使用することができ、ま
た共用可能サブチャネル（ＳＳＣＢ）を、複数のオペレ
ーティング・システムによる、その装置に対するパスス
ルー入出力動作を可能にするために使用することもでき
る。

【００４６】本発明は、（それぞれの資源が異なる論理
区画で定義される）ＩＢＭ ＰＲ／ＳＭシステムや、
（ソフトウェア・ディレクトリを使用し、さまざまな論
理区画を定義する）ＩＢＭ Ｓ／３７０ ＶＭ ＭＰＧ
（仮想計算機多重優先ゲスト）システムなど、コンピュ
ータ電子複合体の異なる資源区画をＯＳプログラムが実
行できるようにする、従来のＣＥＣ資源区分アーキテク
チャと共に使用することができる。このどちらのタイプ
の区画システムも、パススルー・モードで入出力動作を
実行できる。パススルー・モードでは、オペレーティン
グ・システムが、ＣＥＣハイパバイザからの介入なしで
（ただし、例外が発生しない場合）入出力チャネルまた
は入出力装置（両方は不可）を直接共用でき、入出力ア
クセスの時間が大幅に短縮される。入出力チャネルと装
置の両方をパススルー・モードでオペレーティング・シ
ステムが直接アクセスのために共用することはできな
い。これら従来のシステムでは、すべてのチャネルおよ
び装置にアクセスできるのはハイパバイザだけである。
そして、ハイパバイザ介入が必要なのは、これらの装置
へのアクセスに使用される入出力装置とチャネルの両方
をオペレーティング・システムが共用する場合である。
これは、オペレーティング・システムによる直接パスス
ルー動作に比べて非常に非効率的な種類の入出力動作で
ある。

【００４７】この介入で使用される共用可能チャネル
は、ビット・シリアル型、ビット・パラレル型、または
シリアル／パラレル型のデータ伝送を提供することがで
きる。本発明は、ＩＢＭ Enterprise Systems Connecti
on：ＥＳＣＯＮアーキテクチャによって記述される種類
のシリアル入出力チャネル・インタフェースと共に使用
することが好ましい。しかし、本発明は、他のチャネル
・アーキテクチャと共に使用することも可能である。つ
まり、ＩＢＭ ＥＳＣＯＮ入出力インタフェース・アー
キテクチャは、本発明をより容易に実施できる論理チャ
ネル経路および論理入出力アドレス指定機能を提供す
る。

【００４８】本発明は、チャネル経路識別子（ＣＨＰＩ
Ｄ）またはサブチャネル識別子（サブチャネル番号）値
の数を変更することなく、コンピュータ電子複合体内の
各オペレーティング・システムが使用可能なチャネルお
よびサブチャネルの数を増やすことができる。本発明を
用いる場合、コンピュータ電子複合体内のオペレーティ
ング・システムが使用可能なチャネルおよびサブチャネ
ルの有効数は、コンピュータ電子複合体内で活動化され
るイメージ識別子の数の倍数である。

【００４９】本発明により、コンピュータ電子複合体内
のオペレーティング・システムの最大データ速度が増
し、コンピュータ電子複合体内のオペレーティング・シ
ステムが使用する必要がある共用資源（たとえば、チャ
ネル、サブチャネル、および論理制御装置）を使用する
際に、要求に応じて動的シフトが可能になる。要求に応
じて動的シフトを行うと、コンピュータ電子複合体内の
チャネルの利用率が大幅に向上する。

【００５０】本発明では、ＥＳＣＯＮ入出力インタフェ
ース・アーキテクチャで提供される、各フレーム・ヘッ
ダの発信元アドレス・フィールドおよび発信先アドレス
・フィールドの使用を拡張し、（チャネルから制御装置
に送信されるフレーム用の）発信元論理アドレスと（制
御装置からチャネルに送信されるフレーム用の）発信先
論理アドレスが新たに使用されるようになった。フレー
ム・ヘッダ中のこれらの新規論理アドレス・フィールド
は、フレームを送信したチャネルのイメージまたはフレ
ームが送信される先のチャネルのイメージを識別するの
に使用される。チャネルは、フレーム・ヘッダを送信す
るとき、フレームの発信元論理アドレス・フィールド
に、対応するチャネル・イメージのイメージ識別子を含
める。これにより、制御装置に対してチャネル・イメー
ジが識別される。制御装置は、フレーム・ヘッダを送信
するとき、フレームの発信先論理アドレス・フィールド
に、該当するチャネル・イメージのイメージ識別子を含
む。これにより、チャネルに対してチャネル・イメージ
が識別される。

【００５１】本発明では、論理チャネル経路および論理
経路（ＬＰ）の識別を拡張し、チャネル・イメージに対
応するイメージ識別子を含むようになった。単一の論理
チャネル経路または論理経路は、物理チャネルまたは制
御装置ポートに対する、物理チャネル・リンク・アドレ
ス、物理制御装置リンク・アドレス、イメージ識別子、
および論理制御装置アドレスの組合せによって一義的に
識別される。

【００５２】イメージ識別子は、フレーム・ヘッダ中で
チャネル・イメージの識別に使用される実際の値である
必要はない。イメージ識別子と１対１で対応する別の識
別子を使用することも可能である。しかし、好ましい実
施例では、チャネル・イメージを識別するため、フレー
ム・ヘッダにＩＩＤ値を含める。

【００５３】本発明を用いると、フレーム・ヘッダ中の
イメージ識別子を、共用可能チャネルと非共用チャネル
の両方に使用することができる。非共用チャネルの場合
は、（専用チャネル用に）単一のチャネル・イメージお
よび単一のチャネル制御ブロックが使用される。

【００５４】物理チャネルを介して転送される各フレー
ム中の情報は常に、オペレーティング・システムによっ
て割り当てられた、フレーム・ヘッダ内のイメージ識別
子だけに制限される。フレームは他のすべてのオペレー
ティング・システムから（それらのフレーム内の異なる
イメージ識別子を使用して）分離され、チャネル、サブ
チャネルまたは論理制御装置のイメージをサポートする
ためのＩＩＤ論理機構、またはコンピュータ電子複合体
内の論理制御装置がこの制限を維持する。

【００５５】本発明ではまた、動的チャネル・スイッチ
（「ディレクタ」と呼ぶ）を使用して、たとえば、１チ
ャネル・イメージ当たり１リンク・アドレスとなるよう
に、コンピュータ電子複合体の入出力サブシステム内の
共用チャネルのすべてのイメージに複数のリンク・アド
レスを割り当てることにより、複数のチャネル・イメー
ジをサポートすることを包含している。これは、コンピ
ュータ電子複合体内でイメージを処理するための、本発
明の好ましくないバージョンである。なぜなら、ディレ
クタには、コンピュータ電子複合体がサポートするチャ
ネルのイメージの数も、コンピュータ電子複合体を構成
しているチャネルのイメージの数も分からないので、各
チャネルに最大数を割り当てなければならず、したがっ
て使用可能なリンク・アドレスの数が減り、ディレクタ
のディレクタ・ポート設計が複雑になるからである。ま
た、この技術では、どのポートにチャネルが接続されて
いるか、およびこれらのチャネルのうちのどれが共用チ
ャネルなのかをディレクタが認識しなければならない。

【００５６】前述の、本発明の好ましい実施例では、共
用チャネルまたは非共用チャネルをディレクタに接続す
る際に単一のポートが必要であり、ディレクタは物理チ
ャネルに単一のリンク・アドレスを割り当てる。フレー
ム・ヘッダに含まれるイメージ識別子が、物理チャネル
のチャネル・イメージを一義的に識別するのに使われ
る。

【００５７】

【実施例】

コンピュータ電子複合体（ＣＥＣ）：図１は、本発明の
実施例で使用されるコンピュータ電子複合体（ＣＥＣ）
を示す。コンピュータ電子複合体は、１つまたは複数の
中央演算処理装置（ＣＰＵ）、システム・メモリ、当該
システム・メモリと中央演算処理装置とを相互接続する
ために従来技術で使用されているタイプのキャッシュお
よび制御部（図示せず）、ならびに入出力サブシステム
を備えている。図１のＣＥＣ資源は、資源区画１〜Ｎと
して構成されている。これは、（前述の）米国特許第４
８４８５４１号に記載され特許請求された方式で実施す
ることができる。

【００５８】図１に示すコンピュータ電子複合体のＮ個
の区画はそれぞれ、オペレーティング・システム（Ｏ
Ｓ）を備えており、（ＩＢＭ ＰＲ／ＳＭマイクロコー
ド・ハイパバイザなどの）マイクロコード・ハイパバイ
ザがオペレーティング・システムの動作全体を制御す
る。あるいは、コンピュータ電子複合体に、仮想計算機
（ＶＭ）ソフトウェア・ハイパバイザの下で動作する複
数のオペレーティング・システムを備えることができ
る。いずれの場合も、コンピュータ電子複合体は、ハイ
パバイザの制御下で同時にかつ独立して実行するＮ個の
オペレーティング・システムを有している。オペレーテ
ィング・システムは、たとえば、ＩＢＭ ＭＶＳシステ
ムまたはＶＭ ＣＭＳシステム等とすることができる。

【００５９】図１に示す入出力サブシステムは、入出力
プロセッサ（ＩＯＰ）１〜Ｔと、チャネル・プロセッサ
１〜Ｎを備えている。入出力サブシステムは、たとえば
最大２５６個（８ビットＣＨＰＩＤを使用するとき）の
チャネル・プロセッサを有するが、通常は、入出力プロ
セッサの数はこれよりも少ない。入出力プロセッサは、
入出力作業待ち行列を介して中央演算処理装置から受け
取った入出力要求を削除し、要求された入出力動作を制
御するチャネル・プロセッサを選択する。入出力プロセ
ッサの数は、それがいくつあれば中央演算処理装置から
の入出力作業負荷を適時に処理できるかによって決ま
る。通常、必要な入出力プロセッサの数は少数であり、
好ましい実施例では４個と想定されている。チャネル・
プロセッサはそれぞれ、チャネル１〜Ｓ上のデータ伝送
を制御する。好ましい実施例では、これらのチャネルは
それぞれＩＢＭ Ｓ／３９０ ＥＳＣＯＮ型のシリアル
・チャネルとすることができる。

【００６０】本発明を利用すると、複数の入出力チャネ
ル・プログラムを同時に実行する複数のオペレーティン
グ・システムが、入出力プロセッサおよび入出力チャネ
ルを直接かつ効率的に共用することが可能になる。

【００６１】入出力資源の共用には、サブチャネル・イ
メージを介する装置イメージと、入出力チャネル・イメ
ージと、論理制御装置イメージとを含む、３種の入出力
資源のイメージを使用する。

【００６２】各物理チャネルは、チャネル制御ブロック
（ＣＨＣＢ）の共用セットによって表される。チャネル
制御ブロックは、入出力サブシステム記憶域に置かれ
る。入出力サブシステム記憶域は、（該記憶域を保護す
るため）ＣＰＵプログラムからアドレス可能な記憶域と
分離することが好ましい。

【００６３】各オペレーティング・システムは、同一の
物理チャネルの異なる「チャネル・イメージ」を有す
る。同一の物理チャネルの異なるチャネル・イメージ
は、共用セットの各チャネル制御ブロック内の情報によ
って表される。各チャネル・イメージは、本発明では、
ＯＳ識別子（ＩＩＤ）および物理チャネル識別子（ＣＨ
ＰＩＤ）によって定義される。特定のチャネル・イメー
ジのチャネル制御ブロックは、それと関連するＣＨＰＩ
Ｄ値およびＩＩＤ値によって入出力サブシステム記憶域
内で位置決めすることができる。同一の物理チャネルに
ついての各チャネル・イメージの様々な特性は、それぞ
れのチャネル・イメージのチャネル制御ブロックにおけ
る設定内容によって示される。

【００６４】チャネルのイメージは、特定のオペレーテ
ィング・システムから関連する物理チャネルを通って論
理制御装置に至る論理経路（ＬＰ：動的入出力スイッチ
を介する場合を含む）を定義する際の一要素として使用
される。単一の論理経路は、物理チャネルまたは制御装
置ポートに対して、物理チャネル・リンク・アドレス、
物理制御装置リンク・アドレス、イメージ識別子、およ
び論理制御装置アドレスの組合せによって一義的に識別
される。同一の物理チャネルの異なるイメージを使用す
ると、異なるオペレーティング・システムの下で動作す
る異なる入出力チャネル・プログラムを同時に実行でき
るようになる。ただし、一時に物理チャネルを介してコ
マンド、データ、または状況を伝送できるチャネル・プ
ログラムは１つだけである。図８ないし１０に、チャネ
ル制御ブロックを示し、かつチャネル制御ブロックが、
ＣＨＰＩＤ値およびＩＩＤ値で位置決めできるように、
アレイ状に編成されている様子を示す。

【００６５】各サブチャネルは、共用サブチャネル制御
ブロック（ＳＳＣＢ）の共用セットで表される。共用サ
ブチャネル制御ブロックは、入出力サブシステム記憶域
に置かれる。入出力サブシステム記憶域は、（該記憶域
を保護するため）ＣＰＵプログラムからアドレス可能な
記憶域と分離することが好ましい。

【００６６】各オペレーティング・システムは、同一の
サブチャネルの異なる「サブチャネル・イメージ」を有
する。同一の物理チャネルの異なるサブチャネル・イメ
ージは、共用セットの各サブチャネル制御ブロック内の
情報によって表される。各サブチャネル・イメージは、
本発明では、ＯＳ識別子（ＩＩＤ）およびサブチャネル
識別子（サブチャネル番号）によって定義される。特定
のサブチャネル・イメージのサブチャネル制御ブロック
は、それと関連するサブチャネル番号およびＩＩＤ値に
よって入出力サブシステム記憶域内で位置決めすること
ができる。同一のサブチャネルについての各サブチャネ
ル・イメージの様々な特性は、それぞれのサブチャネル
・イメージのサブチャネル制御ブロックにおける設定内
容によって示される。

【００６７】同一のサブチャネルの異なるイメージを使
用すると、異なるオペレーティング・システムの下で動
作する異なる入出力チャネル・プログラムが、同一のサ
ブチャネル（同一の装置）を同時に実行し共用すること
ができるようになる。ただし、一時に当該装置にアクセ
スできるチャネル・プログラムは１つだけである。図１
１ないし１２に、サブチャネル制御ブロックを示す。

【００６８】各論理制御装置は、論理制御装置制御ブロ
ック（ＬＣＵＣＢ）の共用セットで表される。論理制御
装置制御ブロックは、入出力サブシステム記憶域に置か
れる。入出力サブシステム記憶域は、（該記憶域を保護
するため）ＣＰＵプログラムからアドレス可能な記憶域
と分離することが好ましい。

【００６９】各オペレーティング・システムは、同一の
論理制御装置の異なる「論理制御装置イメージ」を有す
る。同一の論理制御装置の異なる論理制御装置イメージ
は、共用セットの各論理制御装置制御ブロック内の情報
によって表される。各論理制御装置イメージは、本発明
では、ＯＳ識別子（ＩＩＤ）および論理制御装置識別子
（ＬＣＵＣＢ番号）によって定義される。特定の論理制
御装置イメージの論理制御装置制御ブロックは、それと
関連するＬＣＵＣＢ番号およびＩＩＤ値によって入出力
サブシステム記憶域内で位置決めすることができる。同
一の論理制御装置についての各論理制御装置イメージの
様々な特性は、それぞれの論理制御装置イメージの論理
制御装置制御ブロックにおける設定内容によって示され
る。

【００７０】同一の論理制御装置の異なるイメージを使
用すると、異なるオペレーティング・システムの下で動
作する異なる入出力チャネル・プログラムが、同一の論
理制御装置を同時に実行し共用することができるように
なる。ただし、一時に特定の物理チャネルおよび制御装
置ポートを介してコマンド、データ、または状況を伝送
できるチャネル・プログラムは１つだけである。図１３
ないし１４に、論理制御装置制御ブロックを示す。

【００７１】本発明では共用チャネル、共用制御装置、
および共用サブチャネルをサポートするが、また、コン
ピュータ電子複合体が、非共用チャネル、非共用制御装
置、および非共用サブチャネル（装置）を備え、かつそ
れらを、共用入出力資源の使用中に使用できるようにす
る。特定のチャネル、制御装置、またはサブチャネル
は、コンピュータ電子複合体の資源割当てを動的または
静的に再構成することにより、非共用型から共用型へ、
または共用型から非共用型へと変更することができる。

【００７２】本発明のイメージ概念を用いると、特定の
イメージ識別子（ＩＩＤ）と関連するオペレーティング
・システムだけが、そのオペレーティング・システムの
イメージ識別子を使用して獲得される情報にアクセスで
きるようになる。本発明により共用資源を使用しても、
オペレーティング・システムのアクセス時に入出力情報
のプライバシーに影響が及ぶことはない。つまり、他の
オペレーティング・システムと同一の物理資源を共用す
る各オペレーティング・システムは、その資源を共用す
る他のすべてのオペレーティング・システムからの入出
力情報のセキュリティを維持する。オペレーティング・
システムが、それ自体のイメージ識別子や他のイメージ
識別子を認識する必要はない。好ましい実施例では、イ
メージ識別子はオペレーティング・システムには認識さ
れないが、たとえば、ハイパバイザ、中央演算処理装
置、入出力サブシステム、および制御装置には認識され
る。

【００７３】入出力装置へのチャネル経路：図２に、図
１のコンピュータ電子複合体からの１組の物理チャネル
・リンクを示す。本発明を使用すると、コンピュータ電
子複合体内の異なるオペレーティング・システム中で同
時に実行中の複数のチャネル・プログラムが、任意の単
一の物理チャネル経路を使って同一の入出力装置または
異なる入出力装置にアクセスすることができる。どのチ
ャネル経路も、コンピュータ電子複合体から入出力制御
装置（ＣＵ）１〜Ｒに至るチャネル１〜Ｓなどの要素を
含むことができる。これらの制御装置は、例えば入出力
装置Ａ、Ｅ、..Ｙ、Ｚに接続されている。図のように、
チャネル１〜Ｓはそれぞれ、各制御装置上のＳ個のポー
トに接続されており、どの制御装置も１〜Ｓ個のポート
を有することができる点に留意されたい。各チャネル１
〜Ｓは、制御装置の異なるポートに接続することができ
る。特定の制御装置に接続できないチャネルもある。

【００７４】図３に、動的スイッチ１１を介して同一の
制御装置（ＣＵ）１〜Ｒに接続された同一の物理チャネ
ル・リンク１〜Ｓを示す。動的スイッチ１１の利点は、
（図２において、動的スイッチなしで得られたのと）同
じように、複数のチャネルから複数の入出力制御装置へ
の接続性が得られることである。ただし、図３では、各
制御装置が、チャネル１〜Ｒのいずれかを接続できるポ
ートを１つしかもたない。したがって、動的スイッチ１
１により、柔軟なチャネル制御装置間の接続性を得るた
めの複数の制御装置ポートが必要でなくなる。図３の制
御装置は、図２の入出力装置Ａ、Ｅ、..Ｙ、Ｚの組と同
じ組に接続されるものと想定されている。

【００７５】図２および図３は、接続経路内に動的スイ
ッチが設けられているかどうか、制御装置が１つまたは
複数のポートを有するかどうかを問わず、本発明が、物
理チャネル制御装置間経路を得るためのあらゆる方法を
包含することを示すためのものである。動的チャネル・
スイッチは、「ディレクタ」と呼ぶこともある。

【００７６】ＯＳイメージ識別子（ＩＩＤ）：図１のコ
ンピュータ電子複合体の異なる資源区画で実行中の複数
のオペレーティング・システムのそれぞれに、１つまた
は複数の異なる「イメージ識別子」（ＩＩＤ）が割り当
てられる。本発明の好ましい実施例では、コンピュータ
電子複合体の各オペレーティング・システムに１つずつ
イメージ識別子が割り当てられている。

【００７７】好ましい実施例では、イメージ識別子は、
オペレーティング・システムに割り当てられるが、オペ
レーティング・システムには認識されない。しかし、イ
メージ識別子はたとえば、ハイパバイザ、中央演算処理
装置、入出力サブシステム、および制御装置には認識さ
れる。

【００７８】複数のオペレーティング・システムが、相
互間のデータ・セキュリティを減じることなく、コンピ
ュータ電子複合体に接続可能な物理入出力資源を共用で
きるようにするために、イメージ識別子が使用される。
本発明によって提供される新規の共用可能性のおかげ
で、最大限には、コンピュータ電子複合体内のあらゆる
オペレーティング・システムが、入出力動作にハイパバ
イザを関与させずに、コンピュータ電子複合体が利用可
能なすべての制御装置（物理装置と論理装置の両方）、
すべての入出力チャネル、および制御装置に接続された
すべての入出力装置を共用することができる。

【００７９】本発明によれば、複数のオペレーティング
・システムが、同一のチャネル、（入出力装置を表す）
サブチャネル、および論理制御装置の異なるイメージを
使用できるようになる。異なるイメージを用いることに
よって、各オペレーティング・システムは、同一の物理
チャネル、同一の制御装置（物理装置と論理装置の両
方）もしくは同一の物理入出力装置、またはそれらの組
合せを個別に共用し制御することが可能となる。

【００８０】図１６は、コンピュータ電子複合体の入出
力サブシステム記憶域に格納された制御ブロックで表さ
れた、チャネル・イメージ、論理制御装置イメージ、お
よびサブチャネル・イメージの例を示す。図１７に示す
ように、入出力制御装置も、入出力制御装置記憶域に格
納されて論理経路を表す制御ブロックを有する。異なる
オペレーティング・システムがすべて同一の入出力資源
にアクセスし、それらを直接共用することができるの
は、入出力サブシステムおよび入出力制御装置がこれら
の制御ブロックを使用するからである。

【００８１】同一のサブチャネルに複数のイメージがあ
るため、各オペレーティング・システムを（同一のサブ
チャネルのＯＳ関連イメージを介して）同一の装置に接
続することができる。

【００８２】物理チャネルを共用する異なるオペレーテ
ィング・システムが、異なる時に、同一の入出力装置ま
たは異なる入出力装置に対し同一の物理チャネルを介し
て、非同期にデータを多重化することができる。

【００８３】異なるチャネル・イメージはそれぞれ、入
出力サブシステム記憶域の１つのチャネル制御ブロック
（ＣＨＣＢ）によって表される。入出力サブシステム記
憶域に対してＣＰＵ命令はアドレスできないが、内部コ
ード化（マイクロコード化）命令はアドレスできるよう
にするために、当該入出力サブシステム記憶域は、シス
テム主記憶装置から分離したメモリ域にあることが好ま
しい。チャネル制御ブロックの例を、図８、図１０、お
よび図１６に示す。これらは、入出力サブシステム記憶
域における最大（Ｎ＋１）＊（Ｐ＋１）個の共用可能Ｃ
ＨＣＢとすることができる。

【００８４】好ましい実施例では、コンピュータ電子複
合体の各オペレーティング・システムに非０の一意的な
ＩＩＤ値を割り当て、ＩＩＤ＝０の値は、ＣＥＣハイパ
バイザに割り当てるために予約しておく。ハイパバイザ
には、実際にＩＩＤ値が割り当てられることも割り当て
られないこともある。

【００８５】異なるハイパバイザの要件は、ハイパバイ
ザがそれ自体のために入出力動作を実行できる必要があ
るかどうかに関連して変わる。たとえば、ソフトウェア
・ハイパバイザを使用する場合は、入出力装置をそのオ
ペレーティング・システムと共用できる必要がある。そ
うすれば、ＩＩＤ＝０を持つ共用サブチャネル制御ブロ
ック（ＳＳＣＢ）を、ハイパバイザが使用する共用サブ
チャネル制御ブロックの各共用セット内に設けることが
できる。同様に、ＩＩＤ＝０を持つチャネル制御ブロッ
クおよび論理制御装置制御ブロックをそれぞれ、チャネ
ル制御ブロックおよび論理制御装置制御ブロックの各共
用セット内に設けることができる。こうすると、（ＶＭ
／３７０ ＸＡなどの）ソフトウェア・ハイパバイザ
が、入出力チャネル、入出力制御装置、および入出力装
置をそのオペレーティング・システムと共用できるよう
になる。一方、マイクロコード・ハイパバイザ（たとえ
ば、ＩＢＭ ＰＲ／ＳＭ ＬＰＡＲシステムのハイパバ
イザ）を使用する場合は、入出力資源をオペレーティン
グ・システムと共用する必要はない。この場合、（ＩＩ
Ｄ＝０値を持つ）ハイパバイザ用の共用サブチャネル制
御ブロック、チャネル制御ブロック、または論理制御装
置制御ブロックを各共用セット内に設ける必要はない。

【００８６】好ましい実施例では、イメージ識別子は、
コンピュータ電子複合体内のすべてのオペレーティング
・システム、およびオペレーティング・システムの下で
実行中のすべてのプログラムに対して透過的である。オ
ペレーティング・システムやオペレーティング・システ
ム・プログラムに、イメージ識別子がコンピュータ電子
複合体内で使用されていること、または入出力資源がオ
ペレーティング・システムによって使用されることを認
識させる必要はない。イメージ識別子および資源共用を
認識する必要があるのは、システム・ハイパバイザ、中
央演算処理装置、入出力サブシステム、および制御装置
だけである。オペレーティング・システムは、ＩＩＤを
認識する必要も、それにアクセスする必要もない。とい
うのは、オペレーティング・システムが入出力動作を要
求するときは、オペレーティング・システムのＩＩＤ値
がハイパバイザ、中央演算処理装置、入出力サブシステ
ム、および制御装置の制御（システム・マイクロコード
およびハードウェア動作を含む）によって自動的に処理
されるからである。オペレーティング・システムの下で
実行中のプログラム（たとえば、コンピュータ電子複合
体の論理区画内または仮想計算機内のプログラム）は、
イメージ識別子の存在を認識する必要はない。

【００８７】ＩＩＤ値の活動化：図９に、コンピュータ
電子複合体の動作で使用するために様々なＩＩＤ番号を
活動化または非活動化する、構成制御ブロック（ＣＣ
Ｂ）を示す。０から最大値までの可能な各ＩＩＤ値用の
ビット位置が設けられている。特定のＩＩＤ値に対応す
るビット位置は、そのＩＩＤ値を活動化する場合は１の
状態に設定され、あるいはそのＩＩＤ値の非活動状態を
示す場合は０に設定される。

【００８８】各イメージ識別子（ＩＩＤ）が８ビット数
で表される場合、最大２５５個の非０値が使用可能であ
り、そのうちたとえば６３個を活動化し、資源区分され
たコンピュータ電子複合体のオペレーティング・システ
ムに割り当てることができる。ＩＩＤは、これを上回る
数でも下回る数でも指定でき、任意のオペレーティング
・システムに複数のＩＩＤを割り当てることもできる。
ただし、好ましい実施例では、オペレーティング・シス
テムに割り当てられるＩＩＤは１つだけである。

【００８９】活動化済みのＩＩＤ値を、所与の値から開
始させたり、あるいは密な範囲の値にする必要はない。
たとえば、ある実施態様では、４つの関連するオペレー
ティング・システムに、０、２、７、８などの４個１組
の活動ＩＩＤ値を提供することができる。

【００９０】イメージ識別子のオペレーティング・シス
テムへの割当て：ＩＩＤは、ハイパバイザ制御ブロック
にＩＩＤ値を格納することにより、オペレーティング・
システムに割り当てられる。このハイパバイザ制御ブロ
ックは、ＳＤ（状態記述）と呼ばれ、ハイパバイザが任
意のオペレーティング・システムをディスパッチする際
だけ実行されるＳＩＥ（解釈実行開始）命令のオペラン
ドである。ＳＤの例を図６に示す。各ＳＤは、ハイパバ
イザの下で動作する各オペレーティング・システムのシ
ステム主記憶装置内に設けられ、各オペレーティング・
システムに割り当てられたＣＥＣ資源のサブセットを定
義する。したがって、各オペレーティング・システムに
割り当てられたＳＤのＩＩＤフィールドに、割り当てら
れたＩＩＤ値を格納するとき、各オペレーティング・シ
ステムにイメージ識別子が割り当てられる。この実施例
では、オペレーティング・システムはＳＤにアクセスで
きない。

【００９１】任意のオペレーティング・システムから入
出力コマンドが発行されると、このコマンドの実行には
通常、当該オペレーティング・システムのＩＩＤが必要
である。ハイパバイザまたはマイクロコードは、ＳＤ中
のＩＩＤにアクセスし、それぞれのオペレーティング・
システムに対するコマンドの実行を制御するマイクロコ
ードが、現ＯＳコマンドにＩＩＤを適用する。この場
合、オペレーティング・システムはＩＩＤにアクセスし
ない。マイクロコードは、必要なチャネル制御ブロッ
ク、共用サブチャネル制御ブロック、または論理制御装
置制御ブロック、あるいはそれらの組合せを見つけてア
クセスし、ＯＳコマンドの実行、必要な論理経路（Ｌ
Ｐ）仕様の設定、（制御装置で必要なすべてのアドレス
を含む）フレーム・ヘッダの生成、および必要な入出力
装置（フレーム・ヘッダでもアドレス指定される）にア
クセスするため、選択された物理チャネル経路を介する
フレーム・パケットの制御装置への伝送に必要なチャネ
ル、サブチャネル、または論理制御装置のイメージを選
択する。制御装置は、後（要求されたコマンドの実行
後）に要求に応答しなければならないときに使用できる
ように、受信したＬＰ仕様（イメージ識別子を含む）を
格納しておく。

【００９２】チャネル・イメージ（ＣＨＣＢ）：各チャ
ネルのイメージは、他の制御ブロックと関連して使用さ
れるチャネル制御ブロック（ＣＨＣＢ）によって提供さ
れる。各物理チャネルは、それぞれのＣＨＰＩＤ番号に
よって識別される。

【００９３】すべてのチャネルを共用する必要はなく、
図８では、ＣＨＰＩＤ０〜４に対応するチャネルは共用
されておらず、ハイパバイザ（ＩＩＤ＝０）か、あるい
はいずれかのオペレーティング・システム（ＩＩＤが０
以外）の１つに割り当てられる。任意の数（全てまたは
０を含む）のチャネルが共用できる。図８では、４を超
えるＣＨＰＩＤを持つチャネルが、Ｎ個のオペレーティ
ング・システムのすべてに共用され、ＣＨＰＩＤ ０〜
４は共用されていない。

【００９４】各ＣＨＰＩＤは、最大でイメージ識別子の
数（オペレーティング・システムの数と等しい）まで
の、複数のチャネル・イメージ（ＣＨＣＢ）を有するこ
とができる。各チャネル・イメージは、独立にそれぞれ
のオペレーティング・システムへの物理チャネルを表し
ているため、各オペレーティング・システムは独立に物
理チャネルを操作することができる。すなわち、特定の
物理チャネルを使用する各オペレーティング・システム
は、同一の物理チャネルに対する他のオペレーティング
・システムのチャネル・イメージと異なる独自のチャネ
ル・イメージを持っている。したがって、任意のオペレ
ーティング・システムの各チャネル・イメージは、同一
の物理チャネルに対する他のオペレーティング・システ
ムのチャネル・イメージと異なり、それから独立した状
態を持つことができる。

【００９５】図８に、コンピュータ電子複合体内のすべ
ての物理チャネルのあらゆるチャネル・イメージを表
す、ＣＨＣＢ ０（０）〜Ｐ（Ｎ）のアレイの例を示
す。各チャネル制御ブロックは、アレイ内で、それらに
割り当てられたＣＨＰＩＤによってインデックス（位置
決め）される。ＣＨＰＩＤは、好ましい実施例では各チ
ャネル制御ブロックの第１フィールドに書き込まれる。
ここで、各ＣＨＰＩＤは、８ビット数によって表され、
その最大数（およびコンピュータ電子複合体内の対応す
るチャネルの数）が２５６に制限されている。（注：こ
の例は、共用チャネルのチャネル制御ブロックだけが示
されている図１６のチャネル制御ブロックのアレイでは
ない）

【００９６】チャネル制御ブロックの構造：図１０に、
チャネル制御ブロックの内容（図１６で使用されるチャ
ネル制御ブロックの内容でもある）を示す。チャネル制
御ブロックの第１行には、それぞれのチャネル制御ブロ
ックで表されるＣＨＰＩＤの値が入っている。ＩＩＤフ
ィールドには、このチャネル制御ブロックに割り当てら
れたイメージ識別子が入っている。ＣＨＰＩＤおよびイ
メージ識別子というこれら２つの値があいまって、入出
力サブシステム記憶域内で任意のチャネル制御ブロック
を位置決めする。該記憶域では、チャネル動作の際にチ
ャネル制御ブロックにアクセスする際にこれら２つの値
が使用される。各チャネル制御ブロックの他のフィール
ドは以下のとおりである。

【００９７】Ｕ：非共用／共用標識は、チャネルが非共
用である（１つのオペレーティング・システム専用）
か、それとも複数のオペレーティング・システムで共用
されているかを示す。

【００９８】Ｃ：オンライン／オフライン変更済み（Va
ried）標識。それぞれのチャネル・イメージが、オンラ
インに変更済みで動作可能であるか、それともオフライ
ンに変更済みで、動作可能ではない（但し、保守動作の
ためには処理できる）かを示す。

【００９９】Ｐ：永久エラー：チャネル・イメージが現
在永久エラー状態にあるかどうかを示す。

【０１００】Ａ：候補：チャネル・イメージがオンライ
ン変更済みになり得るかどうかを示す。

【０１０１】Ｓ：抑圧：チャネル・イメージ用の新規の
入出力活動が開始できるかどうかを示す。

【０１０２】各チャネル制御ブロックには、この仕様に
おいて当該チャネル制御ブロックに固有でないこれらの
定義済みフィールドの他に、他のフィールド（図示せ
ず）も含むことができる。

【０１０３】下記の（およびその他多くの）シナリオ
は、同一の物理チャネルまたは異なる物理チャネルに関
するこれらの新規なチャネル・イメージの状態で可能で
ある。

【０１０４】ａ）ＯＳ１、２、および３の共用チャネル
・イメージがオンラインに変更済みである。

【０１０５】ｂ）ＯＳ１のチャネル・イメージは、オフ
ラインに変更され、動作可能ではない。一方ＯＳ２およ
びＯＳ３のチャネル・イメージはオンラインに変更済み
であり、入出力動作を同時に実行中である。

【０１０６】ｃ）物理チャネル内で一時的なエラー条件
が発生したため、ＯＳ２およびＯＳ３のチャネル・イメ
ージが永久エラー状態になっている（直前のステップで
変更されたため、ＯＳ１のチャネル・イメージはオフラ
インである）。

【０１０７】ｄ）ＯＳ２は、そのチャネル・イメージを
再度使用するために、チャネル・イメージをオフライン
に変更し、次いでオンラインに変更する。これによって
エラー状態が是正され、チャネル・イメージはエラーな
しになる。その結果、３つのチャネル・イメージは異な
る状態になる。ＯＳ１のチャネル・イメージはオフライ
ンである。ＯＳ２のチャネル・イメージはオンラインで
エラーなしである。ＯＳ３のチャネル・イメージはオン
ラインで永久エラー状態である。

【０１０８】チャネルごとの他の制御ブロック：チャネ
ルの操作には他の制御ブロックが使用される。これには
たとえば、各チャネル制御ブロックと関連付けられた
「逆参照制御ブロック（reverse lookup control bloc
k、ＲＬＣＢ）」がある。ＲＬＣＢには、それぞれの物
理チャネルを使用できる各サブチャネルがリストされ
る。

【０１０９】サブチャネル・イメージ（同一の共用セッ
トのサブチャネル制御ブロック）においてチャネル割当
ての変動があって、共用セット中の一部のサブチャネル
が特定のチャネルを使用でき、他のサブチャネルが使用
できなくなった場合、そのような変動もＲＬＣＢにリス
トすることもできる。（しかし、本明細書の好ましい実
施例では、同一の共用セット中のすべてのサブチャネル
制御ブロックには同一のチャネル（ＣＨＰＩＤ）を割り
当てている）。

【０１１０】サブチャネル・イメージ（サブチャネル制
御ブロックおよび共用サブチャネル制御ブロック）：本
発明は、本明細書で「共用サブチャネル制御ブロック」
と呼ぶ、サブチャネル制御ブロックの「共用セット」に
より、各サブチャネルごとに１組のサブチャネル・イメ
ージを提供する。共用セット中の共用サブチャネル制御
ブロックはそれぞれ、（異なるオペレーティング・シス
テムを表す）異なるイメージ識別子に割り当てられる。
共用セットの新規の概念により、最大限で、コンピュー
タ電子複合体内のすべてのオペレーティング・システム
が、同一の入出力装置にアクセスすることができる（同
一の共用セット中のすべての共用サブチャネル制御ブロ
ックに、同一の装置を表す同一のサブチャネル番号が割
り当てられるからである）。

【０１１１】図１１に、共用サブチャネル制御ブロック
の共用セットと、非共用サブチャネル制御ブロックを併
せ持つ例を示す。図１１の各ブロックは、共用サブチャ
ネル制御ブロックまたはサブチャネル制御ブロックを表
す。図１１では、それらはサブチャネル番号ＡないしＺ
に従って縦に配列されており、サブチャネル番号は図２
および図３の入出力装置に対応する。サブチャネル番号
ＡないしＥは非共用サブチャネル制御ブロックだけを表
す。各サブチャネル番号ＦないしＺは、それぞれ共用サ
ブチャネル制御ブロックの共用セットを表す。前述のよ
うに、各サブチャネルは異なる入出力装置に割り当てら
れる。

【０１１２】図１１の１番上の行は、それぞれの共用サ
ブチャネル制御ブロックを所有するＯＳを示す。各列に
はそれぞれ、各列の共用サブチャネル制御ブロックを所
有するＯＳを示す、０ないしＮの異なるイメージ識別子
が割り当てられている。列ＩＩＤ＝０の場合、共用サブ
チャネル制御ブロックはハイパバイザに属する。なぜな
ら、好ましい実施例では、ＩＩＤ＝０がハイパバイザに
割り当てられているからである。

【０１１３】したがって、サブチャネル番号ＡないしＥ
は、ハイパバイザ（ＩＩＤ＝０）またはいずれかのオペ
レーティング・システム（０以外のＩＩＤ）にそれぞれ
割り当てられた非共用サブチャネル制御ブロックを特定
する。サブチャネル番号ＦないしＺはそれぞれ、共用サ
ブチャネル制御ブロックの共用セットに割り当てられ、
それが表す入出力装置は、ハイパバイザと、ＩＩＤ＝１
〜Ｎを持つ各オペレーティング・システムが共用できる
ようになる。また、本明細書の好ましい実施例で行って
いるように、共用セット中の各共用サブチャネル制御ブ
ロックに同一のＣＨＰＩＤを指定すると、共用される入
出力装置も１つまたは複数のチャネルを共用するように
なる。

【０１１４】共用セット中の各共用サブチャネル制御ブ
ロックは、すべて同一のサブチャネルに適用されるの
で、それぞれ相互の「サブチャネル・イメージ」を提供
するとみなすことができる。しかし、これらの共用サブ
チャネル制御ブロックは、すべてが同一のチャネル経路
識別子（チャネル）の割当てを持つとき、相互の「完全
サブチャネル・イメージ」を表すにすぎない。

【０１１５】共用セット中の共用サブチャネル制御ブロ
ックのうちで、その共用セット中の他の共用サブチャネ
ル制御ブロック内で指定されたチャネル経路識別子のす
べてを有しないものがあるとき、共用セットは「部分サ
ブチャネル・イメージ」を含むことができる。しかし、
共用セット中の２つ以上の共用サブチャネル制御ブロッ
クが同一のチャネル経路識別子を持ち、異なるオペレー
ティング・システムが、その共用セットで表される入出
力装置へのアクセス時に同一のチャネルを共用すること
ができるとき、共用セットは「共用チャネル」をサポー
トする。

【０１１６】本明細書の好ましい実施例では、同一の共
用セット中のあらゆる共用サブチャネル制御ブロックが
同一のチャネル経路識別子を持つが、異なる共用セット
は、それぞれ異なる１組のチャネル経路識別子を持つ。
ただし、それらの共用セットが一部またはすべてのチャ
ネル経路識別子を共通に持つことは可能である。

【０１１７】共用サブチャネル制御ブロックの構造：図
１２に、図１１に示した各共用サブチャネル制御ブロッ
クおよびサブチャネル制御ブロックの内容を示す（共用
サブチャネル制御ブロックとサブチャネル制御ブロック
は、フィールド構造の点では同一であり、共用セット中
で使用されるかどうかという点で異なる）。図の共用サ
ブチャネル制御ブロック／サブチャネル制御ブロックの
内容中の一部のフィールドは、従来のＳ／３９０アーキ
テクチャに見られるＳＣＨＩＢ（サブチャネル情報ブロ
ック）内のフィールドと同一である。しかし、本明細書
の共用サブチャネル制御ブロック／サブチャネル制御ブ
ロック内に設けられる新規のフィールドは、ＩＩＤフィ
ールド、チェイン・ポインタ・フィールド、ＱＩＤフィ
ールド、入出力解釈制御ビット（ＩＮＣＢ）フィール
ド、ＬＣＵＣＢ番号フィールド、およびＳＳＣＢ番号フ
ィールドがある。これらは、下記のように定義される。

【０１１８】ａ．ＩＮＣＢ（入出力解釈制御ビット）フ
ィールドは、命令または割込みの解釈、実行のためにサ
ブチャネル・イメージが使用可能かどうかを示す。

【０１１９】ｂ．共用サブチャネル制御ブロックのチェ
イン・ポインタ・フィールドは、共用サブチャネル制御
ブロックを、「サブチャネル作業開始待ち行列」や「装
置割込み待ち行列」など、共用サブチャネル制御ブロッ
クの選択に使用される機能を実行する図１５に示す待ち
行列のような複数のタイプの待ち行列に連鎖させること
ができる。

【０１２０】ｃ．ＱＩＤ（待ち行列識別子）フィールド
の内容は、（チェイン・ポインタ・フィールドのポイン
タ値に適用される）共用サブチャネル制御ブロックを含
む特定の待ち行列を指定する。

【０１２１】ｄ．ＩＩＤ（イメージ識別子）フィールド
には、割り当てられたＩＩＤ値が含まれる。

【０１２２】ｅ．ＬＣＵＣＢ（論理制御装置制御ブロッ
ク）番号フィールドには、共用サブチャネル制御ブロッ
クと関連する論理制御装置制御ブロックの論理制御装置
識別子が含まれる。ＬＣＵＣＢ番号フィールドおよびＩ
ＩＤフィールドは、組み合わせて使用され、入出力サブ
システム記憶域内で関連する論理制御装置制御ブロック
を特定する。

【０１２３】ｆ．ＳＳＣＢ（共用サブチャネル制御ブロ
ック）番号フィールドには、関連する共用サブチャネル
制御ブロック（またはサブチャネル制御ブロック）値が
含まれる。

【０１２４】ＩＩＤフィールドおよびＳＳＣＢ番号フィ
ールドの内容は、検証チェック用に設けられている。こ
れらのフィールドの値は、図１１に示すアレイ内のそれ
ぞれの共用サブチャネル制御ブロックの位置によって暗
示される（したがって理論的には、これらの値が共用サ
ブチャネル制御ブロックまたはサブチャネル制御ブロッ
クを指定する必要はない）。

【０１２５】ＳＳＣＢ番号フィールドは、本発明におい
て、同一の共用セット中の共用サブチャネル制御ブロッ
クに同一の共用サブチャネル制御ブロック番号を入れる
ために必要である。

【０１２６】図１２に示す共用サブチャネル制御ブロッ
ク／サブチャネル制御ブロックの他のフィールドは、
（前に引用した）「ＥＳＡ／３９０解説書（Principles
of Operation）」の従来技術のサブチャネル情報ブロ
ック中で定義されたフィールドと同一であり、これらの
フィールドを各共用サブチャネル制御ブロックに設ける
こともできる。しかし、本発明では、従来のサブチャネ
ル情報ブロック中のこれらのフィールドの一部が、以下
のように新規な形で使用される。

【０１２７】有効フィールドＶは、共用サブチャネル制
御ブロックで表されるイメージが有効であり使用できる
かどうかを示す。無効な場合、（割り当てられるイメー
ジ識別子で表される）割り当てられたオペレーティング
・システムが、入出力装置を表すイメージにアクセスす
ることはできない。しかし、有効な状態を示す同一のサ
ブチャネルの有効なイメージを持った（有効ビット＝１
を持つが、異なるイメージ識別子を割り当てられてい
る）他のオペレーティング・システムが同一の入出力装
置にアクセスすることは可能である。したがって、各サ
ブチャネル・イメージのＶビットを１または０に設定し
て、選択されたオペレーティング・システムだけが、対
応する入出力装置の入出力動作を要求できるようにする
ことが可能である。

【０１２８】好ましい実施例では、各要求サブチャネル
制御ブロックまたはサブチャネル制御ブロックは、最大
８個のチャネル経路識別子（ＣＨＰＩＤ−０ないしＣＨ
ＰＩＤ−７）のフィールドを備えている。これにより、
サブチャネル制御ブロックまたは共用サブチャネル制御
ブロックで表される入出力装置に、これらのチャネル経
路識別子で表される最大８本の異なるチャネルのどれも
がアクセスできるようになる。ある入出力装置が通信動
作のために選択されているとき（たとえば、当該装置が
起動またはリセットされているとき）、他の入出力装置
によるビジー状態のため、あるいは単に現在動作可能で
ないために、一部のＣＨＰＩＤ指定チャネルを要求側の
オペレーティング・システムが使用できないことがあ
る。チャネルは、使用可能であるとき、サブチャネル制
御ブロックまたは共用サブチャネル制御ブロックで表さ
れる入出力装置への現在選択されているチャネル経路と
して割り当てられる。

【０１２９】使用可能ビットＥは、この共用サブチャネ
ル制御ブロックで表されるイメージによって入出力動作
が実行できるかどうかを示す。Ｅビット値は、同一の共
用セット中の異なる共用サブチャネル制御ブロック・イ
メージで異なったものとすることができる。

【０１３０】入出力割込みサブクラス・コードＩＳＣ
は、この共用サブチャネル制御ブロックで表されるイメ
ージに提供される入出力割込みに使用される割込みサブ
クラスを示す。ＩＳＣ値は、同一の共用セット中の異な
る共用サブチャネル制御ブロック・イメージで異なった
ものとすることができる。

【０１３１】論理経路マスクＬＰＭは、共用サブチャネ
ル制御ブロックのサブチャネル番号で指定される入出力
装置にアクセスするために、共用サブチャネル制御ブロ
ックのチャネル経路識別子で指定されるチャネルが論理
的に使用可能かどうかを示す。ＬＰＭフィールド値は、
同一の共用セット中の異なる共用サブチャネル制御ブロ
ック・イメージで異なったものとすることができる。

【０１３２】経路使用可能マスクＰＡＭは、８ビットを
有する。これらのビットはそれぞれ、サブチャネル番号
フィールドで指定された入出力装置が使用するために、
共用サブチャネル制御ブロックのＣＨＰＩＤ １〜８フ
ィールドで指定された各インストール済みチャネルが物
理的に使用可能かどうかを示す。ＰＡＭフィールド値
は、同一の共用セット中の異なる共用サブチャネル制御
ブロック・イメージで異なったものとすることができ
る。

【０１３３】ＤＢ（装置ビジー）フィールドは、この共
用サブチャネル制御ブロックの現論理チャネル経路にお
ける最後の要求が、その装置終了条件がまだ受信されて
いない装置ビジー条件に遭遇したかどうかを示す。ＤＢ
フィールド値は、同一の共用セット中の異なる共用サブ
チャネル制御ブロック・イメージで異なるようにするこ
とができる。

【０１３４】従属関係（ａｌｌｅｇｉａｎｃｅ）フィー
ルドＡＬＬＥＧは、この共用サブチャネル制御ブロック
・イメージに現在割り当てられているチャネル経路につ
いて、次の従属関係状態（もしあれば）のうちのどれが
当てはまるかを示す。０．従属関係なし、１．活動状態
従属関係、２：専用従属関係、３：作業従属関係。ＡＬ
ＬＥＧフィールド値は、同一の共用セット中の異なる共
用サブチャネル制御ブロック・イメージで異なったもの
とすることができる。

【０１３５】これらのサブチャネル制御フィールドおよ
びその他のサブチャネル制御フィールドは、入出力サブ
システムに、各サブチャネル・イメージの状態および属
性を独立に追跡する機能を提供する。たとえば、経路選
択管理、経路使用可能性、装置ビジー条件、従属関係な
どの項目はすべて、各共用セット内の各サブチャネル・
イメージごとに独立して処理できる。

【０１３６】一般に、共用サブチャネル制御ブロック
（および非共用サブチャネル制御ブロック）のＩＩＤ値
は、入出力サブシステムを初期設定または再構成する時
点で確立される。コンピュータ電子複合体と共にソフト
ウェア・ハイパバイザを使用するときは、非共用サブチ
ャネルと関連する制御ブロック（サブチャネル制御ブロ
ック）が、０に等しいＩＩＤ値に設定される。こうする
と、ソフトウェア・ハイパバイザが、これらのサブチャ
ネル上で実行される入出力動作を制御することができ
る。しかし、マイクロコード・ハイパバイザをコンピュ
ータ電子複合体と共に使用するときは、チャネルが、あ
るオペレーティング・システムに対してオンラインに変
更済みであるとき、非共用サブチャネルと関連する制御
ブロック（ＳＣＢ）が、そのオペレーティング・システ
ムのＩＩＤ値に設定される。

【０１３７】さらに、共用セット中のすべての共用サブ
チャネル制御ブロックに同一のチャネル（ＣＨＰＩＤ）
を指定すると、そのチャネルは、共用サブチャネル制御
ブロックの共用セットで表される入出力装置との接続の
ために、コンピュータ電子複合体内のすべてのオペレー
ティング・システムによって共用される。したがって、
共用セット中のすべての共用サブチャネル制御ブロック
へのＩＩＤ割当てにより、コンピュータ電子複合体内の
すべてのオペレーティング・システムが、共用セット中
のすべての共用サブチャネル制御ブロックに含まれてい
るチャネル経路識別子で指定されるどのチャネルをも共
用することができる。

【０１３８】共用チャネルおよび共用サブチャネルの分
離：各オペレーティング・システムは、これらのチャネ
ルおよびサブチャネルのイメージを使用することによ
り、他のオペレーティング・システムとは独立して物理
チャネルまたは物理入出力装置を操作することができ
る。オペレーティング・システムが物理チャネルおよび
入出力装置を使用する際に、オペレーティング・システ
ム間でソフトウェア調整を行う必要はない。オペレーテ
ィング・システム間のすべての調整は、チャネル制御ブ
ロックおよびサブチャネル制御ブロックなどのイメージ
制御ブロックと、本明細書で説明するその他のイメージ
制御ブロックによって自動的に行われる。

【０１３９】異なるイメージ識別子を用いて制御ブロッ
クを識別することにより、異なるオペレーティング・シ
ステムが、共用チャネルを介して同一の共用入出力装置
にサブチャネル関連入出力命令を独立に発行できるよう
になる。この際、オペレーティング・システム間に物理
的干渉は発生せず、各オペレーティング・システム用に
伝送される情報は、他のオペレーティング・システムが
同一の物理伝送媒体を使って行う操作から完全に保護さ
れる。共用入出力装置上に常駐する情報が各オペレーテ
ィング・システムを他のオペレーティング・システムか
ら保護する責任を負うことに留意されたい。

【０１４０】異なるオペレーティング・システムは、共
用セット中の同一のサブチャネル番号（同一の入出力装
置識別子）および同一のチャネル経路識別子を認識する
が、どのオペレーティング・システムも、別のオペレー
ティング・システムと関連するチャネル・イメージまた
はサブチャネル・イメージにアクセスすることはできな
い。というのは、チャネル・イメージまたはサブチャネ
ル・イメージを特定するには、オペレーティング・シス
テムに認識されないＩＩＤ値が必要であり（どのオペレ
ーティング・システムもそのＩＩＤ値にアクセスできな
い）、それらのＩＩＤ値にアクセスできるのはハイパバ
イザ、中央演算処理装置、および入出力サブシステムだ
けだからである。したがって、オペレーティング・シス
テムが実行命令によってアドレスできない記憶媒体内の
制御ブロックにイメージ識別子を書き込むことによっ
て、ＩＩＤ値へのアクセスが行われなくなり、オペレー
ティング・システムは入出力サブシステム制御ブロック
にアクセスできなくなる。こうすれば、あるオペレーテ
ィング・システムの動作が他のオペレーティング・シス
テムの動作に干渉することはなくなる。

【０１４１】共用／非共用サブチャネル制御ブロックの
アドレス生成：必要な共用サブチャネル制御ブロックお
よび非共用サブチャネル制御ブロックのアドレスは、入
出力動作を要求するＯＳ命令に対して実行されるマイク
ロコードによって獲得される。図１１の共用サブチャネ
ル制御ブロックは、入出力サブシステムの記憶域内にあ
る。この記憶域は、オペレーティング・システムが実行
命令（この実施例では、ＩＢＭ Ｓ／３９０互換システ
ムのシステム域にある）によってアドレスすることはで
きない。共用サブチャネル制御ブロックは、サブチャネ
ル番号およびＩＩＤ値が与えられている場合、記憶域ア
ドレスを生成することによってアクセスされる。

【０１４２】必要な（非共用）サブチャネル制御ブロッ
クまたは共用サブチャネル制御ブロックのアドレスは、
次のようにして求めることができる。そのサブチャネル
番号に各サブチャネル制御ブロックまたは共用サブチャ
ネル制御ブロックのサイズを掛け、その結果に適切な基
底アドレスを加える。すべてのサブチャネル制御ブロッ
クに使用される適切な基底アドレスが１つあり、共用サ
ブチャネル制御ブロックに使用される基底アドレスは複
数（コンピュータ電子複合体内で提供される各イメージ
識別子ごとに１つずつ）ある。共用サブチャネル制御ブ
ロックの適切な基底アドレスは、共用サブチャネル制御
ブロックのＩＩＤフィールドに対応するアドレスであ
る。好ましい実施例では、すべての基底アドレスが、入
出力サブシステムの初期設定時に算出される。このた
め、サブチャネル制御ブロックまたは共用サブチャネル
制御ブロックの計算は、必要時に基底アドレスを算出す
る場合よりもはるかに高速になる。基底アドレスの計算
は、すべてのサブチャネル制御ブロックおよび共用サブ
チャネル制御ブロックに記憶域アドレスの単一の連続範
囲が使用されるか、それともそれぞれ異なるイメージ識
別子と関連するサブチャネル制御ブロックの範囲および
共用サブチャネル制御ブロックの範囲として記憶域アド
レスの複数の連続範囲が使用されるかに依存する。

【０１４３】チャネル制御ブロックおよび論理制御装置
制御ブロックのアドレス生成は、（非共用）サブチャネ
ル制御ブロック／共用サブチャネル制御ブロックと同様
の形で行うことができる。チャネル制御ブロックの場
合、それを一義的に識別するのはチャネル経路識別子お
よびイメージ識別子である。論理制御装置制御ブロック
の場合、それを一義的に識別するのは、ＬＣＵＣＢ番号
およびイメージ識別子である。

【０１４４】チャネルおよびサブチャネルの数の拡張：
本発明では、コンピュータ電子複合体内で使用可能なチ
ャネル・イメージおよびサブチャネル・イメージの実際
の数を、ＣＨＰＩＤ値およびサブチャネル番号値のビッ
ト数のうちで使用可能な最大の数によって提供される最
大数をはるかに上回る数に拡張することができる。コン
ピュータ電子複合体に使用可能なチャネル・イメージの
最大数は、チャネルの最大数に、コンピュータ電子複合
体内のイメージ識別子の数を掛けた値に等しい。コンピ
ュータ電子複合体に使用可能なサブチャネル・イメージ
の最大数は、サブチャネルの最大数に、コンピュータ電
子複合体内のイメージ識別子の数を掛けた値に等しい。
このようになるのは、各チャネル経路識別子および各サ
ブチャネル番号が各ＩＩＤ値ごとに複製されるからであ
る。

【０１４５】動的スイッチの使用：図１６および図１７
を参照すると、物理チャネル６５は、動的スイッチ６２
を介して物理制御装置６０に接続される場合とされない
場合（物理制御装置内に複数の論理制御装置が存在でき
る場合）がある。物理チャネル６５が動的スイッチ６２
に接続される場合、物理チャネル経路は、ＣＥＣ入出力
サブシステムと動的スイッチ６２の間の物理チャネル・
リンク６３とみなされ、さらに動的スイッチ６２と物理
制御装置６０の間に接続された物理制御装置リンク６１
とみなされる。

【０１４６】動的スイッチ６２を使用しない場合（物理
制御装置６０内に複数の論理制御装置が存在できる場
合）、物理チャネル経路は、ＣＥＣ入出力サブシステム
と物理制御装置６０の間の物理チャネル・リンクとみな
される。

【０１４７】図１７に、物理チャネル６５−０ないし６
５−Ｐの物理チャネル・リンク６３−０ないし６３−Ｐ
に接続された動的スイッチ６２を示す。動的スイッチ６
２の制御装置（制御装置）ポートは、物理制御装置６０
のポートに接続された物理制御装置リンク６１−０ない
し６１−Ｌに接続されている。物理制御装置６０内に複
数の論理制御装置が存在しており、各論理制御装置がそ
れぞれ、物理制御装置６０のすべてのポートを使用でき
る。物理制御装置６０は、物理入出力装置Ａ〜Ｅないし
Ｙ〜Ｚに接続されている。（図１６と図１７は両者あい
まって、ＯＳ共用チャネル、装置、および論理制御装置
を表す各種のＩＩＤ関連イメージを提供するような異な
るタイプの制御ブロックを持つ、本発明の統合された実
施例を示す）。

【０１４８】論理制御装置イメージ（ＬＣＵＣＢ）：物
理制御装置（物理制御装置）は、電子ボックス内、また
は電子ボックス内のカード上もしくはチップ上、あるい
はその両方上に一般にみられるエンティティであり、Ｄ
ＡＳＤ、テープ、プリンタ、ディスプレイなど、１つま
たは複数の接続された入出力装置の動作を制御する。

【０１４９】ＥＳＣＯＮ入出力インタフェース・アーキ
テクチャでは、物理制御装置内に複数の論理制御装置
（論理ＣＵ）が存在することができる。論理制御装置
は、機能を提供するとともに、制御装置の論理的外観を
有する。物理制御装置内に複数の論理制御装置が存在し
ない場合、物理制御装置に単一の論理制御装置が存在す
るという。物理制御装置内の複数の論理制御装置は、同
一の一般タイプ（たとえば、ＤＡＳＤの制御用）でも、
異なる一般タイプ（たとえば、１つがＤＡＳＤの制御用
で、もう１つがプリンタの制御用など）のものでもよ
い。

【０１５０】物理制御装置内の各論理制御装置は、物理
制御装置用に存在するすべてのポートを使用することが
できる。論理制御装置は、チャネルから論理制御装置に
送信されるフレーム・ヘッダおよび論理制御装置からチ
ャネルに送信されるフレーム・ヘッダに含まれる論理制
御装置アドレスによって物理制御装置内で一義的に識別
される。

【０１５１】論理制御装置に関連する入出力サブシステ
ム内の情報および制御は、論理制御装置制御ブロック
（ＬＣＵＣＢ）内に維持される。入出力サブシステム
は、論理制御装置識別子（ＬＣＵＣＢ番号）を使用して
論理制御装置制御ブロックを識別する。

【０１５２】本発明は、論理制御装置制御ブロックの
「共用セット」により各論理制御装置ごとに１組の論理
制御装置イメージを提供する。共用セット中の論理制御
装置制御ブロックはそれぞれ、（異なるオペレーティン
グ・システムを表す）異なるイメージ識別子に割り当て
られる。これによって、最大限で、コンピュータ電子複
合体内のすべてのオペレーティング・システムが、同一
の論理制御装置を共用できるようになる。というのは、
論理制御装置に関する情報および制御（チャネル・イメ
ージと論理制御装置の間の論理経路に関する情報および
制御など）が、論理制御装置の各イメージごとに別々に
維持されるからである。

【０１５３】各論理制御装置制御ブロックは、同一のＬ
ＣＵＣＢ番号を持つ共用セットであり、ＬＣＵＣＢ番号
とイメージ識別子との組合せによって一義的に識別され
る。図１３に、論理制御装置制御ブロックのアレイの例
を示す。このアレイは、図８および図１１にそれぞれ示
したチャネル制御ブロックおよびサブチャネル制御ブロ
ック／共用サブチャネル制御ブロックのアレイと類似し
ている。アレイ中の論理制御装置制御ブロックは、縦方
向にはＬＣＵＣＢ番号０〜Ｋに基づいて配列され、横方
向にはＩＩＤ番号０〜Ｎに基づいて配列されている。

【０１５４】図１６はまた、ＬＣＵＣＢ ６７−０
（０）−６７−０（Ｎ）ないし６７−Ｋ（０）−６７−
Ｋ（Ｎ）の複数の共用セットを示す。ここで、すべての
論理制御装置制御ブロックが共用セット中に存在してい
る（非共用論理制御装置制御ブロックは使用されな
い）。図１６では、論理制御装置の各共用セット、たと
えば６７−０（０）ないし６７−０（Ｎ）が、共用サブ
チャネル制御ブロックの１つまたは複数の共用セットと
関連付けられている。ＳＳＣＢ−Ａ（０）−ＳＳＣＢ−
Ａ（Ｎ）は、これらの、共用サブチャネル制御ブロック
の共用セットのそのような例の１つであり、図１７に示
す関連する論理制御装置に接続された同一の装置７１Ａ
を表している。

【０１５５】論理制御装置の構造：図１４に、図１３に
示した各論理制御装置制御ブロックの内容を示す。論理
制御装置制御ブロックの第１の行には、この論理制御装
置制御ブロックに割り当てられた番号を表すＬＣＵＣＢ
番号フィールド、当該の論理制御装置制御ブロックに割
り当てられたイメージ識別子を表すＩＩＤフィールド、
および物理制御装置内の論理制御装置を識別する論理制
御装置アドレス・フィールドが含まれる。各論理制御装
置制御ブロックは、ビジー待ち行列上に現在入っている
共用サブチャネル制御ブロックを含む当該ビジー待ち行
列のヘッダであり、待ち行列内の上端の要素と下端の要
素を特定する際に使用される。したがって、各論理制御
装置制御ブロックは、ビジー条件のために現在機能が保
留され遅延されているサブチャネル・イメージの待ち行
列を制御する。

【０１５６】"Ｖ"フィールドは、論理制御装置制御ブロ
ックが有効かどうかを示す。Ｖ＝１は、論理制御装置制
御ブロックが有効であることを示す。Ｖ＝０は、論理制
御装置制御ブロックが有効でないことを示す。

【０１５７】"ＩＩＤ"フィールドには、関連する制御装
置イメージに割り当てられたイメージ識別子が含まれ
る。

【０１５８】「論理制御装置アドレス」フィールドに
は、物理制御装置内の論理制御装置を識別する論理制御
装置アドレスが含まれる。

【０１５９】「ＬＣＵＣＢ番号」は、入出力サブシステ
ムの論理制御装置識別子である。

【０１６０】「ＣＵビジー待ち行列カウント・フィール
ド」には、ビジー待ち行列の現在の長さが含まれる。待
ち行列の長さは、ビジー条件のために機能が保留され遅
延されている関連するビジー待ち行列上のサブチャネル
・イメージの数によって決まる。

【０１６１】上端ポインタ・フィールドおよび下端ポイ
ンタ・フィールドは、制御装置待ち行列の上端の待ち行
列要素および下端の待ち行列要素のアドレスを格納する
ためのものである。

【０１６２】「待ち行列数合計」フィールドは、指定さ
れたビジー待ち行列にサブチャネル・イメージが加えら
れるとき、その合計に待ち行列数フィールドが追加され
る。

【０１６３】「エンキュー合計」フィールドには、指定
されたビジー待ち行列にサブチャネル・イメージが追加
される回数の符号なし２進カウントが含まれる。

【０１６４】ＣＨＰＩＤ ０〜７は、それぞれの論理制
御装置制御ブロックで表される論理制御装置と関連する
入出力装置の各共用サブチャネル制御ブロック内の最大
８個のチャネル経路識別子と同じである。

【０１６５】論理制御装置制御ブロック内の上記に定義
したフィールドの後に、８つのサブセット・フィールド
が続く。各サブセットは８つのＣＨＰＩＤフィールドの
うちの１つと関連付けられている。各サブセットには、
以下のフィールドがある。

【０１６６】フィールドＢには、関連する制御装置イメ
ージのビジー標識が含まれる。

【０１６７】フィールドＥは、関連する論理制御装置イ
メージとチャネル・イメージの間での論理経路の確立を
求める要求が存在するかどうかを示す。

【０１６８】フィールドＲは、関連する論理制御装置イ
メージとチャネル・イメージの間の論理経路の削除を求
める要求が存在するかどうかを示す。

【０１６９】フィールドＳは、関連する論理制御装置イ
メージとチャネル・イメージの間で装置レベルのシステ
ム・リセットを求める要求が存在するかどうかを示す。

【０１７０】フィールドＬは、関連する論理制御装置イ
メージとチャネル・イメージの間に現在確立されている
論理経路が存在するかどうかを示す。

【０１７１】「物理チャネル・リンク・アドレス」フィ
ールドと「物理制御装置リンク・アドレス」フィールド
の内容を、直前のＩＩＤおよび論理アドレス・フィール
ドの内容と組み合わせて、関連するチャネル・イメージ
と論理制御装置イメージの間に存在できる論理経路のＩ
Ｄを提供することができる。

【０１７２】「スイッチ・ビジー・カウント」フィール
ドには、起動機能または停止機能の初期選択シーケンス
を実行したときに、対応する論理チャネル経路上にビジ
ー切換え応答が現れる回数が含まれる。各スイッチ・ビ
ジー・カウント・フィールドは、相対位置によって１対
１で対応し、サブチャネルのＰＩＭビットが論理制御装
置と関連する。

【０１７３】「ＣＵビジー・カウント」フィールドに
は、起動機能または停止機能の初期選択シーケンスを実
行したときに、対応する論理チャネル経路上に制御装置
ビジー応答が現れた回数が含まれる。各ＣＵビジー・カ
ウント・フィールドは、論理制御装置と関連するサブチ
ャネルのＰＩＭビットと、相対位置によって１対１で対
応する。

【０１７４】「成功数」フィールドには、起動機能の初
期選択シーケンスを実行したときに、装置が、対応する
論理チャネル経路上のチャネル・プログラムの第１のコ
マンドを受け入れた回数が含まれる。各成功数フィール
ドは、論理制御装置と関連するサブチャネルのＰＩＭビ
ットと、相対位置によって１対１で対応する。

【０１７５】制御装置論理経路制御ブロック（ＣＵＬＰ
ＣＢ）：論理制御装置に接続された入出力装置との通信
を行う前に、チャネルとその論理制御装置の間に論理経
路を確立しておかねばならない。本発明では、論理経路
（ＬＰ）の識別を、チャネル・イメージに対応するイメ
ージ識別子を含むように拡張する。すなわち、論理制御
装置に接続された入出力装置との通信を行う前に、それ
ぞれのチャネル・イメージを使って、チャネルとその論
理制御装置の間に独自の論理経路を確立しておく必要が
ある。単一の論理経路は、物理チャネルまたは制御装置
ポートに関して、物理チャネル・リンク・アドレス、物
理制御装置リンク・アドレス、イメージ識別子、および
論理制御装置アドレスの組合せによって一義的に識別さ
れる。

【０１７６】確立された論理経路に関する入出力制御装
置（ＣＵ）内の情報および制御は、「制御装置論理経路
制御ブロック」（ＣＵＬＰＣＢ）に維持される。入出力
制御装置の記憶域に存在する制御装置論理経路制御ブロ
ックの数によって、制御装置がある時点までに確立する
ことができる論理経路の最大数が決まる。入出力制御装
置の記憶域に存在する制御装置論理経路制御ブロックの
最大数は、可変数にすることができるので開放型であ
る。

【０１７７】チャネル・イメージが、（論理経路確立手
順を使って）当該チャネル・イメージと論理制御装置の
間に論理経路を確立することを求めると、制御装置は、
指定された論理経路と関連付けることができる使用可能
な制御装置論理経路制御ブロックを見つけようとする。
制御装置は、他の確立された論理経路と現在関連付けら
れている制御装置論理経路制御ブロックを使用可能とみ
なさない。使用可能な制御装置論理経路制御ブロックが
見つかった場合、制御装置は、論理経路が確立されてい
るとチャネル・イメージに回答する。使用可能な制御装
置論理経路制御ブロックが見つからない場合、制御装置
は、論理経路が確立されていないとチャネル・イメージ
に回答する。論理経路が確立されると、この確立された
論理経路と関連する制御装置論理経路制御ブロックはも
はや使用可能でなくなる。あとで、制御装置論理経路制
御ブロックが関連付けられている確立された論理経路が
削除された場合、その制御装置論理経路制御ブロックは
使用可能になる。

【０１７８】制御装置内の確立された論理経路と関連す
る制御装置論理経路制御ブロックは、制御装置ポートに
対して論理経路を識別する識別子によって識別される。
すなわち、制御装置論理経路制御ブロックは、物理チャ
ネル・リンク・アドレス、物理制御装置リンク・アドレ
ス、イメージ識別子、論理制御装置アドレス、および制
御装置ポート識別子（ＣＵポート番号）の組合せで一義
的に識別される。制御装置論理経路制御ブロックは、確
立された論理経路と関連付けられると、確立された論理
経路に対応するチャネル・イメージ、論理制御装置、お
よび論理装置ポートと関連付けられるようになる。

【０１７９】物理制御装置内の使用可能な制御装置論理
経路制御ブロックは、論理経路または制御装置ポート、
あるいはその両方のＩＤに応じて、論理経路の確立のた
めに条件付きで使用可能とすることができる。たとえ
ば、制御装置論理経路制御ブロックを、物理制御装置内
で有効な論理制御装置アドレス値のサブセットで識別さ
れる論理経路との関連付けについて制限することができ
る。

【０１８０】図１７には、複数の論理制御装置６０−０
ないし６０−Ｋを持つ物理制御装置６０（単一のボック
スにパッケージされている）の例を示す。各論理制御装
置は、論理制御装置と関連付けられた複数の異なる制御
装置論理経路制御ブロックを持つことができる。たとえ
ば、論理制御装置６０−０はＣＵＬＰＣＢ ６０−０
（１）ないし６０−０（Ｇ）と関連付けられており、論
理制御装置６０−Ｋは、ＣＵＬＰＣＢ ６０−Ｋ（１）
ないし６０−Ｋ（Ｈ）と関連付けられている。

【０１８１】制御装置論理経路制御ブロックの構造：図
４は、制御装置論理経路制御ブロック（ＣＵＬＰＣＢ）
の構造の例を示す。この制御ブロックは、物理制御装置
のハードウェア／マイクロコード内に設けられ、チャネ
ル・イメージと論理制御装置の間に確立される単一の論
理経路を表す。

【０１８２】図４では、制御装置論理経路制御ブロック
の第１行に、制御装置論理経路制御ブロックのすべての
コンポーネント識別子（関連する確立された論理経路お
よび論理チャネル経路のコンポーネント識別子でもあ
る）が入っている。制御装置論理経路制御ブロックの他
の各行は、関連する論理制御装置に接続された入出力装
置、たとえば、図１７において論理制御装置０（論理Ｃ
Ｕアドレス＝０）に接続された入出力装置７１Ａ〜７１
Ｅに関する情報を表す。入出力情報には、「Ｓ／３９０
解説書」（先に引用した）で定義された入出力装置の従
属関係標識、（オペレーティング・システムによって入
出力装置に割り当てられる）ＰＧＩＤ、および特定の論
理制御装置および入出力装置に合わせて調整されたモデ
ル従属制御フィールドが含まれる。

【０１８３】ＰＧＩＤ（複数経路グループ識別子）は、
論理経路が確立されているものとして、入出力装置のた
めに要求側オペレーティング・システムに応答すると
き、制御装置によって選択可能な１組の論理チャネル経
路を定義する、制御装置記憶域内の記憶位置を参照す
る。チャネル経路グループには、同一のオペレーティン
グ・システムを制御装置の複数のポートに接続する論理
チャネル経路が含まれ、このグループにはオペレーティ
ング・システムによってＰＧＩＤが割り当てられる。本
発明では、共用チャネルを使って共用入出力装置にアク
セスするために、各オペレーティング・システムに別々
の固有な論理チャネル経路を設けるので、各オペレーテ
ィング・システムは、それ自体の所望の経路グループ識
別子（ＰＧＩＤ）を使って、ある装置への論理チャネル
経路をグループにまとめることができる。

【０１８４】イメージ・リセット：本発明以前には、ハ
イパバイザが入出力サブシステムに論理資源区画リセッ
ト・コマンドを発行すると、論理資源区画用のすべての
制御がリセットされるとともに、論理資源区画と関連す
る論理経路を介して接続されたすべての制御装置および
装置もリセットされた。このコマンドは、論理資源区画
のＩＤを直接指定するのではなく、論理資源区画専用の
入出力サブシステム資源のリストを含んでいた。制御装
置および装置をリセットする際は、指定された論理資源
区画専用のチャネルと関連する確立された論理経路だけ
を介して装置レベルのシステム・リセット・コマンドを
発行していた。

【０１８５】論理資源区画リセット・コマンドは、たと
えば、論理資源区画の活動化、非活動化、システム・リ
セットの実行、もしくは初期プログラム・ロード（ＩＰ
Ｌ）の実行時に発行された。

【０１８６】本発明を利用する場合、ハイパバイザが入
出力サブシステムに「イメージ・リセット」コマンドを
発行すると、指定されたイメージ識別子のすべての制御
がリセットされるとともに、指定されたイメージ識別子
と関連する論理経路を介して接続されたすべての制御装
置および入出力装置もリセットされる。制御装置および
入出力装置がリセットされるのは、たとえば、指定され
たイメージ識別子と関連する確立された論理経路だけを
介して装置レベル・システム・リセット・コマンドを発
行することにより、論理資源区画のシステム・リセット
が実行されるときである。

【０１８７】本発明の新規な特徴は、イメージ・リセッ
ト・コマンドが、指定されたイメージ識別子と関連す
る、入出力サブシステム内の共用入出力資源の制御と、
制御装置だけを再初期設定することである。つまり、再
初期設定されるのは、指定されたイメージ識別子と関連
する共用サブチャネル制御ブロック、論理制御装置制御
ブロック、およびチャネル制御ブロック内の制御だけで
ある。他のイメージ識別子と関連する共用サブチャネル
制御ブロック、論理制御装置制御ブロック、およびチャ
ネル制御ブロックは影響を受けない。さらに、装置レベ
ル・システム・リセット・コマンドを受け取る確立済み
論理経路と関連する制御装置論理経路制御ブロック内の
制御だけが再初期設定される。他の制御装置論理経路制
御ブロックは影響を受けない。

【０１８８】ハイパバイザがイメージ・リセット・コマ
ンドを発行するとき、イメージ・リセット・コマンドの
完了時にターゲットＩＩＤを活動状態にするか非活動状
態にするかを指定する標識も含まれる。ハイパバイザ
は、たとえば、論理資源区画を活動化し、システム・リ
セットを実行し、あるいは初期プログラム・ロード（Ｉ
ＰＬ）を実行するとき、ターゲットＩＩＤを活動状態に
するように指定する。ハイパバイザは、論理資源区画を
非活動化するときに、ターゲットＩＩＤを非活動状態に
するように指定する。

【０１８９】活動化されたＩＩＤは、オペレーティング
・システムが使用できる。非活動化されたＩＩＤは、ど
のオペレーティング・システムも使用できない。ただ
し、後で活動化されて、オペレーティング・システムが
使用できるようになることはある。

【０１９０】図９に示す構成制御ブロック（ＣＣＢ）
は、入出力サブシステムが、各イメージ識別子の現在の
活動化／非活動化状態を制御するために使用する。入出
力サブシステムに対してイメージ・リセット・コマンド
が発行されるとき、ターゲットＩＩＤに対応するビット
は、イメージ識別子を活動化状態にする場合は０に設定
され、非活動化状態にする場合は１に設定される。

【０１９１】活動化／非活動化標識は、本発明以前に使
用されていた論理資源区画リセット・コマンドには含ま
れていなかった。その代わり、入出力サブシステムは、
すべての論理資源区画が常に活動化されているものと想
定していた。

【０１９２】本発明の新規の特徴は、イメージ・リセッ
ト・コマンドに含まれている活動／非活動標識によっ
て、入出力サブシステムが、どのイメージ識別子が活動
化され、どのイメージ識別子が非活動化されているかの
知識を与えられているため、非活動化ＩＩＤと関連する
すべての確立済み論理経路が削除できることである。非
活動化ＩＩＤの確立済み論理経路を削除して、入出力制
御装置の記憶域内の制御装置論理経路制御ブロックを、
他の論理経路の確立に使用できるようにすることは重要
である。

【０１９３】イメージ・リセット・コマンドを使って、
以前は非活動状態であったイメージ識別子を活動化する
とき、入出力サブシステムは、ターゲットＩＩＤと関連
するすべての論理経路を確立しようとする。イメージ・
リセット・コマンドを介して、以前は活動状態であった
イメージ識別子を非活動化するとき、入出力サブシステ
ムは、ターゲットＩＩＤと関連するすべての確立済み論
理経路に対して装置レベルのシステム・リセット・コマ
ンドを送って、確立済み論理経路と関連する、制御装置
の制御装置論理経路制御ブロック内の制御を再初期設定
する。

【０１９４】イメージ・リセット・コマンドは、ターゲ
ットＩＩＤと活動化／非活動化標識を含む制御ブロック
を転送する、サービス呼出し論理プロセッサ（ＳＣＬ
Ｐ）命令とプロセッサ制御装置呼出し（ＰＣＣＡＬＬ）
命令の一部である。このコマンドを発行するのは、ハイ
パバイザだけである。

【０１９５】入出力命令：入出力サブシステムへの入出
力命令の大部分は、共用サブチャネル制御ブロック、チ
ャネル制御ブロック、論理制御装置制御ブロック、およ
び制御装置論理経路制御ブロックを使用する。

【０１９６】サブチャネル起動命令の例：入出力命令の
例を図１８および図１９に示す。これらの図は、Ｓ／３
９０「サブチャネル起動」（ＳＳＣＨ）命令の実行の流
れ図を示している。ＳＳＣＨ命令は、資源区画で実行中
であり、イメージ識別子を割り当てられた、図１のコン
ピュータ電子複合体内のオペレーティング・システム
（ＯＳ）から発行される。ＳＳＣＨ命令実行のステップ
は以下のとおりである。

【０１９７】１０１）オペレーティング・システムがコ
ンピュータ電子複合体上で本発明を使用できるようにす
るため、ＣＥＣハイパバイザによって、オペレーティン
グ・システムの状態記述（ＳＤ）（図６に示す）がコン
ピュータ電子複合体のメモリにロードされる。状態記述
の内容は、区画Ｊの資源を定義し、イメージ識別子がそ
れに割り当てられる。

【０１９８】１０２）オペレーティング・システムが、
資源区画Ｊに割り当てられたＣＥＣメモリにロードされ
る。

【０１９９】１０３）ハイパバイザにより、オペレーテ
ィング・システムがコンピュータ電子複合体の中央演算
処理装置上でディスパッチされる。

【０２００】１０４）オペレーティング・システムが、
アプリケーション・プログラムを、ディスパッチされた
中央演算処理装置上のタスクとしてディスパッチする。

【０２０１】１０５）タスクが、アプリケーション／オ
ペレーティング・システム間プログラム・インタフェー
ス機構を使ってスーパバイザ呼出し（ＳＶＣ）命令を発
行することにより、読取り要求、取出し要求、書込み要
求、プット要求など、オペレーティング・システムの入
出力動作を要求する。

【０２０２】１０６）オペレーティング・システムが、
ＳＳＣＨ命令を発行して、要求された動作を実行するた
めに入出力装置を起動する。

【０２０３】１０７）ＣＰＵマイクロコードが、ＳＳＣ
Ｈ命令の命令コードに応答して、発行側オペレーティン
グ・システムの状態記述（ＳＤ）中のイメージ識別子
（ＩＩＤ）にアクセスし、要求されたサブチャネル番号
を汎用レジスタＧＲ１から取り出す。次に、マイクロコ
ードが、イメージ識別子およびサブチャネル番号を使っ
て、図１２の必要な共用サブチャネル制御ブロックを選
択する。この共用サブチャネル制御ブロックは、オペレ
ーティング・システムが所望の入出力装置にアクセスす
るために使用するサブチャネル・イメージである。

【０２０４】１０８）マイクロコードが、共用サブチャ
ネル制御ブロック中の有効（Ｖ）ビットおよび入出力解
釈制御ビット（ＩＮＣＢ）をテストし、それが有効な共
用サブチャネル制御ブロックであるかどうか、およびパ
ススルー・モードで動作しているかどうかを判定する。
共用サブチャネル制御ブロックが有効であり、パススル
ー・モードで動作している場合、ＹＥＳ出口からステッ
プ１１５に進む。共用サブチャネル制御ブロックが有効
でない場合、またはパススルー・モードで動作していな
い場合は、ＮＯ出口からステップ１０９に進む。

【０２０５】１０９）汎用レジスタＧＲ１から得たサブ
チャネル番号とＩＩＤ＝０（すなわち、ハイパバイザの
イメージ識別子）を使って、所望の入出力装置を表す
（図１２の）共用サブチャネル制御ブロックの選択を再
度試みる。マイクロコードが、共用サブチャネル制御ブ
ロック中の有効（Ｖ）ビットおよび入出力解釈制御ビッ
ト（ＩＮＣＢ）をテストして、それが有効な共用サブチ
ャネル制御ブロックであるかどうか、およびパススルー
・モードで動作しているかどうかを判定する。共用サブ
チャネル制御ブロックが有効であり、パススルー・モー
ドで動作している場合、ＹＥＳ出口からステップ１１５
に進む（すなわち、ハイパバイザが、それ自体に割り当
てられた共用サブチャネル制御ブロックのセット・アッ
プを済ませており、オペレーティング・システムがそれ
をパススルー・モードで使用できるようになってい
る）。共用サブチャネル制御ブロックが有効でない場
合、またはパススルー・モードで動作していない場合
は、ＮＯ出口からステップ１１３に進む。

【０２０６】１１３）ハイパバイザが、ＯＳ−ＪのＳＩ
Ｅ命令の実行をインタセプトする。ハイパバイザは（た
とえば、選択された共用サブチャネル制御ブロックが無
効であるとき）異常終了条件コード（ＣＣ）で入出力命
令を終了するか、あるいは（たとえば、選択された許容
サブチャネル制御ブロックがパススルー・モードで動作
していないとき）ＯＳ−Ｊの入出力命令の実行をシミュ
レートすることができる。

【０２０７】１１５）ＣＰＵマイクロコードが、ＯＳ−
Ｊの共用サブチャネル制御ブロックにアクセスして、Ｓ
ＳＣＨ命令の同期部分を実行する。

【０２０８】１１６）ＳＳＣＨ命令の条件コードをテス
トして、ＳＳＣＨ命令実行のＣＰＵ部分が成功裏に実行
されたどうかを判定する。ＣＰＵ部分の実行が成功する
には、ＣＰＵマイクロコードが入出力プロセッサ（ＩＯ
Ｐ）を選択することが必要である。中央演算処理装置
は、共用サブチャネル制御ブロックに含まれる情報を使
って通常のチェックを実行し、ＳＳＣＨ命令にどの条件
コード（ＣＣ）を与えるかを決定する。異常終了ＣＣと
決定された場合、ステップ１１７に入る。成功した場
合、ステップ１１９に入る。

【０２０９】１１７）ＳＳＣＨ命令の条件コードが、中
央演算処理装置がその命令を首尾よく実行できなかった
ことを示す場合、例外が示され、ステップ１１８に入
る。

【０２１０】１１８）ハイパバイザがインタセプトし
て、中央演算処理装置がなぜＳＳＣＨ命令を首尾よく実
行できなかったかを決定し、それに応じた処置を取る。

【０２１１】１１９）次いで、中央演算処理装置が、入
出力サブシステム記憶域に含まれる選択された入出力プ
ロセッサの作業待ち行列上に共用サブチャネル制御ブロ
ックを置き、命令のＣＰＵ部分を終了する。中央演算処
理装置がＳＳＣＨ命令の同期部分を成功裏に実行したと
きは、該命令の実行の非同期部分は、作業待ち行列上の
ＩＯＰ動作から開始する。

【０２１２】１２０）作業待ち行列がＦＩＦＯを操作す
る。共用サブチャネル制御ブロックが待ち行列の１番上
にきたとき、入出力プロセッサは、共用サブチャネル制
御ブロックを外す。次に、入出力プロセッサは、使用中
の共用サブチャネル制御ブロック内の１つのチャネル経
路識別子で表されるチャネル・プロセッサを選択するこ
とにより、経路選択を実行する。

【０２１３】１２１）チャネル・プロセッサが選択され
ると、入出力プロセッサがチャネル・プロセッサに、入
出力動作を開始するためのコマンドを発行する。ＩＯＰ
コマンドには、共用サブチャネル制御ブロックのイメー
ジ識別子、チャネル経路識別子、および共用サブチャネ
ル制御ブロックのサブチャネル番号が含まれる。次に、
図１８のステップ１３１に入る。

【０２１４】１３１）チャネル・プロセッサが、ＩＯＰ
コマンドを受け取り、受け取ったサブチャネル番号およ
びイメージ識別子を使って共用サブチャネル制御ブロッ
クのアドレスを算出する。

【０２１５】１３２）チャネル・プロセッサが、ディレ
クタ（存在する場合）および制御装置に送信するための
ＥＳＣＯＮコマンド・フレームを構築する。図５に、ア
ドレス情報を含むフレーム・ヘッダを示す。このヘッダ
は、図５に示すフィールドを含んでいる。ＬＰ識別子
は、論理制御装置制御ブロックから獲得される。共用サ
ブチャネル制御ブロックと関連する論理制御装置制御ブ
ロックは、共用サブチャネル制御ブロック内のＬＣＵＣ
Ｂ番号およびイメージ識別子を使って特定される。

【０２１６】１３３）チャネル・プロセッサが、ディレ
クタ（存在する場合）を介して、アドレスされた論理制
御装置にフレームを伝送する。

【０２１７】１３４）制御装置が、フレームを受け取
り、検査し、フレーム内でアドレスされた入出力装置に
アクセスする。論理制御装置は、フレーム・ヘッダ内の
識別子とフレームの受信に使われた制御装置ポートの識
別子とを使って位置決めされた制御装置論理経路制御ブ
ロック内に、入出力動作の制御を維持する。（ソース・
リンク・アドレスとソース論理アドレスの組合せによ
り、フレームを送信したチャネル・イメージが識別され
る。発信先リンク・アドレスと発信先論理アドレスの組
合せにより、フレームのターゲットとなる論理制御装置
が識別される。装置アドレスにより、論理制御装置上の
特定の入出力装置が識別される。）要求されたデータ
は、アドレスされた入出力装置によってアクセスされ
る。制御装置は次に、後述するフレーム送信手順を使っ
て、チャネルにコマンド受入れフレームを送る。好まし
い実施例では、ＥＳＣＯＮプロトコルを使って、コマン
ド・フレームと関連するデータを転送する。書込み要求
の場合、以後のフレームで伝送されるデータは入出力装
置によって書き込まれる。読取り要求の場合、当該装置
で読み取られたデータが、制御装置に送り返されて、制
御装置がチャネル・プロセッサに送信するリターン・フ
レームに含まれる。

【０２１８】１３６）制御装置は、チャネル・プロセッ
サにフレームを送るために、チャネルに送信するリター
ンＥＳＣＯＮフレームを構築する。このフレームは、図
５のフレーム・ヘッダと類似のフレーム・ヘッダを有す
る。ただし、フレーム・ヘッダの発信先部分と発信元部
分の内容が逆になっている。（フレームの発信元リンク
・アドレスが、物理制御装置リンク・アドレスに設定さ
れる。発信元論理アドレスは、論理制御装置アドレスに
設定される。発信先リンク・アドレスは、物理チャネル
・リンク・アドレスに設定される。発信先論理アドレス
はイメージ識別子の値に設定される。このフレームは、
入出力装置の対応する装置アドレスも含んでいる。）

【０２１９】１３７）チャネル・プロセッサが、フレー
ムを受信し検査する。発信先リンク・アドレスと発信先
論理アドレスの組合せにより、フレームのターゲットと
なるＯＳ−Ｊチャネル・イメージが識別される。発信元
リンク・アドレスと発信元論理アドレスの組合せによ
り、フレームを送信した論理制御装置が識別される。装
置アドレスにより、論理制御装置上の特定の入出力装置
が識別される。

【０２２０】１３８）チャネル・プロセッサが、フレー
ム中の発信先論理アドレス（イメージ識別子）、ソース
・リンク・アドレス（物理制御装置リンク・アドレ
ス）、発信元論理アドレス（論理制御装置アドレス）、
および装置アドレスを使用し、かつ逆参照制御ブロック
（ＲＬＣＢ）を使って、共用サブチャネル制御ブロック
のアドレスを算出する。フレームがデータ・フレームの
場合、データはプログラム・バッファに格納される。フ
レームが状況フレームの場合、チャネル・プロセッサは
該共用サブチャネル制御ブロックに終了状況を格納す
る。

【０２２１】１３９）チャネル・プロセッサは、状況フ
レームを受信した後、このコマンドについての入出力動
作が完了したことを示す信号を入出力プロセッサに送
り、共用サブチャネル制御ブロックのサブチャネル番号
およびイメージ識別子を示す。

【０２２２】１４０）入出力プロセッサは、サブチャネ
ル番号とイメージ識別子を使って共用サブチャネル制御
ブロックのアドレスを算出し、共用サブチャネル制御ブ
ロックのあるフィールド中で示される割込みサブクラス
用の割込み待ち行列の１番下に共用サブチャネル制御ブ
ロックを置く。割込み待ち行列は、入出力サブシステム
に入っている。これで、ＳＳＣＨ命令に対するＩＯＰ動
作が終了する。割込み待ち行列はＦＩＦＯ構造を使用す
る。割込み待ち行列中で割込みが保留中であることを示
す割込み信号が、コンピュータ電子複合体内のすべての
中央演算処理装置に送信される。

【０２２３】１４１）入出力割込みが発生すると、入出
力割込みに対して使用可能になっている第１の中央演算
処理装置が、共用サブチャネル制御ブロックを割込み待
ち行列から外し、ＯＳ−Ｊのシステム記憶域に割込み応
答ブロック（ＩＲＢ）を構築する。ＩＲＢは、サブチャ
ネル番号を含むが、イメージ識別子は含まない。

【０２２４】チャネル経路リセット（ＲＣＨＰ）命令：
本発明のもう１つの新規な特徴は、「チャネル経路リセ
ット」命令である。本発明以前には、この命令は、指定
されたチャネルのすべての制御機構と、指定されたチャ
ネルと関連する論理経路を介して接続されたすべての制
御装置および装置をリセットしていた。本発明では、こ
の命令は、指定されたイメージ識別子を必要とし、当該
イメージ識別子およびチャネル経路識別子で識別される
チャネル・イメージと関連する制御および論理経路だけ
をリセットする。

【０２２５】オペレーティング・システムが「チャネル
回路リセット」命令を発行すると、ＧＰＲ１中でターゲ
ット・チャネル（ＣＨＰＩＤ）が指定される。この命令
は、ＳＩＥ命令を介して解釈実行されず、ハイパバイザ
によってインタセプトされる。ハイパバイザは、チャネ
ル経路識別子の他に、ＧＰＲ１のチャネル・イメージに
割り当てられたイメージ識別子を提供してから、入出力
サブシステムにＲＣＨＰ命令を発行する。図２０に、本
発明によって提供されるＧＰＲ１のフォーマットを示
す。ＩＩＤ値とＣＨＰＩＤ値の組合せにより、チャネル
・イメージがリセット機能のターゲットとして指定され
る。

【０２２６】入出力サブシステムは、指定されたチャネ
ル・イメージの制御をリセットし、指定されたイメージ
識別子を含むフレーム・ヘッダを構築することにより、
指定されたチャネル・イメージと関連する確立済み論理
経路だけを対象とする装置レベルのシステム・リセット
・コマンドを発行する。他のすべてのチャネル・イメー
ジおよび他のすべての確立済み論理経路は、影響を受け
ない。さらに、入出力サブシステムは、指定されたチャ
ネル・イメージと関連するサブチャネル・イメージ（Ｓ
ＳＣＢ）内の制御（ビジー標識および従属関係）だけを
リセットする。他のチャネル・イメージと関連するサブ
チャネル・イメージ（ＳＳＣＢ）内の制御は影響を受け
ない。

【０２２７】チャネル・レポート：チャネルまたはサブ
チャネルに関する情報を報告するため、ある種のチャネ
ル・レポートが提出される。チャネル・レポートは、１
つまたは連鎖された複数のチャネル・レポート・ワード
（ＣＲＷ）から構成されている。本発明以前には、チャ
ネルおよびサブチャネルが共用されていなかったので、
これらのチャネル・レポートは単一のオペレーティング
・システムに提出されていた。本発明では、サブチャネ
ルおよびチャネルを共用するとき、単一のオペレーティ
ング・システムまたは複数のオペレーティング・システ
ムにこれらのチャネル・レポートを提出するための機構
が提供される。チャネル・レポートが、チャネルまたは
サブチャネルを共用するオペレーティング・システムの
１つだけに適用される場合もある。また、チャネルまた
はサブチャネルを共用するすべてのオペレーティング・
システムにチャネル・レポートを提出しなければならな
い場合もある。

【０２２８】図２１に、本発明によって提供されるチャ
ネル・レポート・ワードのフォーマットを示す。

【０２２９】チャネル・レポートがすべてのオペレーテ
ィング・システムに適用されるときは、入出力サブシス
テムは、本発明より以前と同様にしてハイパバイザにレ
ポートを提出する。チャネル・リポート・ワードのイメ
ージ（Ｉ）ビットは０に設定される。本発明の新規の特
徴として、ハイパバイザは、このレポートをチャネルま
たはサブチャネルを共用するすべてのオペレーティング
・システムに提出する。この種のレポートの例として
は、チャネル・ハードウェアの永久的故障がある。

【０２３０】チャネル・レポートが１つのオペレーティ
ング・システムだけに適用されるときは、本発明は、レ
ポートとともに、レポートの対象であるイメージに割り
当てられたイメージ識別子を渡す手段を提供する。イメ
ージ（Ｉ）ビットは１に設定される。さらに、連鎖
（Ｃ）ビットも１に設定され、報告元ＩＤフィールドの
ＩＩＤ値を提供する元のチャネル・レポート・ワードに
別のチャネル・レポート・ワードが連鎖される。ハイパ
バイザは、このレポートを、イメージ識別子を含む連鎖
されたチャネル・レポート・ワードなしに、かつＩビッ
トを１に設定せずに、イメージ識別子と関連するオペレ
ーティング・システムだけに提供する。このレポートの
例には、同一のオペレーティング・システムによって発
行されるＲＣＨＰ命令の結果がある。

【０２３１】チャネル再構成：本発明以前には、オペレ
ーティング・システムまたは手動手段によって発行され
るチャネル再構成コマンドによって、システムがターゲ
ット・チャネルのオフライン状態／オンライン状態を物
理的に変更していた。所定のオペレーティング・システ
ムに対してオンライン変更済みのチャネルは、そのオペ
レーティング・システムが使用可能である。オフライン
変更済みのチャネルは、どのオペレーティング・システ
ムも使用できない。

【０２３２】本発明では、オペレーティング・システム
によって発行されるチャネル構成コマンドにより、入出
力チャネル・サブシステムが、オペレーティング・シス
テムと関連するチャネル・イメージだけをオフラインま
たはオンラインに変更する。チャネル構成コマンドは、
ターゲット・チャネルを含む制御ブロックを渡す、論理
プロセッサ・サービス呼び出し（ＳＣＬＰ）命令の一部
である。この命令はＳＩＥ（解釈実行開始）命令を介し
て解釈実行されず、ハイパバイザにインタセプトされ
る。ハイパバイザは、チャネル経路識別子の他に、制御
ブロック中のイメージに割り当てられたイメージ識別子
も提供した後で、入出力サブシステムにチャネル構成コ
マンドを発行する。ＩＩＤ値とＣＨＰＩＤ値の組合せに
より、チャネル・イメージが構成コマンドのターゲット
として指定される。

【０２３３】入出力サブシステムは、指定されたチャネ
ル・イメージの制御をリセットし、指定されたイメージ
識別子を含むフレーム・ヘッダを構築することにより、
指定のチャネル・イメージと関連する論理経路だけにつ
いて、（オフライン変更の場合）論理経路を削除し、あ
るいは（オンライン変更の場合）論理経路を確立する。
他のすべてのチャネル・イメージおよび他のすべての確
立済み論理経路は影響を受けない。さらに、入出力サブ
システムは、制御（ビジー標識および従属関係）をリセ
ットし、指定されたチャネル・イメージと関連するサブ
チャネル・イメージ（ＳＳＣＢ）中だけで、（オフライ
ン変更の場合）適切な経路使用可能性ビットをオフに
し、あるいは（オンライン変更の場合）適切な経路使用
可能性ビットをオンにする。他のチャネル・イメージと
関連するサブチャネル・イメージ（ＳＳＣＢ）の制御は
影響を受けない。

【０２３４】

【発明の効果】異なるイメージ識別子を用いて制御ブロ
ックを識別することにより、異なるオペレーティング・
システムが同一の入出力資源（入出力チャネル、入出力
装置、入出力制御装置）を共用することが可能になる。

【図面の簡単な説明】

【図１】本発明を利用するコンピュータ電子複合体（Ｃ
ＥＣ）を示す図である。

【図２】動的スイッチを介さずに制御装置（ＣＵ）ポー
トに直接接続された物理チャネル・リンクを示す図であ
る。

【図３】動的スイッチを介して制御装置（ＣＵ）と接続
された物理チャネル・リンクを示す図である。

【図４】制御装置が使用するメモリの論理制御装置内の
論理経路を表すのに使用される「制御装置論理経路制御
ブロック」（ＣＵＬＰＣＢ）を示す図である。

【図５】コンピュータ電子複合体から入出力制御装置に
送られる（論理経路識別子の諸構成要素を含む）フレー
ム・ヘッダを表す図である。

【図６】コンピュータ電子複合体（ＣＥＣ）内のある区
画に割り当てられた資源を示すのに使用されるＳＩＥ
（解釈実行開始）命令の状態記述子（ＳＤ）制御ブロッ
クを表す図である。

【図７】本発明の実施例で使用されるサブチャネル起動
（start subchannel、ＳＳＣＨ）命令とそのオペランド
を表す図である。

【図８】本発明の実施例で使用されるチャネル制御ブロ
ック（ＣＨＣＢ）を含むアレイの例を示す図である。

【図９】コンピュータ電子複合体内のオペレーティング
・システムが使用できるイメージ識別子を活動化するの
に使用される構成制御ブロック（ＣＣＢ）の内容の例を
示す図である。

【図１０】本発明の実施例で使用されるチャネル制御ブ
ロック（ＣＨＣＢ）の内容の例を示す図である。

【図１１】本発明の実施例で使用される非共用サブチャ
ネル制御ブロック（ＳＣＢ）と共用サブチャネル制御ブ
ロック（ＳＳＣＢ）の両方を含むアレイの例を示す図で
ある。

【図１２】本発明の実施例で使用される共用サブチャネ
ル制御ブロックまたはサブチャネル制御ブロックの内容
の例を示す図である。

【図１３】本発明の実施例で使用される論理制御装置制
御ブロック（ＬＣＵＣＢ）を含むアレイの例を示す図で
ある。

【図１４】本発明の実施例で使用される論理制御装置制
御ブロック（ＬＣＵＣＢ）の内容の例を示す図である。

【図１５】本発明の実施例で使用される作業待ち行列
（ＷＱＨ）、（論理制御装置制御ブロックをヘッダとし
て使用する）制御装置イメージ待ち行列、および割込み
待ち行列（ＩＱＨ）を表す図である。

【図１６】複数のオペレーティング・システムの各種タ
イプのＩＩＤ関連イメージを表す異なるタイプの制御ブ
ロックを持つ、本発明の統合実施例を示す図である。

【図１７】複数のオペレーティング・システムの各種タ
イプのＩＩＤ関連イメージを表す異なるタイプの制御ブ
ロックを持つ、本発明の統合実施例を示す図である。

【図１８】好ましい実施例におけるサブチャネル起動命
令の流れ図を示す図である。

【図１９】好ましい実施例におけるサブチャネル起動命
令の流れ図を示す図である。

【図２０】本発明で提供されるＧＰＲ１のフォーマット
を示す図である。

【図２１】本発明で提供されるチャネル・レポート・ワ
ードのフォーマットを示す図である。

フロントページの続き (72)発明者 ジョーゼフ・チャールズ・エリオット アメリカ合衆国12533、ニューヨーク州ホ ープウェル・ジャンクション、ラーチモン ド・ドライブ 29 (72)発明者 ケニス・ジェームズ・フレデリックス アメリカ合衆国12603、ニューヨーク州ポ ーキープシー、タマラック・ヒル・ドライ ブ 21 (72)発明者 ロバート・エドワード・ガルブレイス アメリカ合衆国12603、ニューヨーク州ポ ーキープシー、アール・コート ２ (72)発明者 マーテン・ヤン・ハルマ アメリカ合衆国12570、ニューヨーク州ポ ークワグ、ヒルサイド・ロード、アール・ アール２、ボックス24エイ (72)発明者 ロジャー・エルドレッド・ハック アメリカ合衆国12528、ニューヨーク州ハ イランド、シャロン・ドライブ ７ (72)発明者 スザンヌ・マリー・ジョン アメリカ合衆国12603、ニューヨーク州ポ ーキープシー、クローディー・ドライブ 21 (72)発明者 ポール・アンソニー・マリノフスキ アメリカ合衆国12601、ニューヨーク州ポ ーキープシー、シーマン・ロード ４ (72)発明者 アラン・サミュエル・メリット アメリカ合衆国12603、ニューヨーク州ポ ーキープシー、サトン・パーク・ロード 21 (72)発明者 ケニス・ジェームズ・オークス アメリカ合衆国12590、ニューヨーク州ワ ッピンガーズ・フォールズ、ファーム・ビ ュー・ロード 13 (72)発明者 ジョン・コート・ラチェン・ジュニア アメリカ合衆国12572、ニューヨーク州ラ インベック、アッカード・フック・ロード 52 (72)発明者 マーティン・ウィリアム・ザックス アメリカ合衆国06880、コネティカット州 ウェスト・ポート、ワーノック・ドライブ 28 (72)発明者 デーヴィッド・エメット・スタツキ アメリカ合衆国12603、ニューヨーク州ポ ーキープシー、フォックス・ラン 123 (72)発明者 レズリー・ウッド・ワイマン アメリカ合衆国12601、ニューヨーク州ポ ーキープシー、ハドソン・ハーバー・ドラ イブ 1011

Claims (15)

【特許請求の範囲】
1. 【請求項１】コンピュータ・システム（ＣＥＣ）内の１
   つまたは複数の資源識別制御ブロック中に複数のイメー
   ジ識別子（ＩＩＤ）を格納し、該イメージ識別子を、シ
   ステム上で実行可能な複数のプログラムの区画と関連付
   けるステップと、 入出力資源用の入出力制御ブロック（ＣＢ）・セットに
   含まれる各制御ブロックを上記複数のイメージ識別子の
   うちの異なるイメージ識別子と関連付けて、該セットを
   構造化し、上記コンピュータ・システムの入出力制御記
   憶域内に該セットを記憶するステップと、 入出力資源の使用を要求するプログラム区画に関連する
   上記イメージ識別子を獲得し、該入出力資源についての
   上記制御ブロック・セットにアクセスするとともに、獲
   得した該イメージ識別子を用いて関連する該セット中の
   制御ブロックにアクセスし、使用するプログラムについ
   ての入出力資源の状態をアクセスされた該制御ブロック
   に格納し、各実行プログラムに同一の入出力資源に対す
   る別々のイメージを提供する該セット中の異なる制御ブ
   ロックを用いて、該入出力資源を要求する異なる区画の
   実行プログラム間で共用するステップとを含む、複数の
   プログラム間で入出力資源を共用する方法。
2. 【請求項２】上記コンピュータ・システム内に、それぞ
   れが１つまたは複数のイメージ識別子を有する複数のプ
   ログラム区画を含んだ単一のオペレーティング・システ
   ム（ＯＳ）を提供し、該イメージ識別子を各区画の各実
   行プログラムと関連付けるステップと、 入出力資源識別子を用いて、必要な制御ブロック・セッ
   トを選択し、上記実行プログラムに関連するイメージ識
   別子を用いて該セット中の必要な制御ブロックを選択し
   て、異なる区画のプログラムが、上記制御ブロック・セ
   ット中の異なる制御ブロックを使って同一の入出力資源
   を独立に使用できるようにするステップとを含む、請求
   項１に記載の入出力資源の共用方法。
3. 【請求項３】上記コンピュータ・システム内に、各オペ
   レーティング・システム（ＯＳ）が１つの区画を有し、
   各区画が１つまたは複数のイメージ識別子を有するよう
   に、複数のＯＳを提供し、該イメージ識別子を各区画の
   各実行プログラムと関連付けるステップと、 入出力資源識別子を用いて必要な制御ブロック・セット
   を選択し、上記実行プログラムと関連するイメージ識別
   子を用いて該セット中の必要な制御ブロックを選択し
   て、異なるオペレーティング・システム内のプログラム
   が、上記制御ブロック・セット中の異なる制御ブロック
   を使って同一の入出力資源を独立に使用できるようにす
   るステップとを含む、請求項１に記載の入出力資源の共
   用方法。
4. 【請求項４】上記実行プログラムからはアクセスできな
   い内部コードを用いて上記イメージ識別子および制御ブ
   ロックにアクセスするステップを含む、請求項１に記載
   の入出力資源の共用方法。
5. 【請求項５】ハイパバイザが使用するシステム・ソフト
   ウェアを用いて上記イメージ識別子にアクセスし、内部
   コードを用いて上記制御ブロックにアクセスするステッ
   プを含み、イメージ識別子および制御ブロックが、上記
   コンピュータ・システム内で実行中のどのプログラムか
   らもアクセスできない、請求項１に記載の入出力資源の
   共用方法。
6. 【請求項６】複数のプログラム区画のうち１つをハイパ
   バイザ区画とする、請求項１に記載の入出力資源の共用
   方法。
7. 【請求項７】プログラム区画のうち１つまたは複数をオ
   ペレーティング・システム（ＯＳ）の区画とする、請求
   項１に記載の入出力資源の共用方法。
8. 【請求項８】ハイパバイザの介入なしに、少なくとも１
   つの共用入出力資源を使用して、１つのプログラムから
   入出力サブシステムに入出力要求を直接送信するステッ
   プと、 ハイパバイザの介入なしに、上記共用入出力資源を使用
   して、入出力サブシステムが入出力要求を実行するステ
   ップと、 ハイパバイザの介入なしに、要求側プログラムに応答す
   るステップと、 を含む、請求項１に記載の入出力資源の共用方法。
9. 【請求項９】コンピュータ・システム（ＣＥＣ）内で動
   作する複数のオペレーティング・システムのそれぞれに
   ついての資源識別制御ブロック（ＳＤ）に、イメージ識
   別子（ＩＩＤ）を格納するステップと、 上記コンピュータ・システムの複数の入出力資源のそれ
   ぞれについての入出力制御ブロック（ＣＢ）・セット
   を、該システムの入出力制御記憶域内で構造化し、該セ
   ット中の各制御ブロックを異なる上記イメージ識別子に
   関連付けるステップと、 入出力資源識別子を用いて制御ブロックのセットを選択
   し、かつ入出力動作を要求するオペレーティング・シス
   テムの状態記述（ＳＤ）内に格納された上記イメージ識
   別子を用いて、該選択されたセット中の必要な制御ブロ
   ックを選択することにより、入出力動作に入出力プロセ
   ッサが必要とする制御ブロックにアクセスし、該セット
   中の異なる制御ブロックのイメージ識別子に関連する複
   数の上記オペレーティング・システム間で入出力資源を
   共用するステップとを含む、複数のプログラム間で入出
   力資源を共用する方法。
10. 【請求項１０】上記コンピュータ・システム内の異なる
    オペレーティング・システム中で、該コンピュータ・シ
    ステムに接続できる同一の入出力資源を必要とする入出
    力動作を要求するプログラムを同時に実行するステップ
    と、 入出力資源についての必要な制御ブロック・セットを選
    択して、該セット中の異なる制御ブロックを、同一の入
    出力資源を必要とする異なるオペレーティング・システ
    ムのそれぞれがアクセスするステップと、 異なるオペレーティング・システムの、現在実行中のプ
    ログラムの状態を、異なる制御ブロック中で独立に設定
    して、該オペレーティング・システムが共用する入出力
    資源を異なるプログラムが独立に制御できるようにする
    ステップとを含む、請求項９に記載の入出力資源の共用
    方法。
11. 【請求項１１】上記コンピュータ・システムの入出力制
    御記憶域内で、（それぞれがチャネル制御ブロック・セ
    ットに対する入出力資源である）複数の物理入出力チャ
    ネルについてのそれぞれの入出力制御ブロック（ＣＨＣ
    Ｂ）の共用セットを構造化し、該セット中の各チャネル
    制御ブロックを異なる上記イメージ識別子と関連付ける
    ステップを含み、各オペレーティング・システムに物理
    入出力チャネルの異なるイメージを提供することによ
    り、該物理入出力チャネルを共用するオペレーティング
    ・システムが各入出力チャネルを独立に制御できるよう
    にする、請求項９に記載の入出力資源の共用方法。
12. 【請求項１２】上記コンピュータ・システムの入出力制
    御記憶域内で、（それぞれが制御ブロック・セットに対
    する入出力資源である）複数のサブチャネル（それぞれ
    が１つの入出力装置を表す）についてのそれぞれの入出
    力制御ブロック（ＣＢ）のセットを構造化し、サブチャ
    ネル識別子を該制御ブロックのセットの識別子として使
    用し、該セット中の各制御ブロックを異なる上記イメー
    ジ識別子と関連付けるステップを含み、各オペレーティ
    ング・システムへ各サブチャネルの異なるイメージを提
    供することにより、該各オペレーティング・システムが
    各入出力装置を独立に制御できるようにする、請求項９
    に記載の入出力資源の共用方法。
13. 【請求項１３】上記コンピュータ・システムの入出力制
    御記憶域内で、該システムに接続可能な入出力制御装置
    のそれぞれのイメージについての入出力制御ブロック
    （ＣＢ）のセットを構造化し、該セット中の各制御ブロ
    ックを異なる上記イメージ識別子と関連付けるステップ
    を含み、各オペレーティング・システムに入出力制御装
    置の異なるイメージを提供することにより、各オペレー
    ティング・システムが該入出力制御装置を独立に制御で
    きるようにする、請求項９に記載の出力資源の共用方
    法。
14. 【請求項１４】コンピュータ電子複合体（ＣＥＣ）の入
    出力資源共用動作で使用される各ＯＳのイメージ識別子
    （ＩＩＤ）を保持するための１つまたは複数の特殊制御
    ブロック（ＳＤ）をプロセッサ記憶域に格納するステッ
    プと、 セット中の各制御ブロックが異なるイメージ識別子と関
    連付けられている、各サブチャネル（共用入出力装置）
    についてのサブチャネル制御ブロック（ＳＳＣＢ）の共
    用セット、同一の入出力チャネル（共用チャネル）につ
    いてのチャネル制御ブロック（ＣＨＣＢ）の共用セッ
    ト、並びに各論理入出力制御装置についての制御装置論
    理経路制御ブロック（ＬＣＵＣＢ）の共用セットを、入
    出力記憶域に格納するステップと、 上記ＯＳと関連するイメージ識別子を獲得し、該イメー
    ジ識別子を用いて上記のそれぞれの共用セット中の制御
    ブロックを選択して、必要な入出力チャネル、入出力制
    御装置および入出力装置を、上記コンピュータ電子複合
    体中で動作中の少なくとも１つの他のオペレーティング
    ・システムと共用することにより、要求側オペレーティ
    ング・システムの入出力動作を制御するステップとを含
    む、複数のオペレーティング・システム間で入出力チャ
    ネル、入出力制御装置、および入出力装置を効率的に共
    用する方法。
15. 【請求項１５】複数のオペレーティング・システム間で
    １つまたは複数の入出力資源を共用するためのシステム
    であって、 上記オペレーティング・システムのそれぞれについて割
    当てられた異なるイメージ識別子（ＩＩＤ）を格納する
    ためのシステム記憶部と、 上記の各入出力資源について設けられた１つまたは複数
    の制御ブロックを含む制御ブロック・セットを記憶する
    ための入出力記憶部と、 上記オペレーティング・システムの要求を処理して上記
    入出力資源を制御するためのプロセッサ部とを具備し、 特定の入出力資源についての上記制御ブロックは、要求
    元の各オペレーティング・システムに割当てられた異な
    るイメージ識別子を用いて、上記の共用制御ブロック・
    セットから選択される、 入出力資源を共用するためのシステム。