JPH06266676A - 多重プロセッサ・コンピュータの割り込み操向システム - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 任意のプロセッサに非指定割り込みサービス
要求を動的に割当てる。 【構成】 非指定割り込みを受信する特定の割り込み目
標プロセッサを識別するコードを記憶する割り込み目標
レジスタを備え、オペレーティング・システムが、割り
込み目標レジスタにプロセッサの識別コードを書き込む
ことによって、現在の割り込み目標とすべき特定のプロ
セッサを割り当てる。システム割り込み保留レジスタに
よって、プロセッサは、割り込み源に要求されたサービ
スがあるか否かを確かめることができる。各割り込みサ
ービス要求には、特定のプロセッサが、そのプロセッサ
について保留中の他の割り込み関連して割り込みのサー
ビスを行う時期を決定する割り込み優先順位が割り当て
られる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、多重プロセッサ・コン
ピュータ・アーキテクチャに関するものである。とりわ
け、本発明は、指定されていないシステム割り込みの動
的操向に関する多重プロセッサ・アーキテクチャに関す
るものである。

【０００２】

【従来の技術】ほとんどのコンピュータ・システムにお
いて、プロセッサは、コンピュータ・システムの動作時
に生じる装置信号及び状態に応答できるようにすること
が望ましく、かつ、必要である。こうした信号及び状態
は、各種内部装置及び外部装置からの予測される信号入
力の結果として生じる場合もあるし、あるいは、予測し
ていなかった事象または状態の発生の結果として生じる
場合もある。コンピュータ・システムの動作に影響する
事象または状態が生じると、こうした事象または状態
は、プロセッサに割り込みをかけ、事象または状態を確
認して、サービスを行うように要求する。いくつかの装
置がプロセッサと対話する可能性があるので、プロセッ
サが適切な順序で適合する割り込みに応答できるように
するため、優先順位割り当て案が必要になる。

【０００３】単一プロセッサ・コンピュータ・システム
における割り込み指定を行う方法及びアーキテクチャは
多数存在する。単一プロセッサ・コンピュータ・システ
ムでは、全ての割り込みを必然的に単一プロセッサでサ
ービスすることになり、唯一の制約は、割り込みのサー
ビスを行う順番である。最も一般的なのは、割り込みに
優先順位を割り当て、昇順または降順にサービスを行う
ことである。さらに複雑な多重プロセッサ・コンピュー
タ・システムの場合、割り込みサービスは、対称及び非
対称割り込みサービス規則によって説明することができ
る。非対称多重プロセッサ・システムの場合、全ての割
り込みが、集中化され、割り込みサービス要求を取り扱
うように選択されたある特定のプロセッサに指定され
る。一方、対称多重プロセッサ・システムの場合、割り
込みは、多重処理アーキテクチャ内においてプロセッサ
が現在実行しているコンピュータ・システムの要求及び
タスクに応じて、任意のプロセッサに指定することがで
きる。

【０００４】割り込みは、３つの形の１つをとることが
可能である。要求装置によって特定のプロセッサに送ら
れる指定割り込みがある。指定割り込みは、割り込み
が、ハードウエア信号を発生する特定の装置によって送
り出される「ハード」の場合もあれば、あるいは、割り
込みが特定のプロセッサによって発生し、ソフトウエア
の制御下でべつのプロセッサに指定される「ソフト」の
場合もある。要求装置がその割り込み要求にサービスを
行うべきプロセッサを指定しているので、割り込みをど
こに指定すべきかを決定する必要がない。

【０００５】第２のタイプの割り込みは、それが生じる
とコンピュータ・システム内で動作する全ての装置にと
って重要な同報通信割り込みである。同報通信割り込み
は、潜在的にコンピュータ・システム内の全ての装置に
影響する可能性があるので、同報通信割り込みは、コン
ピュータ・システム内の全ての装置に対して送り出さ
れ、それらの装置に受信されることになる。同報通信割
り込みを必要とする例としては、電源故障のようなハー
ドウエアの故障があり、電源故障状態が瞬時にして発生
するであろうことをコンピュータ・システム内の全ての
装置に対して警告することが望ましい。指定割り込みと
同報通信割り込みは、両方とも、その割り込みのサービ
スを行う特定のプロセッサについて決定する必要はない
ので、多重プロセッサ・コンピュータ・システム内にお
いて動作するいくつかのプロセッサのうち１つないし全
てに指定割り込みまたは同報通信割り込みを割り当てる
アーキテクチャが多数存在する。

【０００６】第３のタイプの割り込みである非指定割り
込みは、多重プロセッサ・コンピュータ・システムにお
いて最も頻繁に遭遇する割り込みである。非指定割り込
みはディスク・コントローラ、テープ・コントローラ、
直列及び並列Ｉ／Ｏポート、及びコンピュータ・システ
ム内のプロセッサと等しく共用する可能性のある他の装
置を含む、多様なコンピュータ・システム装置から受信
する可能性がある。先行技術による多重プロセッサ・ア
ーキテクチャは、システム・コンポーネント及び周辺機
器によって送り出される非指定割り込みの全てに関する
サービスを特定のプロセッサに割り当てることがよくあ
る。非指定割り込みのサービス要求だけに単一プロセッ
サを専念させることの減損は、前記プロセッサが他の汎
用処理に利用できないということである。とりわけ、低
レベルのあるいは最小の装置間通信であるが、集中的な
数値計算の期間において、専用の割り込みサービスプロ
セッサは、数値計算に参加することができず、従って、
コンピュータ・システム全体としての性能を向上させる
ことができない。代替案として、多重プロセッサ・アー
キテクチャを意図した先行技術による割り込みサービス
・ルーチンは、そのプロセッサが実行しているタスクに
関係なく、あるいは、最も迅速に処理可能な割り込みが
どれかといったことには関係なく、非指定割り込みサー
ビス要求を利用可能な最初のプロセッサに押しつける。

【０００７】

【発明が解決しようとする課題】後述のように、本発明
の目的は、割り込みサービス要求を特定のプロセッサに
振り向ける割り込み目標レジスタを実現することによっ
て、多重プロセッサ・アーキテクチャに存在するいくつ
かのプロセッサのうち任意のプロセッサに非指定割り込
みサービス要求を動的に割り当てるための方法及び装置
を提供することにある。さらに、本発明の目的は、特定
のプロセッサに対する割り当ての前に、全ての保留非指
定割り込みの検閲を可能にすることにより、同様の優先
順位の割り込みに同時にサービス可能なプロセッサに対
して、非指定割り込みサービス要求の割り当てを行うこ
とを可能ならしめることにある。また、本発明の目的
は、プロセッサに対するフレキシブルで動的な非指定割
り込みサービス要求の割り当てによって、より有効な割
り込みサービス・メカニズムが得られるようにし、これ
により、システム全体の性能を向上させることにある。

【０００８】

【課題を解決するための手段】本発明によれば、多重プ
ロセッサ・コンピュータ・システム内において非指定割
り込みサービス要求を動的に操向するための方法及び装
置が提供される。割り込み操向制御メカニズムには、シ
ステム内の特定の割り込み目標プロセッサを識別するコ
ードを記憶した割り込み目標レジスタが含まれている。
コンピュータのオペレーティング・システムは、対応す
るプロセッサ番号を割り込み目標レジスタに書き込むこ
とによって、カレント割り込み目標とすべき特定のプロ
セッサの割り当てを行うことができる。代替案として、
もう１つのプロセッサによって、それ自体の識別コード
を割り込み目標レジスタに書き込むことにより、保留割
り込みの制御を主張することが可能である。システム割
り込み保留レジスタは、任意のプロセッサが、任意の割
り込み源がサービスの要求を行ったか否かの判定を行う
ことを可能にする。各割り込みサービス要求には、割り
込み優先順位が割り当てられるが、この割り当て優先順
位は、特定のプロセッサが、特定のプロセッサに関する
他の割り込み保留に関連した割り込みのサービスを行う
時期を決定する。割り込みマスクレジスタによって、カ
レント割り込み目標プロセッサは、割り込み要求が発生
した時、そのサービスを行うか、あるいは、割り込み要
求にマスキングを施し、これによって、後まで割り込み
要求のサービスを遅延させることが可能になる。各プロ
セッサ毎の各プロセッサ割り込みレジスタによって、各
プロセッサは、そのプロセッサに関する全てのハード及
びソフト割り込み保留を検閲することが可能になる。プ
ロセッサ割り込みレジスタ内における各プロセッサに適
合するビットは、任意の優先順位レベルにおけるソフト
またはハード割り込みが、その特定のプロセッサに関し
て保留されているか否かを表示する。割り込み目標レジ
スタ及び割り込みマスク・レジスタのビット値に従っ
て、コンピュータ・システム内のプロセッサの１つが、
各割り込み要求のサービスを行う。非指定割り込みの動
的割り付けによって、オペレーティング・システムは、
可能性のある最良の時間に、最良の割り込みサービス・
アルゴリズムを割り当てることにより、コンピュータ・
システムの性能を最適化することが可能になる。

【０００９】

【実施例】非指定割り込みを多重プロセッサ・コンピュ
ータ・システム内の特定のプロセッサに対し動的に操向
するための方法及び装置について開示する。解説を目的
とした以下の記述において、本発明に対する理解を完全
なものにするため、特定の数、材料、及び、構成につい
て述べることにする。ただし、当該技術の熟練者には明
らかなように、本発明は、これら特定の詳細説明がなく
ても実施することが可能である。他の例では、本発明を
不必要に曖昧にしないため、周知のシステムは、略図ま
たはブロック図の形で示されている。

【００１０】以下の解説を通じて、用語「レジスタ」
は、デジタル・データを記憶するために用いられるコン
ピュータ・ハードウエア回路の解説に用いられる。レジ
スタはコンピュータ・システムにおいて一般的に見受け
られるものであり、単一ビットのデータを記憶するレジ
スタから複数バイトからなるデジタル・データ、さらに
は、複数ワードからなるデジタル・データにいたるま
で、サイズはさまざまである。本発明において記述のレ
ジスタは、一般に知られている設計原理に従って、任意
のコンピュータ・ハードウエア設計及びオペレーティン
グ・システムについて機能するものとする。本出願の内
容である非指定割り込み操向の発明は、特に、カリフォ
ルニア州マウンテン・ビューのＳｕｎ Ｍｉｃｒｏｓｙ
ｓｔｅｍｓ，Ｉｎｃによって製造された多重プロセッサ
・コンピュータ・システムについて機能することを意図
したものである。本発明が機能することを意図した例示
のマシンは、Ｓｕｎ Ｍｉｃｒｏｓｙｓｔｅｍｓ Ｓｕ
ｎ−４Ｍアーキテクチャによって設計されたマシンであ
る。

【００１１】さらに、本発明は、「Ｍｅｔｈｏｄ ａｎ
ｄ Ａｐｐａｒａｔｕｓ ｆｏｒＲｅｇｉｓｔｅｒ Ｐ
ｒｏｖｉｄｉｎｇ Ａｔｏｍｉｃ Ａｃｃｅｓｓ ｔｏ
Ｓｅｔ ａｎｄ Ｃｌｅａｒ Ｉｎｄｉｖｉｄｕａｌ
Ｂｉｔｓ ｏｆ Ｓｈａｒｅｄ Ｒｅｇｉｓｔｅｒｓ
ｗｉｔｈｏｕｔ Ｓｏｆｔｗａｒｅ Ｉｎｔｅｒｌｏｃ
ｋ」と題する同時係属出願第 号の態様を包含す
るものである。原子アクセス・レジスタ機能の用途につ
いては、適当なところで解説することにする。

【００１２】ここで、図１を参照すると、本発明の割り
込み機能が示されている。図１の場合、割り込み操向モ
ジュールが、コンピュータ・システム内の任意のまたは
全ての割り込み源から下記を含む割り込みを受信すると
ころが示されている。 −−計時割り込み、すなわち、ＣＬＯＣＫ割り込み −−プロセッサによって開始される割り込み、すなわ
ち、ＳＯＦＴ割り込み −−間隔装置によって開始される割り込み、すなわち、
ＳＹＳＴＥＭ割り込み −−拡張バスによって通信を行う装置、すなわち、ＢＵ
Ｓ Ａ及びＢＵＳ Ｂ割り込み。

【００１３】割り込み操向モジュールは、引き続き、サ
ービスを受けるため指定の優先順位の割り込みを多数の
マスタに送る。

【００１４】次に、図２を参照すると、本発明の内容で
ある割り込み操向アーキテクチャの概要がブロック図に
よって示されている。図２において明らかなように、割
り込み源は、指定、同報通信、及び、非指定タイプであ
る。図２に示すように、同報通信割り込み１及び指定割
り込み２は、直接、プロセッサ割り込み制御ブロック５
に送られる。内部装置及び外部装置によって送られる非
指定可変優先順位割り込み３は、プロセッサ目標化及び
操向モジュール６に向けられる。プロセッサ目標化及び
操向モジュール６は、全ての非指定割り込みを受信し
て、特定の割り込みをどのプロセッサに指定するかを決
定する。プロセッサ目標化及び操向モジュール６は、ど
のプロセッサが割り込みを受信すべきかを指示した出力
信号をプロセッサ割り込み制御モジュール５に対して送
信する。プロセッサ割り込み制御モジュール５はコンピ
ュータ・システム内の全てのプロセッサに接続されてい
る。プロセッサ割り込み制御モジュール５は、４つのプ
ロセッサ、すなわち、プロセッサＡ、プロセッサＢ、プ
ロセッサＣ、及び、プロセッサＤに接続されるのが望ま
しい。プロセッサ割り込み制御ブロック５には、プロセ
ッサコード化論理も含まれているので、保留中の優先順
位が最も高い割り込みレベルの割り込みが、各適正なプ
ロセッサ毎に、そのプロセッサに間違いなく指定され、
非指定割り込みを含む優先順位が最高の割り込みを、プ
ロセッサ目標化及び操向ブロック６によって選択された
プロセッサに間違いなく操向することができる。

【００１５】本発明のより詳細な図例が、図３に最も明
確に示されている。図３の場合、装置から受信した非指
定割り込み３が、システム割り込み保留レジスタ１３に
よって表示されている。システム割り込み保留レジスタ
１３は、特定のコンピュータ・システムの動作に適合す
る任意のサイズにすることが可能である。望ましい実施
例の場合、システム割り込み保留レジスタ１３は、３２
ビット・レジスタであり、そのビット割り当ては、後の
図７及び８にさらに詳細に示されている。システム割り
込み保留レジスタ１３によって、後続の割り込み論理回
路は、コンピュータ・システム内の全てのプロセッサに
関して保留中の全てのハード割り込みを検閲し、コンピ
ュータの動作に最も有益な多数のプロセッサ５０のうち
の１つに特定の割り込みを指定することが可能になる。
重要なことは、ビットは、システム割り込み保留レジス
タ１３内において「セット」されることも、「クリア」
されることもないという点である。それどころか、該レ
ジスタは、割り込み源のカレント状況を表示するだけで
ある。システム割り込み保留レジスタ１３によって示さ
れた保留中の非指定割り込み３は、引き続き割り込み目
標マスク・レジスタ１５によってマスクするか、あるい
は、ブロックすることが可能である。望ましい実施例の
場合、割り込み目標マスク・レジスタ１５は、上述の同
時係属出願第 号にさらに詳細に解説されている、図６及
び８に示すビット割り当てを備えたタイプの３２ビット
原子アクセス・レジスタである。割り込み目標マスク・
レジスタ１５内における特定のビットをセットすること
によって、選択された割り込みビット・プロセッサ５０
のサービスを遅延させるか、あるいは、まとめて排除す
ることが可能になる。ビットは、上述の同時係属出願第
号に開示の原子アクセス・レジスタ構造に従っ
て、割り込み目標マスク・レジスタ１５内においてセッ
トまたはクリアされる。

【００１６】図７に示すように、システム割り込み保留
レジスタ１３内における特定のビット位置には、特定の
割り込み源が割り当てられているが、図７に示す特定の
３２ビット割り当てには関係なく、システム割り込み保
留レジスタ１３内における任意のビットまたは任意の組
み合わせのビットに、任意の割り込み源を割り当てるこ
とが可能である。もう一度図３を参照すると、割り込み
目標マスク・レジスタ１５は、やはり、３２ビットのレ
ジスタであるが、原子アクセス構成に基づく読み取りと
書き込みの両方の能力を備えており、割り込み目標マス
ク・レジスタ１５は、それに対し３つのアドレスを振り
向けている。読み取りのために、１つのアドレスが割り
当てられ、レジスタ１５内の個々のビットのセット及び
クリアのために、それぞれ、１つのアドレスが割り当て
られている。サービスを要求する装置によって送り出さ
れ、システム割り込み保留レジスタ１３によって指示さ
れる非指定割り込み３は、割り込み目標マスク・レジス
タ１５内の対応するビットが、セットされている場合、
目標割り込みサービス装置とすることを意図したプロセ
ッサに影響を及ぼすことはない。

【００１７】システム割り込み保留レジスタ１３が受信
し、割り込み目標マスク・レジスタ１５がマスクまたは
ブロックしていない非指定割り込み３は、次に、割り込
み操向論理装置２０に送られる。システム割り込み保留
レジスタ１３内における個々のビットは、割り込み操向
論理装置２０に対して、割り当てられた割り込み源によ
って送り出された割り込み要求が存在するか否かを表示
する。

【００１８】割り込み目標レジスタ１７は、どのプロセ
ッサ５０を割り込み要求にサービスを施すカレント割り
込み目標（「ＣＩＴ」）プロセッサにするつもりかを指
示する２進プロセッサ識別コードを記憶する。図５に
は、割り込み目標レジスタ１７にとって現在のところ望
ましいビット割り当てが示されているが、この場合、２
ビット・コードで、４つのプロセッサのうちどれをＣＩ
Ｔプロセッサにすべきかを指示している。一緒に機能す
ることによって、割り込み目標マスク・レジスタ１５と
割り込み目標レジスタ１７は、異なるプロセッサに対す
る非指定割り当てを支援する働きをする。さらに詳細に
後述するように、ＣＩＴプロセッサは、割り込み要求を
受信すると、システム割り込み保留レジスタ１３を調べ
ることによって、割り込み要求源を確認することができ
る。ＣＩＴプロセッサは、それ以上のアクションを行わ
ない場合、割り込み操向論理装置２０によってそれに指
定された割り込みサービス要求を受信する。代替案とし
て、割り込み目標レジスタ１７の０と１のいずれかのビ
ットを変更する場合、現在、レジスタ１７に生じている
２ビットのプロセッサ識別コードが割り当てられた対応
するプロセッサが、新たに割り当てられたＣＩＴプロセ
ッサになる。ＣＩＴプロセッサは、別のプロセッサにお
ける保留の割り込みに対するサービスのスケジューリン
グを望む場合、サービスを要求する割り込み源に対応す
る割り込み目標マスク・レジスタ１５に、原子的にマス
ク・ビットをセットし、次に、指定割り込みを所望のプ
ロセッサに送ることができる。割り込み目標マスク・レ
ジスタ１５に対する原子セット書き込みによって実施さ
れるマスキング機能によって、指定のＣＩＴプロセッサ
が、マスクされている特定の割り込み源からの割り込み
サービス要求を受信せずに、プログラムを続行すること
が可能になる。選択された割り込みサービス・プロセッ
サが割り込みのサービスを完了すると、割り込み目標マ
スク・レジスタ１５に既にセットされているマスク・ビ
ットがクリアされるので、特定の割り込み源からの後続
の割り込みが、再び、ＣＩＴプロセッサに指定される。

【００１９】割り込み操向論理装置２０は、次に、割り
込み目標マスク・レジスタ１５及び割り込み目標レジス
タ１７による入力に基づいて、独立した出力回線によっ
て、多数のプロセッサ割り込みレジスタ３２のうちの１
つに非指定割り込みを送る。多重プロセッサ・コンピュ
ータ・システムの場合、各プロセッサ毎に１つのプロセ
ッサ割り込み保留レジスタ３２が存在する。図２に示す
ように、４つのプロセッサから構成される現在のところ
望ましいコンピュータ・システムの場合、それぞれ、４
つのプロセッサ５０の１つに対応する、４つのプロセッ
サ割り込みレジスタ３２が存在する。優先順位が最高の
同報通信ハード割り込み源１も、プロセッサ割り込みレ
ジスタ３２に送られる。レジスタ１５の場合と同様、プ
ロセッサ割り込みレジスタ３２は、原子読み取り及び書
き込み能力を備えた３２ビットのレジスタである。上述
の、また、同時係属出願第 号にはさらに詳細に
示されているセット及びクリア原子アクセス・レジスタ
に従って、各物理的アドレスに複数アドレスが割り当て
られる。本発明の望ましい実施例の場合、各プロセッサ
毎に、プロセッサ割り込みレジスタ３２のそれぞれに対
して、３つの別個のアドレスが割り当てられる。１つの
アドレスは、読み取り専用機能を実施し、もう１つのア
ドレスは、クリア書き込み機能であり、割り当てられた
第３のアドレスは、セット書き込み機能である。

【００２０】図４ａ〜ｃを参照すると、プロセッサ割り
込みレジスタ３２のビット割り当てが示されている。図
４ａに示すように、読み取り専用アクセス時、プロセッ
サ割り込みレジスタ３２のビット位置１〜１５は、関連
する特定のプロセッサに、それぞれレベルが１〜１５の
範囲にわたる保留中のハード指定割り込みの優先順位を
指示する。図４ａにさらに示されているように、プロセ
ッサ割り込みレジスタ３２のビット１７〜３１は、特定
のプロセッサに対して、そのプロセッサに関して、１５
レベルのソフト割り込みのどれが保留中であるかを表示
する。特定の対応するプロセッサによって読み取られる
と、そのプロセッサに関して保留中のハード割り込み及
びソフト割り込みが、全て示されることになる。

【００２１】さらに、図４ｃに示すように、原子セット
書き込み機能の場合、ＳＥＴアドレスを用いてプロセッ
サ割り込みレジスタ３２に対し原子的に書き込むことに
よって、対応するプロセッサ割り込みレジスタ３２にお
けるビット１７〜３１のうち１つ以上のビットを論理回
路１にセットすることができる。図４ｃに示すレジスタ
のビット１７〜３１のうち任意のビットを論理回路１に
セットすることによって、指定のレベルの指定割り込み
が対応するプロセッサに送られることになる。例えば、
プロセッサ５０ａに割り当てられたプロセッサ割り込み
レジスタ３２ａのビット３１がセットされると、レベル
１５の指定割り込みが、プロセッサ５０ａに送られる。
同様に、図４ｂに示すように、クリア書き込み機能は、
特定のビットを論理回路１にセットし、ＣＬＥＡＲアド
レスを介して、プロセッサ割り込みレジスタ３２に書き
込むことによって実施することができる。ＣＬＥＡＲア
ドレスを介して、プロセッサ割り込みレジスタ３２に書
き込むことによって、対応するソフト割り込みレベルの
ビットがクリアされ、関連するプロセッサ５０に対する
割り込みに肯定応答がなされる。従って、セット及びク
リア原子アクセス・メカニズムによって、プロセッサ割
り込みレジスタ３２に対する単一操作の原子アクセスが
可能になり、こうしたアクセスに関する相互排他ロック
の必要がなくなる。この結果、コンピュータ・システム
の速度及び単純さが増すことになる。

【００２２】プロセッサ割り込みレジスタ３２のハード
割り込みビット１〜１３は、対応するプロセッサが割り
込み目標レジスタ１７においてカレント割り込み目標、
すなわち、ＣＩＴに指定された場合に限ってアクティブ
になる。さもなければ、ハード割り込みビット１〜１３
は、論理０として読み取られる。重要なのは、ハード割
り込みビット１〜１３は、「セット」されるのではな
く、特定のプロセッサが割り込み目標レジスタ１７を介
して割り込みの「受信」を許可された場合、対応する割
り込み優先順位にある割り込みのカレント状況を反映す
るということである。図３に示す指定ソフト及び定時割
り込み２を参照すると、望ましい実施例の場合、定時事
象またはカウンタ駆動事象からなる非指定割り込みは、
図３のプロセッサ割り込みレジスタ３２のハード・ビッ
ト１４を介して実施することができる。時間またはカウ
ントに基づく割り込みは、コンピュータ・システムにお
けるタイム・スライスに、あるいは、コンピュータ・コ
ードの性能分析を行うために用いられるのが普通であ
る。望ましい実施例の場合、前者は、非指定割り込みと
して実施され、後者は指定割り込みとして実施される。
同様に、プロセッサ割り込みレジスタ３２のハード・ビ
ット１５は、システムの同報通信割り込みを表示するた
めに用いられる。

【００２３】前述のように、割り込み目標レジスタ１７
は、割り込み目標レジスタ１７内に含まれる２ビット・
コードによって指示されるＣＩＴに対して、全ての非指
定ハード割り込みを指定する。さらに、ソフト割り込み
は、残りのプロセッサの１つが、ソフト割り込みのサー
ビスを意図された特定のプロセッサ５０の１つに対応し
たプロセッサ割り込みレジスタ３２のソフト割り込みビ
ット１７〜３１における適合するビットをセットするこ
とによって、指示された目標プロセッサに指定すること
ができる。両方の場合とも、割り込み信号は、エンコー
ダ３３を介して、ＣＩＴプロセッサとソフト割り込みの
指示された目標プロセッサのいずれかに指定される。現
在のところ望ましいので、エンコーダ３３は、４つのプ
ロセッサ５０のそれぞれについて、プロセッサ割り込み
レジスタ３２から受信した割り込み保留信号を、各プロ
セッサ毎に、全部で１５の割り込み優先順位に適合する
４ビットのコードにコード化する。図９を参照すると、
とりわけ、望ましい実施例のＳＰＡＲＣシステムを参照
すると、最高の優先順位には、割り込み優先レベル１５
が割り当てられるが、割り込みレベル０が、保留中の割
り込みがないということを表しているわけではない。も
う１度、図３を参照すると、特定のプロセッサに送られ
る割り込み信号が、エンコーダ３３から各プロセッサ５
０に出力される。エンコーダ３３は、各プロセッサ５０
に対して、専用の独特な４ビット割り込み要求回線
（「ＩＲＬ」）を提供する。ＩＲＬによって、各プロセ
ッサは、それに割り当てられた最高レベルの保留割り込
みを受信することが可能になる。割り込み目標レジスタ
１７によって割り当てられたＣＩＴプロセッサは、非指
定割り込みの操向だけに影響し、各プロセッサは、いつ
でも、保留中の独特なソフト割り込み、指定ＴＩＭＥＲ
割り込み、または、ＢＲＯＡＤＣＡＳＴ割り込みを有し
ている。

【００２４】非指定割り込み操向アーキテクチャの構成
部分について解説してきたが、次に、システムの動作に
ついて解説する。割り込み操向アーキテクチャの動作
は、多重プロセッサ・システムに生じる３タイプの割り
込みの全てに適応する。本発明の場合、指定割り込み
は、必ず割り込み要求のサービスを受けるため、同じ目
標プロセッサに送られる。指定割り込みは、特定の装
置、エラー状態、または、プロセッサ５０から送られる
ソフト割り込みから生じる可能性がある。図９に示すよ
うに、ソフト割り込みは、各種割り込み優先順位で、ソ
フトウエアを介してプロセッサ５０の任意の１つから残
りのプロセッサ５０の任意の１つに送られる。指定割り
込みは、サービスを受けるため、プロセッサ５０の特定
の１つに送られる。指定割り込みは、選択によって、あ
るいは、システム設計の制約によって、速度または他の
理由から特定のプロセッサが割り込み要求のサービスを
行う必要がある場合には、取り入れることが可能であ
る。

【００２５】非指定割り込みは、システム装置から生じ
る可能性があるが、割り込み操向論理装置２０は、既知
の方法で要求のサービスを行うため、ＣＩＴプロセッサ
に割り込みを指定する。従って、非指定割り込みのサー
ビスは、本発明を利用するコンピュータ・システム内の
全てのプロセッサ５０の間で共用することが可能であ
る。重要なのは、本発明の場合、よりフレキシブルな割
り込みサービス割り当てアルゴリズムを支援するため、
ＣＩＴは、プログラム可能である、すなわち、システム
内のプロセッサ５０のうち任意の１つを選択して、全て
の非指定割り込みを受信することが可能である。同報通
信割り込みは、プロセッサによって同報通信割り込みが
開始する場合、送り出しを開始するプロセッサを含め
て、コンピュータ・システム内の全てのプロセッサ５０
に送られる。同報通信割り込みは、例えば、システム・
エラー検出論理回路によって送り出される可能性もあ
る。同報通信割り込みは、どの割り込み優先順位におい
ても送り出すことが可能である。プロセッサによって送
り出される場合、同報通信割り込みは、システム内の各
プロセッサ毎に１つずつ送り出される一連のソフト割り
込みによって実施することが可能である。同報通信割り
込みの有効な働きは、プロセッサ割り込みレジスタ３２
のソフト割り込みビットを介して、または、プロセッサ
割り込みレジスタ３２のハード・ビット１５を介して、
全てのプロセッサ５０に同じ割り込み優先順位をセット
することにある。

【００２６】システム設計者は、任意の割り込み配送案
を選択することができるが、下記の配送案は、図３に示
す本発明の望ましい実施例において実現することが可能
である。４つのプロセッサ５０ａ、５０ｂ、５０ｃ、及
び、５０ｄのそれぞれが、ソフト割り込みレベル１４、
すなわち、高分解能タイマ割り込み優先順位によって実
施されるソフトウエア・プロファイリングのため指定割
り込みを受信する。さらに、４つのプロセッサプロセッ
サ５０ａ、５０ｂ、５０ｃ、及び、５０ｄのそれぞれ
が、それぞれ、プロセッサ割り込みレジスタ３２ａ、３
２ｂ、３２ｃ、及び、３２ｄを介して肯定された優先順
位の指定ハード及びソフト割り込みを受信する機能を有
している。非指定システム割り込みは、全て、カレント
割り込み目標すなわちＣＩＴである割り込み目標レジス
タ１７によって指示されるプロセッサ５０の１つに送ら
れる。ＣＩＴは、割り込み自体のサービスを行うことが
可能であり、あるいは、引き続き、指定割り込みメカニ
ズム及び共用メモリ通信を介して、残りのプロセッサ５
０によってサービスを受ける非指定割り込みのスケジュ
ーリングを行うことが可能である。レベル１５のハード
割り込みは、全て、全プロセッサに同報通信され、任意
のレベル１５の割り込み源の肯定によって、プロセッサ
割り込みレジスタ３２のそれぞれにおいてレベル１５の
ビットがセットされる。全プロセッサ５０が、対応する
プロセッサ割り込み保留レジスタ３２内におけるレベル
１５ハード割り込みビットのクリア書き込みを行うこと
によって、レベル１５割り込みの肯定に肯定応答するこ
とができる。

【００２７】下記の動作例のため、プロセッサ５０ａが
ＣＩＴに割り当てられたプロセッサであると仮定する。
ＣＩＴとしてプロセッサ５０ａを識別する２ビット２進
プロセッサ識別コードが、割り込み目標レジスタ１７に
記憶される。割り込み目標レジスタ１７がプロセッサ５
０ａを表す２進コードを記憶している限り、割り込み操
向メカニズムが受信する全ての非指定割り込みはプロセ
ッサ５０ａに指定される。カレント割り込み目標が、割
り込み目標レジスタ１７によって識別されるにもかかわ
らず、優先順位が最高のハード割り込み源１から受信し
た割り込み、すなわち、同報通信割り込みは、コンピュ
ータ・システム内における全てのプロセッサ５０に配送
される。すなわち、書き込みエラー、メモリ・エラー、
または、他のシステムエラーによって送り出された割り
込みは、等しく、プロセッサ５０ａ、５０ｂ、５０ｃ、
または、５０ｄに対して送り出される。同報通信割り込
みが発生すると、全てのプロセッサ割り込みレジスタ３
２のビット位置１５に論理１が生じる場合に一時記憶さ
れる。従って、プロセッサ５０ａは、プロセッサ５０ａ
の割り込みレジスタ３２ａにおけるビット１５が論理１
の場合、同報通信割り込みが送り出されたものと認識す
る。同様に、プロセッサ５０ｂ、プロセッサ５０ｃ、及
び、プロセッサ５０ｄは、プロセッサ割り込みレジスタ
３２ｂ、３２ｃ、及び、３２ｄのビット１５が、それぞ
れ、論理１にセットされていると、同報通信割り込みが
送り出されたものと認識する。プロセッサ５０ａが、カ
レント割り込み目標であることを想起すると、非ＣＩＴ
プロセッサ５０ｂ、プロセッサ５０ｃ、及び、プロセッ
サ５０ｄが、こうしたプロセッサが実際に割り込みサー
ビスを行うことを必要とせずに、割り込みの発生を肯定
応答することが可能なメカニズムが得られることにな
る。肯定応答は、上述の原子アクセス・メカニズムを介
して、それぞれのプロセッサ割り込みレジスタ３２ｂ、
３２ｃ、及び、３２ｄのビット１５について原子的にク
リア書き込みを行うことによって行われる。簡単に言え
ば、ビット１５の原子クリアまたはリセットは、そのプ
ロセッサに関連した対応するプロセッサ割り込みレジス
タを指示する、クリア書き込みアドレスに対して書き込
みを行うカレント目標ではないプロセッサによって行わ
れることになる。クリア書き込み命令には、その２進相
当値のハード割り込みビット１５に対応する２進データ
位置が論理１である、データを伴うことになる。カレン
ト例の場合、プロセッサ５０ａは、カレント割り込み目
標に割り当てられるので、プロセッサ５０ｂ、プロセッ
サ５０ｃ、及び、プロセッサ５０ｄは、全て、それぞれ
のプロセッサ割り込み保留レジスタ３２を介して受信し
たレベル１５の同報通信割り込みに肯定応答することが
できる。従って、プロセッサ５０ｂの場合、プロセッサ
割り込みレジスタ３２ｂに割り当てられたクリア書き込
みアドレスが、例えば、ＡＤＤＲ４であれば、レベル１
５の同報通信割り込みの受信時にプロセッサ５０ｂによ
って実行される原子クリア書き込み命令は、ＷＲＴ Ａ
ＤＤＲ４ ８０００Ｈになる。ビット１５位置における
論理１に相当する１６進データによる原子クリア書き込
み命令を実行すると、プロセッサ割り込みレジスタ３２
ｂ内において対応するレベル１５ビットがクリアされ、
この結果、同報通信割り込みが肯定応答される。同様の
機能が、コンピュータ・システム内の全ての５０及びプ
ロセッサ割り込みレジスタ３２について実施される。

【００２８】さらに図３を参照すると、ソフト割り込み
２は、任意のプロセッサが、ソフト割り込みのサービス
を行うことが所望されるプロセッサに対応する、ソフト
割り込みレジスタ１２内におけるレジスタ・ビットを原
子的にセット書き込みすることによって、任意のプロセ
ッサ５０に指定することが可能である。物理的には、ソ
フト割り込みレジスタ１２は、１であり、プロセッサ割
り込みレジスタ３２のビット位置１７〜３１と同じであ
る。ビット１７〜３１の任意のビットが論理１にセット
されるように、任意のプロセッサ５０のソフト割り込み
レジスタ１２に対する原子的セット書き込みを行うこと
によって、関連するプロセッサ割り込みレジスタ３２の
対応するビットがセットされ、この結果、そのレベルの
割り込みが適合するプロセッサに指定される。従って、
プロセッサ５０ａが、カレント割り込み目標であるが、
プロセッサ５０ａの判断により、プロセッサ５０ｂに次
のレベル８の割り込みのサービスを行わせることになる
と、プロセッサ５０ａは、プロセッサ５０ｂの割り込み
レジスタ３２ｂのソフト割り込みがセットされたフィー
ルド（ビット１７〜３１）に、ビット８をセットするデ
ータを備えた原子セット書き込み命令を実行する。留意
すべきは、プロセッサ５０ｂの割り込みレジスタ３２ｂ
に関するアドレスが、プロセッサ５０ａの割り込みレジ
スタ３２ａに関するセット書き込みアドレスに割り当て
られたアドレスと異なり、かつ、プロセッサ割り込みレ
ジスタ３２ｂ自体に関するクリア書き込みアドレスとも
異なっているという点である。代替案として、プロセッ
サ５０の任意の１つが、割り込み目標レジスタ１７の項
目によって明示された現在割り当てられているＣＩＴで
なく、そのプロセッサがカレント割り込み目標になるこ
とが望ましいと判断することが可能である。こうした場
合、カレント割り込み目標になろうとする任意のプロセ
ッサ５０は、その識別コードを割り込み目標レジスタ１
７に書き込むことによって、旧ＣＩＴにとって代わるこ
とになる。しかし、任意のプロセッサが、それ自体の識
別コードを割り込み目標レジスタ１７に書き込むこと
で、ＣＩＴプロセッサのオーナシップを得るという「取
得」アルゴリズムによって、前ＣＩＴに、スプリアス割
り込みを体験させることになる可能性がある。スプリア
ス割り込みのサービスは、コンピュータ・システムの性
能を劣化させることになる可能性がある。従って、カレ
ントＣＩＴプロセッサが割り込み目標レジスタ１７に新
しいプロセッサの識別コードを書き込むことによって、
ＣＩＴ機能を新しいプロセッサに割り当てる、「放棄」
アルゴリズムが望ましい。

【００２９】本発明が適応する最大の割り込みグループ
は、図３に示す非指定可変優先順位割り込み源３からの
ものである。最高レベル１５のシステム同報通信割り込
み、指定タイマ割り込み、または、特定のプロセッサに
指定されたソフト割り込みではない割り込みは、全て、
システム割り込み保留レジスタ１３、割り込み目標マス
クレジスタ１５、及び、割り込み操向論理装置２０によ
って評価され、配送される。本例のように、プロセッサ
５０ａがカレント割り込み目標であり、割り込みが、例
えば、直列ポートによって送り出される場合、該直列ポ
ートの割り込みは、図７及び図８に示すシステム割り込
み保留レジスタ１３に関するビット割り当てに従って、
システム割り込み保留レジスタ１３のビット１５であ
る、直列ポート・ビットによって表示されることにな
る。割り込み目標マスク・レジスタ１５内のビットが、
カレント割り込み目標からの割り込みをマスクするよう
にセットされていない場合、ＣＩＴ、すなわち、プロセ
ッサ５０ａは、システム割り込み保留レジスタ１３によ
って表示の保留直列ポート割り込みを表す、プロセッサ
割り込みレジスタ３２ａのビット１２である、直列ポー
ト割り込みのサービスを行う。ここで、プロセッサ５０
ａは直列ポート割り込みのサービスを行っているが、Ｓ
Ｂｕｓ装置から新しい割り込みを受信し、すぐその後
で、プロセッサ５０ａのタイマ・カウンタからの割り込
みを受信するものと仮定する。プロセッサ５０ａは、ま
だ、前に受信した直列ポート割り込みサービス要求によ
って占められているので、プロセッサ５０ａは、能動的
に後続の割り込みに対するサービスを開始することはで
きない。しかし、システム割り込み保留レジスタ１３
は、図７に示す割り当て案に従って、システム割り込み
保留レジスタ１３の適合するビット位置に論理１を示す
ことによってＳＢｕｓ割り込みの発生を一時記憶するこ
とになる。プロセッサ５０ａの割り込み保留レジスタ３
２ａは、ビット１４に論理１を示すことによって、指定
タイマの発生を一時記憶する。本例の場合、システム割
り込み保留レジスタ１３のビット７〜１３の１つが、Ｃ
ＩＴに対してＳＢｕｓ装置がサービスを要求しているこ
とを表示する。

【００３０】プロセッサ５０ａが、割り込みのマスクを
行っていないものと仮定すると、プロセッサ５０ａは、
優先順位に従って、保留中の割り込みにサービスを行う
ことになる。現在のところ望ましい実施例の場合、プロ
セッサ・カウンタ・タイマには、ＳＢｕｓ割り込みレベ
ルよりも高い優先順位が与えられるが、同様の結果が得
られるように、優先順位化案を実現することが可能であ
る。プロセッサ５０ａは、直列ポート割り込みのサービ
スを済ますと、任意のプロセッサに割り当てることの可
能な、次に優先順位の高い割り込みのサービスをプロセ
ッサ５０ｃにさせようと決定するものと仮定する。本例
の場合、プロセッサ５０ａについて保留中のカウンタ・
タイマ割り込みは、もっと優先順位が高いが、カウンタ
・タイマ割り込みは、プロセッサ５０ａに関して固有の
ものであり、従って、プロセッサ５０ｃに指定すること
はできない。それどころか、プロセッサ５０ａは、ＳＢ
ｕｓ装置の優先順位に従って、プロセッサ割り込みレジ
スタ３２ｃのソフト割り込みビット１７〜３１の１つを
原子的にセット書き込みし、それによって、プロセッサ
５０ｃに関して割り込み保留レジスタをセットする。同
様に、プロセッサ５０ａは、割り込み目標マスク・レジ
スタ１５の適合するビットに原子的にセット書き込みす
る。割り込み目標マスク・レジスタ１５によって、プロ
セッサ５０ａは、プログラムの実行を進め、ＳＢｕｓ装
置の割り込みのサービスをプロセッサ５０ｃに受け渡
す。プロセッサ５０ａは、同様に、どの装置にサービス
を施すべきかを示すメモリに、プロセッサ５０ｃに関す
るメッセージを残す。プロセッサ５０ｃは、ＳＢｕｓ装
置のサービスを終えると、割り込み目標マスク・レジス
タ１５内の適合するマスク・ビットをクリアし、再び、
プロセッサ５０ａが該ＳＢｕｓ装置から割り込みを受
け、それにサービスを施すことができるようにする。従
って、プロセッサ５０ｃは、それが送り出した特定のレ
ベルで、保留ＳＢｕｓ割り込みを受信する。プロセッサ
５０ａは、直列ポート割り込みのサービスを完了する
と、プロセッサ５０ａの割り込みレジスタ３２ａにおい
てハード割り込みビット１４の形をとることによって、
プロセッサ５０ａに指定されたカウンタ・タイマ割り込
みのサービスも行う。適合するビットを割り込み目標マ
スク・レジスタ１５にセットすることによって、プロセ
ッサ５０ａは、対応する割り込み、例えば、ＳＢｕｓ割
り込みを「トラップ」しなくなり、代わりに、該割り込
みは代替プロセッサ、この場合、プロセッサ５０ｃに指
定される。プロセッサ５０ｃは、プロセッサ５０ａが、
前述の原子セット書き込み機能によって、指定割り込み
をプロセッサ５０ｃに送ることによって選択され、プロ
セッサ５０ｃの割り込みレジスタ３２ｃにおける特定の
ビットが、ＳＢｕｓ割り込みの特定のレベルに対応する
ようにセットされる。簡単に図４ｃを参照すると、留意
すべきは、原子セット書き込み指令は、プロセッサ５０
ｃの割り込みレジスタ３２ｃにおけるソフト割り込みビ
ット位置１７〜３１だけにしか影響しないという点であ
る。逆に、プロセッサ割り込みレジスタ３２のハード割
り込みビット１〜１５は、プロセッサに割り込み目標レ
ジスタ１７を介して割り込みを体験させることができれ
ば、対応するレベルの割り込みのカレント状況だけしか
反映しない。従って、ＳＢｕｓ装置からの割り込みをマ
スクし、ソフト割り込みを介してプロセッサ５０ｃにそ
の割り込みを送ることによって、プロセッサ５０ａは、
別のプロセッサによる割り込みのサービスのスケジュー
リングを行い、同時に、ＣＩＴの変更は行わずにおい
て、一般的な割り込みサービスのオーナシップを保持す
ることが可能である。逆に、プロセッサ５０ａが、忙し
すぎて、それ以上のハード割り込みのサービスが行えな
いと判断した場合、プロセッサ５０ａは、ＣＩＴのオー
ナシップを放棄し、割り込み目標レジスタ１７にプロセ
ッサ５０ｃに関する識別コードを書き込むことによっ
て、ＣＩＴ機能をプロセッサ５０ｃに移行することがで
きる。その場合、プロセッサ５０ｃは、ＳＢｕｓ装置か
らのような後続の全ての保留ハード割り込みを受信し、
各割り込みについてサービスを行うべきか、あるいは、
転送すべきか選択することになる。

【００３１】あらゆる場合において、プロセッサ５０に
送られ、それぞれのプロセッサ割り込みレジスタ３２に
よって指示される割り込みは、エンコーダ３３を介し
て、各プロセッサ毎に、４ビットの割り込み要求レベル
信号にコード化される。割り込み要求レベル信号は、割
り込み要求回線３５ａ〜ｄを介して、プロセッサ５０
ａ、５０ｂ、５０ｃ、及び、５０ｄのそれぞれに固有の
４つの割り込み要求レベル通信経路に送り出される。プ
ロセッサ５０ａ、５０ｂ、５０ｃ、及び、５０ｄは、そ
れぞれ、プロセッサを割り込みエンコーダ３３に相互接
続して、各プロセッサがエンコーダ３３によってコード
化された１５の優先順位の割り込みのそれぞれに応答で
きるようにする４つのワイヤ・データ経路を備えてい
る。

【００３２】従って、本出願の内容であるアーキテクチ
ャは、ＳＰＡＲＣアーキテクチャに組み込まれる１５の
異なる割り込み優先順位に適応する。

【００３３】以上で、多重プロセッサ・コンピュータ・
システム内における特定のプロセッサに対して非指定割
り込みの動的操向を行うための方法及び装置に関する説
明を終えることにする。本発明の精神及び範囲を逸脱す
ることなく、当該技術の通常の技能者によって、本発明
における要素の材料及び構成に対して変更及び修正を加
えることができるように意図されたものである。

【図面の簡単な説明】

【図１】本発明に適合する割り込みのタイプを表した図
である。

【図２】非指定割り込み操向の発明を構成する非指定割
り込みサービス・モジュールをブロック図で示した一般
化ブロック図である。

【図３】割り込み操向アーキテクチャの概略図である。

【図４】読み取り専用動作時、クリア書き込み動作時、
セット書き込み動作時それぞれにおける本発明の望まし
い実施例のレジスタに関するビット割り当てを示す図で
ある。

【図５】本発明における割り込み目標レジスタの概略図
である。

【図６】本発明の望ましい実施例の割り込み目標マスク
レジスタの概略図である。

【図７】本発明の望ましい実施例のシステム割り込み保
留レジスタの概略図である。

【図８】図６に示す割り込み目標マスクレジスタ及び図
７に示すシステム割り込み保留レジスタに関するビット
割り当てを解説した凡例。

【図９】本発明の望ましい実施例のソフト及びハード割
り込み源に関するビット割り当てを解説した凡例。

【符号の説明】

１ 同報通信ハード割り込み源 １３ システム割り込み保留レジスタ １５ 割り込み目標マスク・レジスタ １７ 割り込み目標レジスタ ３２ プロセッサ割り込みレジスタ ３３ エンコーダ ５０ 割り込みビット・プロセッサ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 コンピュータ・システムにおける、複数
   のプロセッサのうち任意のプロセッサに多数の可変優先
   順位割り込み信号を動的に指定するための割り込み操向
   システムにおいて、 少なくとも１つのシステム装置に結合されて、前記シス
   テム装置が送りだした前記可変優先順位割り込み信号を
   受信する割り込み受信手段と、 前記割り込み受信手段に結合されて、前記可変優先順位
   割り込み信号を、前記割り込み操向手段に結合されて、
   前記複数の可変優先順位割り込み信号が保留であれば、
   必ず、前記プロセッサに知らせる割り込み保留通告手段
   に指定する割り込み操向手段と、 前記割り込み保留通告手段に結合されて、前記可変優先
   順位割り込み信号をプロセッサに送られる複数のコード
   化されたプロセッサに固有の割り込みに変換する割り込
   みコード化手段とから構成される割り込み操向システ
   ム。
2. 【請求項２】 コンピュータ・システムにおける、複数
   のプロセッサのうち任意のプロセッサに多数の優先順位
   の異なる割り込み信号を動的に指定するための割り込み
   操向システムにおいて、 少なくとも１つのシステム装置が送り出す複数の優先順
   位の割り当てられた割り込み信号を受信するための割り
   込み保留レジスタと、 前記割り込み保留レジスタに結合されて、複数の優先順
   位のマスクされた割り込み信号発生する、前記優先順位
   の割り当てられた割り込みをさまざまにブロックするた
   めの割り込み目標マスキング・レジスタと、 前記割り込み目標マスキング・レジスタから前記複数の
   優先順位のマスクされた割り込み信号を受信するように
   接続され、前記優先順位の割り当てられた複数の割り込
   み信号をカレント割り込み目標プロセッサに送る操向手
   段と、 前記操向手段に結合されて、前記カレント割り込み目標
   プロセッサを識別するための割り込み目標識別レジスタ
   と、 前記操向手段に結合されて、前記優先順位の割り当てら
   れた割り込み信号が保留の場合、前記カレント割り込み
   目標プロセッサに通告する複数のプロセッサ割り込み保
   留レジスタと、 前記複数のプロセッサに結合されて、前記複数のプロセ
   ッサのどれかが発生した複数のソフト割り込み信号を受
   信するようになっており、さらに、前記プロセッサ割り
   込み保留レジスタにも結合されているソフト割り込みレ
   ジスタを備えた複数の指定割り込み受信手段と、 前記複数のプロセッサ割り込み保留レジスタに結合され
   て、前記優先順位を割り当てられた割り込み信号、前記
   ソフト割り込み信号、及び、前記同報通信割り込み信号
   を複数のコード化されたプロセッサに固有の割り込み通
   告信号に変換するためのプロセッサ・コード化手段と、 前記プロセッサ・コード化手段に結合され、さらに、前
   記複数のプロセッサに結合されて、前記コード化された
   プロセッサに固有の割り込み通告信号を前記複数のプロ
   セッサに送るための複数の割り込み要求回線と、 から構成され、前記複数のプロセッサ割り込み保留レジ
   スタが、さらに、前記複数のシステム装置に結合され
   て、複数の優先順位が最高の同報通信割り込み信号を受
   信し、 前記複数の指定割り込み受信手段に、さらに、前記複数
   のプロセッサのうち任意のプロセッサに関して複数の計
   時割り込み信号を発生する、前記プロセッサ割り込み保
   留レジスタに対するタイマ割り込み手段が設けらている
   割り込み操向システム。
3. 【請求項３】 コンピュータ・システムにおける、複数
   のプロセッサのうち任意のプロセッサに多数の優先順位
   の異なる割り込み信号を動的に指定するための方法にお
   いて、 複数の優先順位の割り当てられた割り込み信号を受信す
   るステップと、 前記優先順位の割り当てられた割り込み信号をさまざま
   にブロックし、複数のマスクされた優先順位割り込み信
   号を発生するステップと、 入力が前記複数のマスクされた優先順位割り込み信号を
   受信するように接続されている、前記優先順位の割り当
   てられた割り込み信号をカレント割り込み目標プロセッ
   サに指定する操向手段を設けるステップと、 前記操向手段に結合されて、前記カレント割り込み目標
   プロセッサを識別するための割り込み目標識別手段を設
   けるステップと、 前記プロセッサに固有の割り込み通告信号を受信するス
   テップと、 前記複数のプロセッサのうち任意のプロセッサが発生し
   た複数のソフト割り込みを受信するステップと、 前記複数のプロセッサのうち任意のプロセッサについて
   複数の計時割り込みを発生するステップと、 前記プロセッサに固有の割り込み通告信号を複数のコー
   ド化されたプロセッサに固有の割り込み通告信号に変換
   するステップと、 前記コード化されたプロセッサに固有の割り込み通告信
   号を前記複数のプロセッサに送るステップと、 から構成される割り込み信号を動的に指定するための方
   法。