JP2525997B2 - I/o割込みサブクラスの認識方法 - Google Patents

I/o割込みサブクラスの認識方法

Info

Publication number
JP2525997B2
JP2525997B2 JP4185111A JP18511192A JP2525997B2 JP 2525997 B2 JP2525997 B2 JP 2525997B2 JP 4185111 A JP4185111 A JP 4185111A JP 18511192 A JP18511192 A JP 18511192A JP 2525997 B2 JP2525997 B2 JP 2525997B2
Authority
JP
Japan
Prior art keywords
interrupt
guest
cpu
zone
isc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4185111A
Other languages
English (en)
Other versions
JPH05204679A (ja
Inventor
ノーマン・チョ−チュン・チョウ
ピーター・ハーマン・ガム
ロージャー・エルドレッド・ヒュー
ムーン・ジュ・キム
ジェイムス・チェスター・マズロースキー
ドナルド・ウィリアム・マッコーリー
キャスパー・アンソニー・スカルズィ
ジョン・フェントン・スカンロン
レスリー・ウッド・ワイマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05204679A publication Critical patent/JPH05204679A/ja
Application granted granted Critical
Publication of JP2525997B2 publication Critical patent/JP2525997B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4812Task transfer initiation or dispatching by interrupt, e.g. masked

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)
  • Image Processing (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は多数のゲストのオペレー
ティング・システムを含む論理的に区画されたデータ処
理システムにおけるI/O割込みキューのためのCPUインタ
フェースに関する。
【0002】
【従来の技術と発明が解決しようとする課題】CPU イン
タフェースはホスト・ハイパバイザ・プログラムがその
ゲストのオペレーティング・システムをどのように指名
(dispatch)するかを制御するために CPUがI/O割込みに
応答する方法及びゲストがシステム中の1又は2以上の
CPUにあるゲストのプログラムを指名する方法を制御す
る。本発明により、システム中のゲスト区画数はシステ
ムに構成されたI/O割込みサブクラス(ISC)の数を越え、
かつ各ゲストのオペレーティング・システムの指名制御
はそれぞれのゲストの下に動作する複数のプログラムの
異なる優先順位に反応することができる。本発明はシス
テム中のゲストが使用できる全てのI/O割込みキューをC
PU指名制御がサポートすることを可能にする。
【0003】従来の区画システムは米国特許第4843541
号明細書に開示されている。この特許では、このシステ
ム中の各区画(ゾーンと呼ぶ)はそれぞれのゲスト・オペ
レーティング・システム(ゲストと呼ぶ)をサポートす
る。ゲスト・オペレーティング・システムはIBM MVS又
は VMオペレーティング・システムのコピーかも知れな
い。ハイパバイザ・プログラム(ホストと呼ぶ)は前記シ
ステムのそれぞれの区画で全てのゲスト・オペレーティ
ング・システムを監視する。
【0004】前記米国特許第4843541 号明細書における
記述は、このシステムの中の最大区画数を、このシステ
ム中の各CPU内の保留レジスタで使用できるI/O割込みサ
ブクラス(ISC)の最大数に制限し、それによって合計8
のI/O割込みサブクラス (ISC)を使用可能にした。各ISC
は、指定されたI/O装置のサブセットからI/O 割込みの
サブセットを受取るI/O割込みキューに対応する。最大
8のISC位置を有する各 CPU内の保留レジスタは、この
システム内のCPUとI/O割込み保留との物理的なインタフ
ェースであった。
【0005】米国特許第4271468号明細書は、対応するI
/O割込みキュー・サブクラスに I/O割込みがあるかどう
かをCPUに示すために各CPU内の保留レジスタの使用を開
示する。保留レジスタは、CPUがそれぞれのISCキュー中
の保留I/O 割込みの存在について知ることを可能にし、
かつCPUがそのCPUにあるプログラムの指名を制御するた
めの保留割込みに対する優先順位付与を可能にする。
【0006】しかしながら、前記米国特許第4843541 号
明細書の開示は区画中の全てのゲストI/O割込みを処理
するために区画当り1つのホスト制御ISCの制限を有す
る。この制限はEIEM(有効なI/O割込み可能マスク) と呼
ばれる機構を介して生じる。この制限により生じたこと
は、第一にシステムは (各CPU保留レジスタ中の8つのI
SC位置に対応する)最大8ゾーンを有すること及び第二
に各ゲストはそのゲストI/O割込みの間のあるISC優先順
位細分性を幾らか失うことである。
【0007】ゲスト・オペレーティング・システム毎の
1つのホストISC の使用は各ゲストの全てのI/O割込み
が(最大8つまでの異なるゲストI/OキューのどれがI/O
割込みを受取っているかに関係なく)1つの割当てられ
たホストISCを通過することを強制する。前記システム
内のCPUで各ゲストのプログラムの指名を制御するのに
このホストISCだけが使用可能であった。従って、(CPU
の保留レジスタ内の8つのISC位置に対応する)EIEM中の
8つのISC位置はこのシステム内の区画(ゾーン)を最大
8に制限し、更に各ゲストを1つの有効なISCだけに制
限した。
【0008】ホストと呼ばれるハイパバイザ・ソフトウ
ェア・プログラムは前記システムの全体にわたる制御を
提供し、このホストは前記システムで特別の例外信号を
供給するゲスト動作によりゲストと通信する。
【0009】ゾーンは、システム主記憶装置で中央電子
コンプレックス(CEC) の全ての資源から構成された論理
的な区画にそれぞれ割当てられた領域を含む。CEC内のC
PU資源は通常はどの1つの区画にも専用されない。その
区画内で使用可能な資源により実行することができるプ
ログラムを持つ区画のCPUを指名することにより、CPUは
通常は全ての区画に一時的に割当てられる。各区画は区
画内の全てのプログラムの動作を制御するソフトウェア
・システム(通常はオペレーティング・システム)を用
いるが、プログラムの動作を制御するのは区画内のゲス
トである。このように、区画の各々はそれに割当てられ
たCEC の資源のサブセットとして定義される。ゲスト
は、IBM ESA/390の解釈実行開始(SIE)命令を実行するCP
U によりシステム内の任意のCPUに指名される。CPU上の
ゲストの実行は、ゲストのSIE 状態が終了する(SIEが中
断される)毎に終了する。
【0010】各ゲストのオペレーティング・システムは
ESA/390構成でのSIE命令を用いてその区画内の仮想プロ
セッサ(及び仮想多重プロセッサ、MP)を順番に指名する
ことができる。そして指名された仮想プロセッサはその
ゲストが指名されている実CPU でアプリケーション・プ
ログラムを実行することができる。アプリケーション・
プログラムはシステム・メモリでそのゲストのPSWによ
りアクセスされる。ゲストのPSWはそのゲストのSD(状態
記述)から初期化される。SDはホストがゲストを指名す
るのに用いるSIE 命令のオペランドである。
【0011】V=Vゲストの場合にページ可能記憶モード
が用いられ、その場合、ゲストの絶対記憶装置はホスト
の仮想記憶装置に連続的に写像される。ホストDAT(動的
アドレス変換) 機能はV=Vゲスト絶対記憶装置をホスト
仮想空間として処理する。システム・メモリ内のゲスト
・ゾーンを見つける各ゲストのオフセット及び限定絶対
アドレスを用いて、良好なゲスト(V=Fゲスト)がホスト
の絶対記憶装置に直に写像される。V=Rゲストはオフセ
ットが0であるV=Fの特別の場合である。
【0012】
【課題を解決するための手段】本発明は論理的に区画さ
れたシステムで各CPUが識別できるI/O割込みサブクラス
(ISC)の数の"急増"を可能にする。CPUが識別できるI/O
割込みサブクラスの数は大きさの次数よりも多く増加す
る。
【0013】本発明は論理的に区画されたシステムでサ
ポートできる区画数を特に大幅に増加でき、同時に各区
画で動作できるI/O割込みサブクラス(ISC)の数をかなり
増加できる。本発明は前記システム構成で使用可能なI/
O 割込みサブクラスの数に関係なくシステム中の区画の
数を見積もることによりこの"急増"を実現する。ESA/39
0 構成を用いるシステムにおいて、本発明はシステム中
の最大区画数をそれを制限する従来の、各システムをあ
らかじめ最大8区画に制限した障壁を壊し、前記システ
ム構成によりサポートされたI/O割込みサブクラス(ISC)
の数にする。
【0014】前記システム中のゾーンは異なる論理的な
区画に割当てられたシステム資源の間で割振られたシス
テム主記憶装置(メモリ)のそれぞれの部分である。各区
画は、前記システムではゲストであるVM又はMVS のよう
な、ソフトウェア・オペレーティング・システムの種々
のコピーを実行する。ソフトウェア・ハイパバイザは全
てのゲストを監視する"ホスト"である。所与の区画内の
ゲストの下に実行中のCPU 実行プログラムの実アドレス
を再配置するシステムが用いるゾーン番号(AZN) が各ゲ
ストに割当てられる。また、ゲストI/Oプログラム(I/O
チャネル・プログラム)でゾーン番号が使用され、前記I
/O プログラムは割当てられたゾーンに再配置され、当
該ゾーンはその割当てI/OプログラムのI/O割込みの受付
けに割当てられる。
【0015】ゲストが開始したI/OプログラムからのI/O
割込みのCPU プログラム処理は開始ゲストにより最も効
率的に処理される。しかし従来の区画されたシステムは
ホストによる処理を必要とするI/O 割込みのゲストによ
る処理がかなりの制約を受けている。本発明により各ゲ
ストに許されたISCの数の増大はゲストのI/O割込みをホ
ストが処理せねばならない状況を大幅に少なくする。
【0016】本発明はI/O割込みゾーンをI/Oプログラム
を含む再配置ゾーンから分離する。再配置ゾーンは、実
行中のプログラム(ゾーンに区画されたメモリ・システ
ム用として記述されていない)が、そのプログラムで提
供された実アドレスを、割当てられたゲストのゾーンに
自動的に再配置するゾーンである(これは割当てられた
ゾーンのオフセットを前記プログラムにより与えられた
実アドレスに加えることにより行なわれる)。この分離
はゲスト記憶装置内のI/O プログラムをホストがパス・
スルーなしに実行することを可能にする。この場合、割
込みはホストのゾーンに向けられるが、I/O プログラム
はゲストのゾーンに留まる。これはノン・パス・スルー
のゲスト、特にI/O 装置を共有するゲストのチャネル・
プログラムのアドレス変換を回避する。
【0017】本発明はI/O割込みサブクラス(ISC)の最大
構成数を全てのゾーンに与える(従来はこれが制約にな
っていた)のではなく各ゾーンに与えることができるの
で、IBM ESA/390システム内の8つのISCはN個のゾーン
の各々に与えられ。即ち、Nはもはやシステムに対する
8つのゾーンに制限されない。従って、Nは理論的な制
限なしに任意の数にすることができ、システム内のゾー
ンの数は、たった8つのゾーンではなく、Nの8倍にな
る。
【0018】このように、本発明はゲストの区画(ゾー
ン)をそれぞれ独立のものとし、同時に各ゲストがCPUの
I/O割込みサブクラス(ISC)の全てを用いてゲストのI/O
動作に優先順位を割当てることを可能にする。
【0019】従って、本発明はホストISC の数を越えら
れない従来の最大ゲスト数への従属性を取り除く。これ
は区画されたシステムで割込み可能なゾーンの最大数に
関する従来の制約とゲスト毎に1つのホストISC だけに
割込み可能な従来の制約をどちらも取り除く。これはゾ
ーン数とISC 数の間の従来の1対1の従属関係を取り除
く。この新しい独立性により、全ての区画をサポートす
るのに十分な資源が存在する限り、区画されたシステム
に任意の数の区画が与えられる。この場合、区画数はホ
ストに割込み可能なISC の最大数をはるかに越えること
ができる。本発明は理論的にはシステム中の最大区画数
を制限しない。よって、本発明は各区画がシステム構成
によって与えられるISCの最大数まで複数のISCを用いる
ことを可能にする。IBM ESA/390構成は8つのI/O ISCを
与える。
【0020】本明細書に記述された各ゾーンに関連した
ISCはESA/390構成にあるISC として定義された特性を有
する。ここでは、ISCはハードウェアI/O割込みキューを
表わし、IPR(I/O割込み保留レジスタ)内のISCビットの
セットオンは保留I/O割込みを表わすそれぞれのキュー
にエレメントがあるかどうかを示す。IPRにあるISCビッ
トのセットオフは関連したキューに保留I/O 割込みがな
いことを示す。
【0021】キューは、それがシステム中のハードウェ
アとマイクロコードにしか見えずかつシステム・ソフト
ウェアに直に見えないときハードウェア・キューと呼ば
れる。ホストはハードウェア・キューを模写するソフト
ウェア・キューを生成できる。ソフトウェア・キューは
バックアップとして用いられ、ホストが任意のゲストの
I/O 割込みを取りうるようにゲストのホストにより特別
のキュー機能を実行する。ハードウェア・キューはソフ
トウェアには見えないが、その結果生じるプログラム割
込み自身はそれがハードウェア・キューによりソフトウ
ェア・キューを追跡できる十分な情報を受取るソフトウ
ェアには見える。
【0022】ホストはホストI/O PSW (プログラム状況
ワード)をスワップしてホストの割込みハンドラ・プロ
グラムをアクセスするI/O 割込みを行なう。ゲストはゲ
ストSD(状態記述)制御ブロックでゲストI/O PSWをスワ
ップして主記憶装置内のゲスト割込みハンドラ・プログ
ラムをアクセスするI/O 割込みを行なう。従って、ゲス
トとホストは別々のPSW のセットと別個の割込みハンド
ラ・プログラムとを有する。I/O 割込みが行なわれる
と、そのキュー・エレメントは関連したハードウェア・
キューから取り除かれ、もし関連キューに他の保留I/O
割込みがなければIPR 内の関連ISCビットはオフにセッ
トされる。もし保留I/O割込みがそのキューに残ってい
れば、IPR内のISCビットは再びオンにセットされる。
【0023】本発明は特定のゲスト・パス・スルー機能
及び特定のホスト警告機能を含むI/O 割込み識別手段を
各CPUに提供する。全てのホストI/O割込みはホストに直
に引渡される。
【0024】ゲスト・パス・スルー機能は、CPU で現に
指名されたゲストが、該ゲストの指名を終了せずに、当
該ゲストのI/O 割込みを直に処理することを可能にする
独特の特性を有する。(従来のシステムは、ホストがゲ
ストの割込みを行ないうるように、SIE割込みと呼ばれ
るゲストのSIE指名を終了した。)
【0025】警告機能は、ゲストが待ち状態にあるか又
は単に現在指名されていないときのような、ゲストがCP
U上で動作していないときに任意のゲストのI/O割込みの
存在をホストに警告する。従来のシステムは、ゲストが
待ち状態であるか又は任意のCPU に指名されていないと
きには、ゲストI/O 割込みについて警告できなかった。
警告機能はCPUが固有モード(ホスト・モード)又はエミ
ュレーション・モード(ゲスト・モード)で動作している
あいだ使用できる。
【0026】警告機能は各CPUにI/O割込み識別手段を備
える。I/O 割込み識別手段はシステムによりサポートさ
れたそれぞれのゾーンの記憶アレイ(又はできればレジ
スタ対のテーブルが望ましい)を含む。ゾーン毎に、そ
のレジスタ対はIPRと関連IPR内のISC位置毎のマスク位
置を有する関連マスク・レジスタとを含む。前記レジス
タ対は異なるゾーンに割当てられた優先順位により優先
順位が付けられる。マスク・レジスタ内のマスクはどれ
も他のどの位置にも関係なくマスクオン又はマスクオフ
することができる。マスクオン位置は、それに対応する
ISC 位置を、割込み可能なISC を持たない更に高い優先
順位のゾーンを除いて最上位の優先順位を有するゾーン
で最上位の優先順位を持つ割込み可能なISC を選択する
プロセスで用いることを可能にする。優先順位を選択さ
れたISCはそのゾーンの値とそのISCの値により識別され
る。本明細書では、これはI/O 割込み識別手段にある概
念的な"ゾーン・マスク・テーブル(ZMT)"内のISCの2次
元のロケーションを表わす記号"zone.ISC"(ゾーンISC)
で参照される。
【0027】本発明は、システム中のそれぞれのCPUで
異なるI/O割込み識別手段の別々のゾーン・マスクをロ
ードし記憶する手段の提供により、I/O 割込み可能な仕
様をサポートする。マスクは前記識別手段が別々の目的
でアクセス中でないときはいつでもロードできる。これ
は解釈実行開始(SIE) エントリで有効な割込み可能マス
クの設定からコンピュータ・ハードウェアを解放しかつ
マスクをロードするゲスト・ロード制御(LCTL)命令の使
用を回避する。
【0028】本発明は、ホスト割込み、警告割込み又は
ゲスト・パス・スルー割込みのうちのどの動作を、有効
な割込み可能マスクで割込み可能な保留I/O 割込みとみ
なすかを決定するコンピュータ・ハードウェアも提供す
る。
【0029】本発明は幾つかの新しい命令:警告割込み
可能を制御するセット・ゾーン・マスク(SZM)命令、ス
トア・ゾーン・マスク・テーブル(STZMT)命令及び1つ
の CPUが別のCPUのゾーン・マスク・テーブル(ZMT)をセ
ットすることを可能にするSIGPセット・ゾーン・マスク
・テーブル機能を提供する。
【0030】I/O割込み識別手段に特有の特性はZMTで各
ゾーン・マスクによるクリア位置の提供である。クリア
位置は、ゾーンがそれぞれのゾーンから選択されたI/O
割込みを前記割込みを行なう関連したゲストのホストへ
の警告後に行なうべきか又は保留のままにしておくべき
かを制御する。
【0031】本発明は、(ゲストがCPUで指名される間
はホストよりはむしろ)CPUが、あるタイプのゲスト
(例えば、V=R 及び V=F タイプのゲスト)のゲストI
/O割込みを直にパス・スルーことを可能にし、これらの
ゲストが前記割込みをホスト介入なしに処理することが
できる。その結果、以前は必要としたシステム・ホスト
・スーパバイザの余分な検査及び制御動作を削除され、
I/O 割込みを処理する際にゲストへのパス・スルー機能
を実行するCPU能力が増大する。
【0032】本発明により各CPUに設けられたマスク・
ハードウェアによって、CPUはゲストのどれかのI/O 割
込みの存在を、そのゲストがこのCPU又は他のCPUで指名
されていないときも、かつそのゲストが待ち状態の間
も、システム・ホストに知らせることができる。この警
告信号はホストに次の選択を与える。第一の選択は処理
のためのI/O割込みを受け入れるCPUのどれかにゲストを
指名することである。第二の選択はゲストが取るキュー
にある割込みを次の通常の指名(タイム・スライス)のあ
いだ保留にしておくことである。第三の選択はホストが
(V=V タイプのゲストのような)ゲストのI/O割込みを
処理することである。
【0033】ゲストのパス・スルーを制御するマスクの
所定のセッティング及び警告はCPU単位で行なわれる。
即ち、CPU は選択することができ、ある割込みでは警告
を必要とし、他の割込みでは警告を必要としない。
【0034】この処理方法は全てのI/O 割込みを受理し
かつそのゲストの全ての割込みをシミュレートすること
が要求されるホストのオーバーヘッドを回避できる。こ
れは特にCPUからの直接のI/O割込みパス・スルーを用い
る良好なゲストに役立つ。
【0035】よって、本発明はシステム中の全てのI/O
割込みにCPUインタフェースを提供する。それによっ
て、システム中の全ての潜在的なI/O 割込みの保留及び
優先順位割込み可能状態がどちらも各CPUに維持され、C
PUで実行しているあいだにCPU はゲストの指名決定を行
なうソフトウェアにそれを伝達できる。
【0036】これは、従来は各ゲスト毎に全てのI/O割
込みを処理する1つのISCにより取得可能であったもの
よりも効率的なCPU指名動作を可能にする。
【0037】関連した(システム中のCPUの間で接続され
た)I/O 割込みCPU選択ハードウェアはCPUがどれも任意
の保留I/O割込みを処理することを可能にする。これは
コンピュータ・システム中の全CPUに (サブチャネル内
の制御ブロックから得られた)割込みのゾーンISCを表わ
す各I/O割込み信号を同報通信するI/O サブシステムに
よって行なわれる。各CPUは前記信号を受取ってそのI/O
割込み識別手段で知らされたゾーンISCのロケーション
をアクセスし、そのISC位置をオンにセットして前記関
連したサブチャネルI/O割込みキューにI/O割込みが存在
することを示す。
【0038】CPUがその命令処理で割込み位置に達する
と、該CPUは現在の最も優先順位の高い割込み可能なゾ
ーンISCとCPU識別子(CPUID)をシステム中の(全てのCPU
識別手段に接続されたシステム記憶制御装置のような)I
/O割込み調整手段に送る。もし2以上のCPUがそのゾー
ンISCを処理する唯一のCPUの選択に応答して同じゾーン
ISCの処理を要求すれば、調整手段は結合を中断し、選
択されたCPUのCPUID及びゾーンISCを全てのCPUに同報通
信する。各CPUは同報通信を受取りそのCPUIDと比較す
る。もし両者が等しければ、CPUはそれが選択されたこ
とを知り、そのCPUは当該割込みの処理を行なう。もし
前記両者が等しくなければ、CPU はそれが選択されなか
ったことを知り、そのCPU は当該割込みをその識別手段
から削除する。全てのCPUの識別手段は各CPU 内の当該
ゾーンISCをリセットする。通常は割込み信号に応答す
る最初のCPUだけがI/O割込みの処理に選択される。シス
テム中のCPUはどれも可能なI/O割込みの処理に選択する
ことができる。I/O割込み要求の処理後、選択されたCPU
内のマイクロコードは関連したハードウェア・キュー
見出しを検査し、そのゾーンISCに他の保留I/O割込み要
求が存在するかどうかを調べる。もしそれが見つかれ
ば、そのCPUは、そのゾーンISCキューに対応する IPR内
のビットを再びオンする要求を全てのCPUに同報通信す
る。
【0039】本発明はゲストの指名状況に関係なく選択
的に割込み可能なISCを用いるゲストのI/O割込みの存在
をCPUが検出することも可能にする。
【0040】各CPU内のI/O 割込み手段は連続的に動作
し、そのCPUの通常の動作と並行して各CPUサイクルで最
も高い優先順位で割込み可能なゾーンISCを決定する。
各決定はI/Oコード・レジスタに登録される。受理され
た各ゾーンISCは各サイクルの終りで全てのCPUから取り
除かれ、同じゾーンISCの別のI/O 割込みが存在する場
合にだけ、全てのCPU識別手段に再びセットされるの
で、受け入れられたI/O割込みはどれも別のサイクルで
どのCPUにも受理されない。
【0041】本発明は、システム・メモリ中の異なるゾ
ーンが、I/O プログラムを含むゾーンとは別のサブチャ
ネルからI/O 割込みを受取ることも可能にする。これら
の異なるゾーンを用いる利点は、ホストがゾーン間の分
離を維持しながらゲスト・ゾーンでI/O プログラムを使
用できることである。これは、例えばESA/390 構成にお
けるSCHIB のPMCW部分で、サブチャネル制御ブロックに
2つの異なるゾーン識別子、即ち割込みゾーン番号(IZ
N) 及び再配置ゾーン番号の両者をを与えることにより
行なわれる。
【0042】この多重ゾーン特性は、ホストがPMCW内の
IZN値を変更することにより、I/O割込みを受けるゲスト
をあるゲストから別のゲストに切替えることも可能にす
る。
【0043】SIE 構成は第1のレベルのゲスト(即ちホ
ストが指名したゲスト)がホストとして動作しかつ(第2
のレベルのゲストと呼ばれる)ゲストを指名することを
可能にする。本発明により、第2のレベルのゲストはパ
ス・スルー・ゲストとして指名される。サブチャネル制
御ブロック内のRZNフィールド及びISCフィールドのほか
に、IZN フィールドの導入は、システムのISC の使用を
他の第1のレベルのゲストの間で調整せずに、第1のレ
ベルのホストにサブチャネル内のISC フィールドを用い
させることによりこの機能を可能にし、第2のレベルの
ゲストのI/O 割込みをキューに入れ、指示し割込み可能
にする。
【0044】新しい第1のレベルのゲスト識別子(IZN)
は、第1のレベルのゲストに関連したI/O割込み又はそ
れらの第2のレベルのゲストを、他の第1のレベルのゲ
ストに関連したI/O割込み又はそれらの第2のレベルの
ゲストから識別する。IZNフィールドは、第1のレベル
のホストによる誤り処理又はシミュレーションに必要な
場合は、第2のレベルのゲストに関連したI/O割込みを
第1のレベルのゲスト(従来の技術の場合のようなホス
トではない) に指向することも可能にする。ホストは、
ホストならびにホスト指定警告仕様を有するI/O割込み
に割当てられる装置に関連したI/O割込みを受け入れる
完全な能力を維持する。
【0045】ISCフィールドは、第2のレベルの1つの
ゲストのI/O割込みを、同じ第1のレベルのゲストによ
りパス・スルー・モードで指名された第2のレベルの別
のゲストから識別するのに用いられる。このマスク機能
は第2のレベルのゲストのSIE指名で有効なゲスト・マ
スクを生成することにより行なわれ、第1のレベルのゲ
ストにより作られた任意の警告仕様を含む第1のレベル
のホスト及び第2のレベルのゲストのマスク仕様を組み
込む。
【0046】RZNは従来の技術で行なわれたようにI/O割
込み識別子からの独立性を維持する。これは第1のレベ
ルのゲストが第2のレベルのゲストの各々の再配置仕様
から(全ての第1レベルのホストの記憶装置ならびに全
ての第2レベルのゲストの記憶装置の各々を含む)異な
る再配置仕様を得ることを可能にする。
【0047】
【実施例】[ゾーン及びシステム領域のシステム・メモ
リ・マップ(図1)] 図1はシステム・メイン・メモリのメモリ・マップであ
る。このマップでは、システム領域はメモリ・マップの
最上部に示され、マイクロコード及びハードウェアによ
るアクセスだけに使用可能な領域を表わし、ソフトウェ
ア・プログラムによるアクセスは不可能である。
【0048】システム領域内にはI/O 割込みを表わすエ
レメントのキューがある。これらのキューはソフトウェ
アによらず、ハードウェア・エンティティとみなされる
マイクロコードによりサポート又はアクセスされるので
"ハードウェア・キュー" と呼ばれる。
【0049】この実施例の各ゾーンには8つのI/O 割込
みキューが設けられている。この発明により設けられる
ゾーンの数には理論的には制限がないが、実際には、シ
ステムの特定の設計で選択されたフィールドの大きさに
よる制限がある。
【0050】本発明はシステム領域で供給できるI/O キ
ューの数を最大Nの8倍まで急増させることができる。
ここで、Nはシステムに設けられるゾーンの数である。
従来は、1つのシステムで最大8つのハードウェア・キ
ューが可能であった。従って、本発明により供給される
キューの最大数/システムはN倍に増加する。例えば、
本発明を用いるシステムは従来の最大8つのハードウェ
ア・キューの代わりに192 のハードウェア・キューと24
のゾーンを持つことができる。
【0051】[I/OサブシステムによるCPU識別手段への
通信(図8)] I/Oサブシステムは各I/O割込みに関する情報をコンピュ
ータ・システム内の全てのCPUに同報通信する。この情
報は、図8に示すようなI/O制御ブロック中の、割当て
られたISC、IZN、RZN及び接続I/O装置番号を包含する情
報を含む。本発明の最も重要な目的はIZN(I/O割込みゾ
ーン番号)及びISC (I/O割込みサブクラス・コード)であ
り、IZN及びISCはどちらもそれぞれのI/O割込み識別手
段にあるエントリに関してCPUに送られるゾーンISCであ
る。RZN(再配置ゾーン番号)はI/Oプログラム及びその制
御情報を含むゾーンであり、ホストが所有するゾーンか
も知れないしゲストにとってアクセスできないかも知れ
ない。それにもかかわらず、ゲストは割込みを受けるゲ
ストのゾーンを指定するIZNを用いてサブチャネルから
のI/O割込みを受けることができる。
【0052】コマンドは各CPU のコマンド・レジスタ4
(図3にも示す)にサブチャネル情報を送るのに用いるこ
とができる。このコマンドは、CPUにそのI/O割込み識別
手段にあるIPRでゾーンISCの位置を見つけてセットさせ
るために、コマンド・コード及びゾーンISCオペランド
・フィールドを用いるCPU又はI/O サブシステムからの
情報を受取るCPU同報通信バスで送られる。
【0053】そして各CPUはアドレスを指定するコマン
ドを用いてそのI/O割込み識別手段にゾーンISC位置をセ
ットする。このISC位置はそれぞれのゾーンのIPR (I/O
保留割込みレジスタ) にある1つのISCビットである。
あらゆるCPUにある全てのレジスタ22は前記コマンドを
同時に受取る。このコマンドを受取ると、各CPU はその
識別手段にある対応するIPRビットをセットする。しか
し、結局は1つのCPUだけが各CPUでの割込み可能なゾー
ンISCセッティングで表示される各I/O 割込みを処理
し、全てのゾーンISCキューに関してI/O割込みを処理す
る全てのCPU が競争状態になるように全てのCPUは対応
するゾーンISCビットをセットし、それによって CPUは
どれもゾーンISCキューに関するどのI/O割込みも処理で
きる。
【0054】ゾーンISCオペランドを有するDEQコマンド
は、CPUのどれかがI/O割込みの処理を要求する毎に(そ
れを関連キューからデキューすることにより) CPUによ
り同報通信される。同様に各DEQコマンドは各CPUのI/O
割込み識別手段に送られ、それに対応するゾーンISCのI
PR位置をオフ状態にリセットする。
【0055】[CPU I/O割込み識別手段(図3)] ホスト及び警告制御: I/O 割込み識別手段はレジスタ対0〜Nのセットとして
図3に示され、システム内の割込み可能な区画(ゾーン)
毎に1つのレジスタ対が与えられる。レジスタ対の各々
はI/O 割込み保留レジスタ(IPR)28及びゾーン・マスク
・レジスタ(ZMR)26を含む。各ゾーンIPR内のビット位置
0〜7は保留I/O割込みを含む各割込みサブクラス(ISC)
を指すようにオンにセットされる。各ZMRはレジスタ対
の関連 IPR内のISC ビット位置にそれぞれ対応する8マ
スク・ビット位置0〜7を有する。0の状態(割込み禁
止状態)のマスク・ビットは対応するISC ビットの使用
を禁止し、1の状態(割込み可能状態)のマスク・ビット
は対応するISC ビットの使用を許可する。
【0056】各ゲストのZMR 26はクリア・ビットCを有
し、1:ホストが関連IPR に表示された保留I/O 割込み
を行なうか、2:ホストは前記割込みを行なわないがホ
ストによる検査の後そのハードウェアI/O 割込みキュー
で保留のままであるかを制御し、前記割込みを有するゲ
ストにより前記キューからクリアされる。
【0057】ホスト・ゾーン(ゾーン0)のZMR 26はホス
トが "ロード制御" (LCTL)命令を用いることにより初期
化される。ホストは "ゾーン・マスク・セット"(SZM)命
令を用いてゾーン1〜NのZMR 26のマスク設定(Cビッ
トを含む)を初期化する。
【0058】ゾーン0に割当てられたレジスタ対はホス
トI/O 割込みを処理するものである。他のレジスタ対は
ゾーン1〜Nに割当てられ、ホストにゲストI/O 割込み
を警告する。本実施例では、ゲスト1は最も高い優先順
位のゲストとみなされ、ゲストNは最も低い優先順位の
ゲストとみなされる。従って、ゲスト優先順位はゲスト
・ゾーン番号付与と逆の関係にある。
【0059】全てのIPR はシステム内の割込み可能なゾ
ーン毎にレジスタを有する保留レジスタ・テーブル(PR
T)を含むとみなすことができる。同様に、全てのZMRは
システム内の割込み可能なゾーン毎にレジスタを有する
ゾーン・マスク・テーブル(ZMT)を含むとみなされる。
【0060】ホスト・ゾーン0のZMR 26はホスト制御レ
ジスタ6(CR.6)22の8ビット・マスク内容を用いる特別
の場合である。
【0061】各ゾーン・レジスタ対のマスク動作は対の
IPR及びZMRにある対応するビット位置をANDするANDゲー
トを用いる。従って、それぞれのAND 出力0〜7を供給
するためにIPRビット0はZMRビット0とANDさ
れ、...IPRビット7はZMR ビット7とANDされる。IP
RでオンにセットされZMRで使用可能なISCビットだけが
ビットワイズANDゲート25からそれぞれの出力に信号を
供給することができる。
【0062】(ゾーン0の)ホストのビットワイズANDゲ
ート25の出力は最高優先順位ISCエンコーダ36に供給さ
れる。最高優先順位ISCエンコーダ36は、IPR 24で1の
状態(最も低い番号の割込み可能にセットされたISC)に
セットされた最高優先順位のマスクオンISCである、ホ
ストの最高優先順位のゾーン0にある最高優先順位のIS
C番号を示す。この最高優先順位ISC 番号はエンコーダ3
6で3ビットの番号として符号化され、ホストI/Oコード
・レジスタ44のISC位置に記憶される。この実施例では
ゾーン0は常にホストを意味するので、ホストICR(I/O
コード・レジスタ)44にゾーンを記憶する必要はない。
【0063】ICR 44内の有効ビットVは、AND ゲート25
から8出力ラインの全てを受取るOR回路35の出力により
セットされる。OR回路35からの出力はホストの保留割込
みのどれかが存在するか存在しないかを表わす。従っ
て、ホストの割込みのどれかで、1の出力状態がOR回路
35からホストICR 44内の有効フィールドVに供給され、
ISC内容の有効状態を表わす。
【0064】各ゲストのビットワイズAND ゲート29-1〜
29-Nからの8つの出力はそれぞれのOR回路30-1乃至30-N
に供給される。これらのOR回路はマスクオンI/O 割込み
のどれかがサービスを必要とするそれぞれのゾーンのIP
R に表示されるかどうかを示すそれぞれの出力を供給す
る。
【0065】最高優先順位ゾーン・エンコーダ38に(ゲ
スト・ゾーン1〜Nの)N個のOR回路の出力が供給され
る。エンコーダ38は、最も低い番号(最も左)のOR出力信
号を、警告プロセスのために割込み可能にセットされた
ISC を有する最高優先順位ゾーン番号として選択する。
このゾーン番号は警告ICR 40内のゾーン・フィールドに
供給される。
【0066】ゲスト・ゾーンANDゲート29-1〜29-Nの全
ての出力は警告ISC保留選択回路39にも供給される。選
択回路39は割込み可能にセットされたISC を有する最高
優先順位ゾーン内の最高優先順位で割込み可能にセット
されたISC位置を選択する。即ち、ISC保留選択回路39で
検査されるISCは現に選択された最高優先順位ゾーン内
のISCだけである。この選択されたISCは警告ICR 40内の
ISC位置に供給される。
【0067】警告ICR 40内の有効ビットVはOR回路30-1
〜30-Nの出力を受取るOR回路37の出力によりセットされ
る。OR回路37からの出力はゲストのどれかの保留割込み
の存在又は非存在を示す。従って、もしゲストのどれか
の割込みが存在すれば、OR回路37からそのゲストのICR
40にある有効フィールドVにそのゾーンISC 内容の有効
状態を表わす1の出力状態が供給される。
【0068】[ゲスト・パス・スルー制御(図3)] 各ゲストは主記憶装置のホストの排他的な部分にある状
態記述(SD)により定義される。最新のゲストはホストが
そのゲストのSIE (解釈実行開始)命令を実行することに
より指名される。この命令はそれぞれのゲストのSDを指
すオペランドを有する。SIEが実行されると、ゲストCR6
フィールドのSD内容及びゲストAZN(活動状態のゾーン番
号)フィールドは、そのSIE指名を行なうCPU内のゲストC
R6(GCR6)レジスタ15及びゲストAZNレジスタ16にコピー
される。
【0069】ISC保留選択回路17は全てのIPRのそれぞれ
の出力を受取り、ゲストAZN に等しいゾーン番号を持つ
IPR だけを選択する。従って、選択回路17はそのゲスト
の割込み可能なISCの値のセットだけを出力する。ビッ
トワイズANDゲート18は選択回路17からの8出力を全て
受取り、ゲストCR6内の8ビットと前記出力をそれぞれA
NDする、即ち、CR6にあるマスクを、ANDゲート18からの
割込み可能にセットされた ISC出力に重ねる。このAND
動作はゲストのIPR内のISCの値にもう1つのマスクを重
ね、その結果は最高優先順位ISC エンコーダ21に出力さ
れる。エンコーダ21は1の状態を持つ最も低い番号のIS
C を選択する。最も低い番号の1のビットは指名された
ゲストの最新の最高優先順位ISCを表わす。エンコーダ2
1のISC出力はゲスト・パス・スルーICR 20内のISCフィ
ールドに入れられる。
【0070】OR回路19はゲストICR 20の有効ビットVを
セットする。OR回路19はビットワイズAND ゲート18から
8出力ラインの全てを受取る。OR回路19の出力は割込み
可能にセットされたI/O 割込みがゲスト・ゾーンに存在
するかどうかを示す。もしそのゲストの割込みが存在し
なければ、ゲストICR 20の有効フィールドに0の状態
(無効を表わす)が与えられる。1の状態は有効を表わ
す。
【0071】処理されるI/O 割込みがある限り各マシン
・サイクルで新しいゾーンISC の値をICR 44、40及び20
に供給することができる。よって次のサイクルで、前記
識別手段ISC及びマスクの状態が変更されていない場合
には同じゾーンISCが示される。これらの状態はISC設定
の追加又は削除が図2でICRにより処理される最高優先
順位保留I/O割込みを変える場合に変更される。
【0072】警告の第一の有用性は、(ゲストの状態記
述子SDでゲストのPSWの待ち状態ビット14がオンにセッ
トされてゲストの待ち状態を表わす) 待ち状態のとき又
はゲストは待ち状態ではないが指名されないとき、ゲス
トのI/O 割込みの存在をホストに警告することにある。
そしてホストはそのPSW の待ち状態ビット14をオフにセ
ットする、即ちそのゲストを指名することにより、その
ゲストを実行可能(指名可能)な状態におくことができ
る。
【0073】[各識別手段における優先順位選択プロセ
ス] 図3で、ホストICR 44は最新のゾーン0の最高優先順位
マスクオン・ホストISC だけを受取る。警告ICR 40は前
記識別手段にあるゲスト・ゾーン1〜Nのどれかで最高
優先順位で割込み可能にセットされたゾーンISC だけを
受取る。ゲスト・パス・スルーICR は現に指名されたゲ
ストの最高優先順位で割込み可能にセットされたゾーン
ISCを含む。
【0074】警告ICRだけがクリア(C)フィールドを有
する。Cフィールドは保留I/O割込み状態をクリアする
(I/O割込みキューから対応するサブチャネルを取り除
く) かどうかのオプションをホストに与える。Cフィー
ルドを1にセットすることはホストが割込みをクリアす
ることを示す。C=0にセットすることは割込みがクリア
されないことを示す。サブチャネルはI/O 割込みキュー
に残され、ホストが保留ゲストI/O 割込みの存在を警告
されるだけである。通常、もしC=0であれば、ホストは
そのゲストを再指名し、I/O 割込みはそのゲストにパス
・スルーされる。これはゲストのゾーンISC 割込みを処
理する良好なプロセスである。これはゲストの割込みを
ホストにシミュレートさせるよりも小さいシステム・オ
ーバーヘッドが用いられるからである。しかしながら、
ゲストのパス・スルーはゲストの全ての状況に適すると
は限らない。
【0075】[他の可能な実施例] I/O割込み識別手段の別の実施例は、CPUのI/O 割込み識
別手段で得られる最高優先順位の割込み可能なゾーンIS
Cの値を受取る1つのI/Oコード・レジスタを用いること
ができる。
【0076】前記ICRは4つのフィールド:H/A/G、ゾー
ン、ISC 及びCを有する。H/A/G フィールドはその包含
されたゾーンISCがH(ホスト)、A(警告)、G(パス・ス
ルー・ゲスト) 又は無効のどれかを2ビット・コードで
表示できる。
【0077】I/O 割込み識別手段の更に別の実施例は、
それぞれの行(row) が図3に示すレジスタ対にあるそれ
ぞれのゾーンの内容を含む記憶装置アレイを用いること
ができる。このアレイは図3に示す機能を実行する回路
ロジックに結合される。
【0078】[I/O割込み識別手段からの選択出力] 図4は各CPUのI/O割込み識別手段内の最高優先順位で割
込み可能にセットされたゾーンISCの選択を決定する。
ゾーンISCは3つの異なるICR 44、40又は20の最高優先
順位の有効なICRから選択される。それらは下記の優先
順位(1は最高であり3は最低の優先順位である)を有す
る。 1. ICR 44内のホストI/O割込み 2. ICR 40内の警告I/O割込み 3. ICR 20内のゲスト・パス・スルーI/O割込み
【0079】[ICR内容のCPU処理] 図5は任意のCPUに指名されたゲストによる命令実行を
示す。ブロック131は現に実行中のプログラムの次の命
令の取出しを示す。ブロック132はその命令のCPU実行を
表わし、ブロック133 はその実行が首尾よく終了したこ
とを示す。ブロック134 で、現に実行中のプログラムは
その命令処理中に保留割込みを処理できる点に達する、
即ちブロック134で、その最高優先順位で割込み可能
な、即ちI/O割込みよりも高い優先順位を持つ割込みの
処理を開始する。ブロック134 の処理が終了すると、ブ
ロック135で保留中の使用可能なI/O割込みの処理を開始
し、ホストPSW 中のビット6の状態の検査によりホスト
が割込み可能かどうかを検査することができる。
【0080】ブロック135で、もしホストPSWビット6が
割込み可能を表わすならば、ブロック136 が開始され、
(図3の)ホストICR 44及び警告ICR 40の有効性状態が検
査される。もしICR 44又は40のどちらかが有効な内容を
含むならば、そのICR に表示された関連ゾーンISCハー
ドウェア・キューにあるI/O割込みを処理するためにブ
ロック136から図4の入力点Aに進む。
【0081】ブロック135でホストPSWがホストI/O割込
みのCPUを割込み可能にしない場合、又はブロック136
でICR 44及びICR 40がどちらも無効の内容を含む場合、
ブロック137が開始される。ブロック137は(ゲストのSD
中のゲストPSWにあるビット6のセッティングを検査し
て)ゲストのI/O割込みが可能かどうかを検査する。
【0082】ブロック137で、もしゲストのPSWビット6
が割込み可能を表わすならば、ブロック138 に進み、ゲ
ストICR 20がオンにセットされた有効ビットを有するか
どうかを検査する。もしICR 20の内容が有効であれば、
ブロック138 から、ゲストのICR 20にあるゾーンISC I/
O割込みを処理する図4の入力位置Aに進む。
【0083】しかし、もしブロック137でゲストのI/O割
込みが禁止 (即ちPSWビット6がオフ)ならば、又はもし
ブロック138でゲストのICR の内容が無効ならば、ブロ
ック137又はブロック138からブロック139に進み、I/O
割込みよりも低い優先順位を持つ他の保留割込み(非I/
O)のどれかをを処理する。その後、ブロック131 に戻
り、CPU処理はその命令ストリームの実行を続ける。
【0084】[全てのCPUの有効なICRの処理の調整(図
2)] ICR 44、40及び20の間で各CPU が動作する際の優先順位
制御は、有効な内容を持つ3つのICR のどれが図5に記
述された方法を用いる最高優先順位を有するかを選択す
る。有効な内容を持たないICR はどれも優先順位決定で
無視される。
【0085】I/O割込み処理を制御するCPUにより最高優
先順位のICRが選択されると、CPUはCPU調整手段(CPCM)1
4に接続される同報通信アウトバス17Aで要求コマンドを
同報通信する。CPCM 14 はコンピュータ・システムのシ
ステム・メモリ制御装置に配置することができる。DEQ
(デキュー)コマンド・コードが用いられる。
【0086】アウトバス17Aは、ICR 44、40及び20のう
ちから選択されたICRを、システム中の全てのCPU(CPU 0
〜CPU K) からCPCM 14に接続する。CPCM 14はレジスタ1
2を含む。レジスタ12は動作サイクル中に受取った最初
のゾーンISC を登録し受理する。動作サイクル中にゾー
ンISCを送る他のCPU はどれも拒絶される(登録されな
い)。ゾーンISCを送る各CPUはそのCPUIDも送る。送られ
たCPUIDはそのCPUのゾーンISCが登録されるとレジスタ1
2中のIDフィールドに入れられる。
【0087】DEQコマンドがCPCM 14に登録されると直ち
にアウトバス17A でシステム内の全てのCPUにコマンド
構成要素(ID、CMD動作コード及びゾーンISC)を送る。各
CPUは送られたIDをレジスタ3で受取り、残りはレジス
タ4で受取る。そしてCPU は受取ったIDとレジスタ2に
記憶されたそれ自身のCPUID を比較回路5で比較し、受
取ったゾーンISCとそのCPUで送られたゾーンISC とを比
較回路6で比較する。前記送られたゾーンISCに一致す
るこのCPUが受取った最初のDEQ要求はR.POS又はR.NEG信
号のどちらかである。もし比較回路5及び6の比較がど
ちらも一致すれば、ブロック7はR.POS信号を生成す
る。この信号は選択されたICRをCPCMが受理したことを
この CPUのマイクロコードに知らせるので、このCPUは
受理したICR内の最新のゾーンISCで表示されたI/Oキュ
ーからのI/O割込みを処理できる。
【0088】もし一方の比較回路が一致状態を示し比較
回路5が不一致状態を示すならば、ブロック7でR.NEG
信号が生成され、選択されたICRをCPCMが受理されてい
ないことをこのCPUのマイクロコードに知らせるので、
このCPUは前記受理されたICR 中の最新のゾーンISCで表
示されたI/OキューからのI/O 割込みを処理しない。し
かしながら、それにもかかわらず、CPU はISC 40内の受
理されなかったが有効なゾーンISC の通常の警告動作に
参加し、図4のブロック65で説明したようにホストに警
告することができる。
【0089】図4に示したように、I/O割込みは受理さ
れたゾーンISCで識別されたI/O 割込みキューからの受
理されたCPU によりクリア(デキュー)される。そしてそ
のキューには1つ少ない割込みがある。これは空のキュ
ーかも知れないしそうでないかも知れない。
【0090】CPCMから同報通信されたDEQコマンドを受
取る全てのCPUは、CPU のどれかで受理されたI/O 割込
み識別手段にあるIPR中の当該ゾーンISCをオフにリセッ
トし、このIPR ビットのリセットはR.POS又はR.NEG信号
が生成されたかどうかに関係なく生じる。もしこのゾー
ンISCキューが空ではないならば、各CPU内にあるこのゾ
ーンISCは各CPUの次のサイクルで再びオンにセットされ
る。それによって、空ではないキューの最後に選択され
たゾーンISCは、より高い優先順位のゾーンISCがその間
にセットされて前記識別手段IPRに入れられない限り、
全てのCPU識別手段の次の動作サイクルで再び最高優先
順位のゾーンISCになる。受理されたゾーンISCビットの
IPRでのこのリセット及びセットは全てのCPUのICR内の
有効なゾーンISCの内容を全てのゾーンISCのI/O割込み
キューの見出しと同期させる。
【0091】[選択されたI/Oコード・レジスタ・エン
トリの処理(図4)] 図4は図3からの受理されたI/Oコード・レジスタ(ICR)
44、40又は20の内容の任意のCPU での処理の流れ図であ
る。ブロック50は、図2で同報通信で受取ったID及びゾ
ーンISCが、そのCPUにあるICRの1つからそのCPUの同報
通信で送ったゾーンISCの調整手段14による受理である
とそれぞれのCPUが現に決定したことを示す。
【0092】ブロック51で、R.POS(受理)又はR.NEG(拒
絶)の信号がCPU で生成されているかどうかを検査す
る。もし受理信号が得られたならば、ブロック52で、ゾ
ーンはホストI/O 割込みが処理されることを示す0であ
るかどうかを検査する。ブロック52で、受理されたゾー
ンISCがホストICRに関するものかどうかを検査する。も
しホストICRに関するものでなければ、受理されたゾー
ンISCはゲストICR に関するものであり、ブロック66に
進む。ブロック66で、パス・スルーI/O 割込みのゲスト
処理を続行するブロック67へのイエスの出口を選択でき
るようにSCH.I フィールドがオフにセットされているか
どうかを検査する。もしSCH.I フィールドがオンであれ
ば、ノーの出口が選択され、ゲスト処理は終了する。従
って、SCH.I フィールドはゲストのパス・スルー処理が
可能にされるかどうかについての制御をホストに与え
る。
【0093】ブロック67で、パス・スルー・ゲストはI/
O 割込みを処理しゾーンISC ハードウェア・キューから
クリアする。そして、ゲストはブロック68で割込みを行
なう。これはゲストのSDにある I/O PSW、即ちGPSWのス
ワップを必要とする。パス・スルー割込み処理が終了す
ると、CPUはブロック71で他のCPU命令の処理を続ける。
【0094】しかしながら、もしブロック53で警告ICR
が受理されたゾーンISC の発信元であったならば、ブロ
ック54に進み、警告ICR からCビット状態を検査する。
本発明では、Cビットによりホスト又はゲストはゾーン
ISC 割込みキューからゲスト割込みをクリア(除去及び
処理)するか、又はゲストはホストが待ち状態のゲスト
を起こすか又は指名されていないゲストを直ちに指名す
るように警告された後にその割込みをクリアするか、あ
るいは通常の指名スケジュールに従って指名されるまで
そのゲストを待たせる。
【0095】ブロック54でクリア(C)ビットの状態を検
査し、ホストがそのキューから割込みをクリア(除去)す
るかどうかを判定する。C=1の状態は、ホストがその
ハードウェア制御キューから割込みをクリアすることを
表わす。C=0の状態は I/O割込みがそのハードウェア
制御キューに残されることを表わす。
【0096】もしブロック54でC=1の状態が見つかれ
ば、ブロック55で現に指名されたゲストがあるかどうか
を検査する。もしイエスなら、その指名はそのSIE 状態
を終了する(SIEをさえぎる) ことにより終了する。次の
ブロック56は(I/O 以外の)優先順位がより高い割込みに
ついて検査する。もしイエスなら、最新のI/O 割込みは
処理できず、ブロック69で再びエンキューされ、CPUが
戻る前にそのI/O割込みがなくなる可能性を取り除く。
そしてブロック70で優先順位がより高い他の状態を処理
する。
【0097】しかし、もしブロック55でゲストが指名さ
れていなければ、ブロック59で最新のゾーンISCキュー
から割込みをクリアする。そして、ブロック60でCPUのP
SA(プログラム保管領域)に予約されたI/O割込み領域に
ゾーンISC 割込みの割込みコードを記憶する。
【0098】ブロック61で、ホストのI/O PSWのスワッ
プを行なうことによりホストはI/O割込みを行なう。
【0099】しかしながら、ブロック54でC=0が見つ
かれば、ブロック62で現に指名されたゲストがあるかど
うかを検査する。もしイエスなら、ゲストの指名はその
SIE状態を終了する(SIEをさえぎる)ことにより終了し、
ブロック64でこのゾーンISCI/O割込みの割込みコードを
I/O割込みに関するCPU のPSA(プログラム保管領域)に予
約された領域に記憶する。ICR内のゾーンISCの値はPSA
(プログラム保管領域)内のそのゲストの実アドレス・ロ
ケーション0にあるI/O 割込みコードのワード2に記憶
され、CECのメイン・メモリ内のゲストのPSAを見つける
ゲストのオフセットがそれに加えられる。そして0はPS
A内のこのI/O割込みコードのワード0及びワード1に記
憶される。そして、ESA/390システムのPSWを通常の方法
でスワップすることを含むI/O 割込みが行なわれる。次
に、ブロック61に進み、ブロック61の動作が前述のよう
に行なわれる。
【0100】もしブロック52でホストのICR が受理され
ればイエスの出口からブロック62に進む。パス・スルー
・ブロック62は前述のように動作する。
【0101】ブロック51がR.NEG信号を見つけてブロッ
ク65に進み、警告ICRの内容がそのCPUで有効であること
が分かる特別のケースがある。R.NEG信号はそれぞれのC
PU が受理されていないことを表わすが、この場合もし
C=0であれば警告I/O 割込みはなおこのCPUで行なわ
れる。警告ICRの内容が無効である、即ち選択された CP
Uにより割込みがクリアされる(C=1)と、ブロック65
からノーの出口に進み、このCPUでは割込みは起きな
い。しかし、もし警告ICRが有効でありかつC=0であ
れば、ブロック65からイエスの出口に進み、ブロック55
でホストに警告する。パス・スルー・ブロック55は前述
のように動作し、I/O 割込みを生じさせる。C=0のと
き警告I/O割込みは保留I/O割込み状態をクリアしないか
ら、このゾーンISCでも割込み可能であり、かつそれら
のZMRにこのゾーンのC=0を有する構成で他のCPUは警
告I/O割込みを行なうこともできる。しかしながら、通
常、C=0がZMRで指定されると、そのホストだけが特
定のゾーンISCの警告I/O 割込みを1つのCPU に可能に
する。もしホストが警告割込み可能を変更すると決定す
れば、SIGPがセットされたZMT機能は、ホストが他のCPU
内のゾーン・マスク・テーブルを更新することを可能に
する。
【0102】[他のCPU内のゾーンISCをセットする1つ
のCPU] 本発明によりCPUはどれも全ての他のCPU又は指定された
DPU にあるゾーン ISCマスクをセットするコマンドを送
り出すことができる。
【0103】これは、図2で、CPU がこの機能の特別の
コマンド・コードを有するコマンドを同報通信インバス
16AでCPU調整手段14に出すことにより行なわれる。もし
コマンドが他の1つのCPUのみに送られるならば、その
コマンドは目標CPUのIDを有する。しかし、もしコマン
ドが他の全ての CPUに送られるならば、そのコマンドは
どのCPUのIDも持たず、例えばシステム内のどのCPUIDよ
りも優先順位の高い所定のCPUIDを用いることができ
る。
【0104】そして調整手段14はその同報通信アウトバ
ス17Aで他のCPUにコマンドを送る。他の全てのCPU はコ
マンドを受取り、そのコマンド・コード及びIDを解釈す
る。もし特殊なCPUIDが検出されれば、あらゆるCPUは
(コマンドの指示に従って) CPUのI/O 割込み識別手段に
ある指定されたゾーンISC 位置をオン又はオフにセット
する。もしCPUがそれ自身のCPUIDに一致すれば、そのCP
Uだけが(コマンドの指示に従って)そのCPUのI/O割込み
識別手段にある指定されたゾーンISCマスク位置をオン
又はオフにセットする。
【0105】[ゾーン・マスク・セット(SZM)命令(図
6)] SZM 命令は、ゾーン1〜Nにある全てのISC のマスク・
ビットを汎用レジスタ(GPR1)中のマスク・フィールドで
与えられたビット状態によりオン又はオフにセットす
る。GPR1のフィールドはマスク・フィールド、クリア・
ビット(C)フィールド及びゾーン識別に分割される。こ
れらのフィールドは8ビット・マスク及びCビット並び
に識別されたゾーンに必要な設定を確立するSZM 命令が
用いられる前にセットされる。
【0106】図6は命令のハードウェア/マイクロコー
ド処理を示す。最初にブロック 201で、もしこの命令を
実行するマイクロコード又はハードウェアにより例外状
態が検出されれば、イエスの出口が選択され、どのプロ
グラムがこの命令を実行中であってもそのプログラムへ
のプログラム割込みを生じる。例えば、システム構成で
供給されたゾーンに対してGPR1内のゾーンの値の検査が
行なわれ、そしてもしゾーンが供給されなければ、又は
GPR1内のゾーンの値が0であれば、例外が生成される。
【0107】もし例外状態が検出されなければ、ノーの
出口からブロック202 に進み、GPR1からのマスク及びC
ビットをGPR1で指定されたゾーンにあるゾーン・マスク
・レジスタ及びCビットに記憶する。
【0108】そしてブロック203 で、終了状態を表わす
命令の状態コード(CC)をセットする。0のCCはSZM命令
実行が首尾よく終了したことを示す。
【0109】[ゾーン・マスク・テーブル記憶(STZMT)
命令(図7)] (図7に示す)STZMT 命令は図6に示すゾーン・マスク・
セット命令とは異なる動作をする。STZMT命令はSTZMT命
令を出すCPUのI/O命令識別手段に含まれた完全なマスク
及びCビットをシステム・メモリに記憶する。このマス
クを記憶するシステム・メモリ内のロケーションは命令
に含まれたB2、D2に与えられる。
【0110】図7は命令のハードウェア/マイクロコー
ド処理を示す。最初にブロック 211で、もしこの命令を
実行するマイクロコード又はハードウェアにより例外状
態が検出されれば、イエスの出口からブロック214 に進
み、どのプログラムがこの命令を実行中であってもその
プログラムへのプログラム割込みを生成する。
【0111】もし例外状態が検出されなければ、ノーの
出口からブロック212 に進み、発行CPU の全ての必要な
ゾーン・マスク・レジスタからのマスク及びCビット
を、指定されたB2、D2のメモリ・ロケーションに記憶す
る。記憶されたマスクはゾーン番号と各ゾーン・マスク
・レジスタの記憶内容を含む。しかしながら、この命令
は割込み可能な状態にセットされた少なくとも1つのビ
ットを有するゾーンのマスクだけの記憶により圧縮を実
行することができる。そして記憶されなかったゾーンは
使用できないビットだけを含むと推定される。(次に用
いられるSZM命令は、特定のゾーンのマスク状態を取出
して使用する前に、記憶されたゾーン番号を検査でき
る。)
【0112】ブロック213 は命令の状態コード(CC)をセ
ットしてその終了状態を表わす。0のCCはSZM 命令の実
行が首尾よく終了したことを示す。非0のCCは首尾よく
終了しなかったことを表わす。
【図面の簡単な説明】
【図1】本発明を用いるコンピュータ・システムにN個
のゲスト・ゾーンを有するシステム・メモリの簡略マッ
プを示す図である。
【図2】良好な実施例でCPU調整手段への同報通信バス
により接続された多数のCPUの間で用いられるCPU受理プ
ロセスのハードウェアを示す図である。
【図3】良好な実施例でコンピュータ・システムの各CP
UにあるI/O割込み識別手段を示す図である。
【図4】同じCPUでI/O割込み識別手段から供給される優
先順位ゾーンISCの各CPUでのマイクロコード処理の流れ
図である。
【図5】SIE(エミュレーション開始命令)状態の下でゲ
スト・モードに含む任意のCPUによるCPU命令処理を示す
図である。
【図6】(汎用レジスタの内容から)指定されたゾーン割
込み可能マスク・レジスタをセットするためのSZM(ゾー
ン・マスク・セット) 命令及びホストによるその実行を
示す図である。
【図7】全てのCPU中のI/O割込み可能マスクをシステム
・メモリの所定のメモリ・ロケーションに記憶するため
のSTZMT(ゾーン・マスク・テーブル記憶) 命令及びホス
トによるその実行を示す図である。
【図8】システム・メモリに記憶され、I/Oプログラム
を含むゾーンと異なるI/O割込みを受けるゾーンを有す
るメモリ・アドレス指定の制御に用いるPMCW (経路管理
制御ワード)と呼ばれるI/Oサブシステム制御ブロックを
示す図である。
【符号の説明】
2 レジスタ 3 レジスタ 4 レジスタ 5 比較回路 6 比較回路 12 レジスタ 14 CPU調整手段(CPCM) 15 ゲストCR 6(GCR 6)レジスタ 16 ゲストAZNレジスタ 16A 同報通信インバス 17 ISC保留選択回路 17A 同報通信アウトバス 18 ビットワイズANDゲート 19 OR回路 20 ゲスト・パス・スルーICR 21 最高優先順位ISCエンコーダ 22 レジスタ/ホスト制御レジスタ6(CR.6) 25 ビットワイズANDゲート 26 ゾーン・マスク・レジスタ(ZMR) 28 I/O割込み保留レジスタ(IPR) 29-1 ビットワイズANDゲート/ゲスト・ゾーンANDゲー
ト 29-N ビットワイズANDゲート/ゲスト・ゾーンANDゲー
ト 30-1 OR回路 30-N OR回路 35 OR回路 36 最高優先順位ISCエンコーダ 37 OR回路 38 最高優先順位ゾーン・エンコーダ 39 ISC保留選択回路 40 警告ICR 44 ホストI/Oコード・レジスタ(ICR)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ピーター・ハーマン・ガム アメリカ合衆国12603、ニューヨーク州 ポーキプシー、ミロン・ドライブ 22番 地 (72)発明者 ロージャー・エルドレッド・ヒュー アメリカ合衆国12528、ニューヨーク州 ハイランド、シャロン・ドライブ 7番 地 (72)発明者 ムーン・ジュ・キム アメリカ合衆国12524、ニューヨーク州 フィッシュキル、フリントロック・ロー ド 33番地 (72)発明者 ジェイムス・チェスター・マズロースキ ー アメリカ合衆国12601、ニューヨーク州 ポーキプシー、コール・ホロー・ロード 12番地 (72)発明者 ドナルド・ウィリアム・マッコーリー アメリカ合衆国12569、ニューヨーク州 プレザント・バレー、オックスフォー ド・ロード 5番地 (72)発明者 キャスパー・アンソニー・スカルズィ アメリカ合衆国12601、ニューヨーク州 ポーキプシー、アカデミー・ストリート 160番地 (72)発明者 ジョン・フェントン・スカンロン アメリカ合衆国12538、ニューヨーク州 ハイド・パーク、リチャード・ロード 7番地 (72)発明者 レスリー・ウッド・ワイマン アメリカ合衆国12601、ニューヨーク州 ポーキプシー、ダーレン・ドライブ 23 番地 (56)参考文献 特開 昭62−58341(JP,A) 特開 昭64−37636(JP,A)

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項1】MxN個の論理的な区画を有するコンピュー
    タ・システムにおいて、各区画は前記システム内のメモ
    リ及びI/O資源のサブセットが割当てられ、I/O制御部か
    ら前記コンピュータ・システムを制御するオペレーティ
    ング・システムへのホスト・ハイパバイザ(ホスト)及び
    ゲスト・オペレーティング・システム(ゲスト)のI/O割
    込みに関する通信をサポートする方法であって、 前記システム内の各CPUに、N個の割込みサブクラス(IS
    C)位置及び対応するN個のマスク位置と、それぞれISC及
    びマスク位置のサブセットから成り、それぞれが前記コ
    ンピュータ・システム内のM個の区画に割当てられたホ
    スト及びゲストに関連した、M個のゾーンとを含むI/O割
    込み識別手段を提供するステップと、 前記コンピュータ・システムに設けられた対応するI/O
    割込みキューにI/O割込みが現に存在するかどうかを表
    わすために、あるISC位置をセッティングするステップ
    と、 それぞれのゾーン内の前記ISC位置のセッティングを識
    別する前記CPUの能力を制御するために前記マスク位置
    の各々をそれぞれの割込み可能又は割込み禁止の状態に
    セットするステップと、 マスクオン状態にセットされている対応するマスク位置
    により割込み可能にされたISCを選択するステップとを
    含むホスト及びゲストのI/O割込みに関する通信をサポ
    ートする方法。
  2. 【請求項2】ゲスト・ゾーンの各々のクリア位置を、ホ
    ストがそれぞれのゲストのゾーンに関連したI/O割込み
    キューからのI/O割込みをクリアすることを表わすクリ
    ア状態又は、ホストは前記キューからI/O割込みをクリ
    アせず、代わりにゲストが前記キューからI/O割込みを
    クリアすることを表わす未クリア状態のどちらかにセッ
    トするステップを含む、CPUのI/O割込み識別を可能にす
    る請求項1に記載の方法。
  3. 【請求項3】各CPU内の所定のシーケンスにより前記ゾ
    ーンの優先順位を決定しかつ所定のシーケンスにより各
    ゾーン内のISCの優先順位を決定するステップと、 最高優先順位の前記ゾーンISCのI/O割込みをこのCPUに
    提示するステップとを含むCPUのI/O割込みの識別を可能
    にする請求項1に記載の方法。
  4. 【請求項4】CPUで現に指名されていないゲストの保留I
    /O割込みを表わす最高優先順位の、ゲストのマスク・レ
    ジスタ内の対応する位置でのマスクオンのセッティング
    により割込み可能にされるゲストISCを選択するステッ
    プと、 前記システム内に存在するCPUのどれかにあるホストに
    警告するステップとを含むCPUのI/O割込みの識別を可能
    にする請求項1に記載の方法。
  5. 【請求項5】前記ISC位置の割込み可能又は割込み禁止
    の状態を示すためにCPU 動作中いつでも前記CPU のI/O
    割込み識別手段のマスク位置にマスク・ビットのセット
    を記憶するステップを含む、CPUのI/O 割込みの識別を
    可能にする請求項1に記載の方法。
  6. 【請求項6】I/Oコード・レジスタで最後に受取ったゾ
    ーン及びISCよりも高い優先順位を有するマスク位置を
    マスクオンにセットすることにより前記ホストの警告を
    制御するためにI/O割込み識別手段でI/O割込み制御マス
    クをオーバーレイするステップを含む、CPUのI/O割込み
    の識別を可能にする請求項1に記載の方法。
  7. 【請求項7】I/Oプログラムのサブチャネル制御ブロッ
    クに再配置区画識別子(RZN)及びI/O割込み区画識別子(I
    ZN)を供給するステップと、 前記I/Oプログラムのアドレス指定を可能にするために
    前記I/Oプログラムを含む1つの区画のRZN とシステム
    ・メモリ内のオフセットされたアドレスとを関連づける
    ステップと、 前記I/OプログラムのI/O割込みを受ける異なる区画内の
    ゲストのCPUプログラムをアドレス指定するために前記I
    ZN とシステム・メモリ内のオフセットされたアドレス
    とを関連づけるステップとを含むCPUのI/O割込みの識別
    を可能にする請求項1に記載の方法。
  8. 【請求項8】ハードウェア管理のI/O割込みキューから
    のI/O割込み選択を前記ゲストが直接に制御することを
    可能にすることにより前記ホストがソフトウェアI/O 割
    込みキューのシミュレーションを随意に回避することを
    可能にするステップを含む、CPUのI/O割込みの識別を可
    能にする請求項1に記載の方法。
  9. 【請求項9】CPU内の前記マスク位置の内容を前記CPUで
    ゲストを指名する時点で変更するステップを含む、CPU
    のI/O割込みの識別を可能にする請求項1に記載の方
    法。
  10. 【請求項10】MxN個の論理的な区画を有するコンピュ
    ータ・システムにおいてCPUのI/O割込み通信を可能にす
    る方法であって、前記区画の各々は前記システム内のメ
    モリ及びI/O資源のサブセットを含み、 各CPUで、 (i)前記システムで使用できるM個のホスト及び各ゲスト
    区画に供給され、(ii)各々がそれぞれN個のI/O割込みサ
    ブクラス(ISC)を表わす位置を有し、(iii)更にN個の対
    応するマスク・レジスタを含む、複数の割込み保留レジ
    スタ(IPR)、 を有するI/O割込み識別手段を提供するステップと、 全てのIPRに伝達されたI/O割込みを識別するCPUの能力
    を制御するためにIPR内のそれぞれのISC位置のそれぞれ
    の割込み可能/割込み禁止状態を表わすマスク・レジス
    タをセッティングするステップと、 前記ゲストの区画に割当てられた資源をアクセスするた
    めに前記システム内の複数のCPUの各々でホスト・ハイ
    パバイザ・プログラム(ホスト)又はゲスト・オペレーテ
    ィング・システム(ゲスト)を指名するステップとを含む
    前記方法。
  11. 【請求項11】前記ホストがI/O割込みを処理する状態
    ではない待機中のゲストに警告することを可能にするた
    めに待ち状態のゲストを有するゾーンのISCをマスクオ
    ンするステップと、 I/O割込みを処理する状態にある、待ち状態ではないゲ
    ストを有するゾーンのISCをマスクオフするステップ
    と、 CPUで指名されているゲストよりも高い優先順位を有
    し、前記指名されているゲストよりも低い優先順位を有
    する前記CPU内のISCをマスクオフするステップとを含む
    CPUのI/O割込みの識別を可能にする請求項1に記載の方
    法。
  12. 【請求項12】I/O制御部から前記コンピュータ・シス
    テムを制御するホスト及びゲストのオペレーティング・
    システムへのホスト及びゲストのI/O割込みに関する通
    信をサポートする、MxN個の論理的な区画を有するコン
    ピュータ・システムであって、各区画は前記システム内
    のメモリ及びI/O資源から割当てられたサブセットを有
    するコンピュータ・システムにおいて、 前記システムの各CPUで、ホスト・ハイパバイザ(ホス
    ト)及びゲスト・オペレーティング・システム(ゲスト)
    に関連するM個の各ゾーン毎にN個の割込みサブクラス(I
    SC)位置及び対応するN個のマスク位置を有するI/O割込
    み識別手段であって、各ゾーンはゲストのそれぞれの区
    画に割当てられたシステム・メモリの部分、アドレス・
    オフセット、及びアドレス境界を有する、前記I/O割込
    み識別手段と、 前記コンピュータ・システムに設けられ、対応するハー
    ドウェアに制御されたI/O割込みキューにI/O割込みが現
    に存在するかどうかを示すようにセットされる各ISC位
    置と、 それぞれのゾーンでISC位置のセッティングを識別する
    前記CPUの能力を制御するためにそれぞれ割込み可能又
    は割込み禁止にセットされる各マスク位置と、 各CPUで所定のシーケンスにより前記ゾーンの優先順位
    を決める手段及び所定のシーケンスにより各ゾーン内の
    ISCの優先順位を決める手段と、 CPUのどれかで割込み可能にセットされた最高優先順位
    のゾーンISCのI/O割込みを出力する手段とを備える複数
    の論理的な区画を有するコンピュータ・システム。
  13. 【請求項13】請求項12のコンピュータ・システムに
    おいて、各ゾーン・マスクに関連したクリア位置を各ゲ
    スト・ゾーンの、前記ホストが前記それぞれのゲストの
    ゾーンに関連したI/O割込みキューのどれかからI/O割込
    みをクリアすることを表わす、クリア状態又は、前記ホ
    ストは前記キューからI/O割込みをクリアせずに前記ゲ
    ストが前記キューからI/O割込みをクリアすることを表
    わす、未クリア状態にセットする手段を備えるコンピュ
    ータ・システム。
JP4185111A 1991-08-29 1992-07-13 I/o割込みサブクラスの認識方法 Expired - Lifetime JP2525997B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US752149 1991-08-29
US07/752,149 US5222215A (en) 1991-08-29 1991-08-29 Cpu expansive gradation of i/o interruption subclass recognition

Publications (2)

Publication Number Publication Date
JPH05204679A JPH05204679A (ja) 1993-08-13
JP2525997B2 true JP2525997B2 (ja) 1996-08-21

Family

ID=25025099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4185111A Expired - Lifetime JP2525997B2 (ja) 1991-08-29 1992-07-13 I/o割込みサブクラスの認識方法

Country Status (7)

Country Link
US (1) US5222215A (ja)
EP (1) EP0529384B1 (ja)
JP (1) JP2525997B2 (ja)
AT (1) ATE202857T1 (ja)
CA (1) CA2068796A1 (ja)
DE (1) DE69231909T2 (ja)
ES (1) ES2158841T3 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5437033A (en) * 1990-11-16 1995-07-25 Hitachi, Ltd. System for recovery from a virtual machine monitor failure with a continuous guest dispatched to a nonguest mode
DE69223303T2 (de) * 1991-09-27 1998-06-18 Sun Microsystems Inc Verfahren und Gerät für die dynamische Zuweisung von unadressierten Unterbrechungen
JPH06161779A (ja) * 1992-11-17 1994-06-10 Fujitsu Ltd データ処理装置の割込み制御方式
EP0672278B1 (en) * 1993-03-25 1996-05-22 Taligent, Inc. Multi-level interrupt system
DE69435090T2 (de) * 1993-12-01 2009-06-10 Marathon Technologies Corp., Stow Rechnersystem mit Steuereinheiten und Rechnerelementen
US5555414A (en) * 1994-12-14 1996-09-10 International Business Machines Corporation Multiprocessing system including gating of host I/O and external enablement to guest enablement at polling intervals
JP2625402B2 (ja) * 1995-05-24 1997-07-02 日本電気株式会社 マイクロプロセッサ
US6643765B1 (en) * 1995-08-16 2003-11-04 Microunity Systems Engineering, Inc. Programmable processor with group floating point operations
GB2309103A (en) * 1996-01-09 1997-07-16 Nokia Mobile Phones Ltd Processing events
US5909582A (en) * 1996-04-26 1999-06-01 Nec Corporation Microcomputer having user mode interrupt function and supervisor mode interrupt function
EP1008054A1 (en) * 1996-08-29 2000-06-14 Nematron Corporation Real time software system
US5790397A (en) 1996-09-17 1998-08-04 Marathon Technologies Corporation Fault resilient/fault tolerant computing
US6141697A (en) * 1997-06-25 2000-10-31 Unisys Corp. System and method for performing external procedure calls in heterogeneous computer systems utilizing program stacks
US6289391B1 (en) 1997-06-25 2001-09-11 Unisys Corp. System and method for performing external procedure calls from a server program to a client program while both are running in a heterogeneous computer
US6192418B1 (en) 1997-06-25 2001-02-20 Unisys Corp. System and method for performing external procedure calls from a client program to a server program while both are operating in a heterogenous computer
US6339802B1 (en) * 1999-02-19 2002-01-15 International Business Machines Corporation Computer program device and an apparatus for processing of data requests using a queued direct input-output device
US6339803B1 (en) * 1999-02-19 2002-01-15 International Business Machines Corporation Computer program product used for exchange and transfer of data having a queuing mechanism and utilizing a queued direct input-output device
US6345329B1 (en) * 1999-02-19 2002-02-05 International Business Machines Corporation Method and apparatus for exchanging data using a queued direct input-output device
US6957435B2 (en) * 2001-04-19 2005-10-18 International Business Machines Corporation Method and apparatus for allocating processor resources in a logically partitioned computer system
US7281075B2 (en) * 2003-04-24 2007-10-09 International Business Machines Corporation Virtualization of a global interrupt queue
US7130949B2 (en) * 2003-05-12 2006-10-31 International Business Machines Corporation Managing input/output interruptions in non-dedicated interruption hardware environments
US7877747B2 (en) 2004-02-20 2011-01-25 Hewlett-Packard Development Company, L.P. Flexible operating system operable as either native or as virtualized
US7941799B2 (en) 2004-05-27 2011-05-10 International Business Machines Corporation Interpreting I/O operation requests from pageable guests without host intervention
US8214622B2 (en) 2004-05-27 2012-07-03 International Business Machines Corporation Facilitating management of storage of a pageable mode virtual environment absent intervention of a host of the environment
US7478185B2 (en) * 2007-01-05 2009-01-13 International Business Machines Corporation Directly initiating by external adapters the setting of interruption initiatives
US7698530B2 (en) * 2007-03-28 2010-04-13 International Business Machines Corporation Workload management in virtualized data processing environment
US8219995B2 (en) * 2007-03-28 2012-07-10 International Business Machins Corporation Capturing hardware statistics for partitions to enable dispatching and scheduling efficiency
US7698531B2 (en) * 2007-03-28 2010-04-13 International Business Machines Corporation Workload management in virtualized data processing environment
US7617375B2 (en) * 2007-03-28 2009-11-10 International Business Machines Corporation Workload management in virtualized data processing environment
GB2454817B (en) * 2008-01-10 2012-07-04 Ibm Method and device for interrupt handling in a logically partitioned data processing system
US8140834B2 (en) 2008-02-26 2012-03-20 International Business Machines Corporation System, method and computer program product for providing a programmable quiesce filtering register
US8458438B2 (en) * 2008-02-26 2013-06-04 International Business Machines Corporation System, method and computer program product for providing quiesce filtering for shared memory
US8380907B2 (en) * 2008-02-26 2013-02-19 International Business Machines Corporation Method, system and computer program product for providing filtering of GUEST2 quiesce requests
US8527715B2 (en) * 2008-02-26 2013-09-03 International Business Machines Corporation Providing a shared memory translation facility
US8180944B2 (en) * 2009-01-26 2012-05-15 Advanced Micro Devices, Inc. Guest interrupt manager that records interrupts for guests and delivers interrupts to executing guests
US20110197004A1 (en) 2010-02-05 2011-08-11 Serebrin Benjamin C Processor Configured to Virtualize Guest Local Interrupt Controller
US8478922B2 (en) * 2010-06-23 2013-07-02 International Business Machines Corporation Controlling a rate at which adapter interruption requests are processed
US8762615B2 (en) 2011-12-21 2014-06-24 International Business Machines Corporation Dequeue operation using mask vector to manage input/output interruptions
US8819648B2 (en) * 2012-07-20 2014-08-26 International Business Machines Corporation Control flow management for execution of dynamically translated non-native code in a virtual hosting environment
US9009368B2 (en) 2012-10-23 2015-04-14 Advanced Micro Devices, Inc. Interrupt latency performance counters
US9760511B2 (en) * 2014-10-08 2017-09-12 International Business Machines Corporation Efficient interruption routing for a multithreaded processor
US10282327B2 (en) * 2017-01-19 2019-05-07 International Business Machines Corporation Test pending external interruption instruction
US11989144B2 (en) 2021-07-30 2024-05-21 Advanced Micro Devices, Inc. Centralized interrupt handling for chiplet processing units

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4564903A (en) * 1983-10-05 1986-01-14 International Business Machines Corporation Partitioned multiprocessor programming system
JPS6258341A (ja) * 1985-09-03 1987-03-14 Fujitsu Ltd 入出力割込処理方式
US4843541A (en) * 1987-07-29 1989-06-27 International Business Machines Corporation Logical resource partitioning of a data processing system
DE58908886D1 (de) * 1989-09-29 1995-02-23 Siemens Nixdorf Inf Syst Verfahren und Unterbrechungssteuerung zur Behandlung von Unterbrechungsanforderungen bei Ein-/Ausgabeoperationen in einem virtuellen Maschinensystem.

Also Published As

Publication number Publication date
DE69231909T2 (de) 2001-11-29
ATE202857T1 (de) 2001-07-15
ES2158841T3 (es) 2001-09-16
US5222215A (en) 1993-06-22
CA2068796A1 (en) 1993-03-01
DE69231909D1 (de) 2001-08-09
EP0529384B1 (en) 2001-07-04
EP0529384A1 (en) 1993-03-03
JPH05204679A (ja) 1993-08-13

Similar Documents

Publication Publication Date Title
JP2525997B2 (ja) I/o割込みサブクラスの認識方法
US5506975A (en) Virtual machine I/O interrupt control method compares number of pending I/O interrupt conditions for non-running virtual machines with predetermined number
JP2561760B2 (ja) 情報処理システムにおけるプロセス及び情報処理ネットワーク
KR0128273B1 (ko) 데이타처리 시스템, 다중프로세서 데이타처리 시스템에서 다수의 인터럽트를 유지관리, 처리하는 시스템 및 방법
US5555414A (en) Multiprocessing system including gating of host I/O and external enablement to guest enablement at polling intervals
US4493034A (en) Apparatus and method for an operating system supervisor in a data processing system
JP3989911B2 (ja) グローバル割込み待ち行列の仮想化
US5600805A (en) Pass-through for I/O channel subsystem call instructions for accessing shared resources in a computer system having a plurality of operating systems
US5179707A (en) Interrupt processing allocation in a multiprocessor system
EP0382505B1 (en) Virtual computer system having improved input/output interrupt control
KR102204501B1 (ko) 인터럽트 핸들링 방법 및 장치
US6675191B1 (en) Method of starting execution of threads simultaneously at a plurality of processors and device therefor
JPH0673108B2 (ja) ゲストに割り当てられたシステム資源に対するゲストの動作を制限する方法
JPH06266676A (ja) 多重プロセッサ・コンピュータの割り込み操向システム
JPS5820059B2 (ja) 多重処理システム
EP0443557B1 (en) Interrupt controller capable of realizing interrupt nesting function
EP0644489A2 (en) Method and apparatus for signalling interrupt information in a data processing system
US6665746B1 (en) System and method for prioritized context switching for streaming data memory transfers
EP0742522B1 (en) Processor interrupt control
JP2585905B2 (ja) マルチタスク実行装置
JP3073903B2 (ja) 情報処理装置及びそのi/o割込み制御方法
JP2001229038A (ja) マルチオペレーテング計算機システム
KR100484875B1 (ko) 다수의동일기능장치제어시스템및그제어방법
JPH06103224A (ja) 割込み制御装置
JPH04284550A (ja) 共有メモリ制御方式

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090531

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100531

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110531

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110531

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120531

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120531

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130531

Year of fee payment: 17

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130531

Year of fee payment: 17