KR930006543A - 무방향 인터럽트를 동적으로 조정하기 위한 방법 및 장치 - Google Patents

무방향 인터럽트를 동적으로 조정하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR930006543A
KR930006543A KR1019920017673A KR920017673A KR930006543A KR 930006543 A KR930006543 A KR 930006543A KR 1019920017673 A KR1019920017673 A KR 1019920017673A KR 920017673 A KR920017673 A KR 920017673A KR 930006543 A KR930006543 A KR 930006543A
Authority
KR
South Korea
Prior art keywords
interrupt
processor
register
priority
coupled
Prior art date
Application number
KR1019920017673A
Other languages
English (en)
Other versions
KR0176262B1 (ko
Inventor
이. 나라드 찰즈
Original Assignee
마이클 에이치, 모리스
선 마이크로시스템즈 인코오퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 에이치, 모리스, 선 마이크로시스템즈 인코오퍼레이티드 filed Critical 마이클 에이치, 모리스
Publication of KR930006543A publication Critical patent/KR930006543A/ko
Application granted granted Critical
Publication of KR0176262B1 publication Critical patent/KR0176262B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Bus Control (AREA)
  • Multi Processors (AREA)

Abstract

인터럽트 조정제어 메카니즘은 다중 처리기 컴퓨터시스템내의 무방향 인터럽트를 수신하기 위해 특정 인터럽트 목적 처리기를 인식하는 코드를 기억하는 인터럽트 목적 레지스터를 포함한다. 컴퓨터 운영 시스템은, 내부의 인석 처리기 코드를 인터럽트 목적 레지스터로 기재함으로써 현재 인터럽트 목적이 된 특정 처리기를 할당한다. 시스템 인터럽트 미정 레지스터는, 임의의 처리기가 인터럽트 원인이 제공을 요청하는지의 여부를 확인하는 것을 허용한다. 각 인터럽트 제공 요청은, 특정 처리기가 관련 인터럽트를 그 처리기에 대해 미정인 다른 처리기로 제공할 때 결정하는 인터럽트 우선순위로 할당된다.
인터럽트 목적 마스크 레지스터는, 현재 인터럽트 목적 처리기가 나중시간 까지 인터럽트 요청의 제공을 지연하도록 허용하고, 임의의 처리기는 현재 인터럽트 목적의 주체를 주장할 수 있다. 각 처리기에 대해 처리기 인터럽트 레지스터내의 적절한 비트는, 임의의 우선순위 레벨의 Soft 또는 hard 방향 설정된 인터럽트는 그 처리기에 대해 미정이다. 현재 인터럽트 목적인 것으로 인식된 처리기는 시스템 인터럽트 미정 레지스터내의 적절한 비트에 의해 가리켜진 바와 같이 또한 미정의 hard 무방향 인터럽트를 수신한다.

Description

무방향 인터럽트를 동적으로 조정하기 위한 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 적합한 인터럽트의 유형을 도시.
제1a도는 무방향 인터럽트를 조정하는발명을 구성하는 무방향 인터럽트 제공모듈을 도시하는 일반블럭도.
제2도는 인터럽트 조정구조의 개략도.
제4도는 본 발명의 인터럽트 목적 레지스터의 개략도.

Claims (25)

  1. 컴퓨터시스템에서 다음과 같은 수단, 즉, 상기 시스템 장치에 의해 제기된 상기 가변우선 순위 인터럽트 신호를 수신하기 위한 적어도 1시스템 장치에 결합된 인터럽트 수신수단, 인터럽트 미정 인식 수단으로의 상기 가변 우선순위 인터럽트 신호를 검출하기 위해 상기 인터럽트 수신수단에 결합된 인터럽트 조정수단, 여기서 상기 인터럽트 미정 인식수단은 다수의 상기 가변 우선 순위 인터럽트 신호가 미정일 경우마다 상기 처리기를 신호화하기 위해 상기 인터럽트 조정수단에 결합되며, 및 처리기로 방향 설정된 다수의 보호화된 처리기-특정 인터럽트로 상기 가변 우선 순위 인터럽트 신호를 변환시키기 위한 상기 인터럽트 미정 인식 수단에 결합된 인터럽트 부호화 수단으로 구성되며, 다수의 처리기중 임의의 것으로의 가변 우선 순위 인터럽트 신호의 다양성을 동적으로 방향 설정하는 것을 특징으로 하는 인터럽트 조정 시스템.
  2. 제1항에 있어서, 상기 인터럽트 수신 수단은 시스템 인터럽트 미정 레지스터를 구비하는 것을 특징으로 하는 인터럽트 조정 시스템.
  3. 제2항에 있어서, 상기 인터럽트 수신 수단은 상기 가변 우선 순위 인터럽트 신호를 가변적으로 봉쇄하기 위해 상기 인터럽트 조정수단에 결합된 인터럽트 목적 마스킹 수단을 더 구비하는 것을 특징으로 하는 인터럽트 조정 시스템.
  4. 제3항에 있어서, 상기 인터럽트 목적 마스킹 수단은 인터럽트 목적 마스킹 레지스터를 더 구비하는 것을 특징으로 하는 인터럽트 조정 시스템.
  5. 제1항에 있어서, 상기 인터럽트 조정 수단은 현재의 인터럽트 목적 처리기를 인식하기 위해 상기 조정 수단에 결합된 인터럽트 목적 인식 수단을 더 구비하는 것을 특징으로 하는 인터럽트 조정 시스템.
  6. 제5항에 있어서, 상기 인터럽트 목적 인식 수단은 레지스터를 구비하는 것을 특징으로 하는 인터럽트 조정 시스템.
  7. 제1항에 있어서, 상기 인터럽트 미정 통지 수단은 상기 인터럽트 조정수단과 상기 다수의 처리기간에 결합된 다수의 처리기 인터럽트 미정 레지스터를 구비하는 것을 특징으로 하는 인터럽트 조정 시스템.
  8. 제7항에 있어서, 상기 인터럽트 미정 통지 수단은 임의의 상기 처리기에 의해 발생된 다수의 Soft 인터럽트를 수신하기 위한 Soft 인터럽트 수신 수단을 더 구비하는 것을 특징으로 하는 인터럽트 조정 시스템.
  9. 제8항에 있어서, 상기 Soft 인터럽트 수신 수단은 다수의 아토믹 액세스레지스터를 구비하며, 상기 각 아토믹 액세스 레지스터는 상기 다수의 처리기중 하나에 의해 기재된 Soft 인터럽트 명령어에 따라 변경된 다수의 비트를 구비하는 것을 특징으로 하는 인터럽트 조정 시스템.
  10. 제7항에 있어서, 상기 인터럽트 미정 통지 수단은 상기 다수의 처리기에 대해 시간 설정된 다수의 인터럽트를 발생시키기 위한 타이머 수단을 더 구비하는 것을 특징으로 하는 인터럽트 조정 시스템.
  11. 제1항에 있어서, 상기 인터럽트 미정 통지 수단은 다수의 최고 우선 순위 동시 통신 인터럽트 신호를 수신하기 위한 동시통신 인터럽트 수신 수단을 더 구비하는 것을 특징으로 하는 인터럽트 조정 시스템.
  12. 제1항에 있어서, 상기 처리기 부호화 수단은 최고 우선 순위로 부호화된 처리기-특정 인터럽트를 가리키기 위해 상기 가변 우선 순위 인터럽트 신호를 부호화 하는 다수의 우선순위 부호화기를 구비하고 있다.
  13. 제2항에 있어서, 상기 처리기 부호화 수단은 상기 처리기 부호화 수단 및 상기 다수의 처리기에 결합된 다수의 인터럽트 요청 라인을 더 구비하고, 여기서 상기 인터럽트 요청 라인은 상기 최고 우선순위 레벨로 부호화 된 처리기-특정 인터럽트 신호를 상기 처리기로 전송하는 것을 특징으로 하는 인터럽트 조정 시스템.
  14. 컴퓨터시스템에서, 다음과 같은 구성요소, 즉, 적어도 1시스템 장치에 의해 제기도니 다수의 할당된 우선 순위 인터럽트 신호를 수신하기 위한 인터럽트 미정 레지스터, 상기 할당된 우선 순위 인터럽트를 가변적으로 봉쇄하기 위해 레지스터를 마스킹하는 인터럽트 목적, 여기서 상기 인터럽트 목적 마스킹 레지스터는 상기 인터럽트 미정 레지스터에 결합된 레지스터를 마스킹하고, 마스크된 다수의 우선 순위 인터럽트 신호를 생성하며, 현재의 인터럽트 목적 처리기로 상기 다수의 할당된 우선 순위 인터럽트 신호를 방향설정하기 위한 조정 수단, 여기서 상기 조정 수단은 상기 인터럽트 목적 마스킹 레지스터로부터 상기 다수의 마스크된 우선순위 인터럽트 신호를 수신하기 위해 접속된 입력을 갖고, 상기 현재 인터럽트 목적 처리기를 인식하기 위해 상기 조정 수단에 결합된 인터럽트 목적 인식 레지스터, 상기 할당된 우선 순위 인터럽트 신호가 미정일 때 상기 현재 인터럽트 목적 처리기를 통지하기 위해 상기 조정 수단에 결합된 다수의 처리기 인터럽트 미정 레지스터, 여기서 상기 다수의 처리기 인터럽트 미정 레지스터는 다수의 최고 우선순위 동시통신 인터럽트 신호를 수신하기 위해 상기 다수의 시스템장치에 더 결합되며, 상기 다수의 처리기중 임의의 것에 의해 발생된 다수의 Soft 인터럽트 신호를 수신하기 위해 상기 다수의 처리기에 결합된 Soft 인터럽트 레지스터를 구비하는 다수의 방향설정된 인터럽트 수신수단, 여기서 상기 Soft 인터럽트 레지스터는 상기 처리기 인터럽트 미정 레지스터에 더 결합되며, 상기 다수의 방향설정된 인터럽트 수신 수단은 상기 다수의 처리기 중 임의의 것에 대해 다수의 시간설정 인터럽트 신호를 발생하기 위해 상기 처리기 인터럽트 미정 레지스터로의 타이머 인터럽트 수단을 더 구비하며, 상기 할당된 우선순위 인터럽트 신호, 상기 Soft 인터럽트 신호, 및 상기 동시 통신 인터럽트 신호를 다수의 부호화된 처리기-특정 인터럽트 통지신호로 변환하기 위해 상기 다수의 처리기 인터럽트 미정 레지스터로 결합된 처리기 부호화 수단, 및 상기 처리기 부호화 수단에 결합되며, 상기 다수의 처리기에 더 결합되고, 상기 다수의 처리기로 상기 부호화된 처리기- 특정 인터럽트 통지신호를 전송하는 다수의 인터럽트 요청 라인을 구비하며, 다수의 처리중 임의의 것에 비동일한 우선순위의 인터럽트의 다양성을 동적으로 방향설정하는 것을 특징으로 하는 인터럽트 조정 시스템.
  15. 제14항에 있어서, 상기 인터럽트 목적 마스킹 레지스터는 상기 현재 인터럽트 목적 처리기를 인식하는 코드를 기억하는 것을 특징으로 하는 인터럽트 조정 시스템.
  16. 제14항에 있어서, 상기 처리기 인터럽트 미정 수단은 상기 다수의 최고 우선 순위 인터럽트 신호를 수신하기 위해 상기 다수의 시스템 장치에 결합된 동시 통신 인터럽트 수신수단을 더 구비하는 것을 특징으로 하는 인터럽트 조정 시스템.
  17. 제14항에 있어서, 상기 처리기 부호화 수단은 최고 레벨 부호화 처리기- 특정 인터럽트를 가리키기 위해 상기 인터럽트 신호를 부호화 하는 다수의 우선순위 부호화기를 구비하는 것을 특징으로 하는 인터럽트 조정 시스템.
  18. 컴퓨터시스템에서, 다음과 같은 단계, 즉, 다수의 할당된 우선순위 인터럽트 신호를 수신하는 단계, 상기 할당된 우선순위 인터럽트 신호를 가변적으로 봉쇄하여 그로부터 다수의 마스크된 우선순위 인터럽트 신호를 생성하는 단계, 상기 다수의 할당된 우선순위 인터럽트 신호를 현재 인터럽트 목적 처리기로 방향 설정하며, 상기 다수의 마스크된 우선순위 인터럽트 신호를 수신하기 위해 연결된 입력을 갖는 조정 수단을 제공하는 단계, 상기 현재의 인터럽트 목적 처리기를 인식하기 위해 상기 조정 수단에 결합된 인터럽트 목적인식 수단을 제공하는 단계, 상기 처리기- 특정 인터럽트 통지 신호를 수신하는 단계, 상기 다수의 처리기중 임의의 것에 의해 발생된 다수의 Soft 인터럽트를 수신하는 단계, 상기 다수의 처리기중 임의의 것에 대해 시간설정된 다수의 인터럽트를 발생하는 단계, 상기 처리기- 특정 인터럽트 통지신호를 다수의 부호화된 처리기- 특정 인터럽트 통지 신호로 변환하는 단계, 및 상기 부호화된 처리기- 특정 인터럽트 통지신호를 상기 다수의 처리기로 전송하는 단계로 구성되며, 다수의 처리기중 임의의 것에 대해 동일하지 않은 우선 순위의 다양성을 동적으로 방향설정 하는 것을 특징으로 하는 방법.
  19. 제18항에 있어서, 상기 할당된 우선순위 인터럽트 신호는 레지스터에 수신되는 것을 특징으로 하는 방법.
  20. 제18항에 있어서, 상기 할당된 우선순위 인터럽트 신호를 가변적으로 봉쇄하고 그로부터 다수의 마스크된 우선순위 인터럽트 신호를 생성하는 것이 상기 할당된 우선순위 인터럽트 신호를 마스킹 함으로써 달성되는 것을 특징으로 하는 방법.
  21. 제20항에 있어서, 상기 할당된 우선순위 인터럽트 신호를 마스킹하는 것은 인터럽트 목적 마스크 레지스터에서 적어도 1 비트를 설정함으로써 달성되는 것을 특징으로 하는 방법.
  22. 제18항에 있어서, 상기 인터럽트 목적 인식 수단을 제공하는 것이 현재 인터럽트 목적 레지스터를 제공하는 것으로 구성되는 것을 특징으로 하는 방법.
  23. 제22항에 있어서, 상기 인터럽트 목적 인식수단을 제공하는 것이 상기 현재 인터럽트 목적 처리기를 인식하는 코드를 기억하는 것으로 더 구성되는 것을 특징으로 하는 방법.
  24. 제18항에 있어서, 상기 처리기- 특정 인터럽트 통지신호가 다수의 최고 순위 우선순위 인터럽트 신호를 수신하기 위해 상기 다수의 시스템장치에 결합된 동시통신 인터럽트 수신수단을 제공??는 것을 더 구비하는 것을 특징으로 하는 인터럽트 조정 시스템.
  25. 제18항에 있어서, 상기 처리기- 특정 인터럽트 통지신호를 다수의 부호화된 처리기- 특정 인터럽트 통지 신호로 변환하는 것이 다수의 우선순위 보호화기를 제공하는 것으로 구성되는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920017673A 1991-09-27 1992-09-28 무방향 인터럽트를 동적으로 조정하기 위한 방법 및 장치 KR0176262B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US76702391A 1991-09-27 1991-09-27
US767,023 1991-09-27

Publications (2)

Publication Number Publication Date
KR930006543A true KR930006543A (ko) 1993-04-21
KR0176262B1 KR0176262B1 (ko) 1999-05-15

Family

ID=25078264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920017673A KR0176262B1 (ko) 1991-09-27 1992-09-28 무방향 인터럽트를 동적으로 조정하기 위한 방법 및 장치

Country Status (5)

Country Link
US (1) US5560019A (ko)
EP (1) EP0535821B1 (ko)
JP (1) JP3381732B2 (ko)
KR (1) KR0176262B1 (ko)
DE (1) DE69223303T2 (ko)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5809309A (en) * 1990-09-28 1998-09-15 Texas Instruments Incorporated Processing devices with look-ahead instruction systems and methods
US5781187A (en) * 1994-05-31 1998-07-14 Advanced Micro Devices, Inc. Interrupt transmission via specialized bus cycle within a symmetrical multiprocessing system
DE69531270T2 (de) * 1994-05-31 2004-04-22 Advanced Micro Devices, Inc., Sunnyvale Unterbrechungssteuerungsgeräte in symmetrischen Mehrprozessorsystemen
US5905898A (en) * 1994-05-31 1999-05-18 Advanced Micro Devices, Inc. Apparatus and method for storing interrupt source information in an interrupt controller based upon interrupt priority
JPH0895798A (ja) * 1994-09-29 1996-04-12 Fujitsu Ltd データ処理装置
US5630049A (en) * 1994-11-30 1997-05-13 Digital Equipment Corporation Method and apparatus for testing software on a computer network
US5862389A (en) * 1995-02-27 1999-01-19 Intel Corporation Method and apparatus for selectively invoking a particular interrupt service routine for a particular interrupt request
US5692170A (en) * 1995-04-28 1997-11-25 Metaflow Technologies, Inc. Apparatus for detecting and executing traps in a superscalar processor
US5692200A (en) * 1995-10-16 1997-11-25 Compaq Computer Corporation Bridge circuit for preventing data incoherency by holding off propagation of data transfer completion interrupts until data clears the bridge circuit
KR0156173B1 (ko) * 1995-11-21 1998-11-16 문정환 인터럽트 발생회로
US5778236A (en) * 1996-05-17 1998-07-07 Advanced Micro Devices, Inc. Multiprocessing interrupt controller on I/O bus
US5923887A (en) * 1996-05-20 1999-07-13 Advanced Micro Devices, Inc. Interrupt request that defines resource usage
US5842026A (en) * 1996-07-01 1998-11-24 Sun Microsystems, Inc. Interrupt transfer management process and system for a multi-processor environment
CA2213767A1 (en) * 1996-08-20 1998-02-20 Norand Corporation Wireless communication system having reduced noise mode operation capability
US6125418A (en) * 1996-11-27 2000-09-26 Compaq Computer Corporation Method and apparatus for enabling a computer user to convert a computer system to an intelligent I/O system
US5848279A (en) * 1996-12-27 1998-12-08 Intel Corporation Mechanism for delivering interrupt messages
US5905897A (en) * 1997-03-20 1999-05-18 Industrial Technology Research Institute Method and apparatus for selecting a nonblocked interrupt request
US5983266A (en) * 1997-03-26 1999-11-09 Unisys Corporation Control method for message communication in network supporting software emulated modules and hardware implemented modules
JP4467651B2 (ja) * 1997-07-21 2010-05-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ マスタ／スレーブ加入者が混在した環境において、動的な遮断及び／又は開始動作を介して、通信チャンネルを動作させる方法、及びそのような方法を実施するよう構成されたシステム
US6006301A (en) * 1997-09-30 1999-12-21 Intel Corporation Multi-delivery scheme interrupt router
US6192439B1 (en) * 1998-08-11 2001-02-20 Hewlett-Packard Company PCI-compliant interrupt steering architecture
US6138197A (en) * 1998-09-17 2000-10-24 Sun Microsystems, Inc. Apparatus and method for limit-based arbitration scheme
US6092143A (en) * 1998-10-20 2000-07-18 Advanced Micro Devices, Inc. Mechanism for synchronizing service of interrupts by a plurality of data processors
US6253260B1 (en) * 1998-10-22 2001-06-26 International Business Machines Corporation Input/output data access request with assigned priority handling
US6633942B1 (en) * 1999-08-12 2003-10-14 Rockwell Automation Technologies, Inc. Distributed real-time operating system providing integrated interrupt management
US6735655B1 (en) * 1999-09-29 2004-05-11 Emc Corporation Interrupt request controller
US6606676B1 (en) * 1999-11-08 2003-08-12 International Business Machines Corporation Method and apparatus to distribute interrupts to multiple interrupt handlers in a distributed symmetric multiprocessor system
US6947999B1 (en) * 2000-03-17 2005-09-20 Exar Corporation UART with compressed user accessible interrupt codes
US6658594B1 (en) * 2000-07-13 2003-12-02 International Business Machines Corporation Attention mechanism for immediately displaying/logging system checkpoints
US7103696B2 (en) * 2001-04-04 2006-09-05 Adaptec, Inc. Circuit and method for hiding peer devices in a computer bus
US6775728B2 (en) * 2001-11-15 2004-08-10 Intel Corporation Method and system for concurrent handler execution in an SMI and PMI-based dispatch-execution framework
US7529875B2 (en) * 2003-08-20 2009-05-05 International Business Machines Corporation Assigning interrupts for input/output (I/O) devices among nodes of a non-uniform memory access (NUMA) system
US7222203B2 (en) * 2003-12-08 2007-05-22 Intel Corporation Interrupt redirection for virtual partitioning
US7240137B2 (en) * 2004-08-26 2007-07-03 International Business Machines Corporation System and method for message delivery across a plurality of processors
US7222200B2 (en) * 2004-10-14 2007-05-22 Dell Products L.P. Method for synchronizing processors in SMI following a memory hot plug event
US7386642B2 (en) * 2005-01-28 2008-06-10 Sony Computer Entertainment Inc. IO direct memory access system and method
US7702835B2 (en) * 2005-02-03 2010-04-20 Oracle America, Inc. Tagged interrupt forwarding
US7680972B2 (en) * 2005-02-04 2010-03-16 Sony Computer Entertainment Inc. Micro interrupt handler
JP2006216042A (ja) * 2005-02-04 2006-08-17 Sony Computer Entertainment Inc 割り込み処理のためのシステムおよび方法
US7519752B2 (en) * 2006-02-07 2009-04-14 International Business Machines Corporation Apparatus for using information and a count in reissuing commands requiring access to a bus and methods of using the same
JP4971676B2 (ja) * 2006-04-28 2012-07-11 ルネサスエレクトロニクス株式会社 割り込み制御回路及び割り込み制御方法
US20080046891A1 (en) * 2006-07-12 2008-02-21 Jayesh Sanchorawala Cooperative asymmetric multiprocessing for embedded systems
US7941624B2 (en) * 2006-09-28 2011-05-10 Intel Corporation Parallel memory migration
US7493436B2 (en) * 2006-10-26 2009-02-17 International Business Machines Corporation Interrupt handling using simultaneous multi-threading
JP2008192128A (ja) * 2007-01-11 2008-08-21 Sony Corp 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム
US8645668B2 (en) 2007-01-11 2014-02-04 Sony Corporation Information processing apparatus, information processing method and computer program
US8453143B2 (en) * 2007-09-19 2013-05-28 Vmware, Inc. Reducing the latency of virtual interrupt delivery in virtual machines
EP2235630A1 (en) * 2007-12-12 2010-10-06 Nxp B.V. Data processing system and method of interrupt handling
US20090172232A1 (en) * 2007-12-28 2009-07-02 Zimmer Vincent J Method and system for handling a management interrupt event
US7802042B2 (en) * 2007-12-28 2010-09-21 Intel Corporation Method and system for handling a management interrupt event in a multi-processor computing device
JP5169731B2 (ja) * 2008-10-24 2013-03-27 富士通セミコンダクター株式会社 マルチプロセッサシステムｌｓｉ
US8352804B2 (en) * 2010-05-20 2013-01-08 Infineon Technologies Ag Systems and methods for secure interrupt handling
US9146776B1 (en) * 2011-08-16 2015-09-29 Marvell International Ltd. Systems and methods for controlling flow of message signaled interrupts
US9128920B2 (en) 2011-11-30 2015-09-08 Marvell World Trade Ltd. Interrupt handling systems and methods for PCIE bridges with multiple buses
US9026705B2 (en) * 2012-08-09 2015-05-05 Oracle International Corporation Interrupt processing unit for preventing interrupt loss
US9665509B2 (en) * 2014-08-20 2017-05-30 Xilinx, Inc. Mechanism for inter-processor interrupts in a heterogeneous multiprocessor system
US20160188503A1 (en) * 2014-12-25 2016-06-30 Intel Corporation Virtual legacy wire
US10013279B2 (en) * 2015-07-28 2018-07-03 International Business Machines Corporation Processing interrupt requests

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4124888A (en) * 1975-12-24 1978-11-07 Computer Automation, Inc. Peripheral-unit controller apparatus
US4271468A (en) * 1979-11-06 1981-06-02 International Business Machines Corp. Multiprocessor mechanism for handling channel interrupts
US4349873A (en) * 1980-04-02 1982-09-14 Motorola, Inc. Microprocessor interrupt processing
US4604500A (en) * 1981-12-02 1986-08-05 At&T Bell Laboratories Multiprocessing interrupt arrangement
JPH077379B2 (ja) * 1983-06-22 1995-01-30 株式会社日立製作所 多重処理システムの割込み選択方式
US4769768A (en) * 1983-09-22 1988-09-06 Digital Equipment Corporation Method and apparatus for requesting service of interrupts by selected number of processors
US4779195A (en) * 1985-06-28 1988-10-18 Hewlett-Packard Company Interrupt system using masking register in processor for selectively establishing device eligibility to interrupt a particular processor
US4796176A (en) * 1985-11-15 1989-01-03 Data General Corporation Interrupt handling in a multiprocessor computing system
US4843541A (en) * 1987-07-29 1989-06-27 International Business Machines Corporation Logical resource partitioning of a data processing system
JPH0268632A (ja) * 1988-09-05 1990-03-08 Toshiba Corp 割込み制御装置
US5287523A (en) * 1990-10-09 1994-02-15 Motorola, Inc. Method for servicing a peripheral interrupt request in a microcontroller
JP2855298B2 (ja) * 1990-12-21 1999-02-10 インテル・コーポレーション 割込み要求の仲裁方法およびマルチプロセッサシステム
US5222215A (en) * 1991-08-29 1993-06-22 International Business Machines Corporation Cpu expansive gradation of i/o interruption subclass recognition

Also Published As

Publication number Publication date
US5560019A (en) 1996-09-24
DE69223303T2 (de) 1998-06-18
EP0535821A1 (en) 1993-04-07
DE69223303D1 (de) 1998-01-08
JP3381732B2 (ja) 2003-03-04
EP0535821B1 (en) 1997-11-26
KR0176262B1 (ko) 1999-05-15
JPH06266676A (ja) 1994-09-22

Similar Documents

Publication Publication Date Title
KR930006543A (ko) 무방향 인터럽트를 동적으로 조정하기 위한 방법 및 장치
KR850003008A (ko) 데이타처리 시스템 아키텍처
DE69626239D1 (de) Fehlertolerantes Multiprozessorsystem
EP0382469A3 (en) Arbitration of bus access in digital computers
KR940018762A (ko) 추론적 데이타 전송 기능을 가진 데이타 처리기 및 전송 방법
GB2171230A (en) Using 8-bit and 16-bit modules in a 16-bit microprocessor system
KR970059951A (ko) Pcmcia 카드를 위한 인터럽트 분배 기술
KR910017305A (ko) 멀티프로세서시스템 및 인터럽션제어장치
EP0635792A3 (de) Verfahren zur Koordination von parallelen Zugriffen mehrerer Prozessoren auf Resourcenkonfigurationen.
KR930022198A (ko) 데이타 처리 장치
US4890219A (en) Mode conversion of computer commands
ATE142803T1 (de) Deblockierverfahren eines multiprozessor-multibus-systems
ATE239255T1 (de) Prozessor oder zentraleinheit mit internem register für peripheriezustand
TW369632B (en) Computer system
CA2145553A1 (en) Multi-Processor System Including Priority Arbitrator for Arbitrating Request Issued from Processors
SU970370A1 (ru) Устройство дл прерывани программ
KR910015931A (ko) 메모리공유 다중프로세서 시스템
SU1633406A2 (ru) Приоритетное устройство
SU696459A1 (ru) Устройство дл управлени прерыванием программ
RU1824636C (ru) Устройство дл прерывани резервированной вычислительной системы
SU1327105A1 (ru) Многоканальное устройство приоритета дл распределени за вок по процессорам
KR950020184A (ko) 멀티프로세서 시스템의 공통메모리 억세스 제어회로
SE9900051L (sv) System för databehandling av säkerhetskritisk aktivitet
RU2251145C2 (ru) Устройство приоритетного доступа с ограничением нахождения заявки
KR920007657A (ko) 유기 기기의 제어장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20021111

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee