JP2008192128A - 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム - Google Patents
情報処理装置、および情報処理方法、並びにコンピュータ・プログラム Download PDFInfo
- Publication number
- JP2008192128A JP2008192128A JP2007296676A JP2007296676A JP2008192128A JP 2008192128 A JP2008192128 A JP 2008192128A JP 2007296676 A JP2007296676 A JP 2007296676A JP 2007296676 A JP2007296676 A JP 2007296676A JP 2008192128 A JP2008192128 A JP 2008192128A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- information processing
- communication
- processing apparatus
- communication unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【解決手段】複数のプロセッサを有しネットワークを介した通信を行なう情報処理装置において、オペレーティングシステム(OS)の制御を実行するメインプロセッサと異なるサブプロセッサに、通信部対応のデバイスドライバの制御を実行させ、通信部としてのネットワークカードからの割り込みに基づく通信制御をサブプロセッサにおいて実行する構成とした。本構成によりメインプロセッサのデータ処理の遅延を発生させることなくデータ処理を効率的に実行するこが可能となる。
【選択図】図9
Description
(1)PPUが、OSに基づく処理を実行すると共に、
(2)各SPUが、エンコード/デコード機能、或いは、音声や画像などの処理に特化したDSP(Digital Signal Processor)機能等、一部の機能に特化した処理を実行することとなる。
図4は、ネットワークカード101において実行されるディスクリプタに従ったデータ送信処理を示すフローチャートである。
一方、データ受信処理において、ネットワークカード101は、図5に示すように、まず、ディスクリプタの読み出しを実行し(ステップS131)、ステップS132においてパケットの受信が確認されると、ディスクリプタの値に従ったDMAを実行し、受信データのメモリに対する書き込み処理を行う(ステップS133及びS134)。
まず、図8を参照して、本発明の情報処理装置の構成例について説明する。本発明に係る情報処理装置は、前述した非対称マルチプロセッサ環境と同様に、1つのPPUと、8つのSPUによって構成される。
また、パケットの送受信をPPUに対する割り込みにより行った場合、
(1)パケットを送信してからメモリを解放するまで、
(2)パケットを受信してからプロトコルスタックに渡すまで、更には、
(3)ハンドラが起動するまで、
の各々のタイミングで遅延が生じる。
このため、この遅延時間を吸収するために、バッファに容量的な余裕が必要となってしまい、バッファ資源の無駄遣いが発生することとなる。
図9を参照して説明したレイヤ構成では、1つのサブプロセッサ(図9ではサブプロセッサSPU−1,321−1上にネットワークカード対応のドライジ350を設定した構成としたが、その他の構成例について図17以下を参照して説明する。
ドライバとプロトコルスタックをSPUの実行対象とする構成例について、図17を参照して説明する。図17は、ネットワークカード対応のドライバ361のみならず、さらにプロトコルスタック362についてもOS実行プロセッサであるメインプロセッサのPPU311ではなく、1つのサブプロセッサ、図に示す例では、SPU−1,321−1の実行対象として設定した例である。
ドライバとプロトコルスタックとアプリケーションをSPUの制御下とする構成例について図18を参照して説明する。図18は、ネットワークカード対応のドライバ365のみならず、さらにプロトコルスタック366、およびアプリケーション367についてもPPU311ではなく、1つのSPU、図に示す例では、SPU−1,321−1の実行対象として設定した例である。なおアプリケーション367はネットワークカード301を適用した通信処理を実行するアプリケーションである。図に示さないその他のアプリケーションも存在し、それらのアプリケーションは、それぞれPPUやその他のSPUにより実行される。
次に、ドライバとプロトコルスタックとアプリケーションの各々が異なるPPU,SPUにより実行される構成について図19、図20を参照して説明する。図19は、デバイスドライバ371と、プロトコルスタック372と、アプリケーション373の各々が異なるPPU、SPUにより実行される構成例である。図19に示す例では、
ドライバ371は、SPU−1,321−1、
プロトコルスタック372は、SPU−2,321−2、
アプリケーション340は、PPU311、
上記の各プロセッサにより実行される。
ドライバ381は、SPU−1,321−1、
プロトコルスタック382は、SPU−2,321−2、
アプリケーション383は、SPU−3,321−3、
上記の各プロセッサにより実行される。
次に、ネットワークカード対応のドライバを送信部分と受信部分に分割して異なるSPUにより処理させる構成例について説明する。図21は、ネットワークカード301対応のドライバを送信部分と受信部分に分割し、
送信ドライバ391を、SPU−1,321−1、
受信ドライバ392を、SPU−2,321−2、
上記の各プロセッサにより実行させる構成としたものである。
この構成によれば、データ送信と、データ受信の各処理のドライバ制御を個別のプロセッサで実行可能となる。
次に、プロトコルスタックをプロトコル種類に応じて異なるSPUで実行させる構成例について説明する。図22は、プロトコルスタックをTCPとUDP各々のプロトコルによって分割して、
TCPプロトコルスタック401を、SPU−1,321−1、
UDPプロトコルスタック402を、SPU−2,321−2、
上記の各プロセッサにより実行させる構成としたものである。
なお、図22に示す構成では、
ドライバ403は、SPU−3,321−3により実行される構成として示してある。
この構成によれば、プロトコルに応じてSPUを使い分けることが可能となり、各プロトコルに特化した処理を各プロセッサにおいて実行させる処理構成を容易に構築することが可能となる。
111 PPU(Power Processor Unit)
121 SPU(Synergistic Processor Unit)
130 プログラム
131 ドライバ
132 プロトコルスタック
140 アプリケーション
210 PPE(Power Processor Element)
211 PPU(Power Processor Unit)
212 L1キャッシュ
213 L2キャッシュ
220 SPE(Synergistic Processor Element)
221 SPU(Synergistic Processor Unit)
222 LS(ローカルストア)
223 MFC(メモリフローコントローラ)
301 ネットワークカード
311 PPU(Power Processor Unit)
321 SPU(Synergistic Processor Unit)
330 プログラム
331 プロトコルスタック
340 アプリケーション
350 ドライバ
351 送受信部
352 アドレス解析部
353 テーブル管理部
354 割り込み発生部
355 メモリ(RAM)
356 割り込みステータス記録領域
361 ドライバ
362 プロトコルスタック
365 ドライバ
366 プロトコルスタック
367 アプリケーション
371 ドライバ
372 プロトコルスタック
381 ドライバ
382 プロトコルスタック
383 アプリケーション
391 送信ドライバ
392 受信ドライバ
401 TCPスタック
402 UDPスタック
403 ドライバ
Claims (15)
- 複数のプロセッサを有する情報処理装置であり、
オペレーティングシステムに基づいた処理を実行する第1プロセッサと、
通信処理を実行する通信部と、
前記通信部対応のデバイスドライバに基づいた処理を実行する第2プロセッサと、
を有することを特徴とする情報処理装置。 - 前記第2プロセッサは、
前記通信部の設定する割り込みステータスを読み出し、読み出した割り込みステータスに従って処理を決定し、決定した処理を実行する構成であることを特徴とする請求項1に記載の情報処理装置。 - 前記第2プロセッサは、
前記通信部の設定する割り込みステータスが送信完了である場合は、メモリにおける送信データの格納領域を解放し、
前記割り込みステータスが受信完了である場合は、受信データをプロトコルスタックに基づいて処理し、
前記割り込みステータスがエラーである場合は、前記通信部のリセット処理を実行する構成であることを特徴とする請求項2に記載の情報処理装置。 - 前記第2プロセッサは、
前記通信部の設定する割り込みステータスの読み出し処理を繰り返し実行する構成であることを特徴とする請求項2に記載の情報処理装置。 - 前記通信部は、
前記割り込みステータスを通信部対応のレジスタ領域に書き込むと共に、前記第2プロセッサのアクセス可能なメモリ領域にコピーする処理を実行する構成であり、
前記第2プロセッサは、
前記通信部の設定する割り込みステータスを、前記メモリ領域から取得する構成であることを特徴とする請求項1に記載の情報処理装置。 - 前記情報処理装置は、
前記通信部を介した通信を実行させるアプリケーションと、
通信部を介するデータ通信に適用する通信プロトコルに対応する通信制御処理を実行するプロトコルスタックを有し、
前記通信部を介するデータ通信に際して、前記プロトコルスタックと、前記デバイスドライバとの間での通信データの受け渡しを実行する構成であることを特徴とする請求項1に記載の情報処理装置。 - 前記プロトコルスタックは、前記第1プロセッサにより実行される構成であり、
前記プロトコルスタックと、前記第2プロセッサにより実行されるデバイスドライバとの間での通信データの受け渡しは、情報処理装置に構成されたメインメモリと、前記第2プロセッサに対応して設定されるローカルストア間のデータコピー処理を伴う処理として実行する構成であることを特徴とする請求項6に記載の情報処理装置。 - 前記第2プロセッサは、
前記通信部を介するデータ通信に適用する通信プロトコルに対応する通信制御処理を実行するプロトコルスタックに基づく処理を実行する構成であることを特徴とする請求項1に記載の情報処理装置。 - 前記第2プロセッサは、
前記通信部を介した通信を実行させるアプリケーションを実行する構成であることを特徴とする請求項1に記載の情報処理装置。 - 前記情報処理装置は、さらに、
前記通信部を介するデータ通信に適用する通信プロトコルに対応する通信制御処理を実行するプロトコルスタックに基づく処理を実行する第3プロセッサを有する構成であることを特徴とする請求項1に記載の情報処理装置。 - 前記情報処理装置は、さらに、
前記通信部を介するデータ通信に適用する通信プロトコルに対応する通信制御処理を実行するプロトコルスタックに基づく処理を実行する第3プロセッサと、
前記通信部を介した通信を実行させるアプリケーションの制御を実行する第4プロセッサと、
を有する構成であることを特徴とする請求項1に記載の情報処理装置。 - 前記通信部対応のデバイスドライバは、
前記通信部を介するデータ送信処理に対応する送信ドライバと、
前記通信部を介するデータ受信処理に対応する受信ドライバと、
によって構成され、
前記送信ドライバおよび受信ドライバは、各々異なるプロセッサにより実行される構成であることを特徴とする請求項1に記載の情報処理装置。 - 前記情報処理装置は、さらに、
前記通信部を介するデータ通信に適用する通信プロトコルに対応する通信制御処理を実行するプロトコルスタックに基づく処理を実行するプロセッサを、通信プロトコルの各々に応じて異なるプロセッサとした構成を有することを特徴とする請求項1に記載の情報処理装置。 - 複数のプロセッサを有する情報処理装置における情報処理方法であり、
オペレーティングシステムに基づいた処理を実行する第1プロセッサと異なる第2プロセッサが、通信部の設定する割り込みステータスの読み出し処理を実行するステップと、
前記第2プロセッサが、読み出した割り込みステータスに従って処理を決定し、決定した処理を実行するステップと、
を有することを特徴とする情報処理方法。 - 複数のプロセッサを有する情報処理装置において通信処理制御を実行させるコンピュータ・プログラムであり、
オペレーティングシステムに基づいた処理を実行する第1プロセッサと異なる第2プロセッサに、通信部の設定する割り込みステータスの読み出し処理を実行させるステップと、
前記第2プロセッサに、読み出した割り込みステータスに従って処理を決定させ、決定した処理を実行させるステップと、
を有することを特徴とするコンピュータ・プログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007296676A JP2008192128A (ja) | 2007-01-11 | 2007-11-15 | 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム |
US11/971,791 US8645668B2 (en) | 2007-01-11 | 2008-01-09 | Information processing apparatus, information processing method and computer program |
CN2008100029409A CN101261590B (zh) | 2007-01-11 | 2008-01-11 | 信息处理设备、信息处理方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007002986 | 2007-01-11 | ||
JP2007296676A JP2008192128A (ja) | 2007-01-11 | 2007-11-15 | 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008192128A true JP2008192128A (ja) | 2008-08-21 |
Family
ID=39752142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007296676A Pending JP2008192128A (ja) | 2007-01-11 | 2007-11-15 | 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2008192128A (ja) |
CN (1) | CN101261590B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014064173A (ja) * | 2012-09-21 | 2014-04-10 | Nippon Telegr & Teleph Corp <Ntt> | メディアサーバ、処理割当・割込振分方法、処理割当方法及び割込振分方法 |
WO2016043041A1 (ja) * | 2014-09-19 | 2016-03-24 | 株式会社aLab | デバイスプロキシ装置及びその制御方法 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6428735A (en) * | 1987-07-24 | 1989-01-31 | Hitachi Ltd | Interruption control system |
JPH02201569A (ja) * | 1989-01-31 | 1990-08-09 | Nec Corp | マイクロプロセッサ間通信方式 |
JPH03223955A (ja) * | 1990-01-29 | 1991-10-02 | Nec Corp | 情報処理システム |
JPH0561812A (ja) * | 1991-09-04 | 1993-03-12 | Nec Eng Ltd | 情報処理システム |
JPH06266676A (ja) * | 1991-09-27 | 1994-09-22 | Sun Microsyst Inc | 多重プロセッサ・コンピュータの割り込み操向システム |
JP2000181886A (ja) * | 1998-12-17 | 2000-06-30 | Internatl Business Mach Corp <Ibm> | デ―タ処理システムのための割込みア―キテクチャ |
JP2001209625A (ja) * | 2000-01-27 | 2001-08-03 | Hitachi Ltd | 並列計算機システムにおけるネットワークインタフェース選択方法及び装置 |
JP2002538731A (ja) * | 1999-03-01 | 2002-11-12 | サン・マイクロシステムズ・インコーポレイテッド | 高性能ネットワークインターフェースにおけるダイナミックな構文解析 |
WO2006013724A1 (ja) * | 2004-08-06 | 2006-02-09 | Nagoya Industrial Science Research Institute | マルチピッチねじを備えたナット部材およびその製造方法 |
JP2006209479A (ja) * | 2005-01-28 | 2006-08-10 | Seiko Epson Corp | プロセッサおよび情報処理方法 |
JP2006303750A (ja) * | 2005-04-19 | 2006-11-02 | Sony Corp | 情報処理装置および方法、プログラム、並びに記録媒体 |
WO2006137234A1 (ja) * | 2005-06-01 | 2006-12-28 | Sony Corporation | 情報処理装置および情報処理方法、並びにプログラム |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1371065A (zh) * | 2002-03-05 | 2002-09-25 | 重庆市科学技术委员会 | 分离式网络计算机 |
JP2006172142A (ja) * | 2004-12-16 | 2006-06-29 | Matsushita Electric Ind Co Ltd | マルチプロセッサシステム |
-
2007
- 2007-11-15 JP JP2007296676A patent/JP2008192128A/ja active Pending
-
2008
- 2008-01-11 CN CN2008100029409A patent/CN101261590B/zh not_active Expired - Fee Related
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6428735A (en) * | 1987-07-24 | 1989-01-31 | Hitachi Ltd | Interruption control system |
JPH02201569A (ja) * | 1989-01-31 | 1990-08-09 | Nec Corp | マイクロプロセッサ間通信方式 |
JPH03223955A (ja) * | 1990-01-29 | 1991-10-02 | Nec Corp | 情報処理システム |
JPH0561812A (ja) * | 1991-09-04 | 1993-03-12 | Nec Eng Ltd | 情報処理システム |
JPH06266676A (ja) * | 1991-09-27 | 1994-09-22 | Sun Microsyst Inc | 多重プロセッサ・コンピュータの割り込み操向システム |
JP2000181886A (ja) * | 1998-12-17 | 2000-06-30 | Internatl Business Mach Corp <Ibm> | デ―タ処理システムのための割込みア―キテクチャ |
JP2002538731A (ja) * | 1999-03-01 | 2002-11-12 | サン・マイクロシステムズ・インコーポレイテッド | 高性能ネットワークインターフェースにおけるダイナミックな構文解析 |
JP2001209625A (ja) * | 2000-01-27 | 2001-08-03 | Hitachi Ltd | 並列計算機システムにおけるネットワークインタフェース選択方法及び装置 |
WO2006013724A1 (ja) * | 2004-08-06 | 2006-02-09 | Nagoya Industrial Science Research Institute | マルチピッチねじを備えたナット部材およびその製造方法 |
JP2006209479A (ja) * | 2005-01-28 | 2006-08-10 | Seiko Epson Corp | プロセッサおよび情報処理方法 |
JP2006303750A (ja) * | 2005-04-19 | 2006-11-02 | Sony Corp | 情報処理装置および方法、プログラム、並びに記録媒体 |
WO2006137234A1 (ja) * | 2005-06-01 | 2006-12-28 | Sony Corporation | 情報処理装置および情報処理方法、並びにプログラム |
JP2007012021A (ja) * | 2005-06-01 | 2007-01-18 | Sony Corp | 情報処理装置および情報処理方法、並びにプログラム |
Non-Patent Citations (1)
Title |
---|
福冨裕: "現場からお届けします! メールアプリケーションサーバ開発の実況中継", SOFTWARE DESIGN, vol. 第177号, JPN6009040799, 18 July 2005 (2005-07-18), JP, pages 94 - 99, ISSN: 0001394009 * |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014064173A (ja) * | 2012-09-21 | 2014-04-10 | Nippon Telegr & Teleph Corp <Ntt> | メディアサーバ、処理割当・割込振分方法、処理割当方法及び割込振分方法 |
WO2016043041A1 (ja) * | 2014-09-19 | 2016-03-24 | 株式会社aLab | デバイスプロキシ装置及びその制御方法 |
JP5997868B2 (ja) * | 2014-09-19 | 2016-09-28 | 株式会社aLab | デバイスプロキシ装置及びその制御方法 |
CN106922189A (zh) * | 2014-09-19 | 2017-07-04 | 株式会社艾拉博 | 设备代理装置及其控制方法 |
CN106922189B (zh) * | 2014-09-19 | 2020-02-21 | 株式会社艾拉博 | 设备代理装置及其控制方法 |
JP2021157850A (ja) * | 2014-09-19 | 2021-10-07 | 株式会社aLab | デバイスプロキシ装置及びそれを含む計算機システム |
JP7089840B2 (ja) | 2014-09-19 | 2022-06-23 | 株式会社aLab | デバイスプロキシ装置及びそれを含む計算機システム |
JP7093979B2 (ja) | 2014-09-19 | 2022-07-01 | 株式会社aLab | デバイスプロキシ装置及びそれを含む計算機システム |
US11573913B2 (en) | 2014-09-19 | 2023-02-07 | Alab Inc. | Device proxy and control method |
Also Published As
Publication number | Publication date |
---|---|
CN101261590B (zh) | 2013-09-11 |
CN101261590A (zh) | 2008-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3754511A1 (en) | Multi-protocol support for transactions | |
JP5902834B2 (ja) | 暗示的なメモリの登録のための明示的なフロー制御 | |
US10412017B2 (en) | Transfer device, transfer method, and computer program product | |
KR101412173B1 (ko) | 다중―프로세서 시스템에서 1차 프로세서로부터 하나 이상의 2차 프로세서로의 실행 가능 소프트웨어 이미지의 직접적인 분산 로딩 | |
US20210011785A1 (en) | Methods and apparatus for correcting out-of-order data transactions between processors | |
US8010718B2 (en) | Direct memory access in a hybrid computing environment | |
JP5385272B2 (ja) | コンピュータシステムにおいて他のプロセッサにシステム管理割り込みをブロードキャストするためのメカニズム | |
US8788726B2 (en) | Data transmission system, storage medium and data transmission program | |
JP2013522803A5 (ja) | ||
KR20150132432A (ko) | 네트워크를 통한 메모리 공유 | |
JP2008090375A (ja) | 割込み制御システム、およびこれを利用した記憶制御システム | |
JP2009193430A (ja) | 通信制御装置、情報処理装置およびプログラム | |
WO2015010646A1 (zh) | 混合内存的数据访问方法、模块、处理器及终端设备 | |
JP2018022345A (ja) | 情報処理システム | |
JP2009265687A (ja) | 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム | |
WO2020087931A1 (zh) | 一种数据备份方法、装置及系统 | |
JP2008192128A (ja) | 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム | |
US8645668B2 (en) | Information processing apparatus, information processing method and computer program | |
JP6106986B2 (ja) | 演算処理装置、情報処理装置及び割込制御方法 | |
JP6176058B2 (ja) | ダイレクトメモリアクセス制御装置、その制御方法、及び情報処理システム | |
JP2009116386A (ja) | 情報処理装置および方法、並びにプログラム | |
US8099531B2 (en) | Information processing method and computer program comprising network card wherein a plurality of processors switches use of network card related to setting of resource flag | |
WO2022039881A1 (en) | I3c pending read with retransmission | |
KR100576721B1 (ko) | 제로카피(zero-copy) 전송 기능을 구비한네트워크 카드와 서버 및 그 전송 방법 | |
JP2007018195A (ja) | 情報処理方法および情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100107 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100209 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20101124 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20110614 |